DE3031170A1 - Verfahren zum herstellen von integrierten mos-schaltungen nach dem sogenannten locos-verfahren - Google Patents
Verfahren zum herstellen von integrierten mos-schaltungen nach dem sogenannten locos-verfahrenInfo
- Publication number
- DE3031170A1 DE3031170A1 DE19803031170 DE3031170A DE3031170A1 DE 3031170 A1 DE3031170 A1 DE 3031170A1 DE 19803031170 DE19803031170 DE 19803031170 DE 3031170 A DE3031170 A DE 3031170A DE 3031170 A1 DE3031170 A1 DE 3031170A1
- Authority
- DE
- Germany
- Prior art keywords
- nitrogen
- oxide
- field
- oxide layer
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 11
- 239000010703 silicon Substances 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 238000005516 engineering process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000009835 boiling Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000003631 wet chemical etching Methods 0.000 claims description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 238000007704 wet chemistry method Methods 0.000 claims 1
- -1 nitrogen ions Chemical class 0.000 abstract description 3
- 210000003323 beak Anatomy 0.000 abstract description 2
- 230000010354 integration Effects 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 abstract 1
- 241000293849 Cordylanthus Species 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009189 diving Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
-
- Verfahren zum Herstellen von integrierten NOS-Schaltungen
- nach dem sogenannten LOCOS-Verfahren.
- Die vorliegende Patentanmeldung betrifft ein Verfahren zum Herstellen von integrierten MOS-Schaltungen, bei dem zur Trennung der aktiven Transistor-Bereiche in einem p- oder n-dotierten Halbleitersubstrat strukturierte SiC2-Schichten nach dem sogenannten LOGOS-Verfahren verwendet werden, und bei dem zur Erhöhung der Einsatzspannung der Transistoren eine Feld-Ionenimplantation in weldoxidbereich durchgeführt wird.
- Das LCCOS-Verfahren (= local oxidation of silicon) ist ein Isolationsverfahren für integrierte Schaltungen mit hoher Packungsdichte. Als Isoliermaterial zwischen den aktiven Transistorbereichen wird Siliziumdioxid (SiO2) verwendet. Nach selektiver Abscheidung einer Oxid- und einer Nitrid-Schicht erfolgt eine lokale Oxidation in der nitridfreien Zone, wobei eine starke laterale Unteroxidation (sogenannter Vogelschnabel, birds beak) und eine starke laterale Ausdiffusion der Feldimplantation, welche eine starke Weitenabhängigkeit der Einsatz spannung schmaler Transistoren zur Folge hat, stattfindet.
- LOCOS-Prozesse dieser Art sind aus den Philips Research Reports, Vol. 26, No. 3, june 1971 auf den Seiten 157 bis 165 beschrieben. Dabei wird die Form des sogenannten Vogelschnabels weitgehend dadurch bestimmt, daß z. B. sezielt Unterätzungen bei der Strukturierung der zuerst als Diffusions- dann als Oxidationsmaske dienenden Siliziumnitrid/Siliziumdioxid-Schicht angestrebt werden. Die so hergestellten Feldoxide weisen aber noch viele Erista1ldefekte auf, welche die elektrischen Parameter der daraus gefertigten Bauelemente erheblich stören. Außerdem liegen die beherrschbarer Strukturen im Bereich von 1 bis 2 um Der Erfindung liegt die Aufgabe zugrunde, einen Isolationsprozeß für MOS-Transistoren in VLSI-Technologie (= Very Large Scale lntegration-Technology) nach dem sogenannten LCCCS-Verfahren anzugeben, bei dem eine minimale geometrische Ausdehnung ohne Vogelschnabelbildung und ohne laterale Ausdiffusion der Feldimplantation erreicht wird.
- Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art gelöst, welches erfindungsgemäß durch den Ablauf folgender Verfahrensschritte beim LOCOS-Prozeß Gekennzeichnet ist: a) Erzeugen einer thermischen Oxidschicht auf dem Halbleitersubstrat, b) Durchführung einer ganzflächigen Stickst9ff-Ionenimplantation, wobei die Implantationsdaten so eingestellt werden, daß die Stickstoffkonzentration CN im Silizium unterhalb der Störstellenkonzentration verbleibt, c) Durchführung einer Fotolacktechnik zur Definition der aktiven Transistorbereiche, d) Entfernen der Oxidschicht in Bereich des später zu erzeugenden Feldoxids durch naßchemisches Ätzen e) Burchführung der Feld-Ionenimplantation, f) Entfernen der Fotolackstrukturen, ) Erzeugen der Feldoxidbereiche in bekannter Nieise und h) Durchführung der Gateoidation nach dem Ablösen der stickstoffimplantierten Oxidschicht.
- Dabei wirkt das stickstoffimplantierte Cxid als "Oxidationsbremse" und verhindert neben der vertikalen auch weitgehend eine laterale Unteroxidation (= Vogelsohnabel).
- Dieser Effekt wird ohne hohe Stickstoffkonzentration im Silizium erzielt. Die guten elektrischen Eigenschaften des monokristallinen Silizium werden dadurch nicht beeinträchtigt; es tritt weder eine erhöhte Defektdichte auf, noch werden die Beweglichkeiten reduziert.
- Weitere Einzelheiten und Vorteile der Erfindung sind anhand der Figuren 1 bis 4 in einem Ausfthrungsbeispiel näher erläutert. Dabei zeigen die Figuren 1 bis 4 im Schnittbild Anordnungen, denen die einzelnen Stadien der lokalen Oxidation zu entnehmen sind.
- Figur 1 zeigt ein p-dotiertes Siliziumsubstrat 1, welches ganzflächig mit einer thermischen Oxidschicht 2 (SiO2-Schicht) von ca. 60 nm Dicke bedeckt ist. In diese Oxidschicht 2 werden im unmaskierten Zustand S,tickstoffionen 3 implantiert, wobei die Stickstoffkonzentratlor in Silizium 1 unter dem Oxid 2 sicher unterhalb CN = 1 x 1015 cm 3 bleiben soll. Diese Stickstoffimplantation wird zweckmäßigerweise in einer Sputteranlage (ion-milling, Ionenfräse) durchgefüfrt, wobei die erforderliche Implantetionsdosis # von 1017 cm-2 eingestellt wird. Die Implantationsenergie soll so sein, daß die Implantation der Stickstoffionen (,-) auf den Cxidbereich (2) beschränkt bleibt. Sie ist abhängig von der Dicke der thermisch erzeugten Oxidschicht 2 und beträgt bei einer Schichtdicke von 20 nm ca. 5 keV.
- In Figur 2 ist die stickstoffimplantierte Oxidschicht mit 4 bezeichnet. Zur Definition der aktiven Bereiche der Halbleiterschaltung wird eine Fotolackstrukturierung 5 durchgeführt und die nicht von der Struktur 5 bedeckten Bereiche der stichimplantierten Oxidschicht 4 bis auf das Siliziumsubstrat 1 naß chemisch weggeätzt. Dies geschieht zweckmäßigerweise durch kurzes Tauchen in Fluß säure und anschließendes 1/2-stündiges Kochen in einer Mischung aus Schwefelsäure und Phosphorsäure im Verhältnis 1:9. Es entsteht die in Figur 2 gezeigte Anordnung, aus der ein Unterätzen (siehe Pfeile 6) der stickstoffimplaiftierten Oxidschicht 4 zu ersehen ist. Im Anschluß an den Ätzprozeß werden die Feldimplantations-Bereiche 7 durch Implantation von Bor in bekannter Weise (120 keV, 1 bis 4 x 1012 cm-2) erzeugt.
- Figur 3: Nach Entfernen der Fotolackstruktur 5 wird die Feldoxidation durchgeführt, wobei die stickimplantierte Oxidschicht 4 (screen oxid) als "Oxidationsbremse" wirkt.
- Die Unterätzung (siehe Pfeile 6 in Figur 2) des stickstoffimplantierten Oxides 4 ist so bemessen, daß sie die laterale Ausdiffusion der Feldimplantation 7 kompensiert.
- Die Figur 3 zeigt die Anordnung nach der Erzeugung der Feldoxidbereiche 8.
- Figur LL: Im Anschluß an die Entfernung der stickstoffimplantierten Oxidschicht 4 wird in bekannter Weise eine thermische Oxidation zur Erzeugung des Gateoxids 9 durchgeführt. Wie aus Figur 4 zu entnehmen ist, stellt das erfindungsgemäße verfahren einen selbståustierenden Isolationsprozeß durch lokale Oxidation dar ohne Vogelschnabelausbildung und mit einer Begrenzung der Felddotierung (7) unterhalb dem Feldoxid (8), das heißt, ohne laterale Ausdiffusion der Felddotierung in die Kanalbereiche der aktiven Zonen.
- Das Verfahren it damit bestens geeignet zur Herstellung von VLSI-optimierten Strukturen sowohl für n-Kanal als auch für p-Kanal-t'lCS-Transistoren.
- Es liegt auch im Rahmen der Erfindung, die stickstoffimplantierte Oxidschicht 4 auf dem Siliziumsubstrat 1 zu belassen und sie als Gateoxid (9) zu verwenden (siehe Figur 3). In diesem Fall kann die Gateoxidation entfallen, wodurch sich der Prozeßablauf vereinfacht.
- 5 Patentansprüche 4 Figuren L e e r s e i t e
Claims (5)
- Patentansprüche.2 Verfahren zum Herstellen von integrierten MCS-Schaltungen, bei dem zur Trennung der aktiven Transistor-Be-5 reiche in einem p- oder n-dotierten Halbleitersubstrat strukturierte SiO2-Schichten nach dem sogenannten LOCOS-Verfahren verwendet werden und bei dem zur Erhöhung der Einsatz spannung der Transistoren eine Feld-Ionenlmplantation im Feldoxidbereich durchgeführt wird, g e -10 k e n n z e i c h n e t d u r c h den Ablauf iolgender Verfahrensschritte beim LOCOS-Prozeß a? Erzeugen einer thermischen Oxidschicht (2) auf dem Halbleitersubstrat (1), 15 b) Durchführung einer ganzilächigen Stickstoii-Ionenimplantation (3), wobei die Implantationsdaten so eingestellt werden, daß die Stickstoffkonzentration CN im Silizium unterhalb der Störstellenkonzentration 20 verbleibt, c) Durchführung einer Fotolacktechnik (5) zur Definition der aktiven Transistorbereiche, 25 d) Entfernen der Oxidschicht (4) im Bereich des später zu erzeugenden Feldoxids (8) durch naßchemisches sätzen, e) Durchführung der Feld-Ionenimplantation (7), 30 f) Entfernen der Fotolackstrukturen (5), g) Erzeugen der Feldoxidbereiche (3) in bekannter Tjeise und 35 h) Durchführung der Gateoxidation (9) nach dem Ablösen der stickstoiiimplantierten Oxidschicht (4).
- 2. Verfahren nach Anspruch 1, d a du r c h g e -k e n n z e i c h n e t , daß in Abänderung des verfahrensschrittes h) die stickstoffimplantierte Oxidschicht als Gateoxid verwendet wird.
- 3. Verfahren nach Anspruch 1 und 2, d a d u r c h g e k e n n z e i c h n e t , daß die Stickstoff-Ionenimplantation bei einer Schichtdicke der thermisch erzeugten Oxidschicht von 15 bis 60 nm mit einer Implantationsdosis # von 1016 bis 1017 cm 2 durchgeführt wird.
- 4. Verfahren nach Anspruch 3, d a d u r c h g e -k e n n z e i c h n e t , daß die Stickstoff-Ionenimplantation in einer Sputteranlage durchgeführt wird.
- 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die stickstoffimplantierte Oxidschicht unter Verwendung der Fofiolackstruiftur als Maske durch naßcheiaisches Ätzen erst in Flußsäure, dann durch 1/2-stündiges Kochen in einer Mischung aus Schwefelsäure und Phosphorsäure (1:9) entfernt wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803031170 DE3031170A1 (de) | 1980-08-18 | 1980-08-18 | Verfahren zum herstellen von integrierten mos-schaltungen nach dem sogenannten locos-verfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803031170 DE3031170A1 (de) | 1980-08-18 | 1980-08-18 | Verfahren zum herstellen von integrierten mos-schaltungen nach dem sogenannten locos-verfahren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3031170A1 true DE3031170A1 (de) | 1982-03-25 |
Family
ID=6109866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803031170 Withdrawn DE3031170A1 (de) | 1980-08-18 | 1980-08-18 | Verfahren zum herstellen von integrierten mos-schaltungen nach dem sogenannten locos-verfahren |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3031170A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0111097A1 (de) * | 1982-12-08 | 1984-06-20 | International Business Machines Corporation | Verfahren zum Herstellen von Halbleiteranordnungen mit einem dicken Felddielektrikum und einem selbstausrichtenden Kanalbegrenzer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4098618A (en) * | 1977-06-03 | 1978-07-04 | International Business Machines Corporation | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation |
| US4170492A (en) * | 1978-04-18 | 1979-10-09 | Texas Instruments Incorporated | Method of selective oxidation in manufacture of semiconductor devices |
-
1980
- 1980-08-18 DE DE19803031170 patent/DE3031170A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4098618A (en) * | 1977-06-03 | 1978-07-04 | International Business Machines Corporation | Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation |
| US4170492A (en) * | 1978-04-18 | 1979-10-09 | Texas Instruments Incorporated | Method of selective oxidation in manufacture of semiconductor devices |
Non-Patent Citations (2)
| Title |
|---|
| JP-Z: Japanese Journal of Applied Physics, Vol. 15, No. 9, Sept. 1976, S. 1725-1730 * |
| US-Z: IBM Technical Discl. Bulletin, Vol. 19, No. 10, März 77, S. 3947-3950 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0111097A1 (de) * | 1982-12-08 | 1984-06-20 | International Business Machines Corporation | Verfahren zum Herstellen von Halbleiteranordnungen mit einem dicken Felddielektrikum und einem selbstausrichtenden Kanalbegrenzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
| EP0010596B1 (de) | Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen | |
| DE4212503C2 (de) | Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung | |
| DE3019850C2 (de) | ||
| DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
| DE69333173T2 (de) | Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator | |
| DE2700873A1 (de) | Verfahren zur herstellung von komplementaeren isolierschicht-feldeffekttransistoren | |
| EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| DE2615754C2 (de) | ||
| DE3129558C2 (de) | ||
| EP0010624A1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
| EP0025129A2 (de) | Verfahren zur Herstellung von Isolationsbereichen in Silicium | |
| DE2641752A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
| DE4221039C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement | |
| DE4444776A1 (de) | Verfahren zur Herstellung eines Bipolartransistors | |
| EP0006510A1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE2511773A1 (de) | Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium. | |
| EP0062725B1 (de) | Verfahren zum Herstellen eines integrierten Planartransistors | |
| DE4415955C2 (de) | Verfahren zur Herstellung eines Halbleiter-MOS-Transistors | |
| DE2911726C2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| DE19859090B4 (de) | Verfahren zum Herstellen von Gateoxiden mit verschiedenen Dicken | |
| DE4303768C2 (de) | Halbleitervorrichtung mit einem bipolaren Transistor und einem Feldeffekttransistor und Verfahren zu deren Herstellung | |
| EP0003330A1 (de) | Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps | |
| DE3031170A1 (de) | Verfahren zum herstellen von integrierten mos-schaltungen nach dem sogenannten locos-verfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |