DE3026218A1 - Halbleiterbauelement mit erhoehter oberflaechendurchbruchsspannung - Google Patents
Halbleiterbauelement mit erhoehter oberflaechendurchbruchsspannungInfo
- Publication number
- DE3026218A1 DE3026218A1 DE19803026218 DE3026218A DE3026218A1 DE 3026218 A1 DE3026218 A1 DE 3026218A1 DE 19803026218 DE19803026218 DE 19803026218 DE 3026218 A DE3026218 A DE 3026218A DE 3026218 A1 DE3026218 A1 DE 3026218A1
- Authority
- DE
- Germany
- Prior art keywords
- channel
- boron
- implantation
- zone
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 229910052796 boron Inorganic materials 0.000 title claims abstract description 18
- 230000015556 catabolic process Effects 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000002513 implantation Methods 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims description 5
- -1 boron ions Chemical class 0.000 claims description 4
- 230000035515 penetration Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000002161 passivation Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
- Halbleiterbauelement mit erhöhter Oberflächen-
- durchbruchsspannung Die Erfindung betrifft ein Halbleiterbauelement mit erhöhter Oberflächendurchbruchsspannung, das ein Halbleitersubstrat eines Leitungstyps und wenigstens eine in den Oberflächenbereich des Substrats eingebettete Zone des zum einen Leitungstyp entgegengesetzten anderen Leitungstyps sowie eine hochdotierte Zone des einen Leitungstyps aufweist, die die eingebettete Zone im Abstand umgibt, wobei der Oberflächenbereich des Substrats wenigstens zwischen der eingebetteten Zone und der hochdotierten Zone von einer Isolierschicht abgedeckt ist.
- Planartransistoren und insbesondere NPN-Silicium-Planartransistoren sowie Dioden mit PN-Ubergang erreichen in vielen Fällen nicht die durch die Randkrmmung des PN-Übergangs und das Dotierungsprofil bestimmte Volumendurchbruchsspannung des PN-Übergangs (bei einem Planartransistor der Kollektor-Basis-Diode), da durch positive Ladungen in der das Halbleitersubstrat abdeckenden Oxidschicht stets im Kollektorbereich an der Oberfläche negative Ladungen angereichert sind. Diese Oberflächenanreicherung von negativen Ladungen bedingt aber eine niedrigere Durchbruchsspannung, so daß die durch die Krümmung des PN-Übergangs und das Dotierungsprofil bestimmte Volumendurchbruchsspannung nicht erreicht wird.
- Ein Oberflächendurchbruch auf Grund der oben erwähnten Oberflächenanreicherung negativer Ladungen ist nicht stabil. Insbesondere steigt der Wert der Durchbruchsspannung bei einer Temperatur-Sperrbelastung bis zur Volumendurchbruchsspannung an, sofern keine Störungen des Kristallgitters im Kollektorbereich vorhanden sind.
- Derartige Störungen können aber zu einem voilständigen Zusammenbruch der Sperrkennlinie und damit zu einem Ausfall des Halbleiterbauelements bei entsprechenden Betriebsbedingungen führen.
- Bisher wurden schon verschiedene Maßnahmen ergriffen, um den unerwünschten Oberflächendurchbruch möglichst auszuschließen: a) So kann beispielsweise ein Oberflächendurchbruch vermindert werden, indem bei einem Transistor die Basiselektrode über die Oxidschicht des Kollektorgebiets hinweggeführt wird (sogenannte Extended base electrode). Störungen im Kollektorbereich werden dabei durch aufwendige Langzeitmessungen im sperrenden Zustand unter hoher Temperatur erfaßt.
- b) Weiterhin kann ein Oberflächendurchbruch durch mindesteins einen um den PN-Übergang konzentrisch geführten Feldring nahezu ausgeschlossen werden. Die Dimensionierung von Feldringen hängt aber stark von den Eigenschaften der Oxidschicht ab und erfordert so zahlreiche Versuche. Weiterhin steigt der Platzbedarf eines Halbleiterbauelements durch die grundsätzlich erhöhte Anzahl der PN-Übergänge, die außerdem die erzielbare Ausbeute verringert. Gestgrte Kollektorbereiche können hier durch kurze Messungen bei Raumtemperatur erfaßt werden.
- c) Es wurde bereits ein Halbleiterbauelement mit einer halbisolierenden Passivierungsschicht auf der Oxidoberfläche entwickelt, wobei diese halbisolierende Passivierungsschicht ein Potentialgefälle aufweist (vergleiche DE-OS 29 44 937). Durch diese halbisolierende Passivierungsschicht fließt aber ein zusätzlicher parasitärer Strom parallel zum Kolle#tor-3asis-PN-Übergang, so daß auch diese Methode trotz Beseitigung des Oberflächendurchbruchs nicht vollständig befriedigend arbeitet.
- d) Auf die Oberfläche der Oxidschicht wird eine Glasschicht aufgetragen, die eine genau festgelegte Konzentration an negativen Ionen besitzt. Durch die positive Bildladung, also Locher, im Silicium des Halbleitersubstrats wird die Oberflächenanreicherung abgebaut oder sogar ein P-Kanal induziert, so daß der Oberflächendurchbruch weitgehend ausgeschlossen ist.
- Eine Glasschicht ist aber feuchteempfindlich, was zu einer Korrosion der Leitbahnen führen kann und auch andere Bereiche ungünstig beeinflußt.
- Es ist daher Aufgabe der Erfindung, ein Halbleiterbauelement der eingangs genannten Art anzugeben, das praktisch keinen Oberflächendurchbruch aufweist und sich von Bauelementen mit einem gestörten Kollektorbereich durch eine Kurzzeitmessung bei Raumtemperatur absondern läßt.
- Diese Aufgabe wird bei einem Halbleiterbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß in den Oberflächenbereich zwischen beiden Zonen (Kollektorgebiet eines Transistor) ein Kanal durch Bor-Implantation eingebracht wird, dessen Eindringtiefe gegenüber der Eindringtiefe der beiden Zonen (also Basis und Schutzring bei einem Transistor) klein ist.
- Diese Dotierung mit Bor wird vorgenommen, wenn das Halbleitersubstrat N-leitend ist. Für ein P-leitendes Halbleitersubstrat wird anstelle von Bor Phosphor verwendet.
- Bei der Erfindung wird also in dem an die Oberfläche tretenden Kollektorbereich ein Kanal mit geringer Leitfähigkeit durch Bor-Implantation erzeugt, wobei dieser Kanal durch die Basiszone und die hochdotierte Zone, nämlich die sogenannte N+-Channel-Stopperdiffusion genau begrenzt wird. Durch die Verringerung der Oberflächenkonzentration bis zur Inversion der Oberfläche des Eo1-lektorbereichs wird der Oberflächendurchbruch praktisch beseitigt. Störungen im Kanalbereich, wie beispielsweise sogenannte Nf-Pipes beziehungsweise P+-Pipes, führen zu erhöhten Kanalströmen und damit zu Durchbrüchen, die durch einfache Strom- beziehungsweise Spannungs-Sperrmessungen selektiert werden können.
- Die Bor-Implantation kann beispielsweise vor dem Metallisierungsschritt zum Auftragen der Kontakte bei geöffneten Kontaktierfenstern in das Halbleitersubstrat vorgenommen werden. Die in die Basiszone und in die Emitterzone implantierten Boratome beeinflussen dabei die Transistorparameter nicht negativ.
- Beträgt beispielsweise die Dicke der auf dem Kollektorbereich liegenden Oxidschicht 0,7 1um, so liegt bei einer Implantation von doppelt geladenem Bor bei einer Beschleunigungsspannung von 150 kV das Dotierungsmaximum an der Grenzfläche zwischen der Oxidschicht und dem Silicium-Halbleitersubstrat. Mit einer Dosis von etwa 3 bis 4 . 1052 Boratomen/cm2 wird bei einer Kollektordotierung von 2 . 1074 cis 3 ein P-Kanal erzeugt, der einen Oberflächendurchbruch praktisch ausschließt.
- Die Kanalleitfähigkeit ist so gering, daß der Sperrstrom lediglich auf etwa das Doppelte ansteigt. So beträgt beispielsweise der Kollektor-Basis-Sperrstrom bei 250 V gewöhnlich 0,1 bis 0,2 nA. Mit dem gering dotierten Kanal ergibt sich für den Sperrstrom dann 0,2 bis 0,3 nA.
- Andere Dicken der Oxidschicht beziehungsweise zusätzliche Passivierungsschichten auf der Oxidschicht erfordern eine spezielle Anpassung der Bor-Implantation hinsichtlich Energie und Dosis.
- In vorteilhafter Weise wird nach der Implantation eine Temperaturbehandlung während beispielsweise 10 min und 1000 0C in einer Argonatmosphäre ausgeführt, um das Kristallgitter auszuheilen.
- Die Implantation der Boratome für den Kanal kann auch an anderer Stelle des Herstellungsprozesses durchgeführt werden, beispielsweise bereits zu Beginn der Herstellung. In diesem Fall müssen die während des gesamten folgenden Herstellungsprozesses auftretende Temperatur-Zeit-Belastung auf die Diffusion von Bor und gegebenenfalls Umverteilungen durch das Wachstum der Oxidschicht berücksichtigt werden.
- Nachfolgend wird die Erfindung an Hand der Zeichnung näher erläutert. Es zeigen: Fig. 1 einen Schnitt des erfindungsgemäßen Halbleiterbauelements, und Fig. 2 die Verteilung der Kollektor-Basis-Durchbruchsspannung von NPN-Transistoren auf einer Halbleiterscheibe ohne und mit einer Kanal-Implantation.
- In Fig. 1 sind in einem N-leitenden Halbleitersubstrat 1, das einen Kollektorbereich bildet, eine P-leitende Zone 2 und eine N+-leitende Zone 3 vorgesehen. Die Zone 2 bildet die Basis, während die Zone 3 einen sogenannten Channel-Stopper darstellt. Erfindungsgemäß ist nun in den Oberflächenbereich des Halbleitersubstrats 1 zwischen der Zone 2 und der Zone 3 ein P-leitender Kanal 4 implantiert. Oberhalb des Oberflächenbereichs zwischen der Zone 2 und der Zone 3 liegt eine Siliciumdioxidschicht 5, die eine Dicke d von etwa 0,7 /um aufweist.
- Bei einer derartigen Dicke der Siliciumdioxidschicht 5 wird doppelt geladenes Bor mit einer Beschleunigungsspannung von 150 keV durch die Siliciumdioxidschicht 5 hindurch in den Oberflächenbereich des Halbleitersubstrats 1 implantiert, so daß der Kanal 4 entsteht. Die Implantation erfolgt dabei mit einer Dosis von etwa 3 bis 4 . 1012 Boratomen/cm2, wenn die Dotierung der Kollektorzone etwa 2 . 1014 cm 3 3 beträgt.
- In der Fig. 1 sind eine in der Basiszone 2 vorgesehene Emitterzone sowie die Metallisierungen für die einzelnen Kontakte nicht gezeigt.
- In der Fig. 2 sind auf der Abszisse die Durchbruchsspannung und auf der Ordinate die Verteilung aufgetragen.
- Dabei zeigt eine Kurve 10 den Verlauf für normale Transistoren ohne Kanal und eine Kurve 11 den Verlauf für Transistoren mit einem Kanal, der mit doppelt geladenen Borionen mit einer Dosis von 3 . 1012/cm2 bei einer Beschleunigungsspannung von 150 keV durch eine Siliciumdioxidschicht einer Dicke von 0,7 #um dotiert ist. Wie aus Fig. 2 zu ersehen ist, werden mit dem erfindungsgemäusen Halbleiterbauelement wesentlich höhere Durchbruchsspannungen erreicht, da der Oberflächendurchbruch praktisch ausgeschlossen ist. Transistoren mit gestörtem Kollektorbereich sind dabei als Verteilungsschwanz mit niedrigerer Spannung erkennbar.
- 2 Figuren 5 Patentansprüche
Claims (5)
- Patentanspniche Haibleiterbauelement mit erhöhter Oberflächendurchbruchsspannung, das ein Halbleitersubstrat eines Leitungstyps und wenigstens eine in den Oberflächenbereich des Substrats eingebettete Zone des zum einen Leitungstyp entgegengesetzten anderen Leitungstyps sowie eine hochdotierte Zone des einen Leitungstyps aufweist, die die eingebettete Zone im Abstand umgibt, wobei der Oberflächenbereich des Substrats wenigstens zwischen der eingebetteten Zone und der hochdotierten Zone von einer Isolierschicht abgedeckt ist, d a d u r c h g e -k e n n z e i c h n e t , daß in den Oberflächenbereich zwischen beiden Zonen (2, 3) ein Kanal (4) durch Bor-Implantation eingebracht wird, dessen Eindringtiefe gegenüber der Eindringtiefe der beiden Zonen (2, 3) klein ist.
- 2. Verfahren zum Herstellen der Halbleiteranordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h -n e t , daß bei einer Dicke (d) der aus einer Oxidschicht (5) bestehenden Isolierschicht von 0,7 /um, einer Implantation von doppelt geladenen Borionen und einer Beschleunigungsspannung von 150 kV das Dotierungsmaximum an der Grenzfläche zwischen der Oxidschicht (5) und dem Substrat (1) liegt.
- 3. Verfahren zur Herstellung des Halbleiterbauelements nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß die Implantation der Borionen mit einer Dosis von 3 bis 4 . 1012 Boratomen/cm2 in ein Substrat (1) mit einer Dotierung von 2 . 1014 Atomen/cm3 erfolgt.
- 4. Verfahren nach Anspruch 2oder 3, d a d u r c h g.e k e n n z e i c h n e t , daß nach der Implantation der Borionen eine Temperaturbehandlung zum Ausheilen des Kristallgitters durchgeführt wird.
- 5. Verfahren nach Anspruch 4, d a d u r c h g e -k e n n z e i c h n e t , daß die Temperaturbehandlung während etwa 10 min bei etwa 1000 0C in einer Argonatmosphäre erfolgt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803026218 DE3026218A1 (de) | 1980-07-10 | 1980-07-10 | Halbleiterbauelement mit erhoehter oberflaechendurchbruchsspannung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803026218 DE3026218A1 (de) | 1980-07-10 | 1980-07-10 | Halbleiterbauelement mit erhoehter oberflaechendurchbruchsspannung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3026218A1 true DE3026218A1 (de) | 1982-02-04 |
Family
ID=6106898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803026218 Ceased DE3026218A1 (de) | 1980-07-10 | 1980-07-10 | Halbleiterbauelement mit erhoehter oberflaechendurchbruchsspannung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3026218A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3832748A1 (de) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | Leistungshalbleiterdiode |
US5538906A (en) * | 1994-03-29 | 1996-07-23 | Sharp Kabushiki Kaisha | Process for producing mask ROM |
WO1998036457A1 (en) * | 1997-02-18 | 1998-08-20 | Symbios, Inc. | Bipolar transistor with reduced vertical collector resistance |
-
1980
- 1980-07-10 DE DE19803026218 patent/DE3026218A1/de not_active Ceased
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3832748A1 (de) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | Leistungshalbleiterdiode |
US5538906A (en) * | 1994-03-29 | 1996-07-23 | Sharp Kabushiki Kaisha | Process for producing mask ROM |
WO1998036457A1 (en) * | 1997-02-18 | 1998-08-20 | Symbios, Inc. | Bipolar transistor with reduced vertical collector resistance |
US5858828A (en) * | 1997-02-18 | 1999-01-12 | Symbios, Inc. | Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor |
US6316817B1 (en) | 1997-02-18 | 2001-11-13 | Lsi Logic Corporation | MeV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19704996C2 (de) | Verfahren zur Herstellung eines IGBT-Bauelementes | |
DE68911702T2 (de) | Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. | |
DE3105118C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat | |
DE3019850C2 (de) | ||
DE2253702C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE69535441T2 (de) | Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl | |
DE10066412B4 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
EP0025854B1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
DE2654482C2 (de) | ||
DE10055446A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE102018215731B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE2634500A1 (de) | Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung | |
DE3878037T2 (de) | Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet. | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE2553838B2 (de) | Verfahren zur herstellung von anreicherungs-feldeffektransistoren | |
EP0071665B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
DE112006001791T5 (de) | Nicht-Punch-Through Hochspannungs-IGBT für Schaltnetzteile | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2718449C2 (de) | ||
DE4041050A1 (de) | Integrierter schaltkreis | |
EP1307923A1 (de) | Hochvolt-diode und verfahren zu deren herstellung | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
DE3149101C2 (de) | ||
DE2904424A1 (de) | Thyristor mit steuerung durch feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 29/06 |
|
8126 | Change of the secondary classification |
Ipc: ENTFAELLT |
|
8131 | Rejection |