DE3019826A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents
Halbleitervorrichtung und verfahren zu ihrer herstellungInfo
- Publication number
- DE3019826A1 DE3019826A1 DE19803019826 DE3019826A DE3019826A1 DE 3019826 A1 DE3019826 A1 DE 3019826A1 DE 19803019826 DE19803019826 DE 19803019826 DE 3019826 A DE3019826 A DE 3019826A DE 3019826 A1 DE3019826 A1 DE 3019826A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- silicon body
- openings
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 4
- 239000003963 antioxidant agent Substances 0.000 claims description 3
- 230000003078 antioxidant effect Effects 0.000 claims description 3
- -1 atom ions Chemical class 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
before the
Tokyo Shibaura Denki Kabushiki Kaisha MöhlstraBe 37
Kawasaki-shi, Japan D-ΘΟΟΟ München 80
Tel.: 089/982085-87
Telex: 0529802 hnkl d
Telegramme: ellipsoid
23. Mai 1980 SI-54P72O-3
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine Halbleitervorrichtung, insbesondere eine durch lokale Siliziumoxydation (LOCOS)hergestellte
Halbleitervorrichtung, und ein Verfahren zu ihrer Herstellung.
Beim lokalen Siliziumoxydations- bzw. sog. LOCOS-Verfahren
wird eine selektiv auf der Oberfläche eines Siliziumkörpers ausgebildete Oxidschicht zumindest teilweise vertieft (recessed)
Dieses Verfahren bietet u.a. den Vorteil einer verbesserten Packungs- bzw. Integrationsdichte sowie einer Verringerung
der Kapazität, und es erlaubt speziell eine "Selbstausriciitung"
von MOS-Transistoren. Bei der Ausbildung eines Vertikaltransistors und eines Lateraltransistors in einem einzigen Siliziumsubstrat
im gleichen Arbeitsgang werden jedoch häufig die Eigenschaften und die Zuverlässigkeit des hergestellten Lateral-
030048/0917
transistors ungünstig beeinflußt. Die Fig. 1A bis 1D veranschaulichen
ein Beispiel, bei dem ein Vertikal- und ein Lateraltransistor in einem einzigen (gemeinsamen) Siliziumsubstrat
ausgebildet werden. Fig. 1E veranschaulicht schematisch
den geformten Lateraltransistor im Schnitt. In den Fig. 1A bis
1D ist die Herstellung des Vertikaltransistors an der linken Seite und des Lateraltransistors an der rechten Seite dargestellt.
Bei diesem Beispiel wird ein Siliziumkörper hergestellt, der ein p-Typ-Siliziumsubstrat 1, eine auf diesem ausgebildete
n-Typ-Epitaxieschicht 3, eine versenkte bzw. "begrabene" n+-Schicht 2, einen tiefen n+-Bereich 4 und eine Element-Isolierzone
5 aufweist. Eine untere Oxidschicht 6 und eine obere Siliziumnitridschicht 7 werden in dieser Reihenfolge
auf der Oberfläche des Siliziumkörpers geformt, worauf diese Schichten 6, 7 zur Bildung von öffnungen 8 (Fig. 1A) selektiv
weggeätzt werden. Der freigelegte Teil der Oberfläche des-Siliziumkörpers
wird unter Heranziehung der Schichten 6 und 7 als Maske thermisch oxydiert, um dabei selektiv eingelassene
(countersunk) Oxidschichten 9 mit einer Dicke von etwa 6000 10 000 Ä zu formen. Anschließend wird die Maskenschicht (6, 7)
abgetragen (Fig. 1B). Die eingelassene Oxidschicht 9 ist etwa zur Hälfte in den Siliziumkörper eingebettet.
Auf dieser Anordnung wird eine weitere Oxidschicht 11 mit
einer Dicke von 1000 - 3000 Ä ausgebildet, und durch die Oxidschicht
11 hindurch wird nach dem Ionenimplantationsverfahren
ein p-Typ-Fremdatom in die Epitaxieschicht 3 implantiert. Auf
diese Weise werden ein Basisbereich 12 des Vertikaltransistors
030048/0917
bzw. ein Emitterbereich 14 und Kollektorbereiche 13, 131 des
Lateraltransistors ausgebildet (Fig. 1C).
Zuletzt wird ein Emitterbereich 15 des Vertikaltransistors ausgebildet, worauf öffnungen zur Herstellung eines ohmschen
Kontakts vorgesehen und Metallelektroden 16 montiert werden (Fig. 1D).
Fig. 1E veranschaulicht in vergrößertem Teilschnitt den Lateraltransistor
der auf die vorstehend beschriebene Weise hergestellten Halbleitervorrichtung, welche die eingelassenen
Oxidschichten 9, die Metallelektroden 16, den Emitterbereich und den Kollektorbereich 13 aufweist und bei welcher die Basisbreite
mit L1 bezeichnet ist. Da die Eigenschaften des Lateraltransistors
von der Basisbreite abhängen, ist die Form des von den gestrichelten Kreisen umschlossenen Bereichs 19, d.h.
des mit den Emitterbereichen 13 oder mit dem Kollektorbereich 14 in Berührung stehenden Endabschnitts der eingelassenen Oxidschicht
9, kritisch und ausschlaggebend, und zwar speziell dann, wenn eine Basis mit einer Breite von weniger als 10 ,um
ausgebildet wird. Es ist jedoch bekannt, daß die Form des Bereichs 19 weitgehend von den Oxydationsbedingungen abhängt,
insbesondere von der unteren Oxidschicht 6 und der Oxydationsatmosphäre. Infolgedessen werden die Eigenschaften des Lateraltransistors
mit den Fremdatombereichen oder -zonen, d.h. dem Emitterbereich 14 und dem Kollektorbereich 13, die mit dem diesen
instabilen Faktoren unterworfenen Bereich 19 verbunden sind, ebenfalls instabil.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer nach dem lokalen Siliziumoxydations- bzw. LOCOS-Ver-
030048/0917
fahren hergestellten Halbleitervorrichtung, bei welcher die Abstände zwischen den im Siliziumkörper ausgebildeten Fremdatombereichen
mit hohem Genauigkeitsgrad steuerbar sind und bei welcher über der Oberfläche des Siliziumkörpers ein
dicker Oberflächen-Schutzfilm vorgesehen ist, sowie eines Verfahren zur Herstellung einer solchen Halbleitervorrichtung.
Diese Aufgabe wird bei einer Halbleitervorrichtung, die durch selektive Ausbildung einer Antioxydations-Maskenschicht auf
der Oberfläche eines Siliziumkörpers, gefolgt von einer Wärmebehandlung zur Ausbildung einer dicken eingelassenen
(countersunk) Oxidschicht auf den freigelegten Oberflächenabschnitten des Siliziumkörpers hergestellt wird, erfindungsgemäß
dadurch gelöst, daß die Halbleitervorrichtung in der eingelassenen Oxidschicht ausgebildete Öffnungen und durch
Einführung eines Fremdatoms durch diese Öffnungen hindurch in den Siliziumkörper geformte Halbleiterelementbereiche bzw.
-zonen aufweist.
Die Halbleiterelementbereiche oder -zonen umfassen vorzugsweise die Emitter- und Kollektorbereiche des Lateraltransistors.
Die Einführung des Fremdatoms kann in der Weise erfolgen, daß auf der freigelegten Oberfläche des Siliziumkörpers eine
Oxidschicht, die dünner ist als die eingelassene Oxidschicht, ausgebildet wird und durch diese dünne Oxidschicht hindurch
Fremdatomionen nach dem Ionenimplantationsverfahren in den Siliziumkörper implantiert werden.
Im folgenden ist ein bevorzugtes Ausführungsbeispiel der Erfindung
im Vergleich zum Stand der Technik anhand der beige-
030048/0917
fügten Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1D Schnittansichten zur Verdeutlichung der Arbeitsgänge
bei der Herstellung einer bisherigen Halbleitervorrichtung,
Fig. 1E eine in vergrößertem Maßstab gehaltene Schnittansicht
eines Teils der Halbleitervorrichtung nach Fig. 1D,
Fig. 2A bis 2E Schnittansichten zur Veranschaulichung der
Verfahrensschritte bei der Herstellung einer
Halbleitervorrichtung gemäß der Erfindung und
Fig. 2F einen in vergrößertem Maßstab gehaltenen Teilschnitt der Vorrichtung nach Fig. 2E.
Die Fig. 1A bis 1E sind eingangs bereits erläutert worden.
Beim erfindungsgemäßen Verfahren werden zunächst ein Element-Trennbereich
25 und ein tiefer n+-Bereich 24 in einem Siliziumkörper
geformt, der durch Ausbildung einer versenkten (buried) n+-Schicht 22 und einer n-Typ-Epitaxieschicht 23 auf einem
p-Typ-Siliziumsubstrat 21 hergestellt worden ist. Auf dieser Anordnung werden eine untere Oxidschicht 26 und eine Nitridschicht
27 als Antioxydationsmaske geformt, worauf die Schichten 26 und 27 zur Bildung von öffnungen 28 selektiv weggeätzt
werden (Fig. 2A) .
Auf der freigelegten Oberfläche des Siliziumkörpers wird durch die öffnungen 28 hindurch nach einem geeigneten Verfahren,
etwa einem Dampfoxydationsverfahren, bei einer zweck-
030048/0917
mäßigen Temperatur im Bereich von 1OOO - 1100° C eine eingelassene
Oxidschicht 29 mit einer Dicke von vorzugsweise 5000 - 7000 A* ausgebildet. Zur Ausbildung der Schicht 29 kann
zur leichteren Steuerung ein mit niedriger Temperatur und hoher Geschwindigkeit arbeitendes, bei 900 - 1000°C durchgeführtes
Druckoxydations-Verfahren angewandt werden. Die Nitridschicht 27 und die Oxidschicht 26, die bei dieser selektiven
Oxydation als Maskenmaterial benutzt wurden, werden sodann abgetragen (Fig. 2B); dies kann unter Verwendung heißer
Phosphorsäure oder durch Plasmaätzen erfolgen. Hierauf wird eine Resist- bzw. Abdeckschicht 31 aufgetragen, die danach
beispielsweise durch Photoätzen in einem vorbestimmten Muster bzw. Schema mit Öffnungen 32 versehen wird (Fig. 2C). Durch
gewöhnliches Ätzen wird die eingelassene Oxidschicht 29 durch die Öffnungen 32 hindurch zur Formung von Öffnungen 33 teilweise
abgetragen, worauf die Abdeckschicht 31 entfernt wird. In einer oxidierenden Atmosphäre wird dann eine Oxidschicht
mit einer bestimmten Dicke ausgebildet (Fig. 2D). Durch diese Oxidschicht 41 hindurch werden nach dem Ionenimplantationsverfahren
Fremdatombereiche oder -zonen 42, 43, 43' und 44 ausgebildet (Fig. 2D). Ein Emitterbereich 45 des Vertikaltransistors
wird nach dem allgemeinen bzw. üblichen Fremdatom-Dotierungsverfahren geformt. Nach der Ausbildung von
Öffnungen für die Einführung von Elektroden in jedem Bereich werden in diesen Öffnungen Elektroden 46 montiert (Fig. 2E).
Das vorstehend beschriebene Verfahren gemäß der Erfindung bietet die folgenden Vorteile: Die Präzision der Öffnungen
in der Abdeckschicht 31 (Fig. 2C) hängt im allgemeinen vom Muster- bzw. Schemaübertragungsverfahren, der Genauigkeit
030048/0917
der für diese Übertragung verwendeten Glasmaske, den Eigenschaften
der Resist- bzw. Abdeckschicht und anderen Bedingungen ab, die zu einem als Musterübertragfehler bezeichneten Fehler
führen können. Die Genauigkeit der in der eingelassenen Oxidschicht 29 ausgebildeten Öffnungen 33 läßt sich jedoch durch
Steuerung des zu ihrer Ausbildung herangezogenen Ätzvorgangs auf einen gewünschten Grad verbessern.
Der Aufbau des nach dem erfindungsgemäßen Verfahren hergestellten Lateraltransistors ist in Fig. 2F dargestellt, welche
den Emitterbereich 44, den Kollektorbereich 43 und die Basisbreite L2 veranschaulicht.
Da die Steuerung bei der Ausbildung der Öffnungen 33 (Fig. 2D)
für Kollektor- und Emitterbereich 43 bzw. 44, wie erwähnt, einfach ist, kann die Basisbreite L2 mit hoher Genauigkeit
bestimmt werden, so daß sich auch die Eigenschaften des Lateraltransistors genau bestimmen lassen. Da weiterhin auf dem
Basisbereich eine eingelassene (countersunk) Schicht 29 ausreichender Dicke ausgebildet ist, kann die Vorrichtung für
äußere Einflüsse unempfindlich bzw. widerstandsfähig gemacht werden.
Obgleich vorstehend auf einen Siliziumkörper vom p-Typ Bezug genommen wird, soll die Erfindung selbstverständlich
nicht hierauf beschränkt sein.
030048/0917
Claims (5)
- Patentansprüche/λ). Halbleitervorrichtung, die durch selektive Ausbildung einer Antioxydations-Maskenschicht auf der Oberfläche eines Siliziumkörpers, gefolgt von einer Wärmebehandlung zur Ausbildung einer dicken eingelassenen (countersunk) Oxidschicht auf den freigelegten Oberflächenabschnitten des Siliziumkörpers hergestellt wird, dadurch gekennzeichnet, daß die Halbleitervorrichtung in der eingelassenen Oxidschicht ausgebildete öffnungen und durch Einführung eines Fremdatoms durch diese Öffnungen hindurch in den Siliziumkörper geformte Halbleiterelementbereiche bzw. -zonen aufweist.
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterelementbereiche bzw. -zonen einen Emitterbereich und einen Kollektorbereich eines Lateraltransistors umfassen.0300A8/0917
- 3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß selektiv eine Antioxydationsmaskenschicht des einen Leitungstyps auf der Oberfläche eines Siliziumkörpers ausgebildet wird, daß auf der von der Maskenschicht nicht bedeckten Oberfläche des Siliziumkörpers eine dicke eingelassene (countersunk) Schicht durch thermisches Oxydieren dieser Oberfläche ausgebildet wird, daß die eingelassene Oxidschicht zur Bildung von Öffnungen teilweise abgetragen wird und daß Halbleiterelementbereiche bzw. -zonen ausgebildet werden, indem ein Fremdatom des dem Siliziumkörper entgegengesetzten Leitungstyps durch die Öffnungen hindurch eingeführt wird.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei der Einführung des Fremdatoms in den gebildeten Öffnungen eine Oxidschicht geformt wird, die dünner ist als die eingelassene Oxidschicht, und die Fremdatomionen durch diese erstere Oxidschicht hindurch in den Siliziumkörper implantiert werden.
- 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterelementbereiche bzw. -zonen einen Emitterbereich und einen Kollektorbereich eines Lateraltransistors umfassen.030048/09 17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6321879A JPS55156366A (en) | 1979-05-24 | 1979-05-24 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3019826A1 true DE3019826A1 (de) | 1980-11-27 |
| DE3019826C2 DE3019826C2 (de) | 1987-10-29 |
Family
ID=13222838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803019826 Granted DE3019826A1 (de) | 1979-05-24 | 1980-05-23 | Halbleitervorrichtung und verfahren zu ihrer herstellung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4577397A (de) |
| JP (1) | JPS55156366A (de) |
| DE (1) | DE3019826A1 (de) |
| GB (1) | GB2054262B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0197198A1 (de) * | 1984-12-13 | 1986-10-15 | Siemens Aktiengesellschaft | Verfahren zum Herstellen einer die aktiven Bereiche einer hochintegrierten CMOS-Schaltung trennenden Isolation |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8104862A (nl) * | 1981-10-28 | 1983-05-16 | Philips Nv | Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan. |
| GB8426897D0 (en) * | 1984-10-24 | 1984-11-28 | Ferranti Plc | Fabricating semiconductor devices |
| US4719185A (en) * | 1986-04-28 | 1988-01-12 | International Business Machines Corporation | Method of making shallow junction complementary vertical bipolar transistor pair |
| DE3618166A1 (de) * | 1986-05-30 | 1987-12-03 | Telefunken Electronic Gmbh | Lateraltransistor |
| US5055417A (en) * | 1987-06-11 | 1991-10-08 | National Semiconductor Corporation | Process for fabricating self-aligned high performance lateral action silicon-controlled rectifier and static random access memory cells |
| KR900005123B1 (ko) * | 1987-09-26 | 1990-07-19 | 삼성전자 주식회사 | 바이폴라 트랜지스터의 제조방법 |
| US4830973A (en) * | 1987-10-06 | 1989-05-16 | Motorola, Inc. | Merged complementary bipolar and MOS means and method |
| US5117274A (en) * | 1987-10-06 | 1992-05-26 | Motorola, Inc. | Merged complementary bipolar and MOS means and method |
| US5219785A (en) * | 1989-01-27 | 1993-06-15 | Spectra Diode Laboratories, Inc. | Method of forming current barriers in semiconductor lasers |
| US5193098A (en) * | 1989-01-27 | 1993-03-09 | Spectra Diode Laboratories, Inc. | Method of forming current barriers in semiconductor lasers |
| US5151378A (en) * | 1991-06-18 | 1992-09-29 | National Semiconductor Corporation | Self-aligned planar monolithic integrated circuit vertical transistor process |
| US5328856A (en) * | 1992-08-27 | 1994-07-12 | Trw Inc. | Method for producing bipolar transistors having polysilicon contacted terminals |
| US5702959A (en) * | 1995-05-31 | 1997-12-30 | Texas Instruments Incorporated | Method for making an isolated vertical transistor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2047313A1 (de) * | 1969-09-30 | 1971-04-08 | Rca Corp | Monolithische integrierte Schaltung |
| US3961999A (en) * | 1975-06-30 | 1976-06-08 | Ibm Corporation | Method for forming recessed dielectric isolation with a minimized "bird's beak" problem |
| US3969748A (en) * | 1973-06-01 | 1976-07-13 | Hitachi, Ltd. | Integrated multiple transistors with different current gains |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3971059A (en) * | 1974-09-23 | 1976-07-20 | National Semiconductor Corporation | Complementary bipolar transistors having collector diffused isolation |
| JPS6035818B2 (ja) * | 1976-09-22 | 1985-08-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4144098A (en) * | 1977-04-28 | 1979-03-13 | Hughes Aircraft Company | P+ Buried layer for I2 L isolation by ion implantation |
| US4157268A (en) * | 1977-06-16 | 1979-06-05 | International Business Machines Corporation | Localized oxidation enhancement for an integrated injection logic circuit |
| US4472871A (en) * | 1978-09-21 | 1984-09-25 | Mostek Corporation | Method of making a plurality of MOSFETs having different threshold voltages |
| US4325180A (en) * | 1979-02-15 | 1982-04-20 | Texas Instruments Incorporated | Process for monolithic integration of logic, control, and high voltage interface circuitry |
-
1979
- 1979-05-24 JP JP6321879A patent/JPS55156366A/ja active Pending
-
1980
- 1980-05-23 DE DE19803019826 patent/DE3019826A1/de active Granted
- 1980-05-23 GB GB8017110A patent/GB2054262B/en not_active Expired
-
1985
- 1985-01-09 US US06/689,966 patent/US4577397A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2047313A1 (de) * | 1969-09-30 | 1971-04-08 | Rca Corp | Monolithische integrierte Schaltung |
| US3969748A (en) * | 1973-06-01 | 1976-07-13 | Hitachi, Ltd. | Integrated multiple transistors with different current gains |
| US3961999A (en) * | 1975-06-30 | 1976-06-08 | Ibm Corporation | Method for forming recessed dielectric isolation with a minimized "bird's beak" problem |
Non-Patent Citations (1)
| Title |
|---|
| "Philips Research Reports", 26, 1971, S. 166-180 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0197198A1 (de) * | 1984-12-13 | 1986-10-15 | Siemens Aktiengesellschaft | Verfahren zum Herstellen einer die aktiven Bereiche einer hochintegrierten CMOS-Schaltung trennenden Isolation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55156366A (en) | 1980-12-05 |
| GB2054262B (en) | 1984-05-02 |
| GB2054262A (en) | 1981-02-11 |
| DE3019826C2 (de) | 1987-10-29 |
| US4577397A (en) | 1986-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2153103C3 (de) | Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
| DE2923995C2 (de) | Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie | |
| DE3106202C2 (de) | ||
| DE2745857C2 (de) | ||
| DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
| DE2928923C2 (de) | ||
| DE3525396A1 (de) | Vertical mosfet und verfahren zu seiner herstellung | |
| DE2125303A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE3222805A1 (de) | Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat | |
| DE3134110A1 (de) | Integrierte halbleiterschaltung | |
| DE2539073B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung | |
| DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE3019826A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE3131746A1 (de) | "verfahren zur herstellung einer halbleitereinheit" | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE3208259A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE19709002A1 (de) | Verfahren zur Erzeugung von überbrückten, dotierten Zonen | |
| DE69016840T2 (de) | Verfahren zur Herstellung eines lateralen Bipolartransistors. | |
| DE69738558T2 (de) | Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten | |
| DE2703618C2 (de) | Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises | |
| DE2942236A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE3039009C2 (de) | Sperrschicht-Feldeffekttransistor | |
| DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
| DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| 8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |