DE3002208A1 - Verfahren und einrichtung zum automatischen kalibrieren eines digital-zu- analog-wandlers - Google Patents

Verfahren und einrichtung zum automatischen kalibrieren eines digital-zu- analog-wandlers

Info

Publication number
DE3002208A1
DE3002208A1 DE19803002208 DE3002208A DE3002208A1 DE 3002208 A1 DE3002208 A1 DE 3002208A1 DE 19803002208 DE19803002208 DE 19803002208 DE 3002208 A DE3002208 A DE 3002208A DE 3002208 A1 DE3002208 A1 DE 3002208A1
Authority
DE
Germany
Prior art keywords
digital
analog
converter
signal
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803002208
Other languages
English (en)
Other versions
DE3002208C2 (de
Inventor
Andrij Mrozowski
Jimmy Ray Naylor
Paul Ronald Prazak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Research Corp filed Critical Burr Brown Research Corp
Publication of DE3002208A1 publication Critical patent/DE3002208A1/de
Application granted granted Critical
Publication of DE3002208C2 publication Critical patent/DE3002208C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

1A-3000
437-A-38
SN: 5,357
BURR-BROWN RESEARCH CORPORATION Tucson, Arizona, U. S. A.
Verfahren und Einrichtung zum automatischen Kalibrieren eines
Digital-zu-Analog-Wandlers
Es ist zur Zeit ohne weiteres möglich, genaue 12-Bit- oder 10-Bit-DigitaI-zu-Analog-Wandler (DAC) herzustellen, und zwar unter Verwendung der Technik monolithisdiintegrierter Schaltungen und/oder der Technik der Hybrid-Integration. Es ist jedoch äußerst schwierig, genauere DACs, nämlich mit einer Genauigkeit von 13 Bit oder mehr (z.B. 16-Bit-DACs) kostengünstig herzustellen. Zur Herabsetzung der überlagerungsfehler ist es erforderlich, eine sorgfältige interne Berücksichtigung der thermischen Einflüsse bei einer hybrid-integrierten 16-Bit-DAC-Schaltung vorzunehmen, überlagerungsfehler haben eine Reihe von Ursachen. Sie beruhen z. B. auf thermischen Variationen, erzeugt durch Ruheleistungspegel, welche bei verschiedenen Betriebsbedingungen in der integrierten Schaltung Veränderungen unterworfen sind; ferner von Null abweichende Temperaturkoeffizienten oder Nachlauf von Temperaturkoeffizienten verschiedener Komponenten der integrierten Schaltung. Grenzen der Genauigkeit derzeitiger 16-Bit-DAC-Schaltungen erwachsen aus Fehlern im Verstärkungsfaktor hinsichtlich der Verschiebungsspannungen und hinsichtlich Nicht-Linearitäten in den vier bis .sechs wichtigsten Bits. Derzeit erhältliche te-Bit-DAC-Schaltungen umfassen eine große Anzahl von Stell- oder Trimmpotentiometern, welche zur Kalibrierung der vier wichtigsten BH-s dienen, und zwar im Sinne einer Kompensation von Fehlern der Verlagerungsspannung, der Linearität und des Verstärkungsfaktors.
030031/0793
Ein bekanntes Verfahren zur Durchführung dieser Kalibrierung erfordert die elektrische Isolierung einer 16-Bit-DAC-Schaltung von einem elektronischen System, in das es eingebaut ist, sowie danach die manuelle Einstellung der oben erwähnten Potentiometer im Sinne einer Einstellung der Ausgangsspannung der DAC-Schaltung„ Diese Spannung soll den Wert Null haben (gemessen mit einem Digital-Voltmeter mit 6 1/2 Stellen), wenn alle Digital-Eingänge der DAC-Schaltung auf logisch "Null" liegen. Sodann wird jedes der vier wichtigsten Bits manuell eingestellt, und zwar durch manuelle Einstellung anderer Potentiometer im Sinne der Erzeugung einer Ausgangsspannungsdifferenz, welche der Spannungsdifferenz "eines am wenigstens signifikanten Bits" und zwar zwischen jedem der vier wichtigsten Bits und der jeweiligen Summe aller weniger wichtigen Bits. Diese manuelle Einstellprozedur weist mehrere Nachteile auf ο Zunächst einmal muß das elektronische System in das die DAC-Schaltung eingebaut ist, elektrisch von der DAC-Schaltung getrennt oder isoliert werden. Dies erfordert naturgemäß eine erhebliche Abschaltzeit des elektronischen Systems»
Somit ist es Aufgabe der vorliegenden Erfindung, einen Digital-zu-Analog-Wandler zu schaffen, welcher mit minimaler Unterbrechung eines den Digital-zu-Analog-Wandler enthaltenden elektronischen Systems kalibriert werden kann.
Bei den derzeit erhältichen hochgenauen 16-Bit-DAC-Schaltungen ist die Einstellung einer großen Anzahl von Potentiometern zum Zwecke einer genauen Kalibrierung erforderlich= Darüber hinaus sind teuere Kalibriereinrichtungen erforderlich, z.B. ein Digital-Voltmeter mit 6 1/2 Stellen, welche etwa 4000 Dollar kosten. Die Kalibrierung von derzeitigen 16-Bit-DAC-Schaltungen erfordert selbst bei erfahrenen Technikern mindestens 10 min und bis zu über 1/2 Stunde.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zur Kalibrierung einer DAC-Schaltung, welche mit einem elektronischen System verbunden ist, zu schaffen, so daß eine geringst mögliche Anzahl von manuellen
030031/0793
Einste11vorgängen erforderlich ist, und wobei man lediglich von kostengünstigen externen Einrichtungen zur Durchführung der Kalibrierarbeiten Gebrauch macht, und zwar nur in geringem Umfang.
Die derzeit erhältlichen 16-Bit-DAC-Schaltungen sind äußerst teuer aufgrund der hohen Kosten der Herstellung von Einrichtungen mit dem gewünschten thermischen Verhalten. Ferner müssen die integrierten Schaltungskomponenten in hoch-präziser Weise aneinander angepaßt werden. Ferner müssen äußerst genaue Dickfilm-Widerstände mit geringem Temperaturkoeffizienten hergestellt werden, wie sei in Präzisions-Leiter-Widerstands-Schaltungen erforderlich sind. Diese müssen bei den vier wichtigsten Bits eingesetzt werden. Die Kosten für zahlreiche Trimm-Potentiometer sind ebenfalls recht hoch. Sie liegen im Bereich von 1 bis· mehr als 3 oder 4 Dollar. ^
Es ist somit weiterhin Aufgabe der vorliegenden Erfindung, einen kostengünstigen Digital-zu-Analog-Wandler zu schaffen, welcher eine Auflösung von mindestens 16 Bits aufweist und eine hohe Genauigkeit hat. Ferner ist es Aufgabe der vorliegenden Erfindung, ein automatisches Kalibriersystern für einen Digital-zu-Analog-Wandler zu schaffen.
Ein weiterer Nachteil,selbst der derzeit besten Digital-zu-Analog-Wandler mit einer Genauigkeit von mehr als etwa 12 Bit, beruht auf der Tatsache, daß die Genauigkeit aufgrund einer Drift der Komponentencharakteristika verloren geht, und zwar sowohl in Abhängigkeit von der Zeit als auch von der Temperatur. Derzeit erhältliche 16 Bit-DAC-Schaltungen müssen mindestens alle 3 Monate neu kalibriert oder geeicht werden, vorausgesetzt, daß der Temperaturbereich in dem die DAC-Schaltung eingesetzt wird, nur um weniger als 1O°C variiert. Jedesmal/ wenn die Temperatur um mehr als 1O C variiert, geht die Genauigkeit verloren und die DAC-Schaltung muß sofort erneut kalibriert werden.
030031/0793
Es ist somit weiterhin Aufgabe der Erfindung, eine äußerst genaue DAC-Schaltung zu schaffen, welche beständig mit hoher Genauigkeit betrieben werden kann, und zwar über einen weiten Temperaturbereich.
Erfindungsgemäß wird ein Verfahren und ein System zum automatischen Kalibrieren eines Digital-zu-Analog-Wandlers geschaffen, ohne daß der Digital-zu-Analog-Wandler von dem elektronischen System in das er eingebaut ist, getrennt werden muß, und ohne daß eine externe Referenzquelle verwendet werden muß.
Das beschriebene Kalibriersystem umfaßt einen Satz von Dreizustands-Latch-Schaltungen, deren Eingänge mit den Leitern des elektronischen Systems verbunden sind, und zwar zum Zwecke des Empfangs eines Eingangswortes zur Umwandlung in ein Analog-Ausgangssignal. Ein Processor-System steuert die Latch-Schaltungen im Sinne der Eingabe eines Eingangswortes in die Digital-Eingänge einer 16-Bit-Haupt-DAC-Schaltung während des normalen Betriebs des elektronischen Systems. Die Haupt-DAC-Schaltung umfaßt eine Vielzahl von Bit-Einstell-Eingängen zum Trimmen des Gewichts eines Ausgangssignals, welches jeweils einem der Bits mit Bit-Einstelleingängen entspricht. Ferner umfaßt die Haupt-DAC-Schaltung einen Verschiebungs-Einstell-Eingang und einen Verstärkungs-Einstell-Eingang zum Einstellen der Verschiebung und der Verstärkung der Haupt-DAC-Schaltung. Eine Vielzahl von Bit-Einstell-DAC-Schaltungen, eine Verschiebungs-Einstell-DAC-Schaltung und eine Verstärkungs-Einstell-DAC-Schaltung sind ebenfalls vorgesehen und jeweils mit Eingangs-Latch-Schaltungen verbunden. Ihre Ausgänge sind mit den Bit-Einstell-Eingängen, dem Verschiebungs-Einstell-Eingang und dem Verstärkungs-Einstell-Eingang der Haupt-DAC-Schaltung verbunden. Das Kalibrier-System umfaßt eine Präzisions-Spannungs-Referenz, welches zum Endwert des Ausgangssignals der Haupt-DAC-Schaltung beiträgt. Die Haupt-DAC-Schaltung weist 16 Bits auf. Die untersten 12 Bits sind auch ohne Kalibrierung ausreichend genau. Die vier Bit-Einstell-DAC-Schaltungen, die Verschiebungs-Einstell-DAC-Schal-
030031/0793
tungen und die Verstärkungs-Einstell-DAC-Schaltungen haben jeweils eine Genauigkeit von 8 Bit. Das Kalibriersystern umfaßt ferner eine 14-Bit-Verschiebungs-DAC-Schaltung und einen Einpol-Schalter mit drei Schaltstellungen, dessen Ausgänge jeweils mit den zwei Eingängen eines Differenzverstärkers verbunden sind. Der Ausgang des Differenzverstärkers ist mit dem Eingang eines Analog-zu-Digital-Wandlers (ADC) verbunden, welcher die verstärkte Differenz zwischen den Ausgangsspannungen der Verschiebungs-DAC-Schaltung und des Analogschalters in ein digitales Wort umwandelt, welches sodann in den Mikroprocessor eingegeben werden kann.
Während des Kalibrierprozesses sorgt der Mikroprocessor für eine elektrische Isolierung der Eingänge der Haupt-DAC-Schaltung von den Ausgängen der Eingangs-Latch-Schaltungen Ferner legt der Mikroprocessor eine logische Null an alle Eingänge der Haupt-DAC-Schaltung an, sowie an die Eingänge der Verschiebungs-Einstell-DAC-Schaltung und der Verschiebungs-DAC-Schaltung.
Der Mikroprocessor steuert ferner den Analog-Schalter derart, daß sein Ausgang elektrisch mit Erde oder einem Referenzpotential verbunden wird. Die Differenz zwischen dem Ausgangssignal der Verschiebungs-DAC-Schaltung und dem Erdpotential wird in ein erstes digitales Wort umgewandelt, welches empfangen wird und im Mikroprocessor gespeichert wird. Der Mikroprocessor veranlasst nun den Analog-Schalter, die Ausgangsspannung der Haupt-DAC-Schaltung mit einem Eingang des Differenzverstärkers zu verbinden. Der Analog-zu-Digital-Wandler (ADC) erzeugt ein zweites digitales Wort, welches mit dem ersten digitalen Wort verglichen wird. Sodann errechnet der Mikroprocessor einen ersten Korrektur-Code und dieser erste Korrektur-Code wird in die Verschiebungs-Einstell-DAC-Schaltung eingegeben, welche nun ein erstes Korrektursignal für den Verschiebungs-Einstell-Eingang der Haupt-DAC-Schaltung erzeugt. Hierdurch wird die Ausgangsspannung der Haupt-DAC-Schaltung in Richtung auf Erdpotential oder auf das Referenzpotential
0 3 0031/0793
eingestellt, wodurch die Verschiebung der Haupt-DAC-Schaltung kalibriert oder justiert wird.
Sodann führt der Mikroprocessor den vier signifikantesten Bits der Haupt-DAC-Schaltung sowie der Verschiebungs-DAC-Schaltung jeweils eine logische"Hull"zu, während den anderen Eingängen jeweils eine logische·"Eins" zugeführt wird. Ferner wird das Ausgangssignal der Haupt-DAC-Schaltung an den Eingang des Differenzverstärkers angelegt, und zwar über den Analog-Schalter. Nun wird ein drittes digitales Wort durch den Analog-zu-Digital-Wandler erzeugt. Das dritte digitale Wort wird im Mikroprocessor gespeichert. Dieser legt sodann eine logische "Eins" an das vierte Bit der Haupt-DAC-Schaltung an, sowie jeweils eine logische "Null" an alle anderen Eingänge desselben. Der Code der Verschiebungs-DAC-Schaltungen wird nicht geändert. Der Analogzu-Digital-Wandler erzeugt nun ein viertes digitales Wort, welches mit dem gespeicherten dritten digitalen Wort verglichen wird. Der Mikroprocessor vergleicht die Differenz zwischen dem dritten und dem vierten digitalen Wort mit einer vorbestimmten Größe . Diese ist repräsentativ für die Differenz der Ausgangsspannung der Haupt-DAC-Schaitung entsprechend einer einzigen "am wenigsten signifikanten Bit-Änderung" des Wertes des digitalen Eingangs-Wortes, welches durch die digitalen Eingänge der Haupt-DAC-Schaltung repräsentiert wird. Ein zweiter Korrektur-Code wird vom Mikroprocessor errechnet und in die Bit-Einstell-DAC-Schaltung für das vierte Bit der Haupt-DAC-Schaltung eingegeben. Diese Bit-Einstell-DAC-Schaltung erzeugt ein zweites analoges Korrektursignal, wodurch wiederum die Ausgangsspannung der Haupt-DAC-Schaltung auf einen Wert eingestellt wird, welcher präzise eine "am wenigstens signifikante Bit-Spannung" darstellt und von der zweiten Ausgangsspannung verschieden ist. Die drei verbleibenden signifikantesten Bits werden der Reihe nach in gleicher Weise kalibriert, und zwar in steigender Reihenfolge„
030031/0793
1Α-3ΟΟΟ 10
Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen Einrichtung;
Fig.2A bis 2C Fließdiagramme zur Erläuterung der Arbeitsweise der Einrichtung gemäß Fig. 1 und
Fig. 3 ein Fließdiagramm zur Erläuterung der Errechnung von Korrekturcodes durch einen Mikroprocessor.
Fig. 1 zeigt eine Einrichtung 10 zur automatischen Kalibrierung eines Digital-zu-Analog-Wandlers. Diese Einrichtung umfaßt ein Subsystem 12 eines Digital-zu-Analog-Wandlers (DAC). Dieses DAC-System 12 umfaßt einen Haupt-DAC 16 mit einem Ausgang 20 und 16 Digitaleingängen, welche mit den entsprechenden Leitern von 8-Bit-Datenbussen 32 und 34 verbunden sind. Das DAC-Subsystem 12 umfaßt ferner eine Ausgangsschaltung mit einem Operationsverstärker 17, dessen negativer Eingang mit dem Anschluß 20 verbunden und dessen positiver Eingang über einen Widerstand mit einem Erdleiter 30 verbunden ist. Der Operationsverstärker 17 weist einen Ausgangsanschluß 18 auf, an dem eine Ausgangsspannung V- erzeugt wird, welche den numerischen Wert des an die Datenbusse 32, 34 angelegten digitalen Wortes darstellt. Eine Widerstands-Rückkopplungsschaltung umfaßt Widerstände 21 und 22. Sie bietet zwei alternative Rückkopplungspfade vom Ausgangsanschluß 18 zur Steuerung der Größe des Spannungsbereichs von V_n_. Widerstände 24 und 26 dienen der Kompensation von Unterschieden der Erdungs-Referenzspannungen zwischen dem Erdleiter 30 und den nicht gezeigten Erdleitern des Systems, mit denen das System 10 verbunden ist.
Das DAC-Subsystem 12 umfaßt eine Präzisions-Spannungs-Referenz-Einheit 86, welche mit dem Haupt-DAC 16 verbunden ist und der Steuerung der Größe des DAC-AusgangsStroms IOUTr welcher durch den Ausgangsanschluß 20 fließt, dient. Sechs Einstell-Eingänge 56' bis 61' uienen dazu, die Komponenten von ΙΟϋΤ einzustellen oder zu trimmen, welche durch die vier wichtigsten Bits des
030031/0793
Haupt-DAC 16 beeinflusst werden. Ferner dienen diese Eingänge der Einstellung der Verlagerungs- oder Verschiebespannung (Offset) sowie der Einstellung der Verstärkung des Haupt-DAC 16.
Der Daten-Bus 32 umfaßt acht Leiter, welche mit acht Eingängen des Haupt-DAC 16 verbunden sind. Andererseits sind diese Leiter mit entsprechenden Ausgängen von acht Dreizus.tands-Latch-Schaltungen 37 verbunden. In ähnlicher Weise umfaßt der Datenbus 34 acht Leiter, welche mit acht zusätzlichen Eingängen des DAC 16 verbunden sind, sowie ferner mit entsprechenden Ausgängen von acht Dreizustands-Latch-Schaltungen 39. Die Eingänge der acht Latch-Schaltungen 37 sind jeweils mit acht Leitern eines Datenbusses 42 verbunden, welcher wiederum mit einem nicht gezeigten elektronischen System verbunden ist, welches mit dem System 10 funktionell zusammenwirkt. In ähnlicher Weise sind die Eingänge der acht Latch-Schaltungen 39 jeweils mit Ausgängen von acht Dreizustands-Latch-Schaltungen 41 verbunden, der Eingänge mit acht Leitern eines Datenbusses 44 verbunden sind. Letzterer ist ebenfalls mit dem nicht gezeigten elektronischen System verbunden. Die acht Leiter des Datenbusses 4 2 können auch mit Eingängen von Dreizustands-Latch-Schaltungen 41 verbunden sein, so daß die Eingänge 44 weggelassen werden können. Falls es erwünscht ist, das System 10 mit einem elektronischen 8-Bit-System anstelle eines 16-Bit-Systems zu verbinden. Ein Leiter 47 ist mit den Enable-Eingängen der Dreizustands-Latch-Schaltungen 41 verbunden, um die Ausgabe der acht am wengistens signifikanten Bits (LSBS) eines digitalen Eingangswortes von den Dreizustands-Latch-Schaltungen 41 über die Leiter 45 an die Eingänge der Dreizustands-Latch-Schaltungen 39 zu ermöglichen. In ähnlicher Weise ist ein Leiter 46 mit den Enable-Eingängen der Latch-Schaltungen 37 und 39 verbunden, um die Weiterleitung der in den Latch-Schaltungen 37 und 39 gespeicherten Information über die Datenbusse 32 und 34 zu ermöglichen.
Das System 10 umfaßt ein Kalibrier-Subsystem 14 mit den Dreizustands-Eingangs-Latch-Schaltungen oder Digital-Eingangs-Einrichtungen 37, 39 und 41 sowie mit vier "Bit-Einsteil"-DACs oder Einstelleinrichtungen 56, 57, 58 und 39, welche mit
030031/079 3
entsprechenden Einstelleingängen 56', 57 l, 58' f 59' des Haupt-DAC 16 verbunden sind. Das Kalibrier-Subsystem 14 umfaßt ferner ein DAC 60 zur Einstellung der Verlagerung oder Verschiebung. Dieses DAC 60 ist mit einem Eingang 60' des Haupt-DAC 16 für die Verschiebungs-Einstellung verbunden. Schließlich ist ein DAC 61 zur Einstellung der Verstärkung mit dem Anschluß 61' des Haupt-DAC 16 für die Verstärkungseinstellung verbunden. Bit-Einstell-DACs 56/ 57, 58 und 59 Λ das Verschiebungs-Einstell-DAC 60 und das Verstärkungs-Einstell-DAC 61 umfassen jeweils nicht gezeigte Eingangs-Latch-Schaltungen, welche dazu befähigt sind, Korrektur-Codes zu speichern, welche durch den Datenbus 65 geleitet werden. Diese Korrektur-Codes werden in die Eingangs-Latch-Schaltungen eingegeben, wenn die jeweiligen DACs über die Enable-Leiter 56",57",58",59", 60" und 61" angesteuert werden. Das Kalibrier-Subsystem 14 umfaßt ferner eine Latch-Schaltung 72, welche 14 Latch-Einheiten umfaßt, deren jeweilige Ausgangsanschlüsse mit entsprechenden Eingangsanschlüssen des Verschiebungs-DAC 74 oder einer ersten Wandlereinrichtung 74 verbunden sind. Der Ausgang des Verschiebungs-DAC 74 ist mit einem negativen Eingang eines Differenz-Verstärkers oder einer Vergleichseinrichtung 77 verbunden, deren positiver Eingang mit einem Leiter 84 verbunden ist. Der Differenzverstärker 77 ist von einer unter der Bezeichnung "Instrumentations-Verstärker" bekanntgewordenen Bauart. Der Leiter 84 ist mit dem Ausgang eines Analog-Schalters 82 mit einem Ausgangsanschluß und drei Eingängen verbunden. Die drei schaltbaren Eingänge sind mit Leitern 87, 18 und 30 verbunden, so daß der positive Eingang des Differenzverstärkers 77 entweder mit der Präzisions-Referenz-Spannung oder mit VQUT oder mit Erdspannung beaufschlagt werden kann.
Der Ausgang des Differenzverstärkers 77 ist mit einem Analogzu-Digital-Wandler(ADC) oder einer zweiten Wandlereinrichtung 79 verbunden. Der ADC 79 ist ein 12-Bit-ADC, dessen zwölf Digital-Ausgänge 79' mit den Eingängen von zwölf Dreizustands-Latch-Schaltungen verbunden sind, welche gemeinsam mit dem Bezugszeichen 80 bezeichnet sind.
030031/0793
Die beschriebenen Dreizustands-Latch-Schaltungen, die ".Bit-EinsteH"-DACs, die "Verschiebungs-Einstell"-DACs, das Verstärkungs-Einstell-DAC und die Latch-Schaltungen 72 sowie der Analog-Schalter werden allesamt durch ein Mirkoprocessor-SysteKi 63 gesteuert. Es sollte bemerkt werden, daß jedes zweckentsprechende processor-orientierte oder computer-orientierte System verwendet werden kann. Mikroprocessoren sind auf dem Markt erhältlich und werden in der beschriebenen Ausführungsform verwendet. Das Mikroprocessor-System 63 umfaßt einen Mikroprocessor oder eine Recheneinheit/ sowie einen Festwertspeicher für die Speicherung eines Steuerprogramms, sowie einen Speicher mit wahlfreiem Zugriff oder andere Speichereinrichtungen. Das Mikroprocessor-System 63 umfaßt eine Vielzahl von Steuereingängen, z. B» "Unterbrechung" und "Rückstellen", welche gemeinsam mit dem· Bezugszeichen 69 bezeichnet sind. Ferner ist ein Status-Ausgang 70 vorgesehen. Das Mikroprocessor-System 63 umfaßt eine Vielzahl von Eingang/Ausgangs-Anschiüssen (I/O), welche mit den jeweiligen Leitern der Datenbusse 65 und 67 verbunden sind. Die jeweiligen Leiter der Datenbusse 65 und 67 sind mit den Eingängen von 16 Dreizustands-Latch-Schaltungen verbunden, welche allesamt mit dem Bezugszeichen 49 bezeichnet sind. Die Leiter des Datenbusses 67 sind ferner mit den jeweiligen Ausgängen der acht Dreizustands-Latch-Schaltungen im Block 80 verbunden» Vier dieser Leiter des Datenbusses 65 sind mit den jeweiligen Ausgängen der vier verbleibenden Latch-Schaltungen im Block 80 verbunden. Die Leiter des Datenbusses 67 sind ferner mit den acht Digitaleingängen eines jeden Bit-Einstell-DAC°s 56, 57, 58 und 59 , des Verschiebungs-Einstell-DAC 60 und des Verstärkungs-Einstell-DAC 61 verbunden und mit den jeweiligen Eingängen der acht im Block 72 enthaltenen Latch-Schaltungen. Sechs der Leiter des Datnebusses 67 sind mit den jeweiligen Eingängen von sechs zusätzlichen Latch-Schaltungen im Block 72 verbunden.
030031/0793
Das Mikroprocessor-System 63 erzeugt eine Anzahl von Ausgangs-Steuersignalen auf einer Gruppe von Leitern/ welche gemeinsam als Steuerdatenbus 54 bezeichnet sind. Einer der Leiter des Steuerdatenbusses 54, welcher mit dem Bezugszeichen 50 versehen ist, hat eine Verbindung zum Enable-Anschluß der Latch-Schaltungen im Block 49, sowie mit einem Eingang eines Negiergiiedes oder Inverters 52. Das Ausgangssignal des Inverters ist mit dem Enable-Anschluß der Dreizustands-Latch-Schaltungen in den Blöcken 37 und 39 verbunden. Somit kann das Mikroprocessor-System 63 die Datenbusse 32 und 34 von den Latch-Schaltungen 37 und 39 isolieren und sodann die (über die Leiter 65 und 67 präzise in die Dreizustands-Latch-Schaltungen im Block 49 eingeschriebenen) gespeicherten Informationsdaten an die Digitaleingänge des Haupt-DAC 16 abgeben, welche mit den Leitern der Datenbusse 32 und 34 verbunden sind.
Ein weiterer Leiter des Steuerbusses 54 ist mit dem Enable-Anschluß der Dreizustands-Latch-Schaltungen im Block 49 verbunden. Ferner sind einzelne Leiter des Steuerdatenbus.ses 54 mit den Enable-Eingängen 56", 57", 58", 59", 60" und 61" verbunden, und zwar zum Zwecke der Einstellung der DACs 56, 57, 58, 59, 60 und 61. Ein weiterer Leiter des Steuerdatenbusses 54 ist mit den Enable-Anschlüssen der Latch-Schaltungen im Block 72 verbunden. Weitere drei Leiter des Steuerdatenbusses 54, welche gemeinsam mit dem Bezugszeichen 55 bezeichnet sind, sind als Wahleingänge mit dem Analog-Schalter 82 verbunden, so daß eine elektrische Verbindung des Ausgangsleiters mit einem ausgewählten Eingangsleiter 87 r 18 oder 30 hergestellt werden kann.
Die Komponenten der Schaltung gemäß Fig. 1 können als handelsübliche Geräte vorliegen. Zum Beispiel kann man als Dreizutands-Latch-Schaltungen in den Blocks 37, 39, 41 und 49 übliche integrierte Schaltungen der Bezeichnung 74LS373 verwenden. Diese werden von verschiedensten Halbleiter-Herstellern gefertigt. Als Operationsverstärker 17 kann man einen Präzisions-Operations-Verstärker Modell 0P-01H verwenden,
030031/0793
hergestellt von Precision Monolithics Corporation. Als Präzisions-Spannungs-Referenz-Einrichtung 86 kann man eine temperaturstabilisierte monolithische Zener-Referenz verwenden, hergestellt von National Semiconductor Corporation,Mode11 LM199A. Die Einstell-DACs 56, 57, 58, 59, 60 und 61 kann man in Form kostengünstiger 8-Bit-DACs von Signetics, Modell 5018, einsetzen. Als Mikroprocessorsystem 63 kann man den Mikroprocessor Mostek 3870 verwenden. Als Differenzverstärker 77 kann man einen Burr-Brown-Instrumentations-Verstärker, Modell 3630 verwenden. Als Analogzu-Digital-Wandler 79 kann man einen Burr-Brown-Analog-zu-Digital-Wandler, Modell ADC8O verwenden. Als Verschiebungs-DÄC 74 kann man einen 14-Bit-Digital-zu-Analog-Wandler von Burr-Brown, Modell DAC71, verwenden. Als Latch-Schaltungen im Block 72 kann man integrierte Latch-Schaltungen der Bezeichnung 74LS273 verwenden. Als Analog-Schalter 82 kann man'einen Siliconix-Analog-Schalter der Bezeichnung DG-170 verwenden.
Das Haupt-DAC 16 ist derzeit noch nicht auf dem Markt erhältlich, da derzeit zur Verfügung stehende 16-Bit-DACs die Einstell-Eingänge 56', 57', 58', 59', 60" und 61' nur als interne Punkte, jedoch nicht als externe Eingänge aufweisen. Es können jedoch verschiedenste derzeit erhältliche 16-Bit-DACs, z.B. das Modell MP81T6 von Analogie Corporation, derart modifiziert werden, daß sie mit den Einstelleingängen 56' bis 61' in Form von externen Eingängen versehen werden. Ein 1.6-Bit-DAC der Anmelderin kommt unter der Bezeichnung SM1O173-D/A-Wandler-Submodul auf den Markt.
Der durch das System 10 bewirkte FeinkaiibrierprozeB erfolgt derart,daß man zunächst V _ (Fig. 1} einstellt, und zwar um einen Betrag, welcher zur Kompensation der Verschiebung des Haupt-DAC 16 ausreicht. Dies geschieht durch Einstellung des Stroms im "Verschiebungs-Einstell"-Eingang 60' des DAC derart, daß V gleich der Erd-Referenz-Spannung ist, wenn die Leiter der Datenbusse 32 und 34 allesamt mit Null-Signalen beaufschlagt werden. Sodann werden die vier Bit-Einstell-Eingänge 59', 58', 57' und 56' sequentiell in der angegebenen Reihenfolge
030031/0793
eingestellt, um Vy zu linearisieren, und zwar als Funktion linearer Zunahmen des Wertes der Zahl, welche durch das digitale Eingangswort dargestellt wird, das an die Digital-Eingänge des DAC 16 angelegt wird. Schließlich wird die Verstärkung des DAC 16 durch Einstellung der Verstärkungseinstellschaltung 61' kalibriert. Hierzu wird V0ÜT in Relation zur Präzisions-Referehz-Spannung der Präzisions-Referenz-Spannungsquelle 86 eingestellt, wenn alle Leiter der Datenbusse 32 und 34 durch das Mikroprocessor-System 63 mit "Eins"-Signalen beaufschlagt werden.
Im folgenden soll auf Fig. 2A Bezug genommen werden. Zunächst führt ein im Mikroprocessor 63 gespeicherter Betriebsalgorithmus zu einer elektrischen Isolierung des Haupt-DAC 16 von den Leitern der Datenbusse 42 und 44 und zwar durch Erzeugung einer logischen "Eins" auf dem Leiter 50. Hierdurch werden die Dreizustands-Latch-Schaltungen im Block 49 freigegeben. Ferner wird eine logische "Null" auf dem Ausgang des Inverters 52 erzeugt, wodurch die Ausgänge der Dreizustands-Latch-Schaltungen in den Block 37 und 39 ihren hohen Impedanzzustand annehmen. Somit sind die Leiter in den Datenbussen 32 und 34 elektrisch mit den Ausgängen der Dreizustands-Latch-Schaltungen im Block 49 gekoppelt, so daß die jeweiligen Inhalte derselben den jeweiligen Leitern der Datenbusse 32 und 34 zugeführt werden. An dieser Stelle wird der "Verschiebungs-Einstell"-Algorithmus vom Mikroprocessor 63 eingegeben, wie in Fig. 2A mit dem Bezugszeichen 90 angedeutet. Der Algorithmus führt zunächst dazu, daß der Mikroprocessor 63 ein erstes Musters von logischen "Null"-Signalen an alle Leiter der Datenbusse 65 und 67 abgibt, wodurch logische Null-Zustände in die Latch-Schaltungen im Block 49 eingespeichert werden und logische Null-Zustände an allen 16 digitalen Eingängen des Haupt-DAC 16 über die Leiter der Datenbusse 32 und 34 erscheinen. Nun erzeugt das Haupt-DAC 16 eine erste Ausgangsspannung. Dies ist in Fig. 2A mit einem Block 91 bezeichnet. Der Algorithmus führt zur Einspeicherung von logischen Null-Signalen in die Latch-Schaltungen des Blocks 72 sowie zum
030031/0793
Anlegen eines Enable-Sigrials an den Leiter 5OB des Steuerbusses 54. Nunmehr können die logischen t"Null"-Signale an alle 14 Eingänge des Verschiebungs-DAC 74 angelegt werden» Dies ist in Fig. 2A durch einen Block 92 angedeutet"» Nun erzeugt das Verschiebungs-DAC 74 ein erstes Verschiebungssignal»
Xm wesentlichen gleichzeitig mit obigen Schritten erzeugt der Mikroprocessor 63 ein Enable-Signal auf einem der Leiter 55, wodurch die Erd-Referenz-Spannung des Leiters 30 direkt mit dem Positiven Eingang des Differenz-Verstärkers 77 verbunden wird. Dies ist in Fig. 2A durch den Block 93 angedeutet» Wie in Fig. 2A durch den Block 94 und den Entscheidungsblock angedeutet, beginnt nun das Haupt~DAC 16 mit der Umwandlung der 16 logischen Null-Signale* welche an seinen Digital-Eingängen anliegen; in wohlbekannter Weise im Sinne der Erzeugung eines entsprechenden Ausgangs-Stroms 1QV.„S welcher durch den Ausgangsanschluß 20 fließt» Ferner beginnt das Verschiebungs-DAC 74 ebenfalls mit der Umwandlung der logischen Null-Signale, welche an seinen Eingängen anliegen, und zwar unter Bildung der oben erwähnten ersten Verschiebungsspannung auf dem Leiter 75. In der Zwischenzeit tritt der Microprocessor 63 in eine Warteschleife ein und prüft ständig, ob das Vorliegen eines Status-Signals des ADC 79, welches das Ende dieses Umwandlungsvorgangs angezeigt wird. Es sollte bemerkt werden, daß DACs und ADCs normalerweise Freigabeeingänge oder Wandlungsstarteingänge aufweisen, welche diese Einrichtungen freigeben oder den Beginn der jeweiligen Wandelvorgänge auslösen. Die ADC-Schaltung 79 weist ferner ein "Umwandlungsende"-Status-Ausgang auf, welcher anzeigt, daß die Umwandlung beendet ist» Nachdem die Umwandlung des Verschiebungs-DAC 74 beendet ist, wird die Differenz zwischen dem Erdreferenz-Spannungssignal, welches über den Analog-Schalter 82 am Leiter 84 anliegt, und der Verschiebungs-Ausgangs-Spannung auf dem Leiter 75 mit etwa 1000 multipliziert und zwar im Differenzverstärker 77„ Hierdurch erhält man ein erstes Differenzsignal, welches sodann auf den Eingang des Analog-zu-Digital-Wandlers ADC 79 gegeben wird» Das Mikroprocessor-System 63 veranlasst die Zufuhr eines Steuersignals zum "Umwandlungs-Start"-Leiter 31
830031/0793
welches den Analog-zu-Digital-Wandler (ADC) 79 dazu veranlasst, mit dem Umwandlungsverfahren zu beginnen. Sobald dieses Umwandlungsverfahren beendet ist, wird ein Freigabesignal auf dem HUmwandlungsenäe"-I.eiter 33 erzeugt. Hierdurch wird ein erstes digitales Wort, welches die digitale Repräsentation der Spannung am Ausgang des Verstärkers 77 ist, in den zwölf Latch-Schaltungen des Blockes 80 gespeichert- Das erste digitale Wort wird über Datenbusse 65 und 67 dem Mikroprocessor-System zugeführt und in dem Speicher mit wahlfreiem Zugriff desselben gespeichert. Dies wird durch den Block 96 in Fig. 2A angedeutet.
Sodann veranlasst das Mikroprocessor-System 63 den Analog-Schal ter 82, den Leiter 84 mit dem Leiter 18 zu verbinden, so daß V-JJ1J1 {welche nun gleich der ersten Ausgangsspannung ist) am positiven Eingang des Verstärkers 77 anliegt. Hierdurch wird ein zweites Differenz-Spannungs-Signal gebildet, welches am Eingang des Analog-zu-Digital-Wandlers 79 ansteht. Das Mikroprocessor-System 63 wartet nun in einer Testschleife, bis der Analog-zu-Digital-Wandler 79 seine Umwandlung des verstärkten zweiten Differenzspannungssignals unter Bildung eines zweiten digitalen Wortes beendet hat. Dies ist durch den Block und den Entscheidungsblock 99 in Fig. 2A angedeutet.
Sodann veranlasst der Algorithmus die Subtraktion des ersten gespeicherten digitalen Wortes von dem zweiten digitalen Wort (welches die aktuelle Verschiebungsspannung des DAC 16 repräsentiert), und zwar unter Bildung eines ersten Vergleichswortes. Dieser Schritt entspricht dem Block 1OO der Fig. 2A. Der Algorithmus tritt sodann in den Entscheidungsblock 101 ein, in dem der Mikroprocessor 63 das erste Vergleichswort (erzeugt gemäß Block 100) testet, um festzustellen, ob der Fehler den Wert Null hat. Falls dies der Fall ist, wird der Verschiebungs-Einstell-Älgorithmus in Gang gesetzt <, wie durch 102 dargestellt. Falls jedoch der Fehler nicht gleich Null ist, so tritt der Algorithmus in den Block 103 ein und errechnet ein erste Korrekturwort oder einen ersten Korrektur-Code, und zwar gemäß dem Rechenalgorithmus der Fig. 3.
Ö3Q031/0793
Der erste Korrektur-Code wird sodann im Mikroprocessor-Systern 63 gespeichert. Sodann überträgt der Algorithmus den ersten Korrektur-Code zu den digitalen Eingängen der Verschiebungs-DAC-Schaltung 60, wie durch Block 104 angegeben und setzt die "Verschiebungs-Einstell"-Subroutine in Gang, wie durch den Block 105 angedeutet. Die "Verschiebungs-Einstell"-DAC-Schaltung 60 wandelt sodann den ersten Korrektur-Code automatisch in ein erstes analoges Korrektursignal um, welches dem "Verschiebungs-Einstell"-Eingang 60' der Haupt-DAC-Schaltung 16 zugeführt wird. Hierdurch wird VQ „ präzise auf die Spannung des Erdleiters 30 eingestellt. Dieses Verfahren kann, falls erwünscht, wiederholt werden, um eine höhere Genauigkeit zu erzielen, da der anfängliche Fehler der zweiten Rechnung wesentlich geringer ist als bei dem oben beschriebenen ersten Verschiebungseinstell-Kalibrierverfahren. Dies ist insbesondere erwünscht, wenn die anfängliehe Differenz zwischen dem positiven Eingangssignal und dem negativen Eingangssignal des Differenzverstärkers 77 sehr groß ist, so daß dieser außerhalb des linearen Ausgangsbereichs arbeitet.
Sodann tritt der Algorithmus in den "Bit-Einstell"-Algorithmus ein, wie durch 106 in Fig. 2B dargestellt. Der "Bit-Einstell"-Algorithmus veranlasst nun die Zufuhr eines zweiten Musters von logischen Signalen zu den Eingängen der Haupt-DAC-Schaltung 16. Genauer gesprochen, veranlasst der Algorithmus die Zufuhr jeweils einer logischen "Null" zu den Eingängen der vier wichtigsten Bits der Haupt-DAC-Schaltung 16 sowie die Zufuhr jeweils einer logischen "Eins" zu den verbleibenden Eingängen der Haupt-DAC-Schaltung 16, wie durch den Block 107 angedeutet. Die Haupt-DAC-Schaltung 16 wandelt das zweite Muster in ein zweites Ausgangssignal um. Ferner veranlasst das Mikroprocessors-System 63 die Zufuhr jeweils einer logischen "Null" zu den Eingängen der vier wichtigsten Bits der "Verschiebungs"DAC-Schaltung 74 und jeweils die Zufuhr einer logischen "Eins" zu den anderen Eingängen der "Verschiebungs"-DAC~Schaltung 75, wie durch Block 108 wiedergegeben»
030031/0793
Die "Verschiebungs"-DAC-Schaltung 74 wandelt das zweite Muster in ein zweites Verschiebungssignal um. Sodann veranlasst der Algorithmus das Mikroprocessor-System 63 den Analog-Schalter 82 derart anzusteuern, daß VQU_, (Leiter 18)mit dem Leiter verbunden wird, so daß nun Vonr_ (welche gleich der zweiten Ausgangsspannung ist) am positiven Eingang des Differenzverstärkers 77 anliegt. Hierdurch erhält man ein drittes Referenzsignal. Diese Stufe wird durch den Block 109 in Fig. 2B angedeutet* Gemäß Block 110 und Entscheidungsblock 111 der Fig. 2B führen die Haupt-DAC-Schaltungen 16, die VerSchiebungs-DAC-Schaltungen 74 und die ADC-Schaltung 79 jeweils ihre Umwandlungen durch und das Mikroprocessor-System 63 arbeitet in einer Testschleife und wartet auf ein Signal, welches anzeigt, daß der letzte dieser Umwandlungsprozesse beendet ist. · Nunmehr wird ein drittes digitales Wort errechnet, welches der Differenz zwischen VOÜ_ und der Ausgangsspannung der Verschiebungs-DAC-Schaltung 74 entspricht und dieses Wort wird in dem Speicher mit wahlfreiem Zugriff des Mikroprocessor-Systems 63 gespeichert, wie durch Block 112 in Fig. 2B angedeutet.
Sodann tritt der Algorithmus in den Block 11.3 ein und veranlasst das Mikroprocessor-System 63, ein viertes Muster logischer Signale zu erzeugen, wobei eine logische "Eins" an das viert wichtigste Bit der Haupt-DAC-Schaltung 16 angelegt wird, während jeweils eine logische "Null" an die verbleibende Eingänge der Haupt-DAC-Schaltung 16 angelegt wird.
Wie durch Block 114 und Entscheidungsblock 115 angedeutet, arbeitet das Mikroprocessor-System 63 in einer Testschleife und wartet auf die Ankunft eines Signals, welches anzeigt, daß die Haupt-DAC-Schaltung 16 und die ADC-Schaltung 79 ihre Umwandlung jeweils beendet haben. Nun wird ein viertes digitales Wort von der ADC-Schaltung 79 erzeugt un in den Latch-Schaltungen 80 gespeichert.
Nunmehr tritt der Algorithmus in den Block 116 ein. Nunmehr wird das dritte Referenzwort, welches im Block 112 erzeugt wurde,
030031/0793
von dem vierten digitalen Wort subtrahiert, welches bei der jüngsten Umwandlung des ADC 79 erzeugt wurde. Dieses Verfahren führt zur Erzeugung eines zweiten Vergleichswortes, welches die Änderung von VQUT repräsentiert, und zwar entsprechend der Differenz des Wertes der zwei jüngsten digitalen Worte, welche an die Eingänge der Haupt-DAC-Schaltung 16 angelegt wurden (Block 10-7 und 113). Diese Differenz sollte gleich der theoretischen Änderung von Vor]T sein, welche der am wenigsten signifikanten Änderung entspricht. Diese Änderung von V wird im folgenden als "LSB-Spannungsänderung" bezeichnet. Diese "am wenigsten signifikante Bit-Änderung" liegt im digitalen Wort vor, welches den digitalen Eingängen der Haupt-DAC-Schaltung 16 zugeführt wird» Wenn das zweite Vergleichswort gleich dem digitalen Äquivalent einer LSB-Spannungsänderung ist, wie durch den Entscheidungsblock 117 des Algorithmus angedeutet,, so liegt kein Fehler vor und der Algorithmus läuft mit dem Block 118 aus= Wenn jedoch das zweite Vergleichswort nicht gleich, dem digitalen Äquivalent einer LSB-Spannungsänderung ist, so tritt der Algorithmus in den Block 119 ein und das Mikroprocessor-System 63 tritt in e inen Rechner-Algorithmus ein, ähnlich, demjenigen der Fig. 3. Der Algorithmus errechnet eine zweiten Korrektur-Code und speichert den zweiten Korrektur-Code in dem Speicher mit wahlfreien Zugriff im Mikroprocessor-System 63, wie durch. Block 119 in Fig. 2B angedeutet. Der Algorithmus überträgt sodann den zweiten Korrektur-Code zu den Digi.taleingängen der Bit-Einstell-DAC-Schaltung 59 und endet am Bit-Einstell-Algorithmusblock 121. Die "Bit-Einstell"-DÄC-Schaltung 59 wandelt sodann den zweiten Korrektur-Code um unter Erzeugung eines zweiten analogen Korrektursignals, welches dem "Bit-Einstell"-Eingang 59" der Haupt-DAC-Schaltung 16 zugeführt wird* wodurch v_UT auf einen Wert eingestellt wird, welcher genau gleich einer Spannung ist, welche um eine LSB-Spannungsänderung größer ist als der jüngste vorhergehende Wert von VQÜT, welcher durch das Haupt-DAC 16 erzeugt wurde.
Der Algorithmus der Fig. 2B wird im wesentlichen für jedes der verbleibenden wichtigsten Bits der Haupt-DAC-Schaltung 16 wiederholt, und zwar in der Reihenfolge steigender Signifikanz
ö ^ y U 9 te w ' ** «
Il
der Bits, wobei jedoch die Stufen gemäß den Blocks 107 und sich auf das drittwichtigste Bit beziehen und danach auf das zweitwichtigste Bit usw. Nachdem das signifikanteste Bit der Haupt-DAC-Schaltung 16 gemäß dem Algorithmus der Fig. dekalibriert wurde, ist die Linearisierungs-Kalibrierung beendet. Das Mikroprocessor-System 63 springt sodann auf den "Verstärkungs-Einstell"-Algorithmus gemäß Fig. 2C um, und zwar auf Block 122.
Der "Verstärkungs-Einstell"-Algorithmus 122 gemäß Fig. 2C ist im wesentlichen ähnlich dem "Verschiebungs-Einstell"-Algorithmus der Fig. 2A mit der Ausnahme, daß in den Blocks 123 und 124 das Mikroprocessor-System 63 ausschließlich jeweils eine logische "Eins" an die Eingänge der Haupt-DAC-Schaltung 16 anlegt, sowie an die Eingänge der "Verschiebungs"-DAC-Schaltung 74. Im Block 125 wird der Analog-Schalter veranlasst, die Referenzspannung auf dem Leiter 87 mit dem Leiter 84 zu verbinden. Das im Block 128 gespeicherte Referenzwort entspricht der Skalenendspannung Von_ und nicht der Erdreferenzspannung auf dem Leiter 30 (Block 96 in Fig. 2A). Im Block 129 wird der Analogschalter 82 mit VQurp verbunden (Block 97). In den Stufen der Blocks 132, 133, 135 und 136 finden im wesentlichen ähnliche Vorgänge statt, wie in den entsprechenden Blocks 100? 101, 103 und 104 der Fig. 2A. Somit veranlasst der "Verstärkungs-Einstell"'-Älgorithmus der Fig. 2C die präzise Einstellung des Skalenendwertes von V_UT auf die präzise Referenzspannung der Schaltung 86. Diese Schaltung 86 stellt die einzige Komponente der Fig= dar, welche überhaupt jemals eine manuelle Einstellung erfordert.
Die gemäß Block 103 der"Fig» 2A stattfindende Rechnung ist im Detail anhand des FlieBdiagramms der Fig« 3 erörtert. Dieses erläutert die Stufen der Errechnung des ersten Korrektur= Codes ο Der Mikroprocessor 63 tritt an der Stufe 101 in den Korrektur-Code-Älgorithmus ein. Zunächst wird die Basis-Adresse erfaßt» Hierbei handelt es sich um die erste Adresse einer Tabelle von Korrektur faktoren „■ welche- in einem Festig "?> Ω f? 1^ 1 / 0 7 Q ?
Wertspeicher des Mikroprocessor-Systems 63 gespeichert sind. Sodann wird das erste Vergleichswort zur Basisadresse addiert. Dies ist durch den Block 104 in Fig. 3 angedeutet. Hierbei erhält man die Adresse des erforderlichen Korrekturfaktors. Sodann veranlasst der Algorithmus das Mikroprocessor-System 63, seinen Festwertspeicher (ROM) zu adressieren, wobei der erste Korrekturfaktor-entnommen wird. Dies ist durch den Block 105 angedeutet. Sodann erzeugt das Mikroprocessor-System 63 ein Freigabesignal, welches die "Verschiebungs-Einstell"-DAC-Schaltung 60 freigibt und den ermittelten Korrekturfaktor auf die Leiter des Datenbusses 65 ausgibt. Sodann erzeugt die Verschiebungs-Einstell-DAC-Schaltung 60 automatisch den gewünschten Korrekturstrom für den Verschiebungseinstelleingang 60' der Haupt-DAC-Schaltung 16.
Ein äußerst ähnlicher Algorithmus, wie der in Fig. 3 gezeigte,, dient der Steuerung des Betriebs des Processorsystems 63 zur Errechnung des zweiten Korrektur-Codes, welcher in Fig. 2B durch den Block 119 angegeben ist, und zwar während der Ausführung des oben beschriebenen "Bit-Einstell"-Algorithmus. Hierbei wird jedoch einer der Einstell-DAC-Schaltungen ausgewählt anstelle der "Verschiebungs-Einstell"-DAC-Schaltungen, so daß der errechnete Korrektur-Code durch die "Bit-Einstell"-DAC-Schaltung empfangen wird. Die im Block 135 der Fig. 2C angedeutete Berechnung des dritten Korrektur-Codes wird in ähnlicher Weise durchgeführt.
030031/079 3
Vf
Zusammenfassung
Es wird ein System zum automatischen Kalibrieren eines Haupt-Digital-su-Analog-Wandlers (DAC) beschrieben. Dieses umfaßt erste und zweite Einstell-DAC-Schaltungen, eine Verschiebungs-DAC-Schaltung, einen Differentialverstärker und einen Analog-zu-Digital-Wandler (ADC), sowie einen Mikroprocessor und einen Analog-Schalter. Das Ausgangssignal der Verschiebungs-DAC-Schaltung wird mit einem Eingang eines Differenzverstärkers gekoppelt. Das Ausgangssignal des Differenzverstärkers wird in die ADC-Schaltung eingegeben. Der Analog-Schalter wird sodann aktiviert im Sinne des Anlegens der Analog-Ausgangs-Spannung der Haupt-DAC-Schaltung an den zweiten Eingang des Differenzverstärkers * Der Mikroprocessor errechnet ein Korrekturwort, welches an die erste Einstell-DAC-Schaltung abgegeben wird. Die erste Einstell-DAC-Schaltung erzeugt ein entsprechendes Analog-Signal, welches an einen ersten Korrektur-Eingang der Haupt-DAC-Schaltung gegeben wird. Hierdurch wird die Analog-Ausgangsspannung in Richtung auf die Erdspannung eingestellt»
030031/0793

Claims (12)

  1. PATENTANSPRÜCHE
    1AJ System zum Kalibrieren eines Digital-zu-Analog-Wandlers, gekennzeichnet durch
    (ä) eine digitale Eingabeeinrichtung (63) zur Eingabe eines ersten Musters logischer Si.gnale in die Eingänge des Digital-zu-Analog-Wandlers (16), welcher ein erstes Ausgangssignal erzeugt;
    (b) eine erste Wandler-Einrichtung (72,74) zur Umwandlung einer Gruppe der logischen Signale des ersten Musters logischer Signale;
    (c) eine erste Vergleichseinrichtung (77) zum Vergleich des ersten analogen Signals mit einem ersten analogen Referenzsignal unter Erzeugung eines ersten Differenzsignals, welches für die Differenz zwischen dem ersten analogen Signal und dem ersten analogen Referenzsignal repräsentativ ist?
    (d) einen zweiten Wandler (79) zur Umwandlung des ersten Differenzsignals in ein erstes digitales Wort?
    (e) eine Einrichtung (63) zur Speicherung des ersten digitalen Wortes;
    (f) eine zweite Vergleichseinrichtung (77) zum Vergleich des ersten analogen Signals mit dem ersten Ausgangssignal unter Erzeugung eines zweiten Differenzsignals, welches für die Differenz zwischen dem ersten analogen Signal und dem ersten Ausgangssignal repräsentativ ist;
    (g) einen dritten Wandler (79) zur Umwandlung des zweiten Differenzsignals in ein zweites digitales Wort;
    (h) eine dritte Vergleichseinrichtung (63) zum Vergleich des ersten digitalen Wortes mit dem zweiten digitalen Wort unter Erzeugung eines ersten Vergleichswortes;
    (i) eine Rechnereinrichtung (63) zur Errechnung eines ersten Korrekturwortes, ansprechend auf das erste Vergleichswort;
    (j) einen vierten Wandler (56-61) zur Erzeugung eines ersten analogen Korrektursignals ansprechend auf das erste Korrekturwort und
    (k) eine Einrichtung zur Einteilung des ersten Ausgangssignals ansprechend auf das erste analoge Korrektursignal im Sinne
    030031/0793
    einer Verringerung der Differenz zwischen dem ersten Ausgangssignal und dem ersten Referenzsignal.
  2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Digital-zu-Änalog-Wandler (16) die Einrichtung zur Einstellung des ersten Ausgangssignals enthält, sowie Einstelleingänge zum Empfang des ersten analogen Korrektursignals aufweist.
  3. 3. System nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß das erste analoge Referenzsignal Erdspannung ist.
  4. 4. System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das erste analoge Referenzsignal eine Präzisions-Referenzspannung ist.
  5. 5. System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die digitale Eingabeeinrichtung, die Speichereinrichtungen, die dritte Vergleichseinrichtung und die Rechnereinrichtung zu einem digitalen Processor-System (63) zusammengeschlossen sind.
  6. 6. System nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der erste Wandler (72,74) einen Digital-zu-Analog-Wandler (74) umfaßt, welcher eine geringere Genauigkeit aufweist als der zu kalibrierende Digital-zu-Analog-Wandler.
  7. 7. System nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der zweite und der dritte Wandler jeweils durch einen Analog-zu-Digital-Wandler gebildet sind.
  8. 8. System nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der vierte Wandler (56-61) einen Digital-zu-Analog-Wandler umfaßt, welcher eine geringere Genauigkeit aufweist als der zu kalibrierende Digital-zu-Analog-Wandler.
    030 031/079 3
  9. 9. System nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die digitale Eingabeeinrichtung (63) auch andere vorbestimmte digitale Muster an die Eingänge des zu kalibrierenden Digital-zu-Analog-Wandlers anlegt.
  10. 10. System nach einem der Ansprüche 1. bis 9, dadurch gekennzeichnet, daß die erste und zweite Vergleichseinrichtung (77) durch einen Differenzverstärker gebildet sind.
  11. 11. System nach einem der Ansprüche 1 bis 10, gekennzeichnet durch einen analogen Schalter (82), welcher auf das digitale Processor-System (63) anspricht, und zwar im Sinne einer selektiven Zufuhr des ersten analogen Referenzsignals bzw. des ersten Ausgangssignals zur ersten bzw. zweiten Vergleichseinrichtung.
  12. 12. System nach einem der Ansprüche 1 bis 11, gekennzeichnet durch eine Isoliereinrichtung (37-52) zur elektrischen Isolierung der Vielzahl der digitalen Eingänge des zu kalibrierenden Digital-zu-Analog-Wandlers von einem elektronischen System aus dem der zu kalibrierende Digital-zu-Analog-Wandler die in analoge Signale umzuwandelnden digitalen Worte empfängt.
    030031/0793
DE19803002208 1979-01-22 1980-01-22 Verfahren und einrichtung zum automatischen kalibrieren eines digital-zu- analog-wandlers Granted DE3002208A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/005,357 US4222107A (en) 1979-01-22 1979-01-22 Method and apparatus for automatically calibrating a digital to analog converter

Publications (2)

Publication Number Publication Date
DE3002208A1 true DE3002208A1 (de) 1980-07-31
DE3002208C2 DE3002208C2 (de) 1991-11-07

Family

ID=21715453

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803002208 Granted DE3002208A1 (de) 1979-01-22 1980-01-22 Verfahren und einrichtung zum automatischen kalibrieren eines digital-zu- analog-wandlers

Country Status (5)

Country Link
US (1) US4222107A (de)
JP (1) JPS5599828A (de)
DE (1) DE3002208A1 (de)
FR (1) FR2447119B1 (de)
GB (1) GB2044566B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036074A1 (de) * 1980-09-25 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierter digital-analog-wandler
DE3314261A1 (de) * 1983-04-20 1984-10-25 Robert Bosch Gmbh, 7000 Stuttgart Analog-digital-wandler-anordnung
DE3736785C1 (en) * 1987-10-30 1988-11-24 Fraunhofer Ges Forschung Self-calibrating D/A and A/D converter

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159240A (en) * 1979-05-31 1980-12-11 Nissan Motor Co Ltd Collection and control unit of data for automobile
US4342983A (en) * 1980-08-11 1982-08-03 Westinghouse Electric Corp. Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein
US4399426A (en) * 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
US4591828A (en) * 1981-05-07 1986-05-27 Cambridge Consultants Limited Digital-to-analog converter
DE3279879D1 (en) * 1981-05-07 1989-09-14 Cambridge Consultants Digital-to-analogue converter which can be calibrated automatically
JPS58181323A (ja) * 1982-04-16 1983-10-24 Nippon Telegr & Teleph Corp <Ntt> 較正機能付きデジタルアナログ変換器
US4541065A (en) * 1982-09-14 1985-09-10 John Fluke Mfg. Co., Inc. Direct volts calibrator
JPS60194619A (ja) * 1984-03-16 1985-10-03 Nippon Telegr & Teleph Corp <Ntt> デイジタル−アナログ変換器
JPS62160823A (ja) * 1985-12-30 1987-07-16 テクトロニツクス・インコ−ポレイテツド 基準信号発生器
US4888548A (en) * 1988-03-31 1989-12-19 Hewlett-Packard Company Programmatically generated in-circuit test of digital to analog converters
US4947106A (en) * 1988-03-31 1990-08-07 Hewlett-Packard Company Programmatically generated in-circuit test of analog to digital converters
US4896155A (en) * 1988-06-22 1990-01-23 Rockwell International Corporation Method and apparatus for self-calibration of subranging A/D converter
US4894656A (en) * 1988-11-25 1990-01-16 General Electric Company Self-calibrating pipelined subranging analog-to-digital converter
US4958155A (en) * 1989-01-31 1990-09-18 Zdzislaw Gulczynski Ultra fast digital-to-analog converter with independent bit current source calibration
US5014228A (en) * 1989-09-21 1991-05-07 Schlumberger Technologies, Inc. Method and apparatus for calibrating linear delay lines
US4947169A (en) * 1989-10-24 1990-08-07 Burr-Brown Corporation Dummy/trim DAC for capacitor digital-to-analog converter
US5087914A (en) * 1990-08-22 1992-02-11 Crystal Semiconductor Corp. DC calibration system for a digital-to-analog converter
US5153592A (en) * 1991-04-30 1992-10-06 Texas Instruments Incorporated 16 bit error-correcting digital-to-analog converter
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
JPH06303137A (ja) * 1992-12-29 1994-10-28 Hitachi Ltd Ｄ／ａ変換器、オフセット調整回路及びこれを用いた携帯通信端末装置
US5381148A (en) * 1993-07-12 1995-01-10 Analog Devices, Inc. Method and apparatus for calibrating a gain control circuit
EP0757861B1 (de) * 1994-04-29 1998-12-30 Analog Devices, Inc. Ladungswiederverteilung-ad-wandler mit systemeichung
US5600322A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS analog-to-digital converter
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
US5583501A (en) * 1994-08-24 1996-12-10 Crystal Semiconductor Corporation Digital-to-analog converter with digital linearity correction
US5594612A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
US5594439A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Diagnosing problems in an electrical system by monitoring changes in nonlinear characteristics
US5668551A (en) * 1995-01-18 1997-09-16 Analog Devices, Inc. Power-up calibration of charge redistribution analog-to-digital converter
US5621409A (en) * 1995-02-15 1997-04-15 Analog Devices, Inc. Analog-to-digital conversion with multiple charge balance conversions
US5838267A (en) * 1996-10-09 1998-11-17 Ericsson, Inc. Method and apparatus for encoding and decoding digital information
US6351228B1 (en) * 1999-02-03 2002-02-26 Hitachi Electronics Engineering Co., Ltd. Digital calibration method and apparatus for A/D or D/A converters
DE19907713A1 (de) * 1999-02-23 2000-08-31 Raimund Wilhelm Kalibrierbox
US6603416B2 (en) * 2001-10-01 2003-08-05 International Business Machines Corporation Method and circuit for dynamic calibration of flash analog to digital converters
US6642869B2 (en) * 2002-02-28 2003-11-04 Texas Instruments Incorporated Piecewise linear calibration method and circuit to correct transfer function errors of digital to analog converters
US6549156B1 (en) * 2002-04-15 2003-04-15 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
US6667703B1 (en) * 2002-08-30 2003-12-23 Lsi Logic Corporation Matching calibration for digital-to-analog converters
US7068193B2 (en) * 2002-09-26 2006-06-27 Analog Devices, Inc. Integrated digital calibration circuit and digital to analog converter (DAC)
US6956512B1 (en) * 2003-01-24 2005-10-18 Altera Corporation Analog-to-digital converter for programmable logic
US7098833B2 (en) * 2004-06-04 2006-08-29 Texas Instruments Incorporated Tri-value decoder circuit and method
KR100777456B1 (ko) * 2005-11-11 2007-11-21 삼성전자주식회사 Ｄ／ａ 컨버터와 ａ／ｄ 컨버터 간 출력 교정방법 및 그아날로그 인코딩 장치
US7564385B2 (en) * 2007-12-18 2009-07-21 Atmel Corporation Current compensation for digital-to-analog converter
JP5092982B2 (ja) * 2008-08-12 2012-12-05 富士通株式会社 Ｄｃオフセット補正装置及び方法
CN101686057B (zh) * 2008-09-28 2012-02-29 扬智科技股份有限公司 数字模拟转换器
US7868795B2 (en) * 2008-09-30 2011-01-11 Freescale Semiconductor, Inc. Data conversion circuitry with an extra successive approximation step and method therefor
US7733258B2 (en) 2008-09-30 2010-06-08 Freescale Semiconductor, Inc. Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
US7880650B2 (en) * 2008-09-30 2011-02-01 Freescale Semiconductor, Inc. Method and apparatus for testing data converter
US7876254B2 (en) * 2008-09-30 2011-01-25 Freescale Semiconductor, Inc. Data conversion circuitry having successive approximation circuitry and method therefor
US7868796B2 (en) * 2008-09-30 2011-01-11 Freescale Semiconductor, Inc. Self-calibrating data conversion circuitry and method therefor
EP2197117B1 (de) * 2008-12-11 2013-07-31 Siemens Aktiengesellschaft Schaltungseinheit zum Erzeugen einer Ausgangsspannung in Abhängigkeit von einem digitalen Datenwert und Verfahren zum Kalibrieren der Schaltungseinheit
CN101951262B (zh) * 2010-09-03 2013-09-18 英特格灵芯片(天津)有限公司 Dac校准电路及校准方法
US8477052B2 (en) 2011-04-05 2013-07-02 Freescale Semiconductor, Inc. Method and apparatus for self-test of successive approximation register (SAR) A/D converter
CN106788429B (zh) * 2016-11-30 2021-05-07 黄山学院 基于电荷域信号处理的dac失调误差校准电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889255A (en) * 1974-03-22 1975-06-10 Corning Glass Works Digital calibration system for an electronic instrument
US3961325A (en) * 1974-07-15 1976-06-01 Fairchild Camera And Instrument Corporation Multiple channel analog-to-digital converter with automatic calibration
US4070707A (en) * 1976-07-12 1978-01-24 General Electric Company Reduction of offsets in data acquisition systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5534618B2 (de) * 1972-03-14 1980-09-08
JPS491150A (de) * 1972-04-14 1974-01-08
JPS5122789A (ja) * 1974-08-19 1976-02-23 Asahi Chemical Ind Netsukasoseisoseibutsu
JPS5953727B2 (ja) * 1977-04-06 1984-12-26 株式会社日立製作所 補正回路付ｄａ変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889255A (en) * 1974-03-22 1975-06-10 Corning Glass Works Digital calibration system for an electronic instrument
US3961325A (en) * 1974-07-15 1976-06-01 Fairchild Camera And Instrument Corporation Multiple channel analog-to-digital converter with automatic calibration
US4070707A (en) * 1976-07-12 1978-01-24 General Electric Company Reduction of offsets in data acquisition systems

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3036074A1 (de) * 1980-09-25 1982-05-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierter digital-analog-wandler
DE3314261A1 (de) * 1983-04-20 1984-10-25 Robert Bosch Gmbh, 7000 Stuttgart Analog-digital-wandler-anordnung
DE3736785C1 (en) * 1987-10-30 1988-11-24 Fraunhofer Ges Forschung Self-calibrating D/A and A/D converter

Also Published As

Publication number Publication date
DE3002208C2 (de) 1991-11-07
US4222107A (en) 1980-09-09
FR2447119B1 (fr) 1986-05-16
JPS5599828A (en) 1980-07-30
GB2044566A (en) 1980-10-15
FR2447119A1 (fr) 1980-08-14
GB2044566B (en) 1983-08-17

Similar Documents

Publication Publication Date Title
DE3002208C2 (de)
DE69629683T2 (de) Intelligenter linearwinkelpositionssensor
DE19811584C2 (de) Signalkonverter
DE102009010155B4 (de) Digitales Trimmen von (SAR-)ADCs
DE3642070C2 (de)
DE3802680C2 (de) Verfahren zum Kalibrieren eines elektrischen Kalibriergerätes sowie Kalibriergerät zur Durchführung des Verfahrens
DE3830567C2 (de)
DE3151743A1 (de) Messgeraet mit vielelementenfuehler
EP0169414A2 (de) Verfahren zur Temperaturkompensation und Messschaltung hierfür
DE2125897A1 (de) Vorrichtung und Verfahren zur Um Setzung von digitalen in analoge Signale
DE68910080T2 (de) Sensoreinrichtung.
DE19936327A1 (de) Analog/Digital- oder Digital/Analog-Umsetzer
DE68914682T2 (de) Digital-analogwandler mit auf der platte eingebautem invertierungsverstärker mit einheitsverstärkung.
DE102016108796A1 (de) Korrigierte Temperatursensormessung
EP0513033B1 (de) Verfahren und anordnung zur umwandlung von digitalen signalen in analoge signale
DE102018114091A1 (de) Verfahren, Vorrichtungen und Systeme zur Datenwandlung
DE2946335C2 (de)
DE3339349A1 (de) Kennliniengeber
EP0514634A1 (de) Verfahren zur Korrektur von Messfehlern
DE102012021847B4 (de) Universelle Ein-Ausgabe-Schnittstelle für industrielle Anwendungen
DE102018114092A1 (de) Verfahren, Vorrichtungen und Systeme zur Datenwandlung
EP0677721A1 (de) Messvorrichtung, insbesondere für eine Erfassungsstation
DE3514371A1 (de) Elektronischer energiezaehler fuer elektrische energie
EP1132794B1 (de) Verfahren zur Gewinnung einer temperaturunabhängigen Spannungsreferenz sowie Schaltungsanordnung zur Gewinnung einer derartigen Spannungsreferenz
DE3725663C2 (de)

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: BURR-BROWN CORP., TUCSON, ARIZ., US

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee