JPS62160823A - 基準信号発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基準信号発生器、特に予め定めた１以上の正確
な基準電圧を発生する回路に関する。

（発明の背景） 高精度の基準電圧を発生するには、高ビット（分解能）
のデジタル・アナログ変換器（Ｄ／Ａ）変換器に任意デ
ジタルデータを入力することが考えられる。しかし、Ｄ
／Ａ変換回路の動作は経時変化、温度及び回路の電源電
圧変動に依り変化する。変換器のゲイン及びオフセット
電圧は時間及び温度と共に変化するので、特にＤ／Ａ変
換器を用いて他の回路や機械の安定な制御電圧を得る場
合には、自動的且つ周期的な較正や回路の調整を行い高
精度の出力電圧を保証することが必要になる。しかし、
従来この較正ないし確認を確実に行なう為の適当な装置
や技法が存在しなかった。

〔発明の目的〕

従って、本発明の１つの目的は改良された基準信号発生
器を提供することである。

本発明の他の目的はＤ／Ａ変換器のゲイン及びオフセッ
ト電圧を自動的に調整する自己較正装置を提供すること
である。

本発明の史に他の目的は、出力電圧を周期的且つ自動的
に調整する回路を含む改良した基準信号発生器を提供す
ることである。

〔発明のｍ９！〕 本発明の好適実施例によると、Ｄ／Ａ変換回路が制御素
子からのデジタル入力に応じて一連の所定制御電圧を周
期的に発生する。斯る制御電圧はゲイン調整回路の入力
に周期的に印加して、１つの制御電圧と基準電圧との間
の差違を検出する。

検出した差はゲイン調整の為にＤ／Ａ変換回路に印加す
る。

本発明の他の観点に依ると、制御素子はＤ／Ａ変換回路
か６０出力を出すべき所定のデジタル入力をＤ／Ａ変換
回路に入力する。このＤ／Ａ変換回路の出力は零検出器
に印加され、もし零以外のオフセントが検出されると、
Ｄ／Ａ変換器の出力にオフセット調整用として、これを
印加する。

〔実施例〕

添付図を参照して、各部に参照番号や符号を附して本発
明の構成、動作、特徴を詳細に説明する。

同図には１２にΩの抵抗器（１２）を介して正の基準入
力端子（１４）に外部型＃（図示せず）から安定化した
高精度基準電圧である直流＋ＩＯＶを印加するＤ／Ａ変
換回路（１０）を含んでいる。Ｄ／Ａ変換回路（１０）
の負の基準入力端子（１６）は１１．８にΩの抵抗器（
１日）を介して接地される。このＤ／Ａ変換回路（１０
）には１２ビツトのデジタル入力ワードＡ　００−　Ａ
　１１が、３段の循環アドレスカウンタ（２６）からア
ドレスバス（２４）を介してＲＯＭ（Ｖｔ出出用用メモ
リ　　（２２）に印加される３ビツトのデジタルアドレ
スワードＤＯ−０２に応じてＲＯＭ（２２）からバス（
２０）を介して印加される。

アドレスカウンタ（２６）は外部信号源（図示せず）か
らクロック入力端子（２８）へ印加されるクロック信号
に応じて５００１ｋの周期で連続して計算する。

Ｄ／Ａ変換回路（１０）の相補型の電流出力１０ＬＬ？
及び１ｏｕｔは演算増幅回路（３２）の入力に端子（３
０）、（３１）を介してバイポーラ動作用に接続される
。

電流−奄圧変換器として構成される回路（３２）は出力
端子（３４）から反転入力端子（３０）間に接続された
４０２Ωの抵抗器（３６）より成る帰還回路網を含んで
いる。端子（３０）、（３１）は夫々　４０２Ｑの抵抗
器（４０）及び２１０Ωの抵抗器（４２）を介して接地
される。演算増幅回路（３２）の出力電圧は端子（３４
）を介してアナログスイッチ回路（３８）に入力される
。

アドレスカウンタ（２６）のＤＯ−Ｄ２出力信号はバス
（２４）を介して選択信号としてアナログスイッチ（３
８）に印加される。端子（３４）のアナログスイッチ（
３８）への信号入力は、アドレスカウンタ（２６）が循
環計数するにつれてＤｏ−Ｄ２のアドレス信号の計数に
応じて順次８出力端子５Ｏ−３７の１つに接続される。

アナログスイッチ（３８）のＳＯ出力はＤ／Ａ変換器の
ゲイン調整回ｖＰＩ（４４）　ニＦＤ１ｆｔ　サレ、５
１　出力バＤ／Ａ変換Ｗ（７）オフセント調整回路（４
６）に接続される。アナログスイッチ（３８）の３２−
５７出力は夫々同様の電圧フォロワ出力回路（５２）乃
至（５７）に接続され、そのうちの１つである（５２）
のみ詳細に示す。

出力回路（５２）は、その非反転入力端子（６２）にア
ナログスイッチ（３８）の３２出力を受ける演算槽＋Ｐ
ｌｄ器（６０）より成る。０．４７μＦのコンデンサ（
６３）を端子（６２）と接地間に接続する。帰還リード
線（６４）を演算増幅器（６０）の出力端子と反転入力
端子間に接続する。出力回路（５２）　−（５７）の各
出力端子は外部ユーザデバイス（図示せず）に接続して
Ｄ／Ａ変換回路（ｌＯ）が発生ずる制御電圧を利用して
もよい。

Ｄ／Ａ変換器ゲイン調整回路（４４）は積分器として構
成された演算増幅器（６６）より成る。アナログスイッ
チ（３８）のＳＯ出力がｔｇΩの抵抗器（６８）を介し
て演算増幅器（６６）の反転入力端子（６９）に接続さ
れ、０．０１ｐＦの積分コンデンサ（７０）が出力端子
と反転入力端子（６９）間に接続される。演算増幅器（
６６）の出力端子は史に１５に１１の抵抗器（７２）を
介してＤ／Ａ変換回路（ｌＯ）の正の基準入力端子（１
４）に接続され、非反転入力端子（７４）は２８にΩの
抵抗器（７６）を介して＋ＩＯＶ直流基準電源に接続さ
れ、そして４にΩの抵抗器（７８）を介して接地される
。抵抗器（７６）、（７８）は高精度の０．１％抵抗器
であって、端子（７４）に安定した＋１．２５Ｖの基準
電圧を生じるようにする。

Ｄ／Ａ変換器オフセット調整回路（４６）は積分器とし
て構成された演算増幅Ｗ（８０）を有し、その反転入力
端子（８４）にｌＫΩの抵抗器（８２）を介してアナロ
グスイッチ（３８）の３１出力が接続される。その出力
端子（８５）は０．０１ｐＰの積分コンデンサ（８６）
を介して反転入力端子（８４）に接続されると共に６．
８にΩの抵抗！（８Ｂ＞を介してＤ／Ａ変換回路（１０
）のｂ；端子（３１）に接続される。

また、非反転入力端子（８４）はＩＫΩの抵抗器（９０
）を介して接地される。

Ｄ／Ａ変換回路（１０）では、デジタル入力ワードＡ　
００−　Ａ　１１と基準電圧とを合成して理想変換器用
の次式に基づいて端子（３４）上の差動出力電流及び電
圧を制御する。

Ｖｏ＝ＫＸＶｆｓ　（Ａ１１Ｘ２−１＋Ａ１０ｘ２−２
＋−−−−＋ＡＱＱｘ２−”）　＋Ｖｏｓここで、Ｖｏ
＝出力電圧 に＝ゲイン Ｖ　ｆｓ＝フルスケール出力電圧 Ｖｏ！Ｉ＝オフセット電圧 ＶＲＥＦ＝基準電圧 １２ビツトの入力ワードＡ　００−　Ａ　１１は二進点
（バイナリポイント−小数点）がＭＳＢであるＡ１１の
左にある二進分数として処理する。基準電圧ＶＲ［Ｆは
変換回路の差動電流を制御することによりフルスケール
出力電圧Ｖｆｓを制御する。変換回路のゲインには理想
的には１であり、端子（１４）が接地、即ちＯ電位のと
きに生じる。オフセット電圧Ｖｏｓはデジタル入力ワー
ドが０のときの回路の出力電圧である。オフセット電圧
は理想的には０である。

本発明のこの実施例では、Ｄ／Ａ変換回路（１０）はア
ドバンストマイクロデバイス社製のへＭ６０１２型ＩＣ
である。

８つの１２ビツト二進ワードが予め選択されＲＯＭ回路
（２２）内にストアされ、Ｄ／Ａ変換回路（ｌＯ）への
入力信号として使用される。アドレスカウンタ（２６）
は２ＩｌｌＳ毎に０から７まで連続して計数して１６ｍ
５毎に反復するＤｏ−Ｄ２信号を発生する。予め選択さ
れた１２ビツトの各二進ワードがアドレスされ、ＲＯＭ
（２２）からＤ　、’　Ａ変換回路（１０）に読み込ま
れると、ＤＯ−Ｄ２アドレス信号はアナログスイッチ（
３８）を作動する働きも行い、Ｄ／Ａ変換回路（１０）
の端子（３４）の電圧出力をアナログスイッチ（３８）
の対応する５Ｏ−３７出力端子に接続する。ＤＯ−Ｄ２
カウントが０であると、アナログスイッチ（３８）の出
力ＳＯが選択され、ＲＯＭ（２２）からＤ／Ａ変換回路
（１０）に供給される１２ビツトの二進ワードがＤ／Ａ
変換器ゲイン調整回路（４４）の反転入力端子（６９）
に＋　１．２５Ｖのノミナル（公称）電圧を生じる値を
有する。ここで、ノミナル電圧とは理想条件下で予め選
択された入力ワードに応じて理想Ｄ／Ａ変換回路（１０
）が発生する正しい電圧を８味する。実際の電圧出力は
温度変化又は回路の経時変化により低又は高にドリフト
し得る。もしシステムのゲインが低いか高いと、この回
路（４４）は＋１．２５Ｖ基準とＤ／Ａ変換回路の出力
信号レベル間の差を積分する。例えばＤ／Ａ変換回路（
１０）のゲインが低い場合には、回路（４４）の出力電
圧はより正となり、Ｄ／Ａ変換回路（１０）の正の基準
入力端子（１４）の電圧レベルを上昇させ、Ｄ／Ａ変換
回路（１０）のゲインと電圧出力を上昇する。しかし、
Ｄ／Ａ変換回路（１０）の出力が増加した基準電圧に応
じて変化する前に、Ｄｏ−Ｄ２アドレスカウントが変化
して、ＳＯ出力端子は開らき、アナログスイッチ（３８
）と積分コンデンサ（７０）　は放電路を失うので、ゲ
イン調整回路（４４）は端子（１４）に調整した基準電
圧レベルを保持する。Ｄ／Ａ変換回路（１０）のゲイン
は新しい基準レベルに調整されたままとなり、一方アド
レスカウンタ（２６）はサイクルを続行する。

同様に、アドレスカウンタ（２６）　（７）Ｄ　Ｏ−Ｄ
　２出力信号が１のカウントになると、端子（３４）に
０ボルト、即ち零を出力すべく予め選択した１２ビツト
二進ワードがＲＯＭ（２２）からＤ／Ａ変換回路（１０
）に読込まれる。同時に、アナログスイッチ（３８）の
Ｓｌ出力がイ・ネーブルされてＤ／ＡＵ換回路（１０）
の出力端子（３４）の出力をＤ／Ａ変換器オフセット調
整回路（４６）に印加する。零以上又は以下の電圧で端
子（３４）に現れるオフセット電圧と呼ばれる電圧は、
オフセット調整回路（４６）により端子（８５）に補償
出力電圧を発生し、Ｄ／Ａ変換回路（１０）のｌ０ＬＬ
Ｔ差動出力端子（３１）に加算されて零にする。コンデ
ンサ（８６）は、変換サイクル中に８１出力端子が開い
た後、端子（３１）の補償電圧を保持する。

アドレスカウンタ（２６）のその後の２−７計数サイク
ル中、Ｄ／Ａ変換回路（１０）はＲＯＭ（２２）内にス
トアした１２ビツト二進ワードに対応する予め選択され
た制御電圧を発生する。この制御電圧はアドレスカウン
タ（２６）の計数値に応じて出方回路（５２）　−（５
７）に順次印加され、外部ユーザデバイス（図示せず）
に使用される。端子Ｓ２−８７の制御電圧入力が、アト
Ｌ・スヵウンタのサイクルにより出力回路から取り去ら
れても、この電圧は出力回路（５２）のコンデンサ（６
３）で表す蓄積コンデンサにより維持される。出方回路
コンデンサで保持される各制御電圧はアトし・スカウン
タ（２６）の各サイクル中、本発明のこの実施例では１
６＋ｍｓ毎にリフレッシュ（更新）される。Ｄ／Ａ変換
回路（１０）のすべての制御電圧出力はアドレスカウン
タの各サイクル中に自動的に調整される正の基準端子（
１４）の、１！ａ圧と参照される。同様に、Ｄ／Ａ変換
回路（１０）の差動出力端子（３１）はアドレスカウン
タ（２６）の各サイクル中にオフセットが補償される。

上述の実施例では循環型アドレスカウンタ（２６）とＲ
ＯＭ（２２）とを制御素子に使用しているが、例えばソ
フトウェア駆動のマイクロプロセッサとランダムアクセ
スメモリ　（ＲＡＭ）等の他の制御素子が使用できる。

各出力回路（５２）　−（５７）は電圧・電流変換器を
含み、所定基準電流を出力することもできる。また、本
発明はその要旨を逸脱することなく、特定の用途に応じ
て適宜種々の変形変更ができること勿論である。

（発明の効果〕 本発明に依ると、高精度（例えば１２ビツト）のＤ／Ａ
変換器と、これに複数の子め定めたデジタルデータを入
力するＲＯＭと、ＲＯＭの内容を順次一定速度（例えば
２　ｍｓ）で読出すと共にＤ／Ａ変換器の出力を選択的
に複数の出力回路に切換え印加するようにしている。Ｒ
ＯＭにはゲイン調整データ、オフセット電圧調整データ
及び少なくとも１つの基準電圧をストアしており、ゲイ
ン調整データ入力時のＤ／Ａ変換器出力でその基準入力
を制御し、オフセット電圧調整データ入力時の出力でオ
フセンｌ−電圧を補償している。従って、経時変化又は
温度変化等があっても常に所定周期で正確に補償された
１以上の基準電圧が得られるので、極めて高精度且つ長
期的に安定した任意数Ｒつ任意電圧の基準信号がｆｌら
れるという実用上の）１０著な効果がある。

【図面の簡単な説明】

図は本発明による基準信号発生器の奸通−実施例の回路
し１である。 図中（１０）はＤ／Ａ変換回路、（２２）はＲＯＭ、（
２６）はカウンタ、（３２）は電流−電圧変換回路、（
３８）はアナログスイッチ、（４４）はゲイン調整回路
、（４６）はオフセット電圧調整回路、（５２）−（５
７）は出力回路を示す。

Claims (1)

1. 【特許請求の範囲】 １、デジタル・アナログ変換器にデジタルデータを順次
   入力し、対応する反復出力を基準信号として利用する回
   路であって、上記デジタルデータには上記デジタル・ア
   ナログ変換器自体の動作特性の変化を検知する為の少な
   くとも１つの基準データを含み、該基準データ入力時の
   上記デジタル・アナログ変換器の出力を検出して動作特
   性の変化を自動的に補正するようにした基準信号発生器
   。 ２、上記基準データはゲイン及び／又はオフセット電圧
   補正用であることを特徴とする特許請求の範囲第１項記
   載の基準信号発生器。