DE2929273A1 - Mischvorrichtung fuer tonsignale - Google Patents
Mischvorrichtung fuer tonsignaleInfo
- Publication number
- DE2929273A1 DE2929273A1 DE19792929273 DE2929273A DE2929273A1 DE 2929273 A1 DE2929273 A1 DE 2929273A1 DE 19792929273 DE19792929273 DE 19792929273 DE 2929273 A DE2929273 A DE 2929273A DE 2929273 A1 DE2929273 A1 DE 2929273A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- channel
- digital
- output signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
- H04H60/04—Studio equipment; Interconnection of studios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/568—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities audio processing specific to telephonic conferencing, e.g. spatial distribution, mixing of participants
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Electrophonic Musical Instruments (AREA)
Description
Patentanwälte
Di-I -Ing. H M! TSi1HEnUCH
riif.l -ItI^j K. (iUNSCHMAUN Wi
Pr γη- nut. W KCRBlH ^ \ ~
DhI-1.13 J- SCHWlHT-EVERS
i-it'Wr 10. BCS(1MOMCiO 22
19. Juli 19
Sony Corporation 7-35 Kitashinagawa 6-chome
Shinagawa-ku Tokyo/Japan
Die Erfindung bezieht sich allgemein auf eine Mischvorrichtung für Audio- oder Tonsignale und insbesondere
auf eine Vorrichtung zum direkten Mischen digitalisierter Tonsignale·
Eine Digitalsignal-Mischvorrichtung herkömmlichen Aufbaus ist in Fig. 1 dargestellt, wobei digitalisierte S-Kanal-Tonsignale,
wobei S ganzzahlig ist, in einem gewünschten Mischverhältnis gemischt werden, um neue digitalisierte
909885/0883
2829273
— ft —
mehrkanalige Tonsignale zu erzeugen.
In Fig. 1 werden S-Kanal-Digitaleingangssignale jeweils
über Eingangsanschlüsse 1 Digital/Analog-Umsetzern 2 (D/A-Umsetzer) zugeführt, um mehrkanalige Analogeingangssignale
zu erzeugen. Andere mehrkanalige Analogsignale wie Mikrophonsignale werden von entsprechenden
Eingangsanschlüssen 3 Verstärkern 4 zugeführt. Ausgangssignale der jeweiligen D/A-Umsetzer 2
und der Verstärker 4 werden selektiv umgeschaltet durch entsprechende Umschalter 5 und entsprechenden analogen
Tonsteuerschaltungen 6 zugeführt. Ausgangssignale von diesen Tonsteuerschaltungen 6 werden dann einer Analogsignalmischschaltung
7 zugeführt. Gemischte Ausgangssignale der Analogsignalmischschaltung 7 werden zum Teil einer
analogen Echoaddiereinrichtung 11 zugeführt, wobei deren Ausgangssignale über Schalter 51 und weiter über andere
Tonsteuerschaltungen 6 der Analogsignalmischschaltung zugeführt werden. T-Kanal-Analogausgangssignale, wobei T
ganzzahlig ist, von der Mischschaltung 7 werden jeweils Analog/Digital-Umsetzern8 (A/D-Umsetzer) zugeführt, um
mehrere Digitalausgangssignale an entsprechenden Ausgangsanschlüssen 9 zu erhalten. An Ausgangsanschlüssen
können direkt Analogausgangssignale erhalten werden.
Diese Digitalsignal-Mischvorrichtung hat jedoch folgende Nachteile. Da nämlich D/A-Umsetzer und A/D-Umsetzer
bei dieser Vorrichtung verwendet werden, wird Quantisierungsrauschen in die Ausgangssignale der A/D-Umsetzer eingemischt.
Da weiter das Mischen in analoger Form durchgeführt
909885/0883
wird, tritt eine Verzerrung auf aufgrund der Nicht linearität der Eingangs/Ausgangs-Charakteristik der
Anal^ogsignal-Mischschaltung. Weiter kann die Analogsignal-Mischschaltung
leicht durch externes Rauschen beeinflusst werden, weshalb Rauschen, das aufgrund
dieses obigen externen Rauschens auftritt, auch in deren Ausgangssignale eingemischt wird.
Es ist Aufgabe der Erfindung unter Vermeidung dieser Nachteile eine Digitalsignal-Mischvovrichtung anzugeben,
durch die Signale in digitaler Form direkt mischbar sind.
Gemäss dem wesentlichen Merkmal der Erfindung wird eine
von
Vorrichtung zum Mischen S-Kanal-Digitaleingangssignalen zum Erhalten von T-Kanal-Digitalausgangssignalen vorgesehen, die aufweist,
Vorrichtung zum Mischen S-Kanal-Digitaleingangssignalen zum Erhalten von T-Kanal-Digitalausgangssignalen vorgesehen, die aufweist,
einen Speicher zum Speichern von Matrixelementen fs χ Tj
in digitaler Form,
eine Schaltung zum Bestimmen der Matrixelemente abhängig von einem gewünschten Mischverhältnis zwischen den S-Kanal-Digita!eingangsSignalen,
eine Schaltung zur Zufuhr der Matrixelemente von der obigen Bestimmungsschaltung zum Speicher und
eine Schaltung zum Arbeiten der S-Kanal-Digitaleingangssignale
mit den von dem Speicher ausgelesenen Matrixelementen, um so T-Kanal-Digitalausgangssignale zu erzeugen.
Durch die Erfindung wird also eine Digitalsignal-Mischvorrichtung angegeben, durch die rauschfreie
Digitalsignale erhalten werden können. Weiter wird
909885/0883
eine Digitalsignal-Mischvorrichtung angegeben, bei der der Mischzustand bei einfachem Aufbau leicht geändert
werden kann.
Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen
Fig. 1 ein Blockschaltbild einer bereits erläuterten herkömmlichen Digitalsignal-Mischvorrichtung,
Fig.2 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,
Fig. 3 ein Blockschaltbild einer praktischen Ausführungsform eines Teils der Vorrichtung gemäss Fig. 2,
Fig. 4A - 4M Signalverläufe zur Erläuterung der Erfindung, Fig. 5A - 5E Signalverläufe zur Erläuterung der Erfindung,
Fig. 6 eine Darstellung einer charakteristischen Kurve zur Erläuterung der Erfindung,
Fig. 7A - 7K Signalverläufe zur Erläuterung der Erfindung,
Fig. 8 ein Blockschaltbild einer praktischen Ausführungsform eines Teils der Vorrichtung gemäss Fig. 2.
Die Beschreibung erfolgt nun anhand eines Ausführungsbeispiels der Erfindung, das in Fig. 2 dargestellt ist, wobei Bauelemente;die
denen gemäss Fig. 1 entspreche^mit den gleichen Bezugszeichen versehen sind.
In Fig. 2 sind Eingangsanschlüsse für mehrere Analogeingangssignale
vorgesehen und zwar Mikrophonsignal-Eingangsanschlüsse 3a und Hilfssignal-Eingangsanschlüsse 3b.
Ein Verstärker 4 verstärkt die Mikrophonsignale. Ein verstärktes Analogsignal von jedem Verstärker 4 und ein
909885/0883
Eingangs-Analogsignal von jedem Eingangsanschluss 3b wird durch jeweils einen Umschalter 15 umgeschaltet und
jeweils einer Abtastspeicher- und A/D-Umsetzerschaltung 16 zugeführt. Beim Digitaleingangssignal von jedem
Eingangsanschluss 1 und ein Digitalsignal von jeder A/D-Umsetzerschaltung 16 wird mittels jeweils eines
Umschalters 17 umgeschaltet und jeweils einer digitalen Tonsteuerschaltung 18 zugeführt. Das am Ausgang jeder
Tonsteuerschaltung 18 auftretende Digitale ingangssignal wird einer digitalen Signalmisch- und Arbeitschaltung
zugeführt, um ein Digitalausgangssignal zu erzeugen, das dann an jedem Ausgangsanschluss 9 erhalten wird. Es ist
auch möglich, dass D/A-Umsetzer 21 an einem Teil der Ausgangsanschlüsse 9 angeschlossen sind, wie das in
Strichlinien dargestellt ist, um an Ausgangsanschlüssen 10 Analogausgangssignale zu erhalten.
Weiter werden die Digitalausgangssignale der digitalen Signalmisch- und Arbeiiaschaltung 19 zum Teil einer
digitalen Echoaddiereinrichtung 22 zugeführt, wobei Ausgangsignale davon über entsprechende Schalter 17'
und Tonsteuerschaltungen 18 der digitalen Signalmisch- und Arbeitschaltung 19 zugeführt werden.
Die digitale Signalmisch- und Arbeifeschaltung 19 ist so
ausgebildet, dass sie S-Kanal-Digitaleingangssignale
mischt, um T-Kanal-Digitalausgangssignale zu erhalten.
Diese Signalmisch- und Arbeitsschaltung 19 ist mit einem Digitalspeicher 27 zum Speichern von Matrixelementen
[β χ TJ in digitaler Form versehen, wie das mit Bezug
auf Fig. 3 weiter unten ausführlich erläutert werden wird.
909885/0883
"-Schaltung 20 bestimmt die
einem gewünschten .ngangssignale zur 27. Die digitale Signal-Schaltung
19 weist weiter eine Matrixnq 67 auf zum Arbeiten der S-Kanal-
ale mit aufeinanderfolgend ausgelesenen
α-jrv! Di ~ϊ+-alspeicher 27.
C ; α :i ι -:; :: ':; ■J '-. i T c. r ι s t: e:. ι c r s c in a 11:;.: ι c; 18 ist a η s i c h üblich,
urin wem·. Grenz f recru erzen, viie niedrige Grenzfrequenz,
hohe Greazfrequenz, Sassfrequenz, Sopranfrequenz und
Gesprächsfrequenz, bestimmt sind, können verschiedene
Frequenz-Ausgangspegel-Charakteristiken erhalten werden.
Im Folgenden werden die Digitalsignalmisch- und -Arbeitsschaltung 19 und die Matrixelement-Bestimmungsschaltung
mit Bezug auf Fig. 3 erläutert. Die Matrixelement-Bestimmungsschaltung
20 ist mit einer Analogsignal-Mischschaltung 49 versehen, wobei S-Kanal-Analogeingangssignale
deren Eingangsanschlüsse 49-11 bis 49 - IS zugeführt werden, um T-Kanal-Analogausgangssignale gewünschten
Mischverhältnisses an deren Ausgangsanschlüsse 49 bis 49 - OT zu erhalten. Ein Beispiel der Analogsignal-Mischschaltung
49 ist in Fig. 8 dargestellt, die weiter unten erläutert werden wird. Gemäss der Erfindung kann
die Analogsignal-Mischschaltung 49 als Blackbox angesehen werden, wobei die Beziehung zwischen den Analogeingangssignalen
VI1 bis VI„ und den Analogausgangssignalen
VO^ bis V0„ sich durch die folgende Determinante
ergibt:
909885/0883
VO, VO,
VO
VI.
VI.
VI,
wobei [_aJ eine Matrix ist, die die Kenndaten der Mischschaltung
49 angibt und wie folgt ausgedrückt werden kann:
A1 A,
A1,2 "· A1,S
A2,2 ·'· A2,S
ι ο
A1
T, S
Für den Fall einer Eingangssignalverschiebung oder eines - Offset und einer Temperatur drift nehmen die Analogausgangsspannungen
Werte von VO / - VO' an, wenn die Analogeingangssignale VI1 - VIg alle zu OV werden,
wodurch sich die obige Gleichung (1) ergibt zu:
VO2 - VO2'
voT -
-H
VI,
909885/0883
Jedoch wird zur Kürze der Erläuterung im Folgenden auf die Gleichung (1) zurückgegriffen.
Selbstverständlich genügt es, um die Elemente fs χ T J
der Matrix j~Aj zu kennen, die Analogausgangsspannungen
VO1 - V0T zu messen, wobei eines der Analogeingangssignale
VI1 - VI„ nacheinander 1 V gemacht wird, wobei die anderen
0 V sind. Eine Spannung, eine Analogspannung, jedes Elements dieser Matrix Γα] wird in ein Digitalsignal umgesetzt,
das dann dem Digitalspeicher 27 zur Speicherung darin zugeführt wird.
Die Matrixelement-Bestimmungsschaltung 20 gemäss Fig. 3
enthält weiter eine Ansteuerschaltung 48 zum Ansteuern der Analogsignal-Mischschaltung 49. In dieser Ansteuerschaltung
48 sind jeweilige Ansteuerkreise, die wie dargestellt ausgebildet sind, zwischen Eingangsanschlüssen
48 - 11 bis 48 - IS und Ausgangsanschlüssen 48 - 01 bis 48 - OS vorgesehen. Diese Ansteuerkreise bestehen jeweils
aus beispielsweise MOS-Feldeffekttransistoren Q1 und Q2
und einem Inverter 66, derart, dass die Ausgangsanschlüsse 48 - 01 bis 48 - OS entweder eine Spannung von 1 V von
einer Versorgung + B oder eine Spannung auf Erd- bzw. Massepotential,d.h. 0 V, abgeben, abhängig von einer " 1 "
oder " 0 " der Eingangssignale/ die den Eingangsanschlüssen
48-11 bis 48 - IS zugeführt werden. D.h., wenn das Eingangssignal " 1 " ist, werden der Transistor Q1 durchgeschaltet
und der Transistor Q„ gesperrt zur Abgabe der
Spannung von 1 V während dann, wenn das Eingangssignal " 0 " ist, der Transistor Q1 gesperrt und der Transistor
909885/0883
Q_ durchgeschaltet ist zur Abgabe der Spannung von O V.
Weiter ist ein Abtastimpulsgenerator 47 oder Decoder
vorgesehen, der durch den Codeinhalt eines Zählers 43 angesteuert ist zur zyklischen Erzeugung eines Äusgangssignals
" 1 " an einem seiner Ausgangsanschlüsse
47 - 01 bis 47 - OS der Reihe nach. Ein am Ausgangsanschluss 47 - OS erhaltenes Ausgangssignal des Abtastimpulsgenerators
47 und ein anderes Ausgangssignal das an irgendeinem anderen Ausgangsanschluss 47 - OC davon
erhalten wird, werden jeweils an den Eingangsanschluss
48 - 11 bzw. den Eingangsanschluss 48-1 ( C + 1 )
der Ansteuerschaltung 48 angelegt.
Weiter ist eine A/D-Umsetzerschaltung 50 mit beispielsweise
12 Bit vorgesehen. Diese Umsetzerschaltung 50 besteht aus einer dem Wert von T entsprechenden Anzahlvon
A/D-Umsetzern 50-1 bis 50 - T , die jeweils mit den Ausgangsanschlüssen 49 - 01 bis 49 - OE der Analogsignal-Mischschaltung
49 verbunden sind. Mit dem Ausgang der A/D-Umsetzerschaltung 50 ist eine Verriegelungsschaltungsanordnung
51 verbunden. Die Verriegelungsschaltungsanordnung 51 besteht aus einer der Zahl T entsprechenden
Anzahl von Verriegelungsschaltungen 51-1 bis 51 - T jeweils entsprechend den A/D-Umsetzern 50-1 bis 50 - T.
Die Ausgangsanschlüsse 52-1 bis 52 - T der Verriegelungsschal tungsanordnung 51 bilden auch die Ausgangsanschlüsse
der Matrixelement-Bestimmungsschaltung 20 .
909885/0883
Im Folgenden wird ein Taktimpulsgenerator 68 erläutert. Ein Taktimpuls von diesem Taktimpulsgenerator 68 wird
nicht nur in der Matrixelement-Bestimmungsschaltung 20, sondern auch in der Digitalsignalmisch- und -Arbeitsschaltung 19 verwendet. Dieser Taktimpulsgenerator 68
enthält einen Hauptoszillator 40, der ein Rechteckwellen-Taktimpulssignal ( 1. Taktimpulssignal ) von beispielsweise
2 MHz mit einem Tastverhältnis von 50 % erzeugt, wie das in Fig. 4A dargestellt ist. Die ersten Taktimpulse
werden einem S-stufigen Zähler 41 , mit beispielsweise S = 40, zugeführt inpem sie gemäss 1, 2,
S gezählt werden, wie das in Fig. 4B dargestellt ist, und ein zweiter Taktimpuls wird mit einer Frequenz von
50 kHz wie gemäss Fig. 4C jedesmal erzeugt, wenn der Zählerstand S gezählt worden ist. Dieses zweite Taktimpulssignal
ist in Fig. 4D mit verringerter Zeitbasis dargestellt. Das zweite Taktimpulssignal wird einem
U-stufigen Zähler 42, mit beispielsweise U = 50, zugeführt,
wo es gemäss 1, 2 ... U gezählt wird, wie das in Fig. 4E dargestellt ist, wobei ein dritter Taktimpuls
davon mit einer Frequenz von IkHz jedesmal abgeleitet wird, wenn der Zählerstand U gezählt worden ist. Dieser
dritte Taktimpuls wird einem S-stufigen Zähler 43, mit beispielsweise S = 40, zugeführt, indem er gemäss
... C-1, C, C + 1, .. gezählt wird;wie das in Fig. 4H
dargestellt ist.
Die Fig. 41 und 4J zeigen Signalverläufe der Eingangsspannungen an den Eingangsanschlüssen 49-1 (C + 1)
und 49-1 (C + 2) der Analogsignal-Mischschaltung 49 und Fig. 4K zeigt den Signalverlauf einer Ausgangsspannung
der Analogsignal-Mischschaltung 49 an deren
909885/0883 ' ^0
ORIGINAL INSPECTED
Ausgangsanschluss 49-0 (C + 1 ). Diese Spannung erreicht einen konstanten Wert nach einer vorgegebenen
Übergangszeit t1/ nachdem die Eingangsspannung, die dem Eingangsanschluss 49-1 ( C + 1)
zugeführt ist, angestiegen ist, wie das in Fig. dargestellt ist. Fig. 4L zeigt das Ausgangssignal
des A/D-Umsetzers 50 - ( C + 1 ). In diesem Fall wird ein Ausgangssignal des Zählers 42 einem
Decoder 44 zugeführt, und wenn während des Zählens von 1 - ü durch den Zähler 42 der Zählerstand V,
mit 1 < V < U7 gezählt ist, gibt der Decoder 44
einen Startimpuls wie gemäss Fig. 4F ab. Dieser Startimpuls wird der A/D-Umsetzerschaltung 50 zur
Durchführung der A/D-Umsetzung zugeführt. Weiter wird der dritte Taktimpuls ( Fig. 4G ) von dem
Zähler 42 der VerriegelungsSchaltunganordnung 51 so zugeführt, dass die Inhalte der A/D-Umsetzerschaltung
50 durch die Verriegelungsschaltungsanordnung 51 mit der Zeitsteuerung durch den dritten
Taktimpuls verriegelt wird, wie das in Fig. 4M dargestellt ist.
Daher werden, wenn die Eingangsanschlüsse 49-11 bis 49 - IS der Analogsignal-Mischschaltung 49 der
Reihe nach mit einer Spannung von 1V versorgt sind, die Elemente der Matrix Γ A J in Digitalsignale durch
die A/D-Umsetzerschaltung 50 umgesetzt und durch die Verriegelungsschaltunganordnung 51 verriegelt.
Die Verarbeitungszeit dieses einen Zyklus ist 40 ms kurz nach der Handeinstellung der Analogsignal-Mischschaltung
49.
909885/0883
Die Inhalte der Verriegelungsschaltunganordnung 51 werden dem Digitalspeicher 27 der Digitalsignalmisch-
und -Arbeitsschaltung 49 zugeführt. Der Digitalspeicher 27 besteht aus T S-stufigen Schieberegistern
27-1 bis 27 - T mit Eingangsanschlüssen
27 - 11 bis 27 - IT bzw. Ausgangsanschlüssen 27 - 01
bis 27 - OT. Dieser Digitalspeicher 27 wird durch den ersten Taktimpuls von dem Hauptoszillator 40 gesteuert.
Die Ausgangssignale der Verriegelungsschaltungsanordnung 51 der Matrixelement-Bestimmungsschaltung 20 werden über
eine Schreiblogik-Steuerschaltungsanordnung 53 aus Schreiblogik-Steuerschaltungen 53-1 bis 53 - T den
jeweiligen Eingangsanschlüssen 27 - 11 bis 27 -IT des Digitalspeichers 27 zugeführt. Die Schreiblogik-Steuerschaltungen
53-1 bis 53 - T sind gleich aufgebaut, so dass nur die Schreiblogik-Steuerschaltung 53-1
als Baispiel dafür erläutert wird.
In einem Subtrahierer 54 der Schreiblogik-Steuerschaltung 53-1 wird ein Ausgangssignal des Schieberegisters 27-1
des Digitalspeichers 27 von dem Ausgangssignal der Verriegelungsschaltung 51-1 subtrahiert und ein Differenzausgangssignal
des Subtrahierers 54 wird Decodern 55 und 56 zugeführt. Die Decoder 55 und 56 sind so ausgebildet,
dass sie Ausgangssignale erzeugen, wenn das Ausgangssignal des Subtrahierers 54 + 1 bzw. - 1 beträgt. Die jeweiligen
Ausgangssignale der Decoder 55 und 56 werden einem ODER-Glied 57 zugeführt, wobei dessen Ausgangssignal über einen
Inverter 58 einem UND-Glied 59 zugführt wird. Während-
ORSGiKAL INSPECTED
909885/0883
dessen werden in der Matrixelement-Bestimmungsschaltung jeweilige Codeinhalte von den Zählern 41 und 43 einem
Exclusiv-ODER-Glied 45 zugeführt, wobei dessen Ausgangssignal
über einen Inverter 46 dem UND-Glied 59 zugeführt wird. Dann wird das Ausgangssignal der Verriegelungsschaltung 51-1 und ein Ausgangssignal des UND-Glieds
einem UND-Glied 60 zugeführt. Das Ausgangssignal des Digitalspeichers 27 an dessen Ausgangsanschluss 27 - 01
wird einem UND-Glied 62 zugeführt, während das Ausgangssignal des UND-Glied 59 über einen Inverter 61 dem UND-Glied
62 zugeführt wird. Dann werden Ausgangssignale der UND-Glieder 60, 62 über ein ODER-Glied 63 dem Eingangsanschluss 27-11 des Schieberegisters 27-1 des Digitalspeichers
27 zugeführt.
Im Folgenden wird die Arbeitsweise bzw. der Betrieb der Schreiblogik-Steuerschaltungen 53 - 1, 53 - 2 ... 53 - T
mit Bezug auf die Fig. 5A - 5E näher erläutert. Die Schreiblogik-Steuerschaltungsanordnung 53 wird durch
ein Impulssignal vom Inverter 46 gesteuert, dessen Eingang mit dem Exclusiv-ODER-Glied 45 verbunden ist. Die
Exclusiv-ODER-Schaltung 45 empfängt die Codeinhalte der
Zähler 41 und 43 so, dass das Impulssignal bei jedem Zyklus der Matrixelemente in den Schieberegistern 27 - 1,
27-2, ... 27 - T erzeugt wird. Da die Frequenz des Hauptoszillators 40 zu 2 MHz gewählt ist und die Zähler
41 und 43 durch ( 1/40 ) - Frequenzteiler gebildet sind, erzeugen die Zähler 41 und 43 Ausgangssignale mit 50 kHz
bzw. 25 Hz. Folglich beträgt ein Zyklus des Zählers 41 20 its, während ein Zyklus des Zählers 43 40 ms.beträgt.
909885/0883
Folglich ändern sich die Codeinhalte des Zählers 41 alle 500 ns ( entsprechend 20 us/40 ) und die Codeinhalte
des Zählers 43 alle 1 ms ( entsprechend 40 ms/40), wie das in den Fig. 5B und 5C dargestellt ist. Das bedeutet,
dass, wenn die Codeinhalte des Zählers 41 mit den Codeinhalten des Zählers 43 übereinstimmen, das Impulssignal,
das den übereinstimmungs- bzw. Koinzidenzzustand zwischen den Zählern 41 und 43 wiedergibt, von dem Inverter
46 alle 20 J*-s erhalten wird. Der Code des Zählers 43
ändert sich alle 1 ms derart, dass das Impulssignal zeitgesteuert erzeugt wird, wenn der gleiche Code wie der
des Zählers 43 in dem Zähler 41 auftritt. Folglich sollte festgehalten werden, dass die Zeitsteuerung, wenn die
Impulssignale erzeugt werden, um 500 ns alle 1 ms verschoben wird, wie das in den Fig. 5D und 5E dargestellt
ist.
Andererseits muss unter der Annahme, dass 40 Kanäle ( S = 40 ) der Digitaleingangssignale in 30 Kanäle
( T = 30 ) der Digitalausgangssignale umgesetzt werden sollen, der Speicher 27 eine Matrixkapazität von ^40 χ 30J
besitzen. Bei diesem Ausführungsbeispiel ist jede Zeile [A.., A.2» ··· A.„1f miti = 1 bis T, des Speichers 27
durch ein Schieberegister gebildet, das durch das Taktsignal von dem Hauptoszillator 40 angesteuert ist.
Folglich können die Matrixelemente [ A... , A.„, ... A.„J
die in den Schieberegistern [ 27 - 1, 27 - 2 27 - T]
gespeichert sind,in 20 us umgewälzt werden. Die Spaltenelemente
Ta1 ., A2 ., . . . A_ . 3/111^t 1 = 1 ki-s S,des Speichers
27, die von den Schieberegistern simultan ausgelesen werden,
909885/0883
werden der Matrix-Betriebsschaltung 67 und gleichzeitig der Schreiblogik-Steuerschaltung 53 zugeführt, um die
gleichen Spaltenelemente in die Schieberegister Γ 27 - 1, 27-2, ... 27 - TJ während des Intervalls einzuschreiben,
in dem die gleichen Matrixelemente in der Verriegelungsschaltung 51 verriegelt sind.
Wie später erläutert werden wird, ist das Ausgangssignal des Inverters 58 im allgemeinen " 1 " gehalten derart,
dass das Impulssignal, das von dem Inverter 46 dem UND-Glied 59 zugeführt ist, dem UND-Glied 60 so wie es ist
und über den Inverter 61 dem UND-Glied 62 in dessen invertierter Form zugeführt wird. Folglich werden die
Ausgangssignale der Verriegelungsschaltung 51 den Eingangsanschlüssen
Γ 27 - I1 , 27 - I2/ ··· 27 - ITj des
Speichers 27 zugeführt bei jedem daran angelegten Impulssignal und werden die Ausgangssignale des Speichers 27
deren Eingangsanschlüssen in dem verbleibenden Intervall zugeführt, in dem kein Impulssignal daran angelegt ist.
Es ist festzustellen, dass, da sowohl der Speicher 27 als auch der Zähler 41 von dem Taktsignal vom Hauptoszillator
40 angesteuert sind, die Zeitsteuerung/gemäss
derdas Impulssignal von dem Inverter 46 erzeugt ist,
mit der Zeitsteuerung, bei der die gleiche Spalte des Speichers 27 daraus ausgelesen wird, in Koinzidenz ist.
Weiter werden die Inhalte der Verriegelungsschaltung alle 1ms erneuert derart, dass die Inhalte der Verriegelungsschaltung
51 mit den Inhalten der Spaltenelemente des Speichers 27 übereinstimmen, die von dem
Speicher 27 gemäss einer Zeitsteuerung des Impulssignals
909885/0883
292127:
ausgelesen werden, dar. dem UND-Glied 60 zugeführt
ist. Folglich werden, wenn das Impulssignal an die Schreiblogik-Steuerschaltung 53 angelegt ist, die
Inhalte der Verriegelungsschaltung51 jeweils an die Eingangsanschlüsse des Speichers 27 angelegt, anstelle
die aus dem Speicher 27 ausgelesenen Spaltenelemente an dessen Eingangsanschlüsse anzulegen. In dem Intervall,
in dem das Impulssignal nicht an die Schreiblogik-Steuerschaltung 53 angelegt ist, ist das Ausgangssignal
des Inverters 61 " 1" derart, dass die aus dem Speicher ausgelesenen Spaltenelemente direkt über das UND-Glied 62
und das ODER-Glied 63 an die Eingangsanschlüsse des Speichers 27 angelegt werden. D.h., dass, wenn sich die
Inhalte der Verriegelungsschaltung 51 ändern, entsprechende Spaltenelemente des Speichers 27 seauentiell alle 1 ms neu
geschrieben werden. Folglich werden die gesamten Matrixelemente des Speichers 27 in 40 ms neu geschrieben.
Weiter ist die Schreiblogik-Steuerschaltung 53 mit einer Rauschen beseitigenden Schaltung versehen, die verhindert,
dass die Matrixelemente des Speichers 27 durch geringe Änderungen in den Inhalten der Verriegelungsschaltung 51
neu geschrieben werden. Wie erläutert, wird das Ausgangssignal des Subtrahierers 54 dem Paar aus Decodern 55, 56
zugeführt, die das Ausgangssignal " 1 " abgeben bei einem Zustand der Differenz von " + 1 " bzw. " - 1 " im
niedrigstwertigen Bit ( LSB ) zwischen dem Verriegelungsausgang und dem Speicherausgang. Wenn die Ausgangssignale
der Decoder 55 und 56 " 1 " sind, wird das Ausgangssi.gnal des Inverters 58 " 0 ", weshalb das Impulssignal dem UND-Glied
60 nicht zugeführt wird. D.h., dass die Ausgangs-
OR1GlNAL INSPECTED 909885/0883
signale des Speichers 27 stets dessen Eingangsanschlüssen zugeführt werden. Folglich werden selbst dann, wenn die
Ausgangssignale der Verriegelungsschaltung 51 aufgrund von Rauschen fluktuieren oder schwanken, die Matrixelemente
des Speichers 27 nicht entsprechend der Schwankung neu geschrieben.
Da die Schreiblogik-Steuerschaltung 53 in der obigen Weise vorgesehen ist, wird in der A/D-Umsetzerschaltung 50 der
Matrixelement-Bestimmungsschaltung 20 verhindert, dass
dann, wenn eine analoge Eingangsspannung nahe einem quantisierten Grenzspannungswert ist, wie in Fig. 6
dargestellt, das digitale Ausgangssignal zwischen beispielsweise einem Code in und einem Code m + 1 schwankt
gemäss einem kleinen Eingangsrauschen derart, dass Rauschen in das digitale Ausgangssignal eingemischt ist.
Zu mischende S-Kanal-Digitaleingangssignale CH1 - CHg,
Signale, die mit den zweiten TaktSignalen synchron sind,
werden jeweils den Eingangsanschlüssen 25-1 bis 25 -S zugeführt und einer Parallel-Serien-Umsetzung mittels eines
16-Bit -Last-Schieberegisters 26 unterworfen, das aus S-Zeilenregistern 26-1 bis 26 - S besteht. Dieses Register
26 ist mit einem ersten Taktimpuls ( Fig. 7A ) von dem Hauptoszillator 45 versorgt. Währenddessen werden die
Codeinhalte ( Fig. 7B ) des Zählers 41 einem Decoder 36 zugeführt und wenn ein Code S an dem Zähler 41 erhalten
wird, gibt der Decoder 36 ein Erfassungssignal ( Fig. 7D) ab, das dem Register 26 als Ladeimpuls ( Fig. 7F ) zugeführt
wird. Dieses Erfassungssignal vom Decoder 36 wird
90988B/0883 original inspected
auch einem Inverter 37 zugeführt und ein phaseninvertiertes Signal von diesem wird dem Register 26
als Schiebei„_mpuls ( Fig. 7G ) zugeführt. Fig. 7C zeigt den zweiten Taktimpuls von dem Zähler 41.
Weiter ist eine Multipliziererschaltung aus einer der Zahl T entsprechenden Anzahl von 16-Bit-Multiplizierern
28-1 bis 28 - T vorgesehen, denen die Ausgangssignale ( Fig. 71 ) des Digitalspeichers 27
der Reihe nach zur Multiplikation mit den Ausgangssignalen CH1 bis CHg ( Fig. 7H ) des Registers 26
zugeführt werden. Entsprechende 32-Bit-Ausgangssignale der Multiplizierer 28-1 bis 28 - T werden jeweils
einer 32-Bit-Addierschaltung 29 aus Addierern 29-1 bis 29 - T zugeführt. Ausgangssignale von diesen
Addierern 29-1 bis 29 - T werden dann einer 32-Bit-Akkumulatorschaltung
33 aus Akkumulatoren 33-1 bis 33 - T zugeführt. Diese Akkumulatoren 33-1 bis 33 - T werden durch den ersten Taktimpuls vom Hauptoszillator
40 gesteuert. Ausgangssignale dieser Akkumulatoren 33-1 bis 33 - T werden einer UND-Verknüpfungsschaltung
32 aus UND-Gliedern 32-1 bis 32 - T zugeführt. Währenddessen wird der Code des Zählers 41 einem Decoder 30 zugeführt, um ein
Erfassungssignal ( Fig. 7E ) davon abzuleiten, wenn der Code " 1 " am Zähler 41 erhalten wird. Dieses
Erfassungssignal vom Decoder 30 wird über einen Inverter 31 den UND-Gliedern 32-1 bis 32 -T gemeinsam zugeführt.
Dann werden Ausgangssignale dieser UND-Glieder 32-1
ORIGINAL INSPECTED
909885/0883
tffi&i
bis 32 - T jeweils den Addierern 29-1 bis 29 - T zugeführt.
Entsprechende obere 16-Bits der Ausgangssignale
( Fig. 7J ) der Akkumulatoren 33 - 1 bis 33 - T werden jeweils einer 16-Bit-Verriegelungsschaltungsanordnung
34 aus Verriegelungsschaltungen 34-1 bis 34 - T zugeführt, um Digitalausgangssignale ( Fig. 7K)
an Ausgangsanschlüssen 35-1 bis 35 - T zu erhalten. Die Verriegelungsschaltungen 34-1 bis 34 - T werden
durch die ersten Taktimpulse von dem Hauptoszillator und den Ausgangsignalen des Decoders 30 gesteuert.
Die Multiplizierschaltung 28, die Addierschaltung 29, die ÜND-Verknüpfungsschaltungsanordnung 30 und die
Akkumulatorschaltung 33 sind zur Bildung der Matrix-Betriebsschaltung 67 einander zugeordnet.
Im Folgenden wird ein praktisches Ausführungsbeispiel der Analogsignal-Mischschaltung 49 gemäss Fig. 3 anhand
der Fig. 8 erläutert. Da die Analogsignal-Mischschaltung gemäss Fig. 8 ansich bekannten Aufbau besitzt,
erfolgt lediglich eine vereinfachte Erläuterung in Zusammenhang mit dem Ausführungsbeispiel gemäss Fig.
In Fig. 8 sind ein Dämpfungs- und ein Pegeleinstellglied
70, 71, ein Panoramapotentiometer 72, ein Inverter 73 und ein Zusammensetzglied 74 vorgesehen, die jeweils einen
Schaltungsaufbau besitzen, wie er in Fig. 8 am linken Rand dargestellt ist. Weiter sind Eingangsanschlüsse 75,
909885/0883
vorgesehen für Analogeingangssignale, die aus einer der Zahl K ( = 32 ) entsprechenden Anzahlen von Zeilensignal-Eingangsanschlüssen
75 bzw. der Zahl L ( = 8 ) entsprechenden Anzahl von Echorückkehrsignal-Eingangsanschlüssen
76 bestehen. Die Echorückkehrsignale sind Ausgangssignale von einer ( nicht dargestellten )
analogen Echoaddiereinrichtung, die entsprechend der digitalen Echoaddiereinrichtung 22 gemäss Fig. 2 vorgesehen
ist. Weiter sind Ausgangsanschlüsse 77-81 für die Analogausgangssignale vorgesehen, die bestehen
aus einer der Zahl M ( = 24 ) entsprechenden Anzahl von Mehrkanalsignal-Ausgangsanschlüssen 77, der Zahl N ( = 4 )
entsprechenden Anzahl von 4-Kanal-Ausgangsanschlüssen 78,
der Zahl Q ( = 4 ) entsprechenden Anzahl von Echosendesignal-Ausgangsanschlüssen
79, wobei das Echosendesignal der obigen analogen Echoaddiereinrichtung zugeführt ist,
der Zahl R ( = 4 ) entsprechenden Anzahl von Zeichensendesignal-Ausgangsanschlüssen
80 bzw. der Zahl P ( = 2 ) entsprechenden Anzahl von Solosignal-Ausgangsanschlüssen
81. Das Zeichensendesignal wird beispielsweise zum Senden eines Signals zu einem Spieler-Kopfmikrophon oder dergl.
und das Solosignal zum Prüfen entsprechender Eingangs-Ausgangssignale verwendet. Weiter sind eine der Zahl K
entsprechende Anzahl von Eingangsschaltungen 62 vorgesehen, die jeweils mit einer der Zahl K entsprechenden
Anzahl von Eingangsanschlüssen 75 verbunden sind, sowie eine der Zahl L entsprechende Anzahl von Eingangsschaltungen 83, die jeweils mit einer der Zahl L entsprechenden
Anzahl von Eingangsanschlüssen 76 verbunden sind, sowie eine der Zahl M entsprechende Anzahl von
Ausgangsschaltungen 84. Weiter sind Umschalter SW. - SW,,
909885/0883
vorgesehen, und zwar ein Phaseninvertier-ümschalter SW1,
Vorher / Nachher - bzw. Pre / Post- Umschalter SW-, SW.,, ein Gerade/Ungerade-Kanal bzw. Odd/Even-Kanal- und
Kanalgeräuschsperre-Umschalter SW4, ein Bass-Wählschalter
SWC, ein Solo-Wählschalter SW,-, ein 4-Kanal-Wählschalter
0 D
SW7, ein Solo-Wählschalter SWg, ein Vorher/Nachher- bzw.
Pre/Post-Umschalter SWg, ein Phaseninvertier-Umschalter
SW1n, ein Kanal-Geräuschsperreschalter SW11, ein Kanal-Wählschalter
SW-2' bzw. ein Solo-Wählschalter SW1-..
Selbstverständlich sind noch zahlreiche weitere Ausbildungen möglich.
Patentanwalt
909885/0883
Claims (1)
- DiL)I !tip H- ΜITSCHEHUCiI Dipl-lnn K. r,M>.i?r,riWANNDr. Γ;.·ΐ. nat. W K 0 3 3 £ 3
Dipl.-l.iO J Sv';;i.ii:r - EVERS19. JuIi 19Sony Corporation7-35 Kitashinagawa 6-chomeShinagawa-kuTokyo/JapanANSPRÜCHEhl Vorrichtung zum Mischen von S-Kanal-Digitaleingangssignalen, um T-Kanal-Ausgangssignale zu erhalten,
gekennzeichnet durcheinen Speicher (27) zum Speichern von Matrix elementen Fs χ τ] mit digitaler Form, eine Bestimmungseinrichtung (20) der Matrixelemente abhängig vom gewünschten oder Soll-Mischverhältnis zwischen den S-Kanal-Digital eingangssignalen,909885/0883eine Einrichtung zur Zufuhr der Matrixelemente von der Bestimmungseinrichtung (20) zum Speicher (27) undeine Arbeitseinrichtung (67) zum Arbeiten der S-Kanal-Digitaleingangssignale mit den Matrixelementen, die von dem Speicher (27) ausgelesen sind, um daraus die T-Kanal-Digitalausgangssignale zu erzeugen.2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Matrixelement-Bestimmungseinrichtung (20) aufweist:eine Analogsignal-Mischschaltung (49) mit S-Kanal-Eingangsanschlüssen, an die ein Eingangssignal mit voreingestelltem Pegel sequentiellbei vorgegebener Geschwindigkeit zuführbar ist,eine der Zahl T entsprechende Anzahl von Analog/ Digital-Umsetzern (50), an die T-Kanal-Ausgangssignale von der Analogsignal-Mischschaltung (49) jeweils angelegt sind, undeine der Zahl T entsprechende Anzahl von Verriegelungsschaltungen (51)/die jeweils digitale Ausgangssignale von den Analog/Digital-Umsetzern (50) empfange^ zur Verriegelung der digitalen Ausgangssignale während eines vorgegebenen Intervalls.3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Matrixelement-Bestimmungseinrichtung (20) weiter aufweist:eine der Zahl S entsprechende Anzahl von Ansteuerschaltungen (48), die mit den S-Kanal-Eingangsanschlüssen der Analogsignal-Mischschaltung (49) ver-909885/08832S29273bunden sind, um die Eingangssignale daran anzulegen, wobei die Ansteuerschaltung (48) aus Verknüpfungsschaltungen (Q1, Q2, 66 ) zusammengesetzt ist, die mit der Spannungsquelle mit dem voreingestellten Pegel verbinden, undeinen Abtastimpulsgenerator (47) zur Erzeugung eines Abtastimpulses, der sequentiell der der Zahl S entsprechenden Anzahl der Ansteuerschaltungen (48) zuführbar ist, wobei der Abtastimpuls die Verknüpfungsschaltung (Q1, Q2, 66) steuert, um die Spannungsquelle an die S-Kanal-Eingangsanschlüsse bei Auftreten des Abtastimpulses anzulegen.Vorrichtung nach Anspruch 3, gekennzeichnet durch einen Taktimpulsgenerator (68) mit einem Hauptoszillator (40) und mindestens einem ersten und einem zweiten Zähler (42, 43, 44), wobei der erste Zähler (43,44) das Schwingungssignal vom Hauptoszillator (44) frequenz_teilt zur Steuerung der Analog/Digital-ümsetzer (50) und der Verriegelungsschaltungen (51) und wobei der zweite Zähler (43) das Ausgangssignal vom ersten Zähler (43, 44) um 1/S frequenz_teilt, zur Steuerung des Abtastimpulsgenerators (47) .Vorrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet,dass die die Matrixelemente zuführende Einrichtung (53) aufweist:eine erste Verknüpfungseinrichtung/ die Ausgangssignale von der Verriegelungsschaltung (51) empfängt, eine zweite Verknüpfungseinrichtung, die Äusgangssignale von dem Speicher (27) empfängt, und eine Einrichtung zum Steuern der ersten und der zweiten Verknüpfungseinrichtung derart, dass die Ausgangs-909885/0883signale der Verriegelungsschaltungen (51) an Eingänge des Speichers (27) angelegt sind, wenn die Inhalte der Verriegelungsschaltungen (51) den Spaltenelementen des Speichers (27) entsprechen, die aus diesem ausgelesen sind^ und dass die Ausgangssignale des Speichers (27) an die Eingänge des Speichers (27) im verbleibenden Intervall zurückgeführt sind.6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Steuereinrichtung mit einem Steuerimpulsgenerator versehen ist, der einen dritten Zähler (41) aufweist, der das Schwingungssignal vom Hauptoszillator (47) um 1/S frequenz_J:eilt, sowie mit einer Erfassungseinrichtung zum Erfassen der Koinzidenz zwischen den Codeinhalten des zweiten Zählers (43) und des dritten Zählers (41) zur Erzeugung eines Steuerimpulses, durch den die erste Verknüpfungseinrichtung durchgeschaltet oder geöffnet und die zweite Verknüpfungseinrichtung gesperrt oder geschlossen wird.7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die die Matrixelemente zuführende Einrichtung(53) weiter eine Einrichtung aufweist, um zu verhindern, dass der Steuerimpuls dem ersten und dem zweiten Verknüpfungsglied zuführbar ist, wenn die Differenz zwischen den Codeinhalten der Verriegelungsschaltungen(51) und dem Speicher (27) kleiner ist als ein vor-909885/08832329273gegebener Wert.8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Verhinderungseinrichtung einen Subtrahierer (54) zum Subtrahieren der Ausgangssignale der Verriegelungsschaltungen (51) von den Ausgangssignalen des Speichers (27) und eine dritte Verknüpfungseinrichtung zwischen dem Steuerimpulsgenerator (51, 45, 46) und der ersten und der zweiten Verriegelungseinrichtung aufweist zur Zufuhr des Steuerimpulses zur ersten und zur zweiten Verknüpfungseinrichtung, wenn das Ausgangssignal des Subtrahierers (54) unter dem vorgegebenen Wert liegt.9. Vorrichtung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet,dass der Speicher (27) eine der Zahl T entsprechende Anzahl von Schieberegistern (27 - 1, 27 - 2 ... 27 - T) besitzt, die durch das Schwingungssignal vom Hauptoszillator (40) angesteuert sind, wobei jedes der Schieberegister (27 - 1, ... 27 - T) eine Kapazität der Zeilenelemente der Matrixelemente des Speichers (27) besitzt.10. Vorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet,dass die Betriebs- bzw. Arbeitseinrichtung aufweist eine der Zahl T entsprechende Anzahl von Multiplizierern (28), deren jeder Spaltenelemente des Speichers (27) empfängt, zur Multiplikation eines909885/08832923273vorgegebenen Kanals der Digitaleingangssignale mit den entsprechenden Spaltenelementen des Speichers (27) undeine Einrichtung zum akkumulativen Addieren der multiplizierten Ausgangssignale van ersten Kanal bis S-Kanal des digitalen Eingangsignals.909885/0883
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8854778A JPS5516520A (en) | 1978-07-20 | 1978-07-20 | Digital signal mixer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2929273A1 true DE2929273A1 (de) | 1980-01-31 |
DE2929273C2 DE2929273C2 (de) | 1988-09-15 |
Family
ID=13945871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792929273 Granted DE2929273A1 (de) | 1978-07-20 | 1979-07-19 | Mischvorrichtung fuer tonsignale |
Country Status (9)
Country | Link |
---|---|
US (1) | US4275268A (de) |
JP (1) | JPS5516520A (de) |
AT (1) | AT381423B (de) |
AU (1) | AU528717B2 (de) |
CA (1) | CA1131564A (de) |
DE (1) | DE2929273A1 (de) |
FR (1) | FR2431798A1 (de) |
GB (1) | GB2028055B (de) |
NL (1) | NL191165C (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0310456A2 (de) * | 1987-10-01 | 1989-04-05 | Sony Magnescale, Inc. | Tonmischverfahren |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2140248B (en) * | 1983-04-22 | 1985-11-20 | Soundout Lab | Electrical signal mixing apparatus |
JPS6223608A (ja) * | 1986-06-13 | 1987-01-31 | Sony Corp | デジタル信号ミキシング装置 |
AT389784B (de) * | 1987-09-10 | 1990-01-25 | Siemens Ag Oesterreich | Verfahren zur verarbeitung und konzentration von digitalen audiosignalen |
US5111389A (en) * | 1987-10-29 | 1992-05-05 | International Business Machines Corporation | Aperiodic mapping system using power-of-two stride access to interleaved devices |
GB8828214D0 (en) * | 1988-12-02 | 1989-01-05 | Textilver Sa | Improvements in & relating to flexible tubes |
JPH02158217A (ja) * | 1988-12-12 | 1990-06-18 | Iwatsu Electric Co Ltd | 多チャネル信号の処理方法 |
JP2975041B2 (ja) * | 1990-03-27 | 1999-11-10 | 株式会社日立製作所 | ディジタル信号処理プロセッサ |
US5268549A (en) * | 1990-06-01 | 1993-12-07 | Butler William F | Method and apparatus for destroying a syringe needle |
DE19524425A1 (de) * | 1995-07-05 | 1997-01-09 | Deutsche Telekom Ag | Verfahren zur Raum-Echokompensation für Endgeräte mit Freisprechmöglichkeit in digitalen Netzen |
JPH0934481A (ja) * | 1995-07-21 | 1997-02-07 | Sony Corp | 録画再生装置 |
US6373954B1 (en) * | 1997-10-14 | 2002-04-16 | Cirrus Logic, Inc. | Single-chip audio circuitry, method, and systems using the same |
US20030039373A1 (en) * | 2001-08-24 | 2003-02-27 | Peavey Electronics Corporation | Methods and apparatus for mixer with cue mode selector |
JP4062905B2 (ja) * | 2001-10-24 | 2008-03-19 | ヤマハ株式会社 | ディジタル・ミキサ |
US7058189B1 (en) * | 2001-12-14 | 2006-06-06 | Pixel Instruments Corp. | Audio monitoring and conversion apparatus and method |
JP3918664B2 (ja) * | 2002-07-10 | 2007-05-23 | ヤマハ株式会社 | 音響信号処理装置 |
JP4448647B2 (ja) * | 2002-07-18 | 2010-04-14 | ヤマハ株式会社 | 音響信号処理装置 |
JP2005323060A (ja) * | 2004-05-07 | 2005-11-17 | Yamaha Corp | オーディオ信号のミキシング演算方法 |
JP4189857B2 (ja) * | 2004-09-27 | 2008-12-03 | ヤマハ株式会社 | ミキサ構成編集プログラム |
US7869609B2 (en) * | 2005-08-22 | 2011-01-11 | Freescale Semiconductor, Inc. | Bounded signal mixer and method of operation |
US7754956B2 (en) * | 2007-12-12 | 2010-07-13 | Force Ten International Llc | Programmable system to integrate generated signals with signals from a musical instrument |
DE102010005067B4 (de) * | 2010-01-15 | 2022-10-20 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Vorrichtung zur Geräuschübertragung |
US10546610B2 (en) | 2011-08-13 | 2020-01-28 | Colin Leonard | Systems and methods for dynamic audio processing |
US8682462B2 (en) * | 2011-08-13 | 2014-03-25 | Colin M. Leonard | Systems and methods for dynamic audio processing |
US11074031B1 (en) | 2016-09-06 | 2021-07-27 | Colin Leonard | Systems and methods for dynamic audio processing |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3976981A (en) * | 1971-03-02 | 1976-08-24 | Rosemount Engineering Company Limited | Multi-channel control systems |
JPS5128202B2 (de) * | 1971-10-08 | 1976-08-18 | ||
US3763365A (en) * | 1972-01-21 | 1973-10-02 | Evans & Sutherland Computer Co | Computer graphics matrix multiplier |
JPS5140006A (de) * | 1974-10-02 | 1976-04-03 | Hitachi Ltd | |
US4037093A (en) * | 1975-12-29 | 1977-07-19 | Honeywell Information Systems, Inc. | Matrix multiplier in GF(2m) |
DE2603081C3 (de) * | 1976-01-28 | 1980-06-19 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung zur wahlweisen Verbindung mehrerer Eingänge mit mehreren Ausgängen |
US4163871A (en) * | 1977-12-22 | 1979-08-07 | International Telephone And Telegraph Corporation | Digital CVSD telephone conference circuit |
US4149032A (en) * | 1978-05-04 | 1979-04-10 | Industrial Research Products, Inc. | Priority mixer control |
-
1978
- 1978-07-20 JP JP8854778A patent/JPS5516520A/ja active Granted
-
1979
- 1979-07-17 US US06/058,316 patent/US4275268A/en not_active Expired - Lifetime
- 1979-07-17 CA CA331,976A patent/CA1131564A/en not_active Expired
- 1979-07-18 AU AU49033/79A patent/AU528717B2/en not_active Ceased
- 1979-07-18 NL NL7905596A patent/NL191165C/xx not_active IP Right Cessation
- 1979-07-19 DE DE19792929273 patent/DE2929273A1/de active Granted
- 1979-07-19 AT AT0498579A patent/AT381423B/de not_active IP Right Cessation
- 1979-07-20 FR FR7918865A patent/FR2431798A1/fr active Granted
- 1979-07-20 GB GB7925474A patent/GB2028055B/en not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS ERMITTELT * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0310456A2 (de) * | 1987-10-01 | 1989-04-05 | Sony Magnescale, Inc. | Tonmischverfahren |
EP0310456A3 (de) * | 1987-10-01 | 1990-12-05 | Sony Magnescale, Inc. | Tonmischverfahren |
Also Published As
Publication number | Publication date |
---|---|
GB2028055A (en) | 1980-02-27 |
DE2929273C2 (de) | 1988-09-15 |
AU4903379A (en) | 1980-01-24 |
US4275268A (en) | 1981-06-23 |
FR2431798A1 (fr) | 1980-02-15 |
NL191165B (nl) | 1994-09-16 |
GB2028055B (en) | 1982-08-25 |
JPS6334480B2 (de) | 1988-07-11 |
AT381423B (de) | 1986-10-10 |
CA1131564A (en) | 1982-09-14 |
JPS5516520A (en) | 1980-02-05 |
NL191165C (nl) | 1995-02-16 |
NL7905596A (nl) | 1980-01-22 |
ATA498579A (de) | 1986-02-15 |
FR2431798B1 (de) | 1984-03-30 |
AU528717B2 (en) | 1983-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2929273A1 (de) | Mischvorrichtung fuer tonsignale | |
DE2151281A1 (de) | Generator mit Frequenzsynthese | |
DE2632943A1 (de) | Schaltung zur aufzeichnung von daten | |
DE2601768A1 (de) | Digital arbeitendes farbfernsehsystem | |
DE3039901A1 (de) | Digital-analogwandler | |
DE2617573A1 (de) | Elektronisches musikinstrument | |
DE2230733A1 (de) | Elektronische digitaluhr. bez: elektronische digitaluhr | |
DE2706045A1 (de) | Elektronisches musikinstrument | |
DE2150751A1 (de) | Digitaler Sinus-Kosinus-Generator | |
DE2524063C3 (de) | Elektronisches Musikinstrument mit digitaler Musiktonerzeugung | |
DE2523881A1 (de) | Elektronisches musikinstrument mit rauschueberlagerungseffekt | |
DE2821237A1 (de) | Verfahren und vorrichtung zur wiedergabe von bildern | |
DE2523625A1 (de) | Digitalfilter | |
DE2803650A1 (de) | Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle | |
DE3641676C2 (de) | ||
DE2836736B2 (de) | Verfahren zur Aufzeichnung von beim Spielen eines tastenbetätigten Musikinstruments entstehenden Tonsignalen und den damit verbundenen Spielausdrücken, insbesondere der Lautstärke, entsprechenden Datensignalfolgen auf einem Aufzeichnungsträger und Vorrichtung zur Durchführung des Verfahrens | |
DE2637264A1 (de) | Elektronisches musikinstrument | |
DE3105147A1 (de) | Integrierte digitale halbleiterschaltung | |
DE3345656C2 (de) | ||
DE3135777A1 (de) | Elektronisches musikinstrument | |
DE2514875C3 (de) | Anordnung mit einer vorbestimmten Übertragungskennlinie | |
DE3402673A1 (de) | Wellenform-kenndaten-erzeugungsschaltung | |
DE2605843A1 (de) | Anordnung zur automatischen verzerrungskorrektur | |
EP0058443A1 (de) | Verfahren zum Verstärken eines analogen NF-Signals mit einem Schaltverstärker sowie Schaltverstärker zum Ausführen des Verfahrens | |
DE3151126C2 (de) | Digitales elektronisches Musikinstrument |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |