DE2906007A1

DE2906007A1 - Elektronische uhr mit mehreren funktionen

Info

Publication number: DE2906007A1
Application number: DE19792906007
Authority: DE
Inventors: Takashi Ito; Isamu Kobayashi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-02-17
Filing date: 1979-02-16
Publication date: 1979-09-13
Also published as: JPS54109872A; US4262352A

Description

BESCHREIBUNG

Die Erfindung bezieht sich auf das programmierbare Logiksystem einer elektronischen Uhr mit mehreren Funktionen. Insbesondere betrifft die Erfindung eine in eine integrierte Halbleiterschaltung eingebaute elektronische Mehrfunktionen-Uhr.

Bei elektronischen Uhren sind zusätzlich zu den Arbeitsfunktionen für die Zeitanzeige entsprechend der Normalzeit mehrere weitere Funktionen, wie etwa Stoppuhr- und Zeitgeberfunktionen, erforderlich geworden.

Für eine Uhr mit einer derartigen Mehrzahl von Funktionen können Schaltungen, die exclusiv zur Ausführung der jeweiligen Funktionen dienen, vorgesehen und kombiniert werden. Bei der Kombination solcher exclusiver Schaltungen wird jedoch mit steigender Anzahl der gewünschten Funktionen die gesamte Schaltungsanordnung kompliziert, und die Anzahl an benötigten Bauelementen steigt.

Andererseits kann auch ein dynamisches Logiksystem angewandt werden. In einem dynamischen Logiksystem werden die Datenverarbeitungsvorgänge zur Durchführung der verschiedenen Funktionen sequentiell derart vorgenommen, daß in einem Festspeicher enthaltene Steuerbefehle zu vorgegebenen Zeiten sequentiell ausgelesen werden. Beim dynamischen Logiksystem ist es daher möglich, den Speicher, die Rechenschaltung und derartige Bauelemente für die einzelnen Funktionen gemeinsam zu verwenden. Infolgedessen lassen sich eine Komplizierung der Schaltungsanordnung und eine Erhöhung der Anzahl an erforderlichen Bauelementen verhindern. ·

In einem dynamischen Logiksystem beispielsweise einer Uhr mit Stoppuhr-Funktion und einer Zeitbasis von 0,01 s werden verschiedene Datenverarbeitungsvorgänge innerhalb der Zeitspanne von 0,01 s durchgeführt. Mit steigender Anzahl an Funk-

809837/05*8

tionen nimmt daher auch die Menge an Datenverarbeitungsvorgängen zu, die in der vorgegebenen Zeitspanne ausgeführt werden müssen. Um die Anzahl an Datenverarbeitungsvorgängen innerhalb der vorgegebenen Zeitspanne zu erhöhen, muß die Frequenz der Taktimpulse entsprechend hoch gewählt werden. Durch Signaländerungen in der Schaltung werden Streu- und sonstige Kapazitäten aufgeladen und entladen, wodurch Leistung verloren geht. Die Verlustleistung der Schaltung steigt nämlich mit zunehmender Frequenz der Taktimpulse.

Bei Hinzufügen oder Ändern der Zeitmeßfunktion, des Anzeigesystems usw. müssen die Zeitspannen den verschiedenen Datenverarbeitungsvorgängen und dergleichen neu· zugeordnet werden. Daraus ergibt sich das Problem, daß die elektronische Uhr nicht anpassungsfähig ist.

Der Erfindung liegt die generelle Aufgabe zugrunde, Nachteile, wie sie bei vergleichbaren elektronischen Uhren nach dem Stand der Technik auftreten, mindestens teilsweise zu beseitigen. Eine speziellere Aufgabe der Erfindung kann darin gesehen werden, eine elektronische Mehrfunktionen-Uhr mit geringer Verlustleistung anzugeben. Andererseits soll eine derartige Uhr geschaffen werden, die vielseitig bzw. anpassungsfähig ist. Insbesondere soll eine elektronische Mehrfunktionen-Uhr angegeben werden, die mit einer programmierbaren Logik arbeitet, um die Verlustleistung klein und die Anpassungsfähigkeit groß zu machen. Ferner so-11 eine elektronische Mehrfunktionen-Uhr geschaffen werden, die mit einer geringen Anzahl von Schaltungselementen auskommt.

Die erfindungsgemäße elektronische Mehrfunktionen-Uhr mit dynamischer Logik arbeitet mit zwei Arten von Festspeichern zur Steuerung ihrer Funktionen, nämlich einem Haupt-Festspeicher und einem Steuer-Festspeicher. In dem Haupt-Festspeicher stehen dabei Steuerbefehle für die Rechenoperationen an Zeitwerten, etwa Sekunden, Minuten, Stunden und Datum. In dem Steuer-Festspeicher stehen Steuerbefehle zur Steuerung der internen Betriebsmodi der Uhr, beispielsweise für Tastenein-

09837/05

gäbe, Zeitkorrektur, Wecker und Anzeige.

Erfindungsgemäß handelt es sich bei dem Festspeicher um einen solchen mit Seitenorganisation. In dem Festspeicher stehen dabei mehrere Steuerbefehle, die sich nach der Zustandsinformation der Uhr oder der Anzeigeoperation oder der Tasteneingabeinformation unterscheiden, für ein und denselben Ausleseschritt zur Verfügung.

Ein bevorzugtes Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnungen näher erläutert. In den Zeichnungen zeigen

Figur 1 ein Blockschaltbild einer elektronischen Mehrfunktio tionen-Uhr gemäß einem Ausführungsbeispiel der Erfindung;

Figur 2 ein detailliertes logisches Schaltbild für die Tasteneingabestufe 16 nach Figur 1;

Figur 3A ein symbolisches Schaltbild eines Festspeichers; Figur 3B ein dem symbolischen Schaltbild nach Figur 3A entsprechendes detailliertes Schaltbild des Festspeichers; Figur 4 ein detailliertes logisches Schaltbild für den Decoder ' 2 und den Zähler 3 nach Figur 1;

Figur 5 ein detailliertes logisches Schaltbild für den Haupt-Festspeicher 1 nach Figur 1;

Figur 6 ein detailliertes logisches Schaltbild für die Haltestufe 4 und die Seitensteuerung 5 nach Figur 1; Figur 7 ein detailliertes logisches Schaltbild für die Addier/ Subtrahier-Stufe 7 nach Figur 1;

Figur 8 ein detailliertes logisches Schaltbild für den Diskriminator 8 nach Figur 1;

Figur 9 ein detailliertes logsiches Schaltbild für die Daten-Übertragungsstufe 9 nach Figur 1; Figur 10 ein detailliertes logisches Schaltbild des Randomspeichers 6 nach Figur ;

Figur 11 bis 14 detaillierte logische Schaltbilder des Steuer-Festspeichers 13 nach Figur 1, wobei Figur 11 den Abschnitt a, Figur 12 den Abschnitt b und Figur 13 und 14 den Abschnitt c dieses Festspeichers 13 zeigen;

909837/0585

■ -- 7 - ■

Figur 15 ein detailliertes logisches Schaltbild der Anzeigestellensteuerung 17 nach Figur 1;

Figur 16 ein detailliertes logisches Schaltbild des Anzeigedecoders 10 nach Figur 1; und Figur 17 ein Impulsdiagramm zur Veranschaulichung des zeitlichen Arbeitsablaufs der elektronischen Mehrfunktionen-Uhr nach Figur 1.

In dem Blockschaltbild der Figur 1 sind in einem Haupt-Festspeicher 1 Steuerbefehle eingeschrieben. Das Ausgangssignal einer weiter unten beschriebenen Haltestufe 4 liegt an einer Eingangsleitungsgruppe i1 des Hauptspeichers 1 während das Ausgangssignal eines Decoders 2 an Eingangsleitungen ±2 bis 141 auftritt. In dem Hauptspeicher stehen eine Vielzahl von Befehlscoden an vom Decoder 2 zugeordneten Adressen. Die Befehlscode an diesen Adressen werden vom Ausgangssignal der Haltestufe 4 angewählt. Ein seitliche definierter Abschnitt 1' des Hauptspeichers 1 dient zur Spaltenwahl. Bei dem Hauptspeicher 1 handelt es sich um einen Festspeicher mit Seitenorganisation, wobei das Ausgangssignal der Haltestufe 4 als Seiten-Zuordnungsbefehl empfangen wird.

In einem Spaltenbereich a des Hauptspeichers 1 ist ein Befehl gespeichert, der die nächste Seite des Hauptspeichers zuordnet. Eine Ausgangsleitungsgruppe 01 des Spaltenbereichs a ist mit einem Eingang einer weiter unten beschriebenen Seitensteuerung 5 verbunden. In einem Spaltenbereich b sind Verarbeitungsbefehle, zu denen Additions- und Subtraktionsbefehle (Befehle für Pluszeichen 1 und Minuszeichen 1) behören, ein Addendoder Subtrahend "1", Vergleichsdaten eines Diskriminators 8 Daten nach Löschung einer Datenübertragungsstufe 9 usw. gespeichert. Eine Ausgangsleitungsgruppe 02 des Spaltenbereichs b ist an einen Eingang des Diskriminators 8 angeschlossen, während eine weitere Ausgangsleitungsgruppe 03 mit einer Addier/ Subtrahier-Stufe 7 verbunden ist. In einem Spaltenbereich C sind Adressdaten gespeichert, und die zugehörige Ausgangsleitungsgruppe 04 ist an den Adresseneingang eines Randomspeichers 6 angeschlossen.

009837/0595

_ 8 —

Mit 3 ist ein Zähler bezeichnet, der in dem vorliegenden Ausführungsbeispiel aus in Serie geschalteten 6-Bit-Binärzählern aufgebaut ist, ohne auf einen derartigen Aufbau beschränkt zu sein. Der Zähler 3 ist als ein durch 40 teilender Zähler aufgebaut. Er zählt 4000 aus einem Taktgenerator 14 stammende Impulse pro Sekunde. Der Zustand "40", der von den 6 Bitstellen am Ausgang des Zählers angezeigt werden, wiederholt sich somit 100 mal pro Sekunde. Ein Zyklus des Zählers beträgt somit 0,01 s.

Das Ausgangssignal des Zählers 3 wird dem Decoder 2 zugeführt, der an seinen Ausgangsklemmen TO bis T39 den Zählerzuständen entsprechende Ausgangsimpulse sequentiell erzeugt. Jeder Ausgang TO bis. T39 des Decoders 2 bestimmt eine Adresse des Hauptspeichers 1. Da sich die an den 40 Ausgangsklemmen TO bis T39 des Decoders 2 sequentiell auftretenden Impulse alle 0,01 s wiederholen, weist der Hauptspeicher 1 40 Schritte von STeuerbefehlen in 0,01 s auf.

In dem Randomspeicher 6 werden die von der Datenübertragungsstufe 9 abgegebenen Daten an der vonder Ausgangsleitungsgruppe 04 des Hauptspeichers 1 angegebenen Adresse eingeschrieben. Der Randomspeicher 6 führt ferner die Daten, die an der Adresse gespeichert worden sind, der Addier/Subtrahierstufe 7 und dem Diskriminator 8 zu.

Der Randomspeicher 6 weist beispielsweise acht X-Adressen und sechs Y-Adressen auf. In die von den X-Adressen XO bis X7 und den Y-Adressen YO bis Y5 jeweils bestimmten Adressen werden die in Tabelle 1 angegebenen Daten eingeschrieben.

909837/0565

Tabelle 1

XO

Χ1

S

Χ2

ON

"Χ3

Χ4

D

Χ5

D

Χ6

M

Χ7

YO

DO

CA1

S

CA3

1

ItI

10

ία

1

H

Woche

Υ1

1ÖÖ ^S

1
10

1 S

10 S

1

ItI

10

ItI

1

H

vormittag/
nachmittag

Υ2

Töö ^s

1
10

ία

1 S

10 S

1

10

1

Υ3

Υ4

1 m

10

1 H

vormittag/
nachmittag

Y₅

Töö^s

ioo^oOFF

Kennung r

In Tabelle 1 bedeuten

DO: Seitensteuerinformation zur Übertrag-Verarbeitung CA1: Übertrag auf 1-s-Information CA3: Übertrag auf 1-min-Information

D: Tag-Information
M: Monat-Information
Woche: Wochen-Information

s: Sekunden-Information
m: Minuten-Information
H: Stunden-Information

SON: Information zur Vermeidung von Tastenvibration SOFF: Information zur Vermeidung von Tastenprellen

In der Haltestufe 4 wird die in Bearbeitung befindliche Seite gespeichert. Das Seiten-Ausgangssignal dient als Spaltenwahlsignal für den Hauptspeicher 1. Die Daten, die an der vonder Ausgangsleitungsgruppe 04 des Hauptspeichers 1 bezeichneten Adresse des Randomspeichers 6 stehen, werden durch das Ausgangssignal der Datenübertragungsstufe 9 geändert, die über die Ausgangsleitungsgruppen 02 und 03 des Hauptspeichers 1 gesteuert wird.

909837/0565

Wie oben erwähnt, beträgt im vorliegenden Fall ein Zyklus des Decoders 2 0,01 s. Daher wird in jedem Umlauf der Adressen des Hauptspeichers 1 zu der durch die Ausgänge TO bis T39 bestimmten jeweils gleichen Zeit die 1/100 Sekun¹ den-Information usw. des Randomspeichers 6 auf jeden Fall um 1 erhöht. Rein beispielsweise sei angenommen, daß die 1/100-Sekunden-Information zum Zeitpunkt T1O um 1 erhöht wird. Als Seite des Hauptspeichers 1 für die Erhöhung oder Addition dient beispielsweise die Seite O.

Zum Zeitpunkt T10 kann daher der Hauptspeicher 1 ausschließlich die Seite O zum Zählen der 1/1OO Sekunden zuordnen. Adnererseits werden die zeitlich späteren Informationen, beispielsweise die Information für 1 Sekunde erstmals dann um 1 erhöht, wenn die Zeitsignate TO bis T39 100 Umläufe durchgeführt haben. Daher wird aus der 1/10-Sekunden-Information ein übertrag als Information in den Radomspeicher 6 eingeschrieben, so daß die Addition oder Erhöhung nicht unmittelbar nach dem Übertrag ausgeführt zu werden braucht. Ist daher derjenige, von dem Zeitpunkt zur Zählung der 1/100-Sekünden verschiedene Zeitpunkt erreicht, zu dem mehrere Seiten zugeordnet werden können, so kann auf dem Randomspeicher 6 zurückgegriffen werden, um die Übertrag-Information zu unterscheiden und die 1-Sekunden-Information um 1 zu erhöhen. Dieser Vorgang kann auch nach einer beliebigen Anzahl von Umläufen der 1/100-Sekunden-Zeit derart durchgeführt werden, daß in geeigneter Weise gezählte Daten als die in dem Randomspeicher 6 einzuschreibenden Daten verwendet werden. Auf diese Weise läßt sich die Koinzidenzerkennung von zeitlich späteren Informationen oder Wecker-Informationen in geeigneter Weise steuern und in einer beliebigen Anzahl von Umläufen verarbeiten, ohne daß eine Bearbeitung bei jedem Umlauf der Adressen TO bis T39 erfolgt.

Aufgrund der Information der von dem Hauptspeicher 1 zugeordneten nächsten Seite und des Ausgangssignals des Diskriminators 8 wählt die Seitensteuerung 5 die Information

909837/0S8S

der nächsten Seite zur Auswahl des anschließend auszuführenden Befehlswortes und führt diese Information der Haltestufe 4 zu.

Rein beispielsweise ist in dem vorliegenden Ausführungsbeispiel ein Tasteingabe-Festspeicher 16 derart aufgebaut, daß er entsprechend der jeweils betätigten Taste S1 bis S4 ein Tastencodesignal erzeugt, das die gleiche Anzahl von Bitstellen aufweist, wie die Seitentsteuerinformation. Das Tastencodesignal wird der Seitensteuerung 5 zugeführt. Von den Zeiten TO bis T39 des Decoders 2 ist eine bestimmte Zeit, beispielsweise T27, der Eingabe des Tastencodesignals zugeordnet. Zum Zeitpunkt T27 wird daher das Tastencodesignal über die Seitensteuerung 5 in die Haltestufe 4 eingespeichert. Dieses zum Zeitpunkt T27 in der Haltestufe 4 befindliche Tastencodesignal wird einem weiter unten beschriebenen Steuer-Festspeicher 13 zugeführt.

Außer dem oben erwähnten Tastencodesignal zum Zeitpunkt T27 werden in der Haltestufe 4 noch drei Arten von Seitensteuerinformationen gespeichert, die nachstehend erläutert werden.

(1) Die Information für die nächste Seite in dem Spaltenbereich a des Haputspeichers 1 wird ohne Bedingung in der Haltestufe 4 gespeichert.

(2) Die Information der nächsten Seite in dem Spaltenbereich a des Hauptspeichers 1 wird nur dann in der Haltestufe gespeichert, wenn die Daten eines Operationsergebnisses ■mit den von dem Spaltenbereich b des Hauptspeichers 1 gelieferten Vergleichsdaten in dem Diskriminator 8 koinzidieren. Besteht zu diesemZeitpunkt eine Koinzidenz zwischen cfen beiden Daten, so wird die Seite O in der Haltestufe 4 gespeichert.

(3) Besteht Koinzidenz zwischen den unter Ziffer (2) genannten Daten, so wird die niedrigste Bitstelle der nächsten Seite zu "1" (Seite + 1). Besteht keine Koinzidenz, so wird die niedrigste Bitstelle zu "O". Bezüglich der höheren Stellen werden die Informationen der nächsten Seite in dem Bereich a des Hauptspeichers 1 ohne Bedingung in

der Haltestufe 4 gespeichert.

An einer bestimmten Adresse des Hauptspeichers 1 wird durch ein Befehlswort einer bestimmten Seite eine Uhr-Operation ausgeführt. Beispielsweise kann eine neue Zeitinformation aus der Addier/Subtrahierstufe 7 dadurch gewonnen v/erden, daß die Information am Ausgang des Randomspeichers 6 in Verbindung mit einem Additions- oder Subtraktionsbefehl (Befehl + 1 oder - 1) aus dem Bereich B des Hauptspeichers 1 der Addier/Subtrahierstufe 7 zugeführt wird. Um die Daten zu löschen, erfolgt der Datenaustausch durch den Diskriminator 8 und die Datenübertragungsstufe 9. Nach der Löschung werden die Daten in den Randomspeicher 6 eingeschrieben.

Im vorliegenden Fall sind die Datenübertragungsstufe 9 und der Diskriminator 8 vorgesehen, um die Zeitspanne für die Operationsverarbeitung zu verkürzen. Genauer ausgedrückt, kann aufgrund der Verwendung der Stufen 8 und 9 das Operationsergebnis in den Randomspeicher 6 so, wie es ist, eingeschrieben werden, falls nicht die Daten aus der Addier/ Subtrahierstufe 7 mit den Vergleichsdaten aus dem Bereich b des Hauptspeichers 1 koinzidieren. Besteht Koinzidenz, so kann das Operationsergebnis mit den Daten aus dem Bereich B des Hauptspeichers 1 nach der Löschung über die Datenübertragungsstufe 9 ausgetauscht werden, und nach der Löschung können die DAten in den Randomspeicher 6 eingeschrieben werden, so daß sich die verschiedenen Operationsvorgänge mit. einem einzigen Befehlswort ausführen lassen. Infolgedessen läßt sich die Verarbeitungszeit der Operation verkürzen. Das Koinzidenzsignal des Diskriminators 8 dient zur Steuerung der oben erwähnten Zuordnung der nächsten Seite. Liegt in der Adresse innerhalb der erneut zugeordneten Seite des Hauptspeichers 1, die durch das Koinzidenzsignal in die Haltestufe 4 eingespeichert ist, der Steuerbefehl zur Erhöhung der höchsten Stelle der Zeit-Information in dem Randomspeicher 6 um 1 vor, so kann der Übertrag ausgeführt werden.

Beispielsweise sei angenommen, daß an der durch den Zeit-

909837/0585

punkt T1O und die Seite O bestimmten Adresse des Hauptspeichers 1 Vergleichsdaten, die der "10" einer Dezimalzahl entsprechen, aus dem Hauptspeicher 1 dem Diskriminator 8 zugeführt werden und daß durch das Koinzidenzsignal des Diskriminator 8 die Information der nächsten Seite, beispielsweise "1", in die Haltestufe 4 eingegeben wird. Ferner sei angenommen, daß an der durch den Zeitpunkt T11 bestimmten Adresse der Seite 1 von dem Hauptspeicher 1 der Steuerbefehl zum Addieren von "1" in die Adresse X1Y1 des Random-Speichers 6 abgegeben wird.

Wie oben erwähnt wird an der durch den Zeiptunkt T1O und die Seite O bestimmten Adresse die 1/100-Sekunden-Information innerhalb der Adresse XOY1 des Randomspeichers 6 durch den Steuerbefehl aus dem Hauptspeicher 1 ausgelesen, und zu der 1/100-Sekunden-Information wird "1" über die Addier/Subtrahierstufe 7 hinzuaddiert. Entspricht das Additionsergebnis der Dezimalziffer "10", so erzeugt der Diskriminator 8 das Koinzidenzsignal, und vonder Datenübertragungsstufe 9 wird dem Randomspeicher 6 die Information nach der Löschung, d.h. die Information ¹¹O", zugeführt. Somit wird an der Adresse X0Y1 des Randomspeichers 6 eine "0" eingeschrieben. Durch das Koinzidenzsignal aus dem Diskriminator 8 wird eine "1", die die Information der nächsten Seite darstellt, in die Haltestufe 4 eingegeben.

Da Seite 1 zum Zeitpunkt T11 zugeordnet wird, wird von der zum Zeitpunkt T11 bestimmten Adresse des Hauptspeichers der Steuerbefehl ausgegeben, gemäß dem die 1/10-Sekunden-Information an der Adresse X1Y1 des Randomspeichers 6 auszulesen und diese 1/10-Sekunden-Information um "1" .zu erhöhen ist. Infolgedessen wird "1" zu der 1/10-Sekunden-Information hinzuaddiert. Anders ausgedrückt, wird der Steuerbefehl gegeben, die 1/10-Sekunden-Information durch den Übertrag aus der 1/100-Sekunden-Information zu erneuern.

Solange die 1/10-Sekunden-Information nicht "10" beträgt, wird in die Haltestufe 4 wieder die Information für die Seite 0 eingegeben.

909837/0585

Beträgt die 1/10-Sekunden-Information "10", so werden die Daten an der Adresse X1Y1 des Randomspeichers 6 in ähnlicher Weise gelöscht, und in die Haltestufe 4 wird die Information für die nächste Seite zur Erneurung der 1-Sekunden-Information eingegeben.

Auf diese Weise lassen sich die Minuten, Stunden, Tage und Monate durch aufeinanderfolgende Löschungen und Überträge zählen.

Dem Steuerspeicher 13 werden an seinen Eingängen die Daten (TO bis T39) des Zählers 3, die Seiten-Information der Haltestufe 4 und die Daten eines Speichers 15 über den internen Zustand zugeführt.

Der Steuerspeicher 13 umfaßt einen Datensteuerspeicher 13a zur Steuerung einer zu einem internen Zustand der Uhr gehörigen Datenverarbeitungsvorgang, einen zu der Anzeige gehörigen Anzeigesteuerspeicher 13b und einen Zustandssteuerspeicher 13c zur Umwandlung des Inhaltes des Zustandsspeichers 15. Die Steuerspeicher 13a bis 13c erzeugen nach Empfang der Ausgangssignale des Zustandsspeichers 15, des Zählers 3 und der Haltestufe 4 verschiedene Steuersignale.

Der Zustandsspeicher 15 speichert, in welchem internen Zustand sich die Uhr befindet. D.h. der Speicher 15 hält fest, in welchem Anzeigemodus und in welchem Einstellmodus sich die Uhr befindet, ob gegebenenfalls eine Einstell-Wahlziffer dem Vorgang "+1" unterworfen ist, ob sich gegebenenfalls die Stoppuhr im Zählzustand befindet, ob gegebenenfalls der Wecker eingestellt ist, usw.

In Abhängigkeit vom Zustandssignal aus dem Zustandsspeicher 15, dem Zeitsignal aus dem Zähler 3 und dem Seitensignal aus der Haltestufe 4 erzeugt der Datensteuerspeicher 13a das Löschsignal, ein "1"-Additions-Sperrsignal sowie ein einstellendes "1"-Additions-Steuersignal für die Addier/Subtrahierstufe 7. .

Aufgrund der Information aus dem Zustandsspeicher 15, dem Zähler 3 und der Haltestufe 4 entscheidet der Anzeige-

909837/0585

Steuerspeicher 13b, ob die Daten des Randomspeichers 6, zu denen an der durch die Daten aus dem Zähler 3 und der Haltestufe 4 aus dem Bereich c des Hauptspeichers 1 angegebenen Adresse Zugriff besteht, angezeigt werden sollen. Sollen die Daten angezeigt werden, so führt der Anzeigesteuerspeicher 13b der Anzeigestellensteuerung 17 (bei der es sich wiederum um einen Festspeicher handelt) sowie einer Haltestufe 11 ein Kennungssignal (Anzeigestellentakt) zu.

Der als Umwandler arbeitende Zustandssteuerspeicher 13c nimmt das Zustandssignal aus dem Zustandsspeicher 15, das Zeitsignal aus dem Zähler 3 und das Seitensignal aus der Haltestufe 4 auf und erzeugt ein Speicherzustandssignal zur Erneuerung des Zustandsspeichers 15.

Ferner empfängt der Zustandssteuerspeicher 13c das in der Haltestufe 4 zum Zeitpunkt T27 eingegebene Tastencodesignal und erzeugt ein Speicherzustandssignal zur Änderung des Betriebsmodus.

Ist beispielsweise keine der Tasten S1 bis S4 betätigt, so wird die in die Haltestufe 4 einzugebende Information zu "O" gemacht, und der Zustandssteuerspeicher 13c ermittelt das Fehlen eines Tasteneingangssignals.

ist beispielsweise die Taste S1 "gedrückt, wo wird die Haltestufe 4 zum Zeitpunkt T27 auf "1" gestellt. In ähnlicher Weise wird bei Betätigung der Tasten S2, S3 und S4 zum Zeitpunkt T27 auf "2", "3" bzw. "4" eingestellt. Je nach der Betätigung der Tasten S1 bis S4 und dem Speicherzustandssignal aus dem Zustandsspeicher 15 wird das Speicherzustandssignal des nächsten Betriebsmodus aus dem Zustandssteuerspeicher 13c abgegeben.

Rein beispielsweise werden entsprechend der Reihenfolge der Betätigung der Tasten S1 bis S4 verschiedene in der nachstehenden Tabelle 2 angegebene Betriebsmodi ausgewählt.

909837/0585

Tabelle

\	AO	A1	A2	A3	A4
DO	Zeitan zeige	Datum/ Wochen- Anzeige	Stoppuhr		Wecker anzeige
D1			Rückstel lung
D2	Einstel lung 1 s, 10 s		Split O
D3			Lap O
D4	Einstel lung 1 m	Einstel lung 1 D, 10 D	Split 1		Wecker einstellung 1 m
D5	Einstel lung 10 m		Lap 2		Wecker einstellung 10 m
D6	Einstel lung 1 H	Einstel lung 1 M	Lap 1		Wecker einstellung 1 H
D7 1 I	Wochen- einstellg.		Split 2

AO - A4: Klassifizierung der Anzeigefunktionen DO - D7: Klassifizierung der Zustände

Im Modus AODO werden die jeweiligen Zeitdaten im normalen Uhrbetrieb in Form von 10 H (Studnen), 1 H, 10m (Minuten), 1m, 10 S (Sekunden) und 1 s angezeigt.

Wird im Modus AODO die Taste S1 bedrückt, so wird der Modus A1D0 eingestellt, und anstelle der Daten für 10 s und 1 s wird die Datumsinformation als 10 D (Tage) und 1 D angezeigt.

909837/0565

Wird im Modus A1DO die Taste S betätigt,so wird der zweite Modus innerhalb des Modus A1DO hergestellt. Dabei sind die jeweiligen Anzeigestellen aus beispielsweise Segmenten aufgebaut, und nun erfolgt die Wochenazeige mit denjenigen Segmenten, die vorher die Datumsinformation 10 D und 1 D angezeigt haben.

Beim erneuten Drücken der Taste S1 im Modus A1DO kehrt die Schaltung in den Betriebsmodus AODO zurück.

Durch Betätigen der Taste S2 im Modus AODO wird ein Zeiteinstellmodus A0D2 erreicht, wobei die Zeitanzeige für 10s und 1 s intermittierend leuchtet. Beim Niederdrücken der Taste S2 im Modus AOD2 wird die Zeitinformation für 10 s und 1 s auf "0" zurückgestellt.

Wird im Modus A0D2 die Taste S1 gedrückt, so wird ein Modus A0D4 erreicht, in dem die Information für 1 m angezeigt wird. Durch"Betätigung der Taste Ξ2 in diesem Modus A0D4, wird die Zeitinformation für 1 m sooft erneuert, wie die Taste S2 niedergedrückt wird.

In ähnlicher Weise werden die Modi AOD5, A0D6 und A0D7 nacheinander durch Niederdrücken der Taste S1 im Modus A0D4 augewählt. Bei Betätigen der Taste S1 im Modus A0D7 kehrt die Schaltung zum Modus AODO zurück.

Wird im Modus A1D0 die Taste S2 gedürckt, so wird ein Modus A0D4 erreicht, und die Anzeige der Zeitinformation für 1 D und 10 D leuchtet intermittierend auf. Durch Niederdrücken, der Taste S2 in diesem Zustand wird die Zeitinformation für 1 D und 10 D so oft erneuert, wie die Taste S2 betätigt wird. Wird im Zustand A1D4 die Taste S1 betätigt, so wird ein Modus A1D6 hergestellt, in dem die Zeitinformation für den Monat angezeigt wird und intermittierend aufleuchtet. Wie oben läßt sich der Inhalt dieser intermittierend aufleuchtenden Anzeige mit Hilfe der Taste S2 erneuern. Bei nachfolgender Betätigung der Taste S1 wird wieder der Modus A1D0 hergestellt.
Wird in dem Modus AODO oder A1D0 die Taste S3 gedruckt,

909837/0585

so wird ein Modus A4DO erreicht, in dem die in dem Randomspeicher 6 eingegebene Weckzeit beispielsweise die Weckerinformation in 1OH, 1 H, 10m und 1 m angezeigt-wird.

Bei Betätigen der Taste S2 innerhalb des Modus A4D0 wird ein Modus A4D4 hergesetllt, in dem die Anzeige der Weckzeit für 1 m intermittierend aufleuchtet. Wird in diesem Modus A4D4 die Taste S1 gedrückt, so wird die 1 m-Wecker-Information so oft erneuert, wie die Taste betätigt wird.

Durch weitere Betätigung der Taste S2 werden nach dem Modus A4D4 die Modi A4D5 und A4D6 nacheinander eingewählt, woraufhin die Schaltung schließlich zum Modus AODO zurückkehrt.

Wird in dem Modus A4D0 erneut die Taste S3 betätigt, so wird ein Modus A2DO angewählt. In diesem Modus wird die in dem Randomspeicher 6 beispielsweise in der Form 10 m, 1m, 10 s, 1s, 1/10s und 1/100 s gespeicherte Zeitinformation für die Stoppuhr zurückgestellt, woraufhin der erste Modus des Modus A2D1 hergestellt wird.

Wird in diesem Fall die Taste S1 betätigt, so wird der Modus A2D2 eingeschaltet, bei dem mit der Zählung der Zeitinformation für die Stoppuhr begonnen wird.

Wird in dem Modus A2D2 die Taste S1 erneut gedrückt, so wird die Zeit im Moment der Tastenbetätigung (Split-Zeit) angezeigt. Gleichzeitig läuft jedoch die Zeitzählung unter Verwendung des Randomspeichers 6 weiter.

Durch erneute Betätigung der Taste S1 wird eine Zeit angezeigt, die auf denjenigen Zeitpunkt bezogen ist, zu dem die Taste S1 in dem Modus A2D1 betätigt worden ist.

Wird in dem Moduls A2D2 die Taste S3 betätigt, so wird die zweite Betriebsart des Modus A2D1 hergestellt, und die Stoppuhr-Arbeitsweise wird zurückgestellt.

Durch Betätigung der Taste S3 in der zweiten Betriebsart des Modus A2D1 wird ein Modus A2D3 hergestellt. Wird in diesem Modus A2D2 die Taste S1 gedrückt, wo beginnt die Stoppuhr-Betriebsart mit der Zeiterhöhung. Wird nach einer Zeitspanne T1 die Taste S1 erneut betätigt, so wird der den Random-

909837/0585

speicher 6 benützende Zählvorgang für die Stoppuhrzeit angehalten. Durch erneute Betätigung der Taste Sl wird der Zählvorgang wieder begonnen. Wird nun nach einer Zeitspanne T2 vom erneuten Beginn des Zählvorgangs die Taste S1 wieder gedrückt, so wird der Zählwert der Stoppuhr unter Verwendung des Randomspeichers 6 zu (T1 + T2) .

Ähnlich wie oben wird die dritte Betriebsart des Modus A2D1 durch Betätigung der Taste S3 eingestellt. Wird in diesem dritten Modus A2D1 die Taste S3 betätigt, so wird der Modus A2D1 beendet und ein Modus A2D5 eingestellt. Durch Betätigung der Taste S1 in dem Modus A2D5 wird der Zählvorgang für die Lap-Zeit der Stoppuhr begonnen. Durch erneute Betätigung der Taste S1 wird die Lap-Zeit angezeigt.

Wird in dem Modus A2D5 die Taste S3 betätigt, so kehrt die Schaltung zu der dritten Betriebsart des Modus A2D1 zurück. Durch erneute Betätigung der Taste S3 in dieser dritten Betriebsart des Modus A2D1 wird die Schaltung zum Modus AODO oder A1D0 zurückgeführt.

Wie oben beschrieben ordnet der als Umwandler arbeitende Zustandssteuerspeicher 13c den nächsten internen Modus des Zustandsspeichers 15 bezüglich des jeweils gegenwärtigen Modus zu.

Durch Betätigen der Taste S2 im Modus A0D4 wird der Inhalt der Haltestufe 4 zum Zeitpunkt T27 geändert. Entsprechend der Adresse zum Zeitpurkt T27, der Information bezüglich der Taste S2 aus der Haltestufe 4 und der Information aus dem Zustandsspeicher 15 wird von dem Zustandssteuerspeicher 13c ein Zustandssignal zur Einstellungs-Erhöhung um " 1 " der 1-Minuten-Information dem Zustandsspeicher 15 zugeführt. Zum nächsten Zeitpunkt T28 nimmt der Hauptspeicher 1 Zugriff zu der 1-Minuten-Information des Randomspeichers 6. Andererseits wird von dem Datensteuerspeicher 13a auf der Grundlage der durch den Zeitpunkt T28 bestimmten Information bezüglich Adresse und Seite sowie der umgewandelten Information des Zu-Standsspeichers 15 ein Signal für die "1"-Einstellungs-Erhöhung der Addier/Subtrahierstufe 7 zugeführt. Somit wird

909837/0-585

2806007

die 1-Minuten-Information der Einstell-Herhöhung um "1" unterzogen.

Beim Vorliegen eines Übertrags beispielsweise von Sekunden sucht der Hauptspeicherteil 1b durch' Umsetzung der Seiteninformation die Minuten-Information um "1" zu erhöhen,um den Übertrag zu verarbeiten. In dem Modus AOD4 wird jedoch von dem Datensteuerspeicher 13a bei der Verarbeitung des Übertrags von der Sekunden-Information auf die Minuten-Information der Addier/Subtrahierstufe 7 ein Additions-Sperrsignal zugeführt. In ähnlicher Weise wird ein Übertrag von der Minuten-Information auf die Stunden-Information gesperrt.

Die Anzeigestellensteuerung 17 empfängt das Kennzeichnungssignal aus dem Anzeigesteuerspeicher 13b und das Zustandssignal von dem Zustandsspeicher 15 und erzeugt ein Signal zur Auswahl derjenigen Stelle, an der eine Information angezeigt werden soll.

Die Steuerungen für die intermittierende Beleuchtung, Unterdrückung und Nullenunterdrückung der Anzeigestellen, der Wochenanzeige (Alphabet oder Punktanzeige), der Kennungsanzeige usw. erfolgen über die Anzeigestellensteuerung 17.

Mit 10 ist in Figur 1 ein Anzeigedecoder bezeichnet, dem die Ausgangsinformation des Randomspeichers 6 und die der Anzeigestellensteuerung 17 zugeführt werden. Der Anzeigedecoder 17 unterscheidet verschiedene von dem Randomspeicher 6 zugeführten Binärdaten als Informationen für die Sekunden, Minuten, Stunden, den Wochentag, den Monat usw. auf der Grundlage des Steuersignals aus der Anzeigestellensteuerung 17 und vermittelt ein Decodersignal zur Ansteuerung von (nicht gezeigten) Segmenten einer Anzeigeeinheit.

Das Decodersignal des Anzeigedecoders 10 wird bei Vorliegen des Signals aus dem Anzeigesteuerspeicher 13b der Haltestufe 11 zugeführt. Somit wird in der Haltestufe 11 das Decodersignal gehalten und bewirkt, daß mehrere Stellen der Anzeigeeinheit die jeweilige Information darstellen.

Die Anzeigeeinheit wird von einem Anzeigetreiber ange-

909837/0805

steuert, dem das Ausgangssignal der Haltestufe 11 zugeführt wird. Auf diese Weise werden an der Anzeigeeinheit das Datum/ die Stunde, eine Kennung oder dergleichen angezeigt.

Wie oben beschrieben, übernimmt der Steuerspeicher 13 die Anzeige- und Funktions-Verarbeitungsvorgänge, die den jeweiligen Zuständen der Uhr zugeordnet sind, während der Hauptspeicher 1 diejenigen Verarbeitungsvorgänge übernimmt, die nicht den Zuständen der Uhr zugeordnet sind, d.h. Verarbeitungsvorgänge für die generelle Arbeitsweise der Uhr, wie z.B. die Löschung der Minuten beim Wert 60 und die Erzeugung eines Übertragssignals.

Die die Verarbeitungsbefehle bildenden Blöcke sind entsprechend den Uhr-Arten unterteilt, wie oben erläutert, wodurch der Aufbau des Systems klar wird. Außerdem sind diejenigen Blöcke, bei denen das Erfordernis zur Änderung der Spezifikationen des Uhrsystems hoch ist, was für das Anzeigeverfahren gilt, separat ausgebildet, so daß sich der Festspeicheraufbau leicht ändern läßt.

Bezüglich der Infoinrationsverarbeitungs für die Zeitmessung ist es möglich, den Arbeitsgang für den Uhrbetrieb von einer Sekunde oder länger nur einmal in 1 s auszuführen, wobei andere Arbeitsvorgänge in derjenigen Zeitspanne ausgeführt werden können, in der kein Zählvorgang erforderlich ist. Selbst wenn also die verschiedenen Steuerbefehle mit 5 identischer Zeitsteuerung (Adresse) aufgebaut sind, wie dies oben dargelegt ist, entsteht kein Problem. Dabei wird eine rationelle Informationsverarbeitung möglich.

Da Änderungen und zusätzliche Einfügungen von Funktionen durch Änderung der Festspeicher 1 und 13 möglich sind, weist die erfindungsgemäße Uhr hohe Anpassungsfähigkeit und Vielseitigkeit auf.

Im folgenden soll der Aufbau der einzelnen Blöcke in Figur 1 anhand der Figuren 2 bis 16 im einzelnen erläutert werden.

Der Taktgenerator 14 umfaßt einen (nicht gezeigten)

909837/0595

2S06007

Kristalloszillator, der das in der Kurve A der Figur 17 gezeigte originäre Oszillationssignal erzeugt, und stellt auf der Basis dieses originären Oszillationssignal die verschiedenen in den Kurven B bis M, 0 und P der Figur 17 gezeigten Taktsignale zur Verfügung. Lediglich als Beispiel wird für die Schaltung eine negative Spannungsquelle verwendet, so daß ein Signal auf Erdpotential als hoher Pegel oder logische " 1" und ein Signal auf negativem Potential als niedriger Pegel oder logische "0" betrachtet werden kann. Das in der Kurve A der Figur 17 gezeigte originäre Oszillationssignal ist beispielsweise auf 32 kHz eingestellt, so daß das in Kurve B gezeigte Taktsignal dementsprechend eine Frequenz von 4 kHz aufweist. Wie aus Figur 17 ersichtlich handelt es sich bei den übrigen Taktsignalen um mit dem Taktsignal der Kurve B synchrone Signale einer Frequenz von 4 kHz.

Gemäß Figur 2 sind in der Tasteneingabestufe (Block 16 in Figur 1) die Tastenschalter S1 bis S4 über Klemmen P1 bis P4 an die Eingangsseiten von Haltekreisen LH1 bis LH4 angeschlossen.

Der Haltekreis LH1 besteht aus einem NICHT-Glied 11 und einem NOR-Glied NR1. Ist die Taste S1 offen, so weist das NOR-Glied NR1 an seinem Ausgang den niedrigen Pegel auf, wenn das Taktsignal Fs auf hohem Pegel liegt. Der Ausgang des NICHT-Gliedes 11, d.h. der Ausgang des Haltekreises LH1 wird durch das niedrige Ausgangssignal des NOR-Gliedes N0R1 auf den hohem Pegel gebracht. Da das NICHT-Glied 11 und das NOR-Glied NR1 gemäß Figur 2 eine geschlossene Schleife bilden, bleibt der hohe Pegel am Ausgang erhalten, selbst wenn das Taktsignal Fs wieder auf den niedrigen Pegel geht.

Beim Schließen der Taste S1 gelangt der Ausgang des Haltekreises LH1 auf den niedrigen Pegel.

Die weiteren Haltekreise LH2 bis LH4 haben den gleichen Aufbau wie der Haltekreis LH1 und erzeugen Signal des niedrigen Pegels beim Schließen der jeweiligen Tasten S2 bis S4.

Die Ausgänge der Haltekreise LH1 bis LH4 sind jeweils an

909837/OSSS

Eingänge entsprechender Flip-Flops FD4 bis FD1 angeschlossen, die die gleichen Signale wie an ihren Eingängen abgeben, wenn das Taktsignal Cs den hohen Pegel annimmt.

Die Ausgangssignale der Flip-Flops FD4 bis FD1 werden sowohl direkt als auch über NICHT-Glieder 17 bis 110 einem Tasteneingabe-Festspeicher 16A zugeführt.

Die Ausgangssignale des Tasteneingabespeichers 16A werden über Leitungen £54 bis £63 einem zweiten Tasteneingabe-Festspeicher 16B zugeführt, dessen Ausgangssignale an

10. einer Seite Flip-Flops DFR1 bis DFR5 zugeführt werden, die ihrerseits an ihren Ausgängen die gleichen Signale wie an ihren Eingängen erzeugen, wenn das Taktsignal $WR auf hohem Pegel liegt. Die Ausgangssignale des Tasteneingabespeichers 16B an der anderen Seite werden über Leitungen £64 bis £67 der in Figur 6 gezeigten Seitensteuerung (Block 5 in Figur 1) zugeführt.

Die Ausgangssignale der Flip-Flops DFR1 bis DFR5 werden sowohl direkt als auch über weitere NICHT-Glieder 12 bis dem Tasteneingabespeicher 16A zugeführt.

Wie in Figur 2 gezeigt, sind die Eingangsleitungen der Tasteneingabespeicher 16A und 16B mit halbfetten Linien und die Ausgangsleitungen mit fetten Linien dargestellt. An den Kreuzungsstellen zwischen den Eingangs- und den Ausgangsleitungen sind MOSFETs als Schaltelemente eingeschaltet.

Figur 3A zeigt ein logisches Symboldiagramm und Figur 3B ein Schaltbild des Festspeichers» Gemäß Figur 3B ist der Festspeicher aus N-Kanal-MOSFETs Q2 bis Q6 zum Empfang der Eingangssignale, einem P-Kanal-MOSFET Q1 zur vorherigen Aufladung der (nicht gezeigten) Kapazität der Ausgangsleitung Ä 63 und einem N-Kanal-MOSFET Q7, der mit den MOSFETs Q2 bis Q6 in Serie liegt, aufgebaut. Entsprechend Figur 3 handelt es sich unter den MOSFETs Q2 bis Q6 bei den MOSFETs Q2, Q5 und Q6 um selbstleitende MOSFETs, die unabhängig vom Eingangssignalpegel eingeschaltet sind.

Das in Kurve J der Figur 17 gezeigte Taktsignal wird der

S09837/058S

Leitung £6 8 eingeprägt. Da der MOSFET Q1 durch den niedrigen Pegel des Taktsignals auf der Leitung £6 8 eingeschaltet wird, wird die Ausgangsleitung £63 auf Erdpotential vor-geladen. Der MOSFET Q7 wird durch den hohen Pegel des Taktsignals auf der Leitung £68 eingeschaltet. Das sich aus der NAND-Verknüpfung der Signale auf den Eingangsleitungen £52 und £53' ergebende Signal wird der Ausgangsleitung £63 zugeführt.

Die anhand von Figur 3A und 3B erläuterten Schalt-MOSFETs sind in den Tasteneingabespeichern 16A und 16B angeordnet.

Die Flip-Flops DFR1 bis DFR5 dienen dazu, festzustellen, ob eine der Tasten S1 bis S4 vom Einschaltzustand in den Ausschaltzustand gebracht worden ist.

Lediglich beispielsweise sind die Flip-Flops DFR1 bis DFR5 derart aufgebaut, daß sie alle über den Tasteneingabespeicher 16B."O"-Signale empfangen, wenn sämtliche Tasten S1 bis S4 geöffent sind. Ist eine Taste geschlossen, so empfängt das dieser Taste entsprechende Flip-Flop DFR1 bis DFR5 das Signal "1".

Der Tasteneingabespeicher 16B führt das hohe Signal der Leitung £64 zu, wenn die Tasten geöffnet sind. Entsprechend einer jeweils geschlossenen Taste führt er den drei Leitungen £65 bis £67 ein Tastencodesignal zu.

Im folgenden soll die Arbeitsweise der Tasteneingabeschaltung beschrieben werden.

Beispielsweise sei angenommen, daß die Taste S1 geschlossen ist. Von den Leitungen £50 bis £53 nimmt daher die Leitung £53 den niedrigen Pegel an.

Entsprechend diesem niedrigen Pegel auf der Leitung £53 wird von dem Tasteneingabespeicher 16B ein Signal mit niedrigem Pegel der Leitung £64 zugeführt, während das Tastencodesignal, beispielsweise "100" den Leitungen £65 bis £67 zugeführt wird. Gleichzeitig gelangt von dem Tasteneingabespeicher 16B ein Signal mit dem Pegel "1" an das Flip-Flop DFR1, das an seiner Ausgangsklemme den "1"-Signalpegel des Eingangs unter der Bedingung abbildet, daß das Taktsignal Φ WR auf hohen

909837/G58S

Pegel gelangt.

Das die geschlossene Taste angebende Signal auf der Leitung £64 sowie das Tastencodesignal auf den Leitungen £65 bis 2.67 sind während derjenigen Zeitspanne vorhanden, während der die Tast S1 geschlossen gehalten wird.

Beim Öffnen der Taste S1 nimmt das Signal auf der Leitung £53 wieder den Pegel "1" an. Das Ausgangssignal des Flip-Flops DFR1 bleibt jedoch auf dem Pegel "1", bis das Taktsignal #WR wieder auf hohen Pegel geht. Entsprechend dem Pegel "1" auf der Leitung £53 und dem gleichen Pegel am Ausgang des Flip-Flops DFR1 führt der Tasteneingabespeicher 16B den Signalpegel "1" der Leitung £64 und den Signalpegel "0" den Leitungen 5.65 bis £67 zu.

In ähnlicher Weise werden entsprechend der Einschaltung der Tasten S2 bis S5 die Codesignale auf den Leitungen £65 bis £67 beispielsweise zu "010", "001" und "110" gemacht. Das Signal auf der Leitung £64 nimmt den "O"-Pegel an, wenn die Taste geschlossen ist, bzw. den "1"-Pegel, wenn die Taste geöffnet, ist.

Der Decoder 2 in Figur 4 hat im wesentlichen den gleichen Aufbau wie der Festspeicher 16A oder 16B in Figur 2. Der Decoder 2 wird mit dem in Kurve C der Figur 17 gezeigten Taktimpuls versorgt.

Von dem Zähler 3 in Figur 4 wird dem Decoder 2 das 6-Bit-Zählsignal sowohl direkt als auch über NICHT-Glieder 113 bis 118 zugeführt. Der Decoder 2 führt den 40 Leitungen £2 bis £41 Zeitsignale zu, die nacheinander den Pegel "1" annehmen. Die Leitungen £2 bis £41 sind mit denentsprechenden Leitungen des in Figur 5 gezeigten Hauptspeichers verbunden.

Der Decoder 2 liefert Zeitsignale auch an die Flip-Flops FD5 bis FD1O, die diese Signale synchron mit dem Taktsignal Cs am Ausgang abgeben. Als ERgebnis werden von den Flip-Flops FD5 bis FD10 Zeitsteuersignale für weiter unten beschriebene Schaltungen zur Verfügung gestellt.

Der Zähler 3 besteht aus 6-Bit-Binärzählern BF1 bis BF6, einem NICHT-Glied 112, der das Taktsignal invertiert, NOR-

Gliedern NR3 bis NR6 und einem NICHT-Glied 11.

Das in der Kurve I der Figur 17 gezeigte Taktsignal Φ1W mit einer Frequenz von 4 kHz wird Leitungen £69 und 5.70 zugeführt, während einer Leitung £71 extern ein Prüfsignal zugeführt wird, das zum Prüfen der Schaltung auf hohen Pegel gelegt wird.

Das NOR-Glied NR6 nimmt an seinen Eingängen die negierten Ausgangssignale der Binärzähler BF4 und BF6 auf, und der Haltekreis wird durch die NOR-Glieder NR3 und NR4 gesetzt. Das Ausgangssignal des NOR-Gliedes NR3 wird dem Löscheingang der Binärzähler BF1 bis BF6 über das NOR-Glied NR5 und das NICHT-Glied 111 zugeführt.

Die Binärwerte am Ausgang der Binärzähler BF4 und BF6 haben Gewichte oder Stellenwerten von "8" bzw. "32". Daher wird von dem NICHT-Glied 111 ein Rückstell- oder Löschsignal erzeugt, wenn 40 Taktimpulse Φ1W von 4 kHz der Leitung £69 zugeführt worden sind.

Der Zähler 3 arbeitet somit als ein durch 40 teilender Zähler, wobei ein Zyklus 1/100 s beträgt.

Der Ausgang des NOR-Gliedes NR3 ist über eine Leitung £73 mit einer entpsrechenden Leitung in Figur 6 verbunden.

Die Ausgangsleitungen £400 bis £405 der jeweiligen Binärzähler BF1 bis BF6 sind an entsprechende Leitungen in Figur bis 13 angeschlossen.

Gemäß Figur 5 ist der Hauptspeicher in vier Festspeicher 1A bis 1D unterteilt. Der Festspeicher 1A nimmt an seinen Eingangsleitungen £2 bis £41 die Zeitsignale aus dem Decoder 2 nach Figur 4 als Adressensignale und an seinen Leitungen £42 bis £44 ein 3-Bit-Seitensignal aus der weiter unten beschriebenen Haltestufe nach Figur 6 auf. An der durch das jeweilige Adressensignal auf den Eingangsleitungen 12 bis £41 gespeicherten Adresse ist jeweils eine Vielzahl von Steuerbefehlen gespeichert. Aus dieser Vielzahl wird durch das auf den Leitungen i?42 bis £44 auftretende Seitensignal jeweils ein Steuerbefehl ausgewählt.

909837/0565

Die Arbeitsweise des Festspeichers 1A wird durch das in Kurve D der Figur 17 gezeigte Taktsignal gesteuert.

Der Festspeicher 1A führt das Signal für die jeweils nächste Seite drei Flip-Flops FD11 bis FD13 zu, die synchron mit dem hohen Pegel des Taktsignals Cs dieses Signal auf Leitungen £81 bis £83 weitergeben. Das die nächste Seite bestimmende Signal auf den Leitungen £81 bis £83 wird der in Figur 6 gezeigten Seitensteuerung zugeführt.

Der Festspeicher 1A führt ferner sechs Flip-Flops FD14 bis FD19 Steuersignale einschließlich Vergleichsdaten und ein Additionssignal zu.

Ferner gibt der Festspeicher 1A Adressensignale an sechs Flip-Flops FD2O bis FD25 ab, die diese über Leitungen £84 bis £89 an den in Figur 12 gezeigten Randomspeicher weitergeben. Lediglich beispielsweise wird der Randomspeicher nach Figur 10 in zwei Dimensionen angewählt. Dabei ist das eine Adressensignal aus den drei Bitstellen auf den Leitungen £84 bis £86 und das andere Adressensignal aus den drei Bitstellen auf den Leitungen £87 bis £89 aufgebaut.

Von den Flip-Flops FD14 bis FD19, denen die Ausgangssignale des Festspeichers 1A zugeführt werden, werden die Ausgangssignale der Flip-Flops FD15 bis FD19 den Festspeichern 1B und 1D sowohl direkt als auch über NICHT-Glieder zugeführt. Das Ausgangssignal des Flip-Flops FD14 wird als Spaltenwahlsignal des Festspeichern 1C und 1D sowohl direkt als auch über ein NICHT-Glied zugeführt.

Der Festspeicher 1C nimmt die Ausgangssignale des Festspeichers 1B auf und gibt Steuersignale an Flip-Flops FD37 bis FD45 ab.

Der Festspeicher 1D führt weiteren Flip-Flops FD26 bis FD36 Steuersignale zu.

Zur Versorgung der Flip-Flops FD26 bis FD45 mit Steuersignalen können die Festspeicher 1B bis 1D auch als ein einziger Festspeicher ähnlich dem Festspeicher 1A aufgebaut sein» Durch die oben erwähnte Unterteilung wird es jedoch möglich, den Platzbedarf für einen gegebenenfalls nicht be-

909837/0565

nötigten Festspeicher einzusparen.

Das Flip-Flop FD26 führt ein Taktsignal für Flip-Flops FD53 bis FD56 indem anhand von Figur 8 weiter unten beschriebenen Diskriminator, d.h. ein Schreibsteuersignal. Das Flip-Flop FD27 führt ein Steuersignal für Multiplexer TG1 bis TG4 in Figur 8.

Die Flip-Flops FD28, FD31, FD36 und FD37 führen Daten für die jeweils einen Eingänge von Multiplexern TG5 bis TG8 in Figur 8. Bei diesen Daten handelt es sich um solche, die nach der Löschung in den Randomspeicher nach Figur 10 über die Multiplexer TG5 bis TG8 eingegeben werden sollen und diese Daten sind mit Gewichten von beispielsweise "2", "4", "1" und "8" versehen.

Das Flip-Flop FD29 führt ein Datencoinzidenzerfassungs-Sperrsignal für den Diskriminator der Figur 8.

Das Flip-Flop FD3O führt ein Befehlssignal zur Unterscheidung einer Monats-Information für den Diskriminator nach Figur 8.

Das Flip-Flop FD32 führt ein Subtraktions-Steuersignal für die Addier/Subtrahier-Stufe nach Figur 7.

Das Flip-Flop FD33 führt ein Steuersignal für die Multiplexer TG5 bis TG8 in Figur 8.

Das Flip-Flop FD34 führt einen Löschbefehl für die Datenübertragungsstufe nach Figur 9.

Das Flip-Flop FD38 führt ein Lösch-Sperrsignal für die Datenübertragungsstufe der Figur 9.

Das Flip-Flop FD39 führt ein Additions-Steuersignal für die in Figur 7 gezeigte Addier/Subtrahierstufe.

Die Flip-Flops FD4O bis FD43 führen Vergleichsdaten-Signa-Ie für den Diskriminator der Figur 8. Die Eingangssignal der Flip-Flops FD4O bis FD43 sind dabei mit Gewichten von beispielsweise "8", "4", "2" und "1" belegt.

Das Flip-Flop FD44 führt ein Signal zur Sperrung der Änderung der Seiteninformation für den Diskriminator der Figur 8, während das Flip-Flop FD45 ein Signal zum zwangsweisen Ändern der Seiteninformation für die Schaltung der

909837/0585

Figur 8 führt.

Figur 6 veranschaulicht die Seitensteuerung, deren Ausgangssignale Flip-Flops FD46 bis FD48 einer Haltestufe zugeführt werden.

Der Seitensteuerung wird aus dem Diskriminator der Figur 8 über eine Leitung 2,110 ein Seitenänderungs-Signal und über eine Leitung £410 ein eine Änderung um eine Seite angebendes Signal zugeführt. Das Signal für die nächste Seite, das von dem Hauptspeicher der Figur 5 den Leitungen 5.81 bis j?,83 zugeführt wird, ist an den jeweiligen Bitstellen mit Gewichten "1", "2" und "4" belegt. Dieses Signal erhält einen geraden Wert, so daß das Signal auf der Leitung «,81 für den Stellenwert bzw. das Gewicht "1" eine "0" ist.

Ist das Seitenänderungssignal auf der Leitung s,11O zu "1" geworden, so werden die jeweiligen Bitsignale des Signals für die nächste Seite auf den Leitungen 2,81 bis £83 über UND-Glieder, NOR-Glieder und NAND-Glieder den die Haltestufe bildenden Flip-Flops FD46 bis FD48 zugeführt. In diesem Fall wird das gerade Seitensignal, wie oben erwähnt, den Leitungen £81 bis £83 zugeführt, so daß das Eingangssignal des Flip-Flops FD 46 zu "0" wird.

Unter der Bedingung, daß das Seitenänderungssignal auf der Leitung £110 und das der Änderung um eine Seite entsprechende Signal auf der Leitung £410 zu "1" werden, werden die Bitsignale des Seitensignals auf den Leitungen £82 und £83 den Flip-Flops FD47 und FD48 zugeführt. Das Flip-Flop FD46 erhält von der Leitung £410 das Signal "1". Infolgedessen erhält das den Flip-Flops FD46 bis FD48 zugeführte Seitensignal einen ungeraden Wert. Mit anderen Worten wird es zu einem Signal, das durch Hinzuaddieren von "1" zu dem Seitensignal auf den Leitungen £81 bis £83 erhalten wird.

Wie oben ausgeführt, liegt an den Leitungen £65 bis £67 das Tastencodesignal von der Tasteneingabeschaltung der Figur Das Zeitsignal wird über das Flip-Flop FD1O der Figur 4 einer Leitung £74 zugeführt. Dieses Zeitsignal hat zum Zeitpunkt T27.

909837/058S

wenn der Zählwert des Zählers 3 "27"annimmt, hohen Pegel. Dies bedeutet, daß der Zeitpunkt T27 für das Laden des Tastencodesignals bestimmt ist. Die Flip-Flops FD46 bis FD48 in Figur 6 erhalten das Tastencodesignal über die Leitungen £65 bis£67 zum Zeitpunkt T27.

Lediglich beispielsweise wird der Zeitpunkt T25 zu einem ErfassungsZeitpunkt für den geöffneten Zustand des Tastenschalters gemacht. Das Zeitsignal für den Zeitpunkt T2 5 wird deshalb von dem Flip-Flop FD9.der Leitung £75 zugeführt.

Zum Zeitpunkt T25 wird das der geöffneten Taste entsprechende Signal von der Tasteneingabestufe der Figur 2 über die Leitung 5,64 in das Flip-Flop FD46 eingegeben.

In der Anordnung nach Figur 6 werden ein Gesamtlöschsignal AC sowie ein invertiertes Signal AC der Schaltung extern zugeführt; ein Binärzähler BF7 erhält das Taktsignal über eine Leitung £73 von dem Zähler 3 nach Figur 4.

Unter der Bedingung, daß das Gesamtlöschsignal AC zu "1" wird, wird eine Eingabe des Signals für die nächste Seite oder des Tastencodesignals in die Flip-Flops FD46 bis FD48 verhindert. Das Flip-Flop FD46 wird daher von dem Binärzähler BF7 mit einem Signal gespeist, das sich alle 1/100 s umkehrt. Bei Gesamtlöschung werden daher dem Flip-Flop FD46 abwechselnd das Seitensignal "0" und das Seitensignal "1" zugeführt. Wie weiter unten erläutert, werden die in dem Randomspeieher 6 gespeicherten Daten im Gesamtlösch-Modus unter Steuerung des Steuerspeichers 13 gelöscht.

Die in Figur 7 gezeigte Addier/Subtrahierstufe gibt an die Leitungen £127 bis £130 bearbeitete 4-Bit-Binärdaten ab. In den folgenden beiden Fällen (1) und (2) sind diese den Leitungen £127 bis £130 zugeführten 4-Bit-Binärdaten derart beschaffen, daß die von den Flip-Flopf-FD49 bis FD52 abgegebenen 4-Bit-Binärdaten um "1" erhöht werden: (1) Ein einstellendes Steuersignal zur Addition um "1", das von dem Datens teuer spei eher der Figur 11 auf die Leitung

909837/0585

£116 gegeben wird, beträgt "1".
(2) Ein Sperrsignal für die Addition um "1", das von dem Datensteuerspeicher der Figur 11 einer Leitung 5.115 zugeführt wird, beträgt "0", und gleichzeitig hat das Additionssteuersignal, das aus-dem Hauptspeicher der Figur auf eine Leitung £103 gegeben wird, den Wert "1"

Beträgt das Additionssteuersignal auf der Leitung £103 "1" und hat gleichzeitig das Subtraktionssteuersignal, das der Hauptspeicher nach Figur 5 einer Leitung £96 zuführt, den Wert "1", so sind die den Leitungen £127 bis £130 zugeführten Binärdaten derart beschaffen, daß von den Binärdaten der Flip-Flops FD49 bis FD52 eine "1" abgezogen wird.

Die Binärdaten auf den Leitungen £127 bis £130 werden den entsprechenden Leitungen in Figur 8 und 9 zugeführt. '15 ' Die Flip-Flops FD49 bis FD52 werden aus dem Randomspeicher der Figur 10 über Leitungen £111 bis £114 mit 4-Bit-Binärdaten gespeist.

In dem Diskriminator der Figur 8 werden den Leitungen £119 bis £126 von den entsprechenden Leitungen der Figur 7 4-Bit-Binärsignale zugeführt. Die Signale auf den Leitungen £120, £122, £124 und £126 sinddabei mit Gewichten "1", "2", "4" bzw. "8" belegt. Wie aus Figur 7 hervorgeht, führt die Leitung £119 das Signal eines NICHT-Gliedes, dem eingangsseitig das Signal auf der Leitung £12O zugeführt wird. Das Signal auf der Leitung £119 stellt also die Negation des Signals auf der Letiung £120 dar. In ähnlicher Weise bilden die Signale auf den Leitungen £121, £123 und £125 die Kehrwerte der Signale auf den Leitungen £122, £124 bzw. £126.

Durch ein UND-Glied, dem die Signale der Leitungen £120, £123 und £126 zugeführt werden, werden die einer Dezimalziffer "9" oder "11" entsprechenden Binärdaten ermittelt. Durch ein UND-Glied, dem die Signale auf den Leitungen £119, £124 und £125 zugeführt werden, werden die der "4" oder "6" entsprechenden Binärdaten ermittelt. Durch ein UND-Glied, dem die Signale auf den Leitungen

909837/0568

£121 und £124 zugeführt v/erden, v/erden die der "4", "5", "12" oder "13" entsprechenden Binärdaten ermittelt.

Durch ein UND-Glied, dem die Signale auf den Leitungen £120, 2,122 und £123 zugeführt werden, werden die der "3" oder "11" entsprechenden Binärdaten ermittelt.

Aus dem Hauptspeicher der Figur 5 wird einer Leitung £9 4 ein Monats-Unterscheidungssignal zugeführt. Geben die Binärdaten auf den Leitungen £119 bis £126 Monats-Informationen an, so wird das Signal auf der Leitung £94 zu ¹¹O".

Infolgedessen erzeugt ein ODER-Glied, dem das Signal auf der Leitung £94 zugeführt wird, das Signal "0", wenn die Monats-Information "4", "6", "9" oder "11" enthält, d.h. wenn sie einen Monat mit 30 Tagen angibt.

Aus dem Datensteuerspeicher der Figur 11 wird einer Leitung £131 ein Steuersignal für die Zeiteinstellung zugeführt. Im Sekunden-Einstellmodus wird das Signal auf der Leitung £ 131 zu "0" gemacht, wenn die Binärdaten auf den Leitungen £119 bis £126 die Zeitinformation für die 10-Sekunden-Stelle angeben. Infolgedessen erzeugt ein ODER-Glied, dem das Signal auf der Leitung £ 131 zugeführt wird, das Signal "0", wenn die Daten für die 10-Sekunden-Stelle "3" bis "5" betragen bzw. 30 Sekunden oder mehr anzeigen.

Aus dem Datensteuerspeicher wird einer Leitung £132 ein Signal für erzwungenen Druchgang zugeführt. Da die Signa-Ie auf den Leitungen £110 und £410 der Seitensteuerung nach Figur 6 zugeführt werden, wird die Seitenänderung zwangsläufig durch das Signal auf der Leitung £132 befohlen.

Die Leitungen £111 bis £114 führen Ausgangssignale des Randomspeichers nach Figur 10.

Die Flip-Flops FD49 bis FD52 in Figur 7 versehen die Binärsignale aus dem Randomspeicher mit dein Taktsignal Fs, während die Flip-Flops FD53 bis FD56 der Figur 8 die Binärsignale aus dem Randomspeicher mit dem vom Hauptspeicher der Figur 5 der Leitung £90 zugeführten Steuersignal versehen.

Die Flip-Flops FD53 bis FD56 dienen als vorrübergehende

909837/0588

Datenspeicher, etwa für die Weckzeit-Information

Der Multiplexer TG1 weist zwei Eingangsleitungen auf, nämlich eine Eingangsleitung, an der das Ausgangssignal des Flip-Flops FD53 liegt, sowie eine Eingangsleitung, der das Ausgangssignal des Hauptspeichers nach Figur 5 über eine Leitung £1O4 zugeführt v/ird. Der Multiplexer TG1 wählt gemäß dem über eine Leitung £91 aus dem Hauptspeicher der Figur 5 zugeführten Steuersignal das Signal auf einer der beiden Eingangsleitungen aus und gibt es als negiertes Signal auf einer Ausgangsleitung ab.

In gleicher Weise wählen die Multiplexer TG2 bis TG5 jeweils eines von zwei Signalen auf zwei Eingangsleituhgen aus.

Koinzidieren die binären Ausgangssignale der Multiplexer TG1 bis TG4 mit den binären Ausgangssignalen der Addier/ Subtrahierstufe der Figur 7 auf den Leitungen i.127 bis £130, so wird einer Leitung £133 ein "1"-Signal zugeführt.

Die Multiplexer TG5 bis TG8 wählen gemäß dem über eine Leitung £97 vom Hauptspeicher zugeführten Steuersignal entweder die binären Ausgangssignale der Flip-Flops FD53 bis FD56 oder die über die Leitungen £100, 2,92, £95 und £101 aus dem Hauptspeicher der Figur 5 zugeführten Löschsignale aus und geben die jeweils ausgewählten Signale über Ausgangsleitungen £134 bis £137 ab. Über diese Leitungen werden die Signale der Datenübertragungsstufe der Figur 9 zugeführt.

Gemäß Figur 9 empfängt die Datenübertragungsstufe Binärdatensignale aus dem Datensteuerspeicher der Figur 11 über Leitungen £139 bis £142, ein Datenlöschungs-Steuersignal über eine Leitung £,138 sowie die Negation des auf der Ausgangsleitung £133 des Diskriminators nach Figur 8 erscheinenden Signals über eine Leitung £133'.

Von den über die Leitungen 5,127 bis £.130 von der Addier/ Subtrahierstufe der Figur 7 zugeführten Binärdatensignalen und den Ausgangssignalen von vier NAND-Gliedern, denen Signale über Leitungen £,134 bis £137 sowie über die Leitungen £139 bis

909837/058S

£142 zugeführt werden, jeweils die einen Signale aus und geben die negierten Werte der ausgewählten Signale über Leitungen £143 bis £146 ab.

Zum Löschen von Daten gemäß einem Betriebsmodus der Uhr wird das Signal auf der Leitung £138 zu "O" gemacht. Beim Löschen der Daten mittels des Hauptspeichers wird das Löschbefehlssignal auf der Leitung £98 zu "O". Ermittelt der Detektor der Figur 8 Koinzidenz von Daten, so wird das Signal auf der Leitung £133' zu "0". Wird eines der Signale auf den Leitungen £138, £98 und £133' zu "0", so wählen die Multiplexer die DatenlÖschsignale aus den vier NAND-Gliedern aus. Hat jedoch das Löschungs-Sperrsignal, das von dem Hauptspeicher über die Leitung £102 zugeführt wird, den Wert "1", so wird die "0" auf der Leitung £133' unwirksam gemacht.

Gemäß dem Schaltbild der Figur 10 besteht der Randomspeicher aus einer Speichermatrix 6A, Adressendecodern 6B und 6C sowie Lese- und Schreibsteuerungen.

In dem Block für die Speichermatrix 6A ist eine Speicherzelle im Detail dargestellt. Diese Speicherzelle besteht aus einem NICHT-Glied, einem getakteten NICHT-Glied sowie aus einem Transistorpaar, umfassend einen P-Kanal-MOSFET und einen N-Kanal-M0SFET, die parallel geschaltet sind und ein ubertragungsgatter bilden.

In derjenigen Zeitspanne, in der das getaktete NICHT-Glied arbeitet, besteht eine geschlossene Schleife aus dem NICHT-Glied und dem getakteten NICHT-Glied. In dieser geschlossenen Schleife werden Daten gespeichert. Die zu diesem Zeitpunkt gespeicherten Daten können durch das Übertragungsgatter ausgelesen werden, das von Adressdecoder 6B einge- schaltet wird.

Arbeitet das getaktete NICHT-Glied nicht, so besteht die geschlossene Schleife nicht. Während dieser Zeit werden einzuspeichernde Daten durch das Übertragungsgatter der Eingangsklemme des NICHT-Gliedes zugeführt.

Der Adressdecoder 6B besteht aus mehreren NAND-Gliedern denen das Adressensignal auf den Leitungen £87 bis £89 sowohl

909837/0565

direkt als auch über NICHT-Glieder zugeführt wird. Die NAND-Glieder bilden das X-Adressensignal für die Speichermabrix 6Ά. Gemäß dem 3-Bit-Ädressensignal auf den Leitungen 2,87 bis &89 wird der Ausgang des jeweils ausgewählten NAND-Gliedes zu ¹¹O". Diese "O" am Ausgang des NAI¹JD-GIiedes versetzt das Übertragungsgatter der zugehörigen Speicherzelle in den eingeschalteten Zustand.

Der Adressdecoder 6C besteht aus Übertragungsgattern, denen das Adressignal auf den Leitungen 184 bis £,86 sowohl direkt als auch über NICHT-Glieder zugeführt wird. Durch die Übertragungsgatter werden mehrere Eingangs- und Ausgangsleitungen der Speichermatrix angesteuert»

Die Schreib- und Lesesteuerung besteht aus einer Vielzahl von getakteten NICHT-Gliedern, denen das Taktsignal <£WR zugeführt wird, NOR-Gliedern und NICHT-Gliedern, denen die Ausgangssignale der NOR-Glieder zugeführt werden.

Hat das Taktsignal φ WR den Pegel "1", so gelangen die getakteten NICHT-Glieder, die die Eingangssignale von den Leitungen £,143 bis &146 aufnehmen, in den Ruhezustand.

Hat das Taktsignal φ WR den Pegel "O", so gelangen die mit den Eingangssignalen auf deriLeitungen £,143 bis a 146 gespeisten getakteten NICHT-Glieder in den Arbeitszustand. Gleichzeitig wird auch das von dem Adressdecoder 6B ausgewählte getaktete NICHT-Glied der Speicherzelle in den Arbeitszustand versetzt. Auf diese Weise werden die Eingangssignale von den Leitungen £,143 bis £,146 in die durch die Adressdecoder 6B und 6C angesteuerte Speicherzelle eingeschrieben.

unter der Bedingung, daß das Taktsignal D den Pegel "1" annimmt, gelangen die getakteten NICHT-Glieder, deren Ausgänge mit den Leitungen £,111 bis a 114 verbunden sind, in den Arbeitszustand. Auf diese Weise werden die in der gewählten Speicherzelle gespeicherten Daten auf die Leitungen £111 bis £,114 abgegeben.

Gemäß Figur 11 werden dem Datensteuerspeicher über Eingangsleitungen £.42 bis £44 das Seiten-Informationssignal von

909837/058$

der aus den Flip-Flops FD46 bis FD48 aufgebauten Haltestufe der Figur 6, über die Eingangsleitungen £400 bis £405 die Zeitsignale aus dem Zähler der Figur 4 und über die Eingangsleitungen £147 bis £178 Zustandssignale von dem weiter untern beschriebenen Zustandsspeicher der Figur 14 zugeführt. Je nach dem Zustand der Eingangsleitungen führt der Da-. tensteuerspeicher einem Flip-Flop FD57 ein Additions-Sperrsignal und dem Flip-Flop FD58 ein Löschungs-Steuersignal zu. Ein eingangsseitig an dem Flip-Flop FD58 vorgesehenes NOR-Glied dient zur Prüfung der Schaltung und wird mit einem Prüfsignal T3A beaufschlagt, das zur Prüfung auf hohen Pegel gelegt wird.

Das Löschungs- und Additions-Steuersignal für die Addier/Subtrahierstufe der Figur 7 wird über ein NOR-Glied einer Leitung £115 zugeführt, wobei das NOR-Glied mit einem Ausgangssignal des Flip-Flops FD57 und einem negierten Ausgangssignal des Flip-Flops FD58 gespeist wird. Das Löschungs-Steuersignal wird auf eine Leitung £138 gegeben.

Das Additions-Steuersignal für die Zeiteinstellung wird einem Flip-Flop FD59 zugeführt, während das Steuersignal für die Zeiteinstellung einem Flip-Flop FD6O zugeführt wird.

Das Steuersignal für erzwungenen Durchgang liegt an einem Flip-Flop FD61.

Den Flip-Flops FD62 bis FD65 werden Binärdatensignale zugeführt. An den Eingängen dieser Flip-Flops FD62 bis FD65 vorgesehene NOR-Glieder dienen zu Prüfzwecken und werden zur Prüfung extern mit Binärsignalen an ihren Anschlüssen S1L bis S4L beaufschlagt.

Der in Figur 12 gezeigte Anzeige-Markierungs-Steuerfestspeicher weist ähnliche Eingangsleitungen auf wie der Datensteuer-Festspeicher nach Figur 11.

Der Festspeicher der Figur 12 führt über eine Leitung £412 ein Aufleucht-Setzsignal zum Blinkbetrieb der Anzeigeeinheit, wobei das gleiche Signal auch einer Leitung £411

■(■.£'-'. ■'■■'.

909837/058$

zugeführt wird. Infolgedessen wird einer Leitung % 180 ein Signal zugeführt, das im Blinkbetrieb hohen Pegel annimmt. Dieses Signal auf der Leitung a 180 wird der Anzeigestellensteuerung der Figur 15 zugeführt.

Die Anzeige-Markierungssteuerung führt ferner einer Leitung £414 ein V/ecker-Koinzidenzerkennungs-Steuersignal zu, während ein Wecker-Koinzidenzerkennungs-Sperrsignal auf eine Leitung £415 gegeben wird.

Flip-Flops FD67 bis FD72 werden mit Steuersignalen zur Steuerung der Stellen für Kennung, Sekunden, Minuten, Stunden, Wochen und Monate in der Anzeigeeinheit. Lediglich beispielsweise sind die Flip-Flops FD73 bis FD75, denen die Ausgangssignale der Flip-Flops FD67 bis FD69 zugeführt werden, derart ausgelegt, daß von diesen Flip-Flops FD73 bis FD75 eine Taktzeit vorher Signale abgegeben werden.

Gemäß Figur 12 werden die Ausgangssignale der Flip-Flops FD67 bis FD75 NAND-Gliedern zugeführt. Somit werden Anzeigestellen-Steuersignale zur Steuerung der Anzeigestellen in der Anzeigeeinheit auf Leitungen £183 bis 5,186 gegeben. Diese Anzeigestellen-Steuersignale werden dier Anzeigestellensteuerung nach Figur 15 zugeführt.

Der Zustands-Steuerfestspeicher der Figur 13 ist aus einem Festspeicher 13CA, der ähnliche Eingangsleitungen wie die Festspeicher nach Figur 11 und 12 aufweist, und einem Festspeicher 13CB aufgebaut, dem die Ausgangssignale des Festspeichers 13CA über Leitungen £187 bis £266 zugeführt werden.

Die Zustandssignale für den Zustandsspeicher der Figur 14 werden von dem Festspeicher 13CB über Leitungen s.267 bis £282 abgegeben.

Wie aus Figur 14 hervorgeht, ist der Zustandsspeicher aus Flip-Flops DFR6 bis DFR17, mehreren NOR-Gliedern und mehreren UND-Gliedern aufgebaut.

Das Taktsignal wird jeweils einem Eingang von NAND-Gliedern zugeführt, während die Signale aus dem Festspeicher 13CB

909837/05SS

in Figur 13 den jeweils anderen Eingangsklemmen über Leitungen £277 bis £282 zugeführt werden. Die Signale auf diesen Leitungen £277 bis 282 sind als Rückstellsignale für die entsprechenden Flip-Flops DFR6 bis DFR17 zu betrachten.

Die Eingangssignal für die Flip-Flops DFR6 bis DFR15 werden über die Leitungen £267 bis £275 zugeführt.

Bei den Flip-Flops DFR16 und DFR17 sind zwischen Eingang und Ausgang NOR-Glieder eingeschaltet, die von dem Taktsignal Fs" gesteuert werden. Die Flip-Flops DFR16 und DFR17 arbeiten somit als Binärzähler, deren Ausgangssignale sich synchron zu dem Taktsingal ΦIW umkehren. Die Flip-Flops DFR6 bis DFR17 werden durch den niedrigen Pegel eines Gesamtlöschsignals AC zurückgestellt.

Die Ausgangssignale der Flip-Flops DFR6 bis DFR17 werden über Leitungen £177 bis £147 dem Festspeicher 13CA der Figur 13 zugeführt.

Die Anzeigestellensteuerung nach Figur 15 ist aus einem Festspeicher 17A und einem Festspeicher 17B aufgebaut. Dem Festspeicher 17A werden über die Eingangsleitungen £147 bis £177 die Ausgangssignale der Flip-Flops DFR6 bis DFR17 in Figur 14 und über Eingangsleitungen £183 bis £186 die Ausgangssignale der Anzeige-Markierungssteuerung der Figur 12 zugeführt.

Der Festspeicher 17A decodiert die anzuzeigenden Informationen zu den jeweils entsprechenden Zeiten der Zustandssteuerung. Die decodierte Information wird an die Flip-Flops FD76 bis FD86 angelegt.

Lediglich beispielsweise empfängt das Flip-Flop FD76 ein Steuersignal zur intermittierenden Informationsdarstellung während das Flip-Flop FD77 ein Steuersignal zur Anzeige der Stunden-Zeitinformation empfängt. In ähnlicher Weise werden die Flip-Flops FD78 bis FD86 mit Signalen für Woche, vormittags/nachmittags, Kennung, speziellen Symbolen, wie etwa Pfeil, Doppelpunkt, Nullenunterdrückung, Anzeige der oberen Stellen für den Fall, daß eine Binärinformation in dem Dezi-

909837/0585

malsystem angezeigt werden soll, das eine Dezimalzahl von mindestens "10" enthält, sowie mit einem Steuersignal für die Anzeige der 10-Tage-Stelle gespeist.

Die Steuersignale der Flip-Flops FD76 bis FD86 werden über Leitungen «,291 bis £302 dem in Figur 16 erläuterten Anzeigedecoder zugeführt.

Der Festspeicher 17B empfängt die Anzeigestellen-Steuersignale von den Leitungen £186 bis £,183 über Pegelverschiebungskreise LV1 bis LV4 und gibt Stellenwahlsignale für Anzeigeeinheit über Leitungen£283 bis £290 ab.

Gemäß Figur 16 ist der Anzeigedecoder aus Festspeichern 1OA und 1OB aufgebaut.

Der Festspeicher 1OA empfängt die anzuzeigenden Binärsignale von den Flip-Flops FD88 bis FD91 sowie Steuersignale aus der Anzeigestellensteuerung der Figur 15 über Leitungen £291 bis £302. Je nach der verwendeten Anzeigeeinheit wird das Steuersignal für die Anzeige des 12-Stunden-Systems oder die Anzeige des 24-Stunden-Systems extern empfangen.

Wird den Flip-Flops FD88 bis FD89 ein Binärsignal· zugeführt, das zwei Stellen in den Dezimalsystem, beispielsweise der "12" unter den Stundeninformationen "0" bis "12", entspricht, speist der Festspeicher 1ΌΑ die Leitungen £303 bis £367 mit einem Decodersignal entsprechend der Dezimalen "1" in der oberen Stelle, wenn das Anzeigesteuersignal für die obere Stelle auf der Leitung £301 "1" beträgt, bzw. mit einem Decodersignal entsprechend der Dezimalen "2" in der unteren Stelle, wenn das Steuersignal für die obere Stelle "0" beträgt. In ähnlicher Weise wird, das Binärsignal der Flip-Flops FD88 bis FD91 beispielsweise als Wocheninformation durch Steuersignale auf den Leitungen £291 bis £292 decodiert. Bei Verwendung der Steuersignale auf den Leitungen £291 bis£3O2 und des Binärsignals wird die Darstellung zahlreicher Daten mit dem Binärsignal geringer Bitstellenanzahl möglich. Daher kann die Kapazität des Randomspeichers in Figur 10, der das Binär signal den Leitungen 2.120 bis £126

909837/0585

zuführt, klein sein.

Der Festspeicher 1OB empfängt das Decodersignal von den Leitungen 5.303 bis £367 und speist Leitungen £368 bis £377 mit Signalen zur Aussteuerung der Segmente an den jeweiligen Stellen der Anzeigeeinheit.

Die Anzeigeeinheit wird aufgrund des Stellenv/ahlsignals ausgesteuert, das von der Schaltung der Figur 15 den Leitungen £283 bis £290 zugeführt wird, sowie aufgrund des von der Schaltung nach Figur 16 auf die Leitungen £368 bis £377 übertragenen Segmentwahlsignals.

Die Erfindung beschränkt sich nicht auf das obige Ausführungsbeispiel, sondern kann auch in anderer Weise eingesetzt werden. In der erfindungsgemäßen programmierbaren Logik ist die Anzahl an Programmschritten nicht auf 40 beschränkt. Allerdings ist die Verwendung eines mit 4kHz betriebenen Ringzählers mit 40 Zählstufen für Uhrfunktionen sehr praktisch, da ein Umlauf in der Stoppuhr-Funktion dann 0,01 s beträgt.

909837/0565

Leerseite

Claims

Patentanwälte
SCHIFF ν. FÜNER STREHL SCH¹J 3EL-HC ⁰F ¹HBPINe¹HAUS

MAR!AHILFF=LATZ 2 & 3, MÖNCHEN 9O POSTADRESSEtPOSTFACH 95Ο16Ο, D-8OOO MÜNCHEN 95

HITACHI, LTD. _16>
Februar 1979

DEA-5824

Elektronische Uhr mit mehreren Funktionen PATENTANSPRÜCHE

M) Elektronische Uhr mit mehreren Funktionen und einem programmierbaren Logiksystem, umfassend eine Tasteneingabestufe, einen Taktimpulsgenerator, einen Randomspeicher zur Speicherung von Zeitinformationen, einer Addierstufe und einem Festspeicher zur Speicherung von Steuerbefehlen, die die Funktionen des Randomspeichers und der Addierstufe steuern und bewirken, daß der Randomspeicher erneuerte Zeitinformationen schreibt, wobei die Steuersignale aufgrund von Taktimpulsen aus dem Taktgenerator sequentiell abgegeben werden, dadurch gekennzeichnet, daß der Festspeicher einen ersten Festspeicher (1) zur Speicherung von Steuersignalen zur Erneuerung der Zeitinformationen des Randomspeichers (6) unabhängig von dem durch die Tasteneingabestufe (16) angegebenen Arbeitsmodus und einen zweiten Festspeicher (13) zur Speicherung von Steuerbefehlen zur Steuerung von Informations-Verarbeitungsvorgängen in dem von

I09837/05SS

der Tasteneingabestufe (16) jeweils vorgegebenen Arbeitsmodus umfaßt.
2. Elektronische Uhr nach Anspruch 1, gekennzeichnet durch einen Anzeigestellen-Steuerfestspeicher (17), dem ein Ausgangssignal des zweiten Festspeichers (13) zugeführt wird, sowie einen Anzeigedecoder (10), dem ein Ausgangssignal des Anzeigestellen-Steuerfestspeichers (17) und ein Ausgangssignal des Randomspeichers (6) zugeführt wird und der ein Signal zur Aussteuerung einer Anzeigeeinheit erzeugt.
3. Elektronische Uhr mit mehreren Funktionen und einem programmierbaren Logiksystem, umfassend eine Tasteneingabestufe, einen Taktgenerator, einen Randomspeicher zur Speicherung von Zeitinformationen, eine Addierstufe und einen Festspeicher zur Speicherung von Steuerbefehlen, um die Arbeitsweise der Addierstufe zu steuern und zu bewirken, daß der Randomspeicher erneuerte Zeitinformationen schreibt, wobei die Steuersignale aufgrund von Taktimpulsen aus dem Taktgenerator sequentiell abgegeben werden, g e kennzeichnet durch eine Seitensteuerstufe (5), wobei der Festspeicher (1) Seitenorganisation aufweist und mit einem Signal aus der Seitensteuerung (5),beaufschlagt wird.

909837/0585
4. Elektronische Uhr nach Anspruch 3, dadurch gekennzeichnet, daß das Ausgangssignal der Tasteneingabestufe (16) die gleiche Anzahl von Bitstellen aufweist, wie das Ausgangssignal der Seitensteuerung (5) und dieser Seitensteuerung (5) als Eingangssignal zugeführt wird.

909837/0585