DE2905271C2 - - Google Patents

Description

Die Erfindung betrifft eine integrierte Schal­ tungsanordnung mit Prüfschaltung, entsprechend dem Oberbe­ griff des Patentanspruchs.

Derartige Schaltungsanordnungen sind an sich bekannt. Je größer der Integrationsgrad ist, desto wichtiger wird im Falle der Herstellung eine Überprüfung einzelner Schal­ tungsteile und hierzu ist es bereits aus der Literatur bekannt, die sehr umfangreichen integrierten Schaltungen in einzelne, sogenannten Blöcke, aufzuteilen und an diesen Blöcken nun Anordnungen vorzusehen, durch die die einzelnen Blöcke zur Überprüfung voneinander getrennt werden kön­ nen, und zwar einzeln und unabhängig voneinander. Eine derartige Trenneinrichtung ist im Normalfall ein Schalter und dieser Schalter kann in einer Schaltungsanordnung in MOS-Technik mit Feld­ effekttransistoren auch ein Feldeffekttransistor sein, der entsprechend geschaltet ist. Literaturstellen, die sich theoretisch mit diesem Gebiet beschäftigen, sind die bei­ den Aufsätze von Ramamoorthy, und zwar der eine Aufsatz in "Journal of the Association for Computing Machinery", Vol. 13, Nr. 2, April 1966, S. 211 bis 222 mit dem Titel "Analysis of Graphs by Connectivity Considerations" und der andere Artikel von demselben Verfasser in "AFIPS Con­ ference Proceedings" 1967 Spring Joint Computer Conference 30, S. 743 bis 756 mit dem Titel "A structural theory of machine diagnosis". Insbesondere in der zuletzt genannten Literaturstelle ist eine Aufstellung auf der S. 746 in den Fig. 2a und b gezeigt und in der rechten Spalte der zuge­ hörigen Beschreibung ist gezeigt, daß man das eine Untersystem hier "Subsystem" genannt, also den einen Block bei der Prüfung, von dem Block seiner Nachbarschaft trennen soll, und das ist nur durch einen Schalter möglich. Weitere Literatur hierzu findet sich ganz allgemein über Feld­ effekttransistoren in dem Buch von Tietze und Schenk "Halbleiter-Schaltungstechnik", Springer Verlag, Berlin, Heidelberg, New York, 4. Auflage 1978, z. B. S. 77 ff. Die Erfindung geht von diesem Stand der Technik aus. In oben benannten Literaturstellen ist grundsätzlich bekannt, wie Feldeffekttransistoren geschaltet werden müssen. Weiterhin ist auch aus der allgemeinen Literatur bekannt, wie eine Integrierung in MOS-Technik erfolgen kann und insbesondere, wie derartige Testpunkte in Schaltungsanordnungen gelegt werden können.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltungsanordnung der im Oberbegriff des Patentanspruchs angegebenen Art zu schaffen, die eine Überprüfung einer Vielzahl von Eingangs- und Ausgangsblöcken einzeln oder gemeinsam ermöglicht.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeich­ nenden Teil des Patentanspruchs genannten Merkmale gelöst.

Die Erfindung stellt eine sehr einfache Schaltungsanord­ nung zur Verfügung, die in die integrierte Schaltungsanordnung mit inte­ griert werden kann und die über Prüfanschlüsse verfügt. Diese Prüfanschlüsse können auch sogenannte interne An­ schlüsse sein, wie sie in der DE-OS 29 05 294 vorgeschlagen werden.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt

Fig. 1 die mögliche Zusammenschaltung bzw. Trennung von einzelnen Eingangsblöcken und einzelnen Ausgangs­ blöcken,

Fig. 2 eine ausgewählte Schaltungsanordnung mit einem Ein­ gangsblock und einem Ausgangsblock und einem Prüf­ block,

Fig. 3 ein Ausführungsbeispiel eines Prüfblocks.

In Fig. 1 sind die nach außen geführten Anschlüsse eines IC, also einer integrierten Schaltungsanordnung, mit E 1, E 2, E 3 sowie A 1, A 2 und A 3 bezeichnet. Die innere Schal­ tung des IC, also die sogenannte integrierte Schaltungs­ anordnung, ist in einzelne Schaltungsanordnungen unter­ teilt, in sogenannte Blöcke und in Richtung des Signalverlaufes gibt es jetzt vom Anschlußpunkt E 1 her gesehen zunächst den Eingangsblock EB 1, der dann mit den Ausgangsblöcken AB 1, AB 2 oder AB 3 verbunden werden kann. In gleicher Weise kann ein Eingangssignal vom Anschluß­ punkt E 2 in die Schaltungsanordnung hineinlaufen, und zwar über den Eingangsblock EB 2 ebenfalls an die drei Ausgangs­ blöcke.

Desgleichen gilt für den Anschlußpunkt E 3 mit dem Ein­ gangspunkt EB 3. Um nun die verschiedenen Möglichkeiten der Trennung durchzuführen, sind die Schalter S 1, S 2, S 3, S 4, S 5 und S 6 vorgesehen.

Eine Ausführung ist in der Fig. 2 gezeigt. Hier ist also eine Eingangsklemme E 1 vorhanden. Es folgt ein Eingangs­ block EB 1. Er hat einen Ausgang 8 und dieser Ausgang führt jetzt über den Schalter S 1 zu dem Eingang 9 des Ausgangs­ blockes AB 1 und von dort zum Ausgang A 1. Der Schalter S 1 trennt nun für die Prüfung den Eingangsblock EB 1 vom Aus­ gangsblock AB 1 ab. Zu dieser Überprüfung gibt es einen so­ genannten Prüfblock, und dieser Prüfblock hat nun eben­ falls besondere Anschlüsse außer den Anschlüssen für den Schalter S 1, also außer den Anschlüssen 8 und 9, nämlich die Anschlüsse 3 und 7, die nach außen hin geführt sein können (sie können aber auch innere Anschlüsse sein), und die Anschlüsse 4, 5 und 6, die Steueranschlüsse sind (und sowohl innere als auch äußere Anschlüsse sein können).

Die Fig. 3 zeigt nun ein Ausführungsbeispiel eines derar­ tigen Prüfblocks. In der Fig. 3 finden sich die beiden An­ schlüsse für den Schalter S 1, nämlich die Anschlüsse 8, also Ausgang des Eingangsblockes EB 1 und die gemeinsame Verbindungsleitung 9, die gleichzeitig Eingang für den Ausgangsblock AB 1 ist, wieder. Im Normalfall, also nicht im Prüffall, ist der Eingangsblock EB 1 mit dem Ausgangs­ block AB 1 dadurch verbunden, daß der Feldeffekttransistor T 6, im folgenden der Kürze halber nur als Transistor 6 be­ zeichnet, immer geöffnet gehalten wird, und Signale, die vom Ausgang des EB 1 nach Punkt 8 kommen, schalten den Transistor T 5, d. h. sie öffnen oder sperren den Transistor T 5, und da der T 1 als Arbeitswiderstand geschaltet ist, kann der Punkt 9 nun die digitalen Zustände L 0 und HI an­ nehmen. Das Öffnen des T 6 wird durch die Steuerleitung 4 vorgenommen.

Außerdem müssen die Steuereingänge 5 und 6 auf 0 V bzw. annähernd 0 V gelegt werden, damit die Transistoren T 4 und T 8 gesperrt werden. Nunmehr erfolgt eine Prü­ fung. Zur Prüfung bleibt das Signal an der Steuerleitung 4 erhalten. Das Signal an der Steuerleitung 5 wird aber jetzt von Null auf z. B. +5 V heraufgesetzt, wenn die Batteriespannung +UB = 5 V ist. Dadurch wird der Transistor T 4 leitend. Jetzt kann ein Prüfsignal von E 1 über EB 1 über Punkt 8 und über T 5 auf die gemeinsame Verbindungsleitung 9 geschaltet werden. Dieses erscheint zwar auch über AB 1 an A 1, wenn dieser Teil in Ordnung ist, aber, was wichtiger ist, es wird über den Transistor T 2 nunmehr an den äußeren Anschlußpunkt 7 geführt und es kann zu­ nächst einmal festgestellt werden, ob das Signal von EB 1 richtig kommt, d. h., ob zwischen E 1 und dem Punkt 8 in der Schaltungsanordnung nach Fig. 2 ein Fehler vorliegt. Jetzt kann es aber möglich sein, daß in der Eingangsschal­ tung des Ausgangsblockes AB 1 ein Fehler liegt. Dann würde das Signal an dem Punkt 7 auch nicht richtig anliegen, und da­ her ist diese Messung immerhin noch zweideutig, weil nicht genau festgestellt werden kann, ob im Eingangsblock EB 1 oder im Ausgangsblock AB 1 ein Fehler vorliegt. Deswegen ist noch eine Prüfung des Blockes AB 1 einzeln durchzuführen. Dazu wird zunächst die Steuerleitung 4 auf Masse geschal­ tet. Dann kann kein Signal mehr von E 1 nach Punkt 8 kommen und damit auch nicht mehr auf die gemeinsame Verbindungs­ leitung nach Punkt 9, da der Transistor T 6 gesperrt ist.

Nunmehr wird auch die Steuerleitung 5 auf Masse ge­ legt und damit der Transistor T 4 gesperrt und damit ist der Ausgang 7 gesperrt. Jetzt wird die Steuerleitung 6 auf ein Potential von +5 V geschaltet und da­ mit der Transistor T 8 geöffnet.

Nunmehr ist es möglich, ein Prüfsignal von dem nach außen geführten Anschluß 3 über den Transistor T 7 auf die ge­ meinsame Verbindungsleitung 9 zu geben, von hier über den Ausgangsblock AB 1 zum Ausgang A 1 und damit ist eine Prü­ fung des Blockes AB 1 unabhängig vom Block EB 1 möglich.

Die Beschreibung läßt also erkennen, daß derart eine Über­ prüfung erfolgen kann. Diese Überprüfung erfolgt auf digi­ tale Art, d. h. die Signale sind entweder auf einem High-Wert oder auf einem Low-Wert und hierzu dienen auch die Transistoren T 1 und T 3, die dafür sorgen, daß der Verbindungspunkt 9 oder der Ausgang 7 sich auf einem be­ stimmten Potential befinden, von dem sie herunter oder heraufgeschaltet werden können, denn der Transistor T 3 ist ebenfalls wie der Transistor T 1 als Arbeitswiderstand ge­ schaltet und es ist hiermit gezeigt, daß auf recht ein­ fache Art und Weise eine Überprüfung der einzelnen Teil­ blöcke möglich sein kann. Immer erforderlich ist eine An­ ordnung von T 2 und T 4. Für einen Eingangsblock wird eine Schaltungsanordnung, also eine Feldeffekttransistor- Schaltergruppe T 5, T 6 benötigt. Sind zwei Eingangsblöcke anzuschalten, so muß eine Schaltergruppe T 5′ und T 6′, die nicht dargestellt ist, angeschaltet werden, und wird ein weiterer Ausgangsblock AB 2 angeschaltet und ist zu über­ prüfen, dann wird eine weitere Schaltergruppe T 7′, T 3′ an­ geschaltet, die also parallel zu den bisherigen Transi­ storen T 7, T 8 geschaltet wird und die ebenso wie die Schaltergruppe T 5′ und T 6′ einen zusätzlichen Steueran­ schluß aufweisen muß, wobei die Schaltergruppe für den Ausgangsblock noch einen Anschluß zum Gate des Transistors T 7′ haben muß, nämlich den Anschluß 3 oder einen anderen nach außen geführten Anschluß, und die andere Schalter­ gruppe einen Anschluß zum Gate des Transistors T 5, das ist der Ausgang für den zusätzlichen Eingangsblock.

Wie oben bereits ausgeführt, brauchen die Steuerleitungen 4, 5 und 6 nicht nach außen geführt zu werden, sondern sie können auch interne Anschlüsse sein, wenn die Schaltungsanordnung, wie in der DE-OS 29 05 294 be­ schrieben, angeordnet ist.

Claims (1)

1. Integrierte Schaltungsanordnung mit Prüfschaltung in MOS-Technik mit Feldeffekttransistoren, bei der einzelne Schaltungsblöcke miteinander über Feldeffekttransistor-Schalter verbindbar sind, welche durch von außen zu Überprüfungszwecken anleg­ bare Prüfsignale schaltbar sind, wobei jeder Feldeffekt­ transistor mit seinem Substratanschluß an Masse oder an negative Spannung angeschlossen ist, dadurch gekennzeichnet,
   daß zur Überprüfung von n Eingangsblöcken (EB 1 bis EBn) und m Ausgangsblöcken (AB 1 bis ABm), wobei n und m natür­ liche Zahlen sind, n einander parallelgeschaltete erste Feldeffekttransistor-Schaltergruppen (T 5, T 6), eine zweite Feldeffekttransistor-Schaltergruppe (T 2, T 4) und m einan­ der parallelgeschaltete dritte Feldeffekttransistor- Schaltergruppen (T 7, T 8) vorgesehen sind, daß jede der n ersten Feldeffekttransistor-Schaltergruppen (T 5, T 6) aus je zwei in Serie geschalteten Feldeffekttransistoren be­ steht, von denen jeweils ein erster Feldeffekttransistor (T 5) mit seinem Drainanschluß (D) zum einen mit einem ge­ meinsamen Verbindungspunkt (9) und zum anderen über einen als Arbeitswiderstand geschalteten ersten Feldeffekttran­ sistor (T 1) vom selbstleitenden Typ mit einer Versorgungs­ spannung (+U), mit seinem Gateanschluß (G) mit einem Aus­ gang (8) eines der Eingangsblöcke (EB 1 bis EBn) und mit seinem Sourceanschluß (S) mit dem Drainanschluß (D) eines zweiten Feldeffekttransistors (T 6) verbunden ist, dessen Sourceanschluß (S) an Masse liegt und dessen Gateanschluß (G) an eine erste Steuerleitung (4) angeschlossen ist, wobei jede der n ersten Feldeffekttransistor-Schalter­ gruppen (T 5, T 6) jeweils an den Ausgang eines anderen der n Eingangsblöcke (EB 1 bis EBn) angeschlossen ist und je­ weils eine eigene erste Steuerleitung (4) aufweist,
   daß die ebenfalls aus zwei in Serie geschalteten Feld­ effekttransistoren bestehende zweite Feldeffektransistor- Schaltergruppe (T 2, T 4) mit einem ersten Feldeffekttransi­ stor (T 2) mit dessen Drainanschluß (D) zum einen mit einem nach außen geführten ersten Anschlußpunkt (7) und zum an­ deren über einen als Arbeitswiderstand geschalteten zwei­ ten Feldeffekttransistor (T 3) vom selbstleitenden Typ mit der Versorgungsspannung (+U), mit dessen Gateanschluß (G) mit dem gemeinsamen Verbindungspunkt (9) und mit dessen Sourceanschluß (S) mit dem Drainanschluß (D) eines zweiten Feldeffekttransistors (T 4) verbunden ist, dessen Sourcean­ schluß (S) an Masse liegt und dessen Gateanschluß (G) an eine zweite Steuerleitung (5) angeschlossen ist,
   daß jede der m dritten Feldeffekttransistor-Schalter­ gruppen (T 7, T 8) aus je zwei in Serie geschalteten Feld­ effekttransistoren besteht, von denen jeweils ein erster Feldeffekttransistor (T 7) mit seinem Drainanschluß (D) mit dem gemeinsamen Verbindungspunkt (9), mit seinem Gate­ anschluß (G) mit einem nach außen geführten zweiten An­ schlußpunkt (3) und mit seinem Sourceanschluß (S) mit dem Drainanschluß (D) eines zweiten Feldeffekttransistors (T 8) verbunden ist, dessen Sourceanschluß (S) an Masse liegt und dessen Gateanschluß (G) an eine dritte Steuerleitung (6) angeschlossen ist, wobei jede der m dritten Feld­ effekttransistor-Schaltergruppen (T 7, T 8) jeweils einen eigenen nach außen geführten zweiten Anschlußpunkt (3) und jeweils eine eigene dritte Steuerleitung (6) aufweist, und
   daß zur getrennten Überprüfung eines der n Eingangsblöcke (EB 1 bis EBn) der zweite Feldeffekttransistor (T 6) der dazugehörigen ersten Feldeffekttransistor-Schaltergruppe (T 5, T 6) über seine eigene Steuerleitung (4) und der zweite Feldeffekttransistor (T 4) der zweiten Feldeffekttransi­ stor-Schaltergruppe (T 2, T 4) über die zweite Steuerleitung (5) offengehalten werden, so daß das über den Ausgang (8) des Eingangsblocks einlaufende Prüfsignal an dem nach außen geführten ersten Anschlußpunkt (7) zur Verfügung steht, daß zur gemeinsamen Überprüfung eines der n Ein­ gangsblöcke (EB 1 bis EBn) und eines der Ausgangsblöcke (AB 1 bis ABm) der zweite Feldeffekttransistor (T 6) der zu dem betreffenden Eingangsblock gehörenden ersten Feld­ effekttransistor-Schaltergruppe (T 5, T 6) über die erste Steuerleitung (4) offengehalten wird, so daß das Prüf­ signal am gemeinsamen Verbindungspunkt (9) erscheint, an den dann der Eingang des zu überprüfenden Ausgangsblocks angeschlossen ist, und daß zur getrennten Überprüfung ei­ nes der m Ausgangsblöcke (AB 1 bis ABm) der zweite Feld­ effekttransistor (T 8) der zu dem betreffenden Ausgangs­ block gehörenden dritten Feldeffekttransistor-Schal­ tergruppe (T 7, T 8) über seine dritte Steuerleitung (6) offengehalten wird und das Prüfsignal dem nach außen ge­ führten zweiten Anschlußpunkt (3) der besagten dritten Feldeffekttransistor-Schaltergruppe (T 7, T 8) zugeführt wird, wobei das Prüfsignal am gemeinsamen Verbindungspunkt (9) erscheint, an den dann der Eingang des zu überprüfen­ den Ausgangsblocks angeschlossen ist.