DE2900509B2

DE2900509B2 - Verfahren zum Wiederherstellen von Wahlsignalen

Info

Publication number: DE2900509B2
Application number: DE2900509A
Authority: DE
Inventors: Robert Bodart; Jean Pierre Abel Richard Joseph Bruxelles Werts
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1978-01-09
Filing date: 1979-01-08
Publication date: 1981-05-07
Also published as: SE7900111L; NL7800229A; FR2414270A1; SE428078B; GB2012144B; DE2900509C3; DE2900509A1; GB2012144A; IT7919106A0; JPS5498103A; ES476600A1; BE873339A; IT1112001B; CH641614A5; FR2414270B1; JPS5826226B2

Description

a) daß dem Ausgang der Schaltungsanordnung nach dem Auftreten eines Z-A-Überganges am Ausgang des Empfangsspeichers A-Polarität zugeführt wird,

b) daß die Α-Polarität durch die Z-Polarität ersetzt wird wenn

bl) nach Beendigung einer vorbestimmten Zeit nach dem Beginn des Zuführens der Α-Polarität am Ausgang des Empfangsspeichers ein Signalelement Z vorhanden ist,

b2) in dem Empfangsspeicher die Signalelementkombination ZZA oder AZA, bezogen auf dessen Eingang, detektiert wird, wonach die Signalelemente in dem Empfangsspeicher um eine Stelle zum Ausgang weitergeschoben werden und das Signalelement Z am Ausgang erscheint,

b3) eine vorbestimmte maximale Zeit nach dem Beginnen des Zuführens der A-Polarität abgelaufen ist, wonach die Signalelemente in dem Empfangsspeicher um eine oder zwei Stellen zum Ausgang verschoben werden, bis ein Signalelement Z am Ausgang erscheint,

c) daß nach einer anderen festen Zeit nach Beginn der Z-Polarität die Signalelemente in dem Empfangsspeicher gegebenenfalls so oft weitergeschoben werden, bis ein Signalelement A am Ausgang vorhanden ist, höchstens jedoch nur um zwei Stellen,

d) daß dem Ausgang der Schaltungsanordnung Α-Polarität zugeführt wird, sobald am Ausgang des Empfangsspeichers Α-Polarität erscheint, wonach sich der Zyklus wiederholt.

derartigen isochronen Signals ist beispielsweise in der älteren Anmeldung P 27 47 307.0-31 beschrieben, wo insbesondere auf Seite 7 die Anzahlen der einzelnen Bits angegeben sind.

Entsprechend dieser CCITT-Empfehlung müssen die Nummernschalterimpulse ausgehend vom isochromen Signal entsprechend der CCITT-Empfehlung U 2 wiederhergestellt werden.

Entsprechend dieser Empfehlung können die Kennwerte der Nummernschalterimpulse zwischen den nachstehend angegebenen Grenzen variieren:

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Patentanspruchs.

Die Erfindung stammt aus dem Gebiet der kode- und geschwindigkeitsabhängigen Multiplexbildung von Start-Stop-Telegraphiesignalen und der zugeordneten Kontrollsignale, insbesondere diejenigen der CCITT-B-Typ-Signalisierung. In der B-Typ-Signalisierung können die Selektionssignale durch Nummernschalterimpulse mit einem zwischen bestimmten Grenzen liegenden Impulsdauer-Impulspauseverhältnis (Nennwert: 60/40) gebildet werden. Entsprechend der CCITT-Empfehlung R 101 werden die Nummernschalterimpulse in dem isochronen Signal durch 2, 3 oder 4 Bits A und mindestens einem Bit Z dargestellt. (A: Startpolarität; Z: Haltepolarität). Eine Anordnung zum Erzeugen eines

— Geschwindigkeit:

— Z: A-Verhältnis:
Daraus läßt sich ableiten:

— Periode der Polarität A:

— Periode der Polarität Z:

9-11 Impulse/Sekunde
1 :1,2 bis 1 :1,9

49,6-72,8 ms
31,4-50,5 ms

Diese Anforderungen können dadurch erfüllt werden, daß die Perioden der Polarität Z mit einer festen Dauer von 41 ms und die Perioden der Polarität A mit einer veränderlichen Dauer zwischen den äußersten Grenzen von 50 und 70 ms wiederhergestellt werden. Die Änderungen in den empfangenen Anzahlen Bits A und Z werden dann dadurch ausgeglichen, daß die Perioden der Polarität A in der Dauer geändert werden. Dies erfordert die Verwendung eines Speichers variabler Länge, der die empfangenen Bits A und Z aufbewahrt, während dem Ausgang für die wiederhergestellten Signale zeitlich wiederhergestellte Perioden der Polarität A und Z zugeführt werden.

Die Erfindung hat nun zur Aufgabe, ein Verfahren zum Wiederherstellen von Wahlsignalen mit einem Speicher variabler Länge zu schaffen, das eine weitgehende Änderung in den Anzahlen aufeinanderfolgender Bits A bzw. Bits Z in dem isochroner. Signal zuläßt, insbesondere 2, 3 oder 4 Bits A und 1, 2 oder 3 Bits Z, und daraus Wahlsignale erzeugt, die der CCITT-Empfehlung U 2 entsprechen, insbesondere dadurch, daß die Perioden der Polarität Z mit einer festen Dauer (entsprechend 41 ms) und die Perioden der Polarität A mit einer veränderlichen Dauer zwischen zwei äußersten Grenzen (entsprechend 50 und 70 ms) wiederhergestellt werden.

Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs angegebenen Verfahrensschritte gelöst.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichnung näher erläutert: Es zeigt

F i g. 1 das Blockschaltbild einer Schaltungsanordnung zur Durchführung des Verfahrens nach der Erfindung,

Fig. 2 ein Flußdiagramm des Verfahrens nach der Erfindung.

Am Signaleingang 1 wird ein isochrones Signal für nur einen Kanal entsprechend dem Bezugsmaterial D 1 empfangen und am Takteingang 2 das entsprechende Taktsignal. Durch die ganze Beschreibung hindurch wird eine Übertragungsgeschwindigkeit von 50 Baud vorausgesetzt. Das isochrone Signal hat eine etwas höhere Geschwindigkeit, und zwar 48/47 · 50 Baud entsprechend einer Elementdauer von 19⁷/i2ms, entsprechend dem Bezugsmaterial D 1.

Die Bits des isochronen Signals werden bei Empfang im bistabilen Speicher 3 gespeichert. Der Ausgang dieses Speichers ist an den Eingang 4-1 des Speichers 4 mit varibaler Länge angeschlossen, und das Taktsignal

wird den Eingängen 4-2 und 4-3 zugeführt Das dem Eingang 4-2 zugeführte Taktsignal steuert das Einschreiben der Informationsbits in das Schieberegister 5, das mit drei Stufen b\,b2 und b 3 versehen ist.

Die Informationsbits werden immer in die erste Stufe b\ des Schieberegisters eingeschrieben, und jeder Taktimpuls am Eingang 4-2 schieb·, die Bits um eine Stelle weiter.

Die Informationsbits werden aus der Stufe b\, b2 oder Z>3 unter Ansteuerung eines Adressanregis.ers 6 und unter Verwendung eines Multiplexers 7 ausgelesen. Das ausgelesene Bit erscheint am Ausgang 4-4 nach Zuführung eines Taktimpulses zu dem Eingang 4-5.

Der Multiplexer erhält die drei Bits des Schieberegisters 5 und entsprechende Steuersignale vom Adressenregister 6, die angeben, welches Bit selektiert werden muß.

Das Adressenregister 6 ist in Form eines linearen Zählers aufgebaut, der aus vier Stufen besteht, wobei die Ausgänge der ersten zwei Stufen zu nur einem Ausgang verbunden sind. Die Ausgänge dieses Zählers liefern Steuersignale für den Multiplexer 7.

In einer der Stufen des Adressenregisters 6 ist eine binäre »1« vorhanden. Ein Taktimpuls am Eingang 4-3 schiebt die binäre »1« um eine Stelle nach links weiter, aber höchstens bis zur letzten Stufe Nr. 3. Ein Taktimpuls am Eingang 4-5 schiebt die binäre »1« um eine Stelle nach rechts und höchstens bis ;~ur ersten Stufe Nr. 0.

Im Ruhezustand werden dem Takteingang 4-5 jo Taktimpulse mit einer relativ hohen Frequenz (1 kHz) zugeführt. Das Resultat ist, daß im Ruhezustand am Ausgang 4-4 immer das Bit der Stufe b 1 erscheint.

Der Speicher 4 hat weiterhin Einstelleingänge 4-6,4-7 und 4-8 mit direktem Zugriff zu den Stufen (1), (2) und (3) des Adressenregisters 6. Einstellsignale, die diesen Eingängen zugeführt werden, können das Adressenregister unmittelbar in einen bestimmten Zustand bringen.

Der Ausgang 4-4 ist an einen bistabilen Speicher 8 angeschlossen, dem zugleich das Taktsignal vom Eingang 4-5 zugeführt wird. Der Ausgang des bistabilen Speichers bildet den Ausgang 9 des in der F i g. 1 dargestellten Empfängers.

Im Ruhezustand des Empfängers erscheint am Ausgang 9 ein Signal mit der Polarität des Bis in der Stufe b 1 des Schieberegisters 5.

Wenn langer als 230 ms Polarität A am Ausgang 9 auftritt, bedeutet dies, daß die Verbindung unterbrochen wird, und zugleich bedeutet dies den Anfang der sogenannten »Signalisierungsphase«.

An den Ausgang 9 ist ein Detektor 10 angeschlossen zum Detektieren des Ruhezustandes mit der Polarität A. Der Ausgang des Detektors 10 ist an einen Eingang 11-1 der Anordnung 11 zum Detektieren des Anfangs der Signalisierungsphase angeschlossen. Ein zweiter Eingang 11-2 ist an den Ausgang des entsprechenden Detektors im Sender angeschlossen, der zu der anderen Signalrichtung gehört.

Wenn die Anordnung 11 erkennt, daß in der einen oder in der anderen Signalrichtung während 230 ms Polarität A übertragen wird, wird der bistabile Speicher 12 in den Zustand »Signalisierungsphase« gebracht, worin dem Ausgang 12-1 ein Signal zugeführt wird.

Die Signalisierungsphase endet mit dem Auftritt eines Stop-Start-Übergangs in der einen Signalrichtung, ti5 während konstante Stoppolarität in der anderen Signalrichtung übertragen wird.

An den Ausgang 9 ist dementsprechend ein Detektor 13 angeschlossen zum Detektieren des Ruhezustandes mit der Polarität Z.

Die Z-A- und A-Z-Übergänge weiden durch die an den Ausgang 9 angeschlossenen Detektoren 15 und 16 detektierL

Fine Anordnung 14 zum Detektieren des Endes der Signalisierungsphase (= Anfang der Informationsphase) erhält:

— am Eingang 14-1 das Ausgangssignal des Detektors 13,

— am Eingang 14-2 das Ausgangssignal eines entsprechenden Detektors im Sender, der zu der anderen Signalrichtung gehört,

— am Eingang 14-3 das Ausgangssignal des Detektors 15,

— am Eingang 14-4 das Ausgangssignal eines entsprechenden Detektors im Sender, der zu der anderen Signalrichtung gehört.

Wenn die Anordnung 14 erkennt, daß in einer Signalrichtung ein Z-A-Übergang auftritt, während in der anderen Signalrichtung konstante Z-Polarität übertragen wird, wird der bistabile Speicher 12 in den Zustand »Informationsphase« gebracht, worin der Ausgang 12-2 ein Signal liefert.

In der Informationsphase, d. h. in derjenigen Phase, worin normale Telegraphiezeichen von 7'/2 Einheiten (6 Elemente von 20 ms und ein Stopelement von 30 ms) übertragen werden, erregt der bistabile Speicher 12 die Startschaltung 17, die zu dem Zähler 18 der Abtastaugenblicke gehört. Die Startschaltung 17 wird dann für ein Ausgangssignal des Detektors 15, das einen detektierten Z-A-Übergang angibt, empfindlich.

Nach Detektion eines Z-A-Übergangs durch den Detektor 15 bringt die Startschaltung 17 den Zähler 18 in die Zählstellung Nr. 1, wodurch ein Sperrsignal für das Tor 19 weggenommen und das Tor 20 über ein UND-Tor 21 freigegeben wird. Gleichzeitig wird durch den Detektor 15 über die Einstellschaltung 22 ein Zähler 23 in die Zählstellung Nr. 11 gebracht. Dieser Zähler wird über den Takteingang 24 mit Taktimpulsen gespeist mit einer Wiederholungsfrequenz von 1 kHz. Der Zähler hat dreißig Zählstellungen, und nachdem der Zähler in die Stellung 11 gebracht worden ist, dauert es 20 Taktimpulse, bevor der Zähler von der Zählsteüung Nr. 30 in die Zählstellung Nr. 1 umschaltet. Dies geht mit einem Taktimpuls einher, der über die Tore 20 und 19 dem Zähler 18 und über die ODER-Tore 25 und 26 dem Takteingang 4-5 des Speichers 4 variabler Länge sowie dem bistabilen Speichere zugeführt wird. Infolge dL-ses Taktimpulses wird ein Bit aus dem Speicher 4 ausgelesen und in den bistabilen Speicher 8 eingeschrieben.

Auf diese Weise weitergehend wird der Speicher 4 zu Zeitpunkten ausgelesen, die um 20, 40. 60, 80, 100, 120 bzw. 145 ms gegenüber dem Z-A-Übergang verschoben liegen, der den Abtastvorgang einschaltete. Dies ist der normale Abtastvorgang für Telegraphiezeichen. Die Zeitdauer entsprechend 25 ms nach dem Abtastaugenblick von 120 ms wird dadurch abgemessen, daß zu dem Augenblick der Zähler 23 über die Einstellung 27 in die Zählstellung Nr. 6 gebracht wird. Zu den anderen Abtastaugenblicken wird immer die Einstellschaltung 22 verwendet.

i-Jach dem siebenten Abtastimpuls steht der Zähler 18 im Ruhezustand R, wodurch das Tor 19 geschlossen wird. Der Abtastvorgang für ein Zeichen ist damit beendet, und ein neuer Vorgang kann nach Detektion

eines folgenden Z-A-Ubergangs anfangen.

Im UND-Tor 28 werden die Taktinipulse des Eingangs 24 mit den Ausgangssignalen des Detektors 10 und des Ausganges 12-1 des bistabilen Speichers 12 kombiniert.

In dem UND-Tor 29 werden die Taktimpulse des Eingangs 24 mit dem Ausgangssignal des Detektors 13 kombiniert.

Die Ausgangssignale der UND-Tore 28 und 29 werden durch das ODER-Tor 30 kombiniert und über in die ODER-Tore 25 und 26 dem Takteingang 4-5 zugeführt. Das Resultat ist, daß der Speicher 4 mit relativ hoher Frequenz ausgelesen wird, wenn in der Informationsphase konstante A- oder Z-Polarität empfangen wird, und in der Signalisierungsphase, wenn ι > Ronsiame Z-Pölariiät empfangen wird. Damit wird erreicht, daß immer die Stufe b Γ das Ausgangssignal liefert, wodurch ein Signalübergang, der einen Abtastvorgang einleitet, schnell nach Empfang detektiert wird.

Es sei bemerkt, daß der Detektor 15 nur empfindlich .'<> ist, wenn der Detektor 13 ein Ausgangssignal liefen, so daß die Z-A-Übergänge nur nach einer vorhergehenden Periode konstanter Z-Polarität detektiert werden.

Nachfolgend wird vorausgesetzt, daß der bistabile Speicher 12 die Signalisierungsphase angibt (Signal am r> Ausgang 12-1) und daß zunächst konstante Z-Polarität empfangen wird und danach eine Wahlimpulsreihe, wobei die Stufe b 3 das Ausgangssignal liefert.

Wie obenstehend beschrieben, wird der Speicher 4 mit einer hohen Geschwindigkeit ausgelesen und ist der so Detektor 15 erregt. Der bistabile Speicher 12 erregt weiter die Startschaltungen 31 und 32, die zu den Zählern 33 und 34 gp^-cn, die zur Steuerung eines verkürzten Abtastvorganges mit zwei Abtastaugenbükken und eines inversen Abtastvorganges mit vier π Abtastaugenblicken dienen. Die Startschaltung s\ ist an den Detektor 15 für die Z-A-Übergän^e und die Startschaltung 32 an den Detektor 15 für die A-Z-Übergänge angeschlossen.

Wenn ein Z-A-Übergang detektiert wird, bringt die au Startschaltung 31 den Zähler 33 für den verkürzten Abtastvorgang in die Zählstellung Nr. i, wodurch das Tor 35 und über das UND-Tor 21 das Tor 20 geöffnet wird. Gleichzeitig hat das Ausgangssignal des Detektors 15 über die Einstellschaltung 22 den Zähler 23 in die ■»> Zählstellung Nr. 11 gebracht.

Das Resultat ist, daß 20 ms nach dem Z-A-Übergang der Zähler 23 über die Tore 20 und 35 den Zähler 33 in die Zählstellung Nr. 2 bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 37 in die vi Zählstellung Nr. 1 gebracht.

Das Resultat ist, daß 30 ms später, d. h. 50 ms nach dem Z-A-Übergang, der Zähler 23 einen Abtastimpuls liefert, der über die Tore 20 und 35 den Zähler 33 in den Ruhezustand R bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 22 in die Zählstellung Nr. 11 gebracht und liefert dann 20 ms später einen Ausgangsimpuls, es sei denn, daß im Speicher 4 die Bitkombination ZZA oder AZA detektiert wird.

In dem UND-Tor 38 wird das Ausgangssignal des w> Tores 20 mit der Zählstellung Nr. 2 des Zählers 33 über das ODER-Tor 39 kombiniert Das Ausgangssignal des UN D-Tores 38 wird über die ODER-Tore 40 und 26 dem Takteingang 4-5 des Speichers 4 zugeführt.

Das Resultat ist, daß der Abtastimpuls auf 50 ms nach b5 dem Z-A-Übergang als Ausleseinipuls für den Speicher 4 wirksam isL

Weiter wird das Ausgangssignal des UND-Tores 38 über das ODER-Tor 40 dem Detektor 16 zugeführt, wodurch dieser empfindlich gemacht wird.

Die Zählstellung Nr. 2 des Zählers 33 zwingt über die ODER-Tore 39 und 41 das Adressenregister 6 in die Stellung Nr. 3, wodurch 50 ms nach dem Z-A-Übergang das Bit in der Stufe £>3 des Schieberegisters 5 ausgelesen wird.

Wenn dieses letzte Bit ein Z-Bh ist, wird nach dem Auslesen der Detektor 16 einen A-Z-Übergang detektieren, wodurch ein anderer Abtastvorgang wirksam wird.

Im UND-Tor 42 wird das Ausgangssignal des Ausgangs 12-1 des bistabilen Speichers 12 mit dem Ausgangssignal des Detektors 10, dem Ausgangssignal der Stufe b2 und dem inversen Ausgangssignal der Stufe b 1 des Schieberegisters 5 kombiniert. Das Ausgangssignal des UND-Tores 42 wird über das ODER-Tor 43 dem Steuereingang 4-7 und über die ODER-Tore 40 und 26 dem Takteingang 4-5 zugeführt.

Das Resultat ist, daß, wenn 50 ms nach dem Z-A-Übergang der bistabile Speicher 8 nach wie vor Α-Polarität liefert und die Stufe b2 ein Bit Z und die Stufe b\ ein Bit A enthält, das Bit Z in der Stufe b2 ausgelesen wird. Dadurch wird dann der Detektor 16 einen A-Z-Übergang detektieren. Dies bedeutet, daß die Periode mit der Polarität A beendet wird, sobald festgestellt wird, daß in den Stufen b2, b\ die Bitkombination ZA vorhanden ist.

Wenn in den Stufen b 3, b 2, b 1 die Kombination ZZA oder AZA vorhanden ist, wird die Periode mit der Polarität A nicht länger gemacht, als unbedingt notwendig ist, um die Normen zu erfüllen.

Das UND-Tor 44 kombiniert den Ruhezustand des Zählers 33 oder 34 (über das ODER-Tor 45) mit dem Ausgangssignal des Tores 20. Das Ausgangssignal des UND-Tores 44 wird über die ODER-Tore 40 und 26 dem Taktimpulseingang 4-5 zugeführt.

Das UND-Tor 46 kombiniert das Ausgangssignal des UND-Tores 44 mit dem Ausgangssignal der Stufe £>2 des Schieberegisters 5.

Das UND-Tor 47 kombiniert das Ausgangssignal des UND-Tores 44 mit dem inversen Ausgangssginal der Stufe b 2 des Schieberegisters 5.

Die Ausgangssignale der UN D-Tore 46 und 47 werden über die ODER-Tore 43 und 53 den Einstelleingängen 4-7 und 4-6 zugeführt.

Das Resultat ist, daß, wenn 70 ms nach dem Z-A-Übergang noch immer Α-Polarität am Ausgang 9 vorhanden ist, das Bit in der Stufe b 2 ausgelesen wird, wenn dieses ein Z-Bit ist, und das Bit in der Stufe b 1 wird ausgelesen, wenn das Bit in der Stufe 62 ein A-Bit ist.

Die Folge ist, daß jedenfalls nach 70 ms die Polarität am Eingang9 sich von Α-Polarität in Z-Polarität ändert.

Der entsprechende A-Z-Eingang wird vom Detektor 16 detektiert.

Nach Detektion des A-Z-Übergangs bringt die Startschaltung 32 den Zähler 34 für den inversen Abtastvorgang in die Zählstellung Nr. 1, wodurch das Tor 36 geöffnet wird. Gleichzeitig bringt das Ausgangssignal des Detektors 16 den Zähler 23 über die Einstellschaltung 22 in die Zählstellung Nr. 11.

Die Folge ist, daß 20 ms später der Zähler 23 einen Ausgangsimpuls liefert, der über die Tore 20 und 36 den Zähler 34 in die Zählstellung Nr. 2 bringt. Gleichzeitig wird er Zähler 23 über die Einstellschaltung 48 in die Zählstellung Nr. 10 gebracht

Die Folge ist daß 21 ms später, d. h. 41 ms nach dem

29 OO

A-Z-Übergang, der Zähler 23 einen Ausgangsimpuls liefert, der über die Tore 20 und 36 den Zähler 34 in die Zählslellung Nr. 3 bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 22 in die Zählstellung Nr. 1! gebracht.

Das UND-Tor 49 kombiniert die Zählstellung Nr. 2 des Zählers 34 mit dem Ausgangssignal des Tores 20. Das Ausgangssignal des LJND-Tores 49 wird über das ODER-Tor 26 dem Takteingang 4-5 zugeführt.

Das UND-Tor 50 kombiniert die Zählstellung Nr. 2 des Zählers 34 mit dem inversen Ausgangssginal der Stufe i>3 des Schieberegisters 5. Das Ausgangssginal des UND-Tores 50 wird über das ODER-Tor 41 dem Einstelleingang 4-8 zugeführt.

Das UND-Tor 51 kombiniert die Zählstellung Nr. 2 des Zählers 34 mit dem Ausgangssignal der Stufe b 3 und dem inversen Ausgangssignal der Stufe 62 des Schieberegisters 5. Das Ausgangssginal des UND-Tores 51 wird über das ODER-Tor 43 Jem CIr.stelleingang 4-7 zugeführt.

Das UND-Tor 52 kombiniert die Zählstellung Nr. 2 des Zählers 34 mit den Ausgangssignalen der Stufen b 2 und b3 des Schieberegisters 5. Das Ausgangssginal des UND-Tores 52 wird über das ODER-Tor 53 dem Einstelleingang 4-6 zugeführt.

Das Resultat ist, daß 41 ms nach dem A-Z-Übergang die Stufe b 3, b 2 oder b 1 durch den Ausgangsimpuls des Zählers 23 ausgelesen wird, und zwar abhängig davon, wo zuerst ein Α-Bit gefunden wird. Das Auslesen eines A-Bits geht mit einem Z-A-Obergang am Ausgang 9 einher. Wird kein A-Bit ausgelesen, so wird das Z-Bit der Stufe b 1 ausgelesen, und zwar wie folgt. -·

Das UND-Tor 54 kombiniert die Zähisteliung Nr. 2 des Zählers 34 mit dem Ausgangssigna! des Tores 20 und dem inversen Ausgangssignal des ODER-Torcs 55, das die Ausgangssignale der UND-Tore 50, 51 uiid 52 kombiniert. Das Ausgangssignal des UND-Torc^ 54 wird einem Rückstelleingang des Zählers 34 und des Zählers 23 zugeführt.

Das Resultat ist, das 41 ms nach dem A-Z-Übergang der Zähler 34 in den Ruhezustand R gebracht wird und der Zähler 23 in die Stellung Nr. 30, wenn in keiner der Stufen des Schieberegisters 5 ein Bit A vorhanden ist. Danach wird der Speicher 4 wieder mit hoher Geschwindigkeit ausgelesen, wobei die Stufe b 1 das Ausgangssignal liefert.

Wenn vorausgesetzt wird, daß 41 ms nach dem

30 A-Z-Übergang ein Bit A in dem Speicher 4 vorhanden ist, tritt am Ausgang 9 ein A-Z-Übergang auf, und der Zähler 23 liefert 20 ms danach einen Ausgangsimpuls, der über die Tore 20 und 36 den Zähler 34 in die Zählstellung Nr. 4 bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 37 in die Zählstellung Nr. 1 gebracht, wodurch 30 ms später, d. h. 50 ms nach dem Z-A-Übergang, ein Ausgangsimpuls auftritt.

Dieser Ausgangsimpuls bringt über die Tore 20 und 36 den Zähler 34 in den Ruhezustand R. Das UND-Tor 38 kombiniert das Ausgangssginal des Tores 20 mit der Zählstellung Nr. 4 des Zählers 34 über das ODER-Tor 39. Das Ausgangssignal des UND-Tores 38 wird über die ODER-Tore 40 und 26 dem Takteingang 4-5 zugeführt. Dadurch ist der Ausgangsimpuls des Zählers 23 auch als Ausleseiinpuls des Speichers 4 wirksam.

Der Zustand des Empfängers ist nun genau derselbe wie 50 ms nach Detektion des ersten Z-A-Überganges, und der Empfänger funktioniert weiterhin auf genau dieselbe Art und Weise.

Jeder Wählimpuls wird auf die obenstehende Art und Weise mit Perioden von Α-Polarität variierend zwischen 50 ms und 70 ms, und mit festen Perioden von Z-Polarität mit einer Dauer von 41 ms restituien werden.

In F i g. 2 (Flußdiagramm des Empfängers) bedeuten PR-X, PR-2 die erste bzw. zweite Phase des durch den Zähler 33 gesteuerten verkürzten Abtastvorgangs (PR).

PI-X, PI-2, Pl-3, PI-4 sind die erste, zweite, dritte bzw. vierte Phase des durch den Zähler 34 gesteuerten inversen Abtastvorganges (Pl).

Λ bedeutet im allgemeinen Ruhezustand.

Zu den numerierten Rauten gehören die nachfolgenden erläuterten Texte, die die Funktionen und die Zustände des Empfängers in der Zeitfolge erläutern. Die Funktionen werden üblicherweise in Form von (Makro) Instruktionen beschrieben, die angeben, welche Funktionen durchgeführt werden müssen. Die Apparatur ist dazu eingerichtet, diese Instruktionen durchzuführen.

Es sei bemerkt, daß eine derartige Zeitfolge von Funktionen und zugehörenden Zuständen des Empfängers in universellen sequentiellen programmierbaren Logikschaltungen wie handelsüblichen Mikroprozessoren mit zugehörenden Speichern und Peripherieapparatur, beispielsweise Signetics 2650, verwirklicht werden kann.

Funktion

Umschreibung

-0-

Ruhezustand mit Z-Polarität Zähler (PR und PI) in Ruhezustand Setz Adressenregister in Stellung Nr. Speicher 4 mit hoher Frequenz auslesen Detektor für Z-A-Übergang empfindlich machen (33, 34)
(6)
(4)
(15)

-1-

Detektion von Übergang Z-A Zähler (PR) in Stellung Nr. 1 bringen Frequenzteiler in Stellung Nr. 11 bringen (15)
(33)
(23)

-2-

Frequenzteiler liefert Ausgangsimpuls Zähler (PR) in Stellung Nr. 2 bringen Frequenzteiler in Stellung Nr. 1 bringen (23) (33) (23)

-_ ,	-8-	29 00 509	(23)
Γ"	-9-	9 10	(6)
b< Fortsetzung			(4)
'.'■ Funktion		Umschreibung	(33)
ti ~³~	-10-	Frequenzteiler liefert Ausgangsimpuls	(23)
		Adressenregister in Stellung Nr. 3 bringen	(16)
*\s:*		Speicher 4 (Stufe b3) auslesen
*i:\* }■'.■-	-11-	Zähler (PR) in Ruhezustand R bringen	(16)
*ft.*	-12-	Frequenzteiler in Stellung Nr. 11 bringen	(34)
i. -L~		Detektor für A-Z-Übergänge empfindlich machen
1' ■ p-	- wenn in Stufe bl ein Z-Bit ist:
■f B?	Detektion des Überganges A-Z-	(42)
h	Zähler (PI) in Stellung Nr. 1 bringen	(6)
	Ruhezustand mit A-Polarität	(4)
i	- wenn Bit in Stufe b 2 ein Z-Bit ist und	(16)
	das Bit in Stufe b 1 ein Α-Bit ist:	(34)
1	Adressenregister in Stellung Nr. 2 bringen	(23)
■J :■*:	Speicher 4 (Stufe b 2) auslesen	(23)
CS	Detektion des Überganges A-Z	(46)
i	Zähler (PI) in Stellung Nr. 1 bringen	(6)
I	Frequenzteiler in Stellung Nr. 11 bringen	(47)
I -5-	Frequenzteiler liefert Ausgangsimpuls	(6)
	- wenn das Bit in der Stufe bl ein Z-Bit ist:	(4)
§	Adressenregister in Stellung Nr. 2 bringen	(16)
k	- wenn das Bit in der Stufe b 2 ein Α-Bit ist:	(34)
I	Adressenregister in Stellung Nr. 1 bringen	(23)
	Speicher 4 (Stufe bl oder b 1) auslesen	(23)
i	Detektion des Überganges A-Z	(34)
	Zähler (PI) in Stellung Nr. 1 bringen	(23)
I	Frequenzteiler in Stellung Nr. 11 bringen	(23)
	Frequenzteiler liefert Ausgangsimpuls	(50)
1	Zähler (PI) in Stellung Nr. 2 bringen	(6)
I	Frequenzteiler in Stellung Nr. 10 bringen	(51)
I -7-	Frequenzteiler liefert Ausgangsimpuls
I	- wenn das Bit in der Stufe b 3 ein Α-Bit ist:	(6)
i	Adressenregister in Stellung Nr. 3 bringen
If	- wenn das Bit in Stufe b 3 ein Z-Bit ist	(52)
	und das Bit in Stufe b 2 ein Α-Bit ist:	(6)
I	Adressenregister in Stellung Nr. 2 bringen	(4)
\|\|	- wenn das Bit in Stufe b 3 und das Bit	(34)
	in Stufe bl ein Z-Bit ist:	(23)
	Adressenregister in Stellung Nr. 1 bringen
•4	Speicher 4 (Stufe b3, bl oder b 1) auslesen	(55)
3 ι?!	Zähler (PI) in Stellung Nr. 3 bringen	(34)
ft	Frequenzteiler in Stellung Nr. 11 bringen	(23)
if	- wenn das Bit in Stufe b 3, das Bit in Stufe h 1 und
	das Bit in Stufe b 1 ein Z-Bit ist:	(23)
	Zähler (PI) in den Ruhezustand R bringen	(34)
	Frequenzteiler in die Stellung Nr. 30 bringen	(23)
identisch mit -0-	(23)
Frequenzteiler liefert Ausgangsimpuls	(34)
Zähler (PI) in die Stellung Nr. 4 bringen
Frequenzteiler in die Stellung Nr. 1 bringen
Frequenzteiler liefert Ausgangsimpuls
Zähler (PI) in Ruhestand R bringen
weiter identisch mit —3-
identisch mit -4—
identisch mit —5-
Hierzu 2 Blatt Zeichnungen

Claims

Patentanspruch:

Verfahren zum Wiederherstellen von Wahlsignalen am Ausgang einer Schaltungsanordnung in einem Telegraphie-Empfänger aus einem isochronen Signal, dessen binäre Abtastelemente A und Z die Abtastwerte der Wahlsignale darstellen, die in Abtastzeitpunkten gewonnen worden sind, die gegenüber den Signalübergängen in den Wahlsignalen eine bestimmte Länge halten, wobei das isochrone Signal einem Empfangsspeicher zugeführt wird, dadurch gekennzeichnet,