DE2900509A1

DE2900509A1 - Schaltungsanordnung zum wiederherstellen von kontrollsignalen

Info

Publication number: DE2900509A1
Application number: DE19792900509
Authority: DE
Inventors: Robert Bodart; Jean Pierre Abel Richard Werts
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1978-01-09
Filing date: 1979-01-08
Publication date: 1979-07-12
Also published as: SE428078B; DE2900509C3; SE7900111L; CH641614A5; ES476600A1; GB2012144B; IT7919106A0; NL7800229A; FR2414270B1; GB2012144A; JPS5498103A; DE2900509B2; JPS5826226B2; IT1112001B; FR2414270A1; BE873339A

Description

K.7. Philips¹ ■SlKÜrnpünfüL'.iblcn, Eindhoven

3.11.1978 1 ■ PHN.9011

"Schaltungsanordnung zum Wiederherstellen von KontrollSignalen"

A (1). Gebiet der Erfindung.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Wiederherstellen von Kontrollsignalen aus einem isochronen Signal, dessen binären Signalelemente A und Z die Abtastwerte der Kontrollsignale darstellen, wobei die Abtastwerte zu Abtastaugenblicken genommen sind, die gegenüber den Signalübergängen in den Kontrollsignalen eine bestimmte Lage haben, und das isochrone Signal einem Empfangsspeicher zugeführt wird.

Die Erfindung stammt aus dem Gebiet der kode- und geschwindigkeitsabhängigeri Multiplexbildung von Start-Stop-Telegraphiesignalen und der zugeordneten Kontrollsignale, insbesondere diejenigen der CCITT-B-Typ-Signalisierung.

In der B-Typ-Signalisierung können die Selektionssignale durch Nummernschalterimpulse mit einem zwischen bestimmten Grenzen liegenden Impulsdauer-Impulspauseverhältnis (Nennwert: Go/ko) gebildet werden.

Entsprechend der CC.TTT-Empf ehlung R1O1 (Bezugsmaterial Dl) werden die Nummernschalterimpulse in dem isochronen Signal durch 2, 3 oder k Bits A und mindestens ein Bit Z dargestellt. (A: Startpolarität; Z: Haltepolarität).

B. Beschreibung des Standes der Technik.

909828/0974

3.11.1978' Fu PHN. 9011

Entsprechend dem Bezugsmaterial D1 müssen die

Nummernschalterimpulse ausgehend vom isochronen Signal entsprechend der CCITT-Empfehlung U2 (Bezugsmaterial D2) res-

tituiert werden.

Entsprechend dieser Empfehlung können die Kennlinien der Nummernschalterimpulse zwischen den untenstehend gegebenen Grenzen variieren:

- Geschwindigkeit': 9-11 Impulse/Sekunde

- Z:A-Verhältnis: 1:1,2 bis 1:1,9 Daraus lässt sich ableiten:

- Periode der Polarität A: 49,6-72,8 ms

- Periode der Polax-ität Z: 31,4-50,5 ms

Diese Anforderungen können dadurch erfüllt werden, dass die Perioden der Polarität Z mit einer festen Dauer von 41 ms und die Perioden der Polarität A mit einer veränderlichen Dauer zwischen den äussersten Grenzen von 50 und 70 ms wiederhergestellt werden. Die Aenderungen in den empfangenen Anzahlen Bits A und Z werden dann dadurch ausgeglichen, dass die Perioden der Polarität A in der Dauer geändert werden. Dies wird die Verwendung eines Speichers variabler Länge erfordern, der die empfangenen Bits A und Z aufbewahrt, während dem Ausgang für die wiederhergestellten Signale die Signale mit zugeschnittenen Perioden der Polarität A und Z zugeführt werden.

C. Zusammenfassung der Erfindung.

Die Erfindung hat nun zur Aufgabe, eine Schaltungsanordnung zum Wiederherstellen von Konstrollsignalen mit einem Speicher variabler Länge zu schaffen, die eine weitgehende Aenderung in den Anzahlen aufeinanderfolgender Bits A bzw. Bits Z in dem isochronen Signal zulässt, insbesondere 2, 3 oder k Bits A und 1, 2 oder 3 Bits Z, und daraus Kontrollsignale erzeugt, die der CCITT-Empfehlung U2 entsprechen, insbesondere dadurch, dass die Perioden der Polarität Z mit einer festen Dauer (entsprechend 41 ms) und die Perioden der Polarität A mit einer veränderlichen Dauer zwischen zwei äussersten Grenzen (entsprechend $0 und 70 ms) wiederhergestellt werden.

909828/0974

3.11.1978 γ ΡίΙΝ, 9011

^Γ 2800509

Die erfindungsgeriiässe Schaltungsanordnung weist dazu das Kennzeichen auf, dass nach dem Auftritt eines Z-A-Ueberganges am Ausgang des Empfangsspeichers während mindes tens einer vorbestimmten Zeit dem Ausgang für das Kontrollsignal Α-Polarität zugeführt wird, dass nach Beendigung dieser Zeit die Α-Polarität durch Z-Polarität ersetzt wird, wenn am Ausgang des Empfangsspeichers ein Signalelement Z vorhanden ist, dass sonst die Zufuhr vor A-Polarität bis zu einer vorbestimmten Maximalzeit oder bis zu dem Augenblick, wo die Signalelementkombinationen ZZA oder AZA in dem Empfangsspeicher detektiert wird, gerechnet vom Ausgang desselben abhängig davon, was zuerst erfüllt worden ist, fortgesetzt wird, dass bei Fortsetzung bis zu der vorbestimmten Zeit die Signalelemente in dem Empfangsspeicher gegenüber dem Ausgang um eine oder zwei Stellen weitergeschoben werden, bis ein Signalelement Z am Ausgang erscheint und dass bei der obengenannten Detektion der Signalelementkombination ZZA oder· AZA die Signalelemente um eine Stelle weitergeschoben werden, wodurch das Signalelement Z am Ausgang erscheint, dass danach während einer festen Periode dem Ausgang für das Kontrollsignai Z-Polarität zugeführt wird und nach Beendigung dieser Periode die Signalelemente in dem Empfangsspeicher gegenüber dem Ausgang desselben um Null, eine oder zwei Stellen weitergeschoben werden, bis ein Signalelement A am Ausgang erscheint, wonach sich der Zyklus wiederholt, und sonst dem Ausgang für das Kontrollsignai Z-Polarltät zugeführt wird bis zu dem Augenblick, wo ein Signalelement A am Ausgang des Empfangs Speichers erscheint, wonach sich der Zyklus wiederholt. 30

D. Bezugsmaterial.

D1: CCITT-Empfehlung R1O1.

D2: CCITT-Empfehlung U2.

E. Beschreibung eines Ausführungsbeispiels.

Figur 1 zeigt das Blockschaltbild einer Schaltungsanordnung nach der Erfindung,

Figur 2 das Flussdiagramm der Schaltungsanord-

009828/0974

3-11.1978 y . PHN.9011

2300509

nung nach der Erfindung.

E (1) Das Blockschaltbild nach Figur 1.

Am Signaleingang 1 wird ein isochrones Signal für nur einen Kanal entsprechend dem Bezugsmaterial D1 empfangen und am Takteingang 2 das entsprechende Taktsignal. Durch die ganze Beschreibung hindurch wird eine Uebertragungsgeschwindigkeit von 50 Baud vorausgesetzt. Das isochrone Signal hat eine etwas höhere Geschwindigkeit, und zwar 48/47 . 50 Baud entsprechend einer Elementdauer von 19 /12 ms, entsprechend dem Bezugsmaterial D1.

Die Bits des isochronen Signals werden bei Empfang im bistabilen Speicher 3 gespeichert. Der Ausgang dieses Speichers ist an den Eingang 4-1 des Speichers 4 mit variabler Länge angeschlossen, und das Taktsignal wird den Eingängen 4-2 und 4-3 zugeführt. Das dem Eingang 4-2 zugeführte Taktsignal steuert das Einschreiben der Informationsbits in das Schieberegister 5> das mit drei Stufen b1, b2 und b3 versehen ist.

Die Xnformationsbits werden immer in die erste Stufe b1 des Schieberegisters eingeschrieben, und jeder Taktimpuls am Eingang 4-2 schiebt die Bits um eine Stelle weiter.

Die Informationsbits werden aus der Stufe b1, b2 oder b3 unter Ansteuerung eines Adressenregisters 6 und unter Verwendung eines Multiplexers 7 ausgelesen. Das ausgelesene Bit erscheint am Ausgang 4-4 nach Zuführung eines Taktimpulses zu dem Eingang 4-5·

Der Multiplexer erhält die drei Bits des Schieberegisters 5 und entsprechende Steuersignale vom Adressenregister 6, die angeben, welches Bdt selektiert werden muss.

Das Adressenregister 6 ist in Form eines linearen Zählers aufgebaut, der aus vier Stufen besteht, wobei die Ausgänge der ersten zwei Stufen zu nur einem Ausgang verbunden sind. Die Ausgänge dieses Zählers liefern Steuersignale für den Multiplexer 7·

In einer der Stufen des Adressenregisters 6 ist eine binäre "1" vorhanden. Ein Taktimpuls am Eingang 4-3

909828/0974

3.11.1978 5 τ. PHN.9011

schiebt die binäre "1" ura eine Stelle nach links -weiter, aber höchstens bis zur letzten Stufe Nr. 3· Ein Taktimpuls am Eingang 4-5 schiebt die binäre "1" um eine Stelle nach rechts und höchstens bis zur ersten Stufe Nr. O. Im Ruhezustand werden dem Takteingang 4-5 Taktimpulse mit einer relativ hohen Frequenz (1 kHz) zugeführt. Das Resultat ist, dass im Ruhezustand am Ausgang 4-4 immer das Bit der Stufe b1 erscheint.

Der Speicher 4 hat weiterhin Einstelleingänge 4-6, 4-7 und 4-8 mit direktem Zugriff zu den Stufen (i), (2) und (3) des Adressenregisters 6. Einstellsignale, die diesen Eingängen zugeführt werden, können das Adressenregister unmittelbar in einen bestimmten Zustand bringen.

Der Ausgang 4-4 ist an einen bistabilen Speicher 8 angeschlossen, dem zugleich das Taktsignal vom Eingang 4-5 zugeführt wird.. Der Ausgang des bistabilen Speichers bildet den Ausgang 9 des in der Figur 1 dargestellten Empfängers .

Im Ruhezustand des Empfängers erscheint am Ausgang 9 ein Signal mit der Polarität des Bits in der Stufe b1 des Schieberegisters 5·

Wenn langer als 230 ms Polarität A am Ausgang 9 auftritt, bedeutet dies, dass die Verbindung unterbrochen wird, und zugleich bedeutet dies den Anfang der sogenannten "Signalxsierungsphase".

An den Ausgang 9 ist ein Detektor 10 angeschlossen zum Detektieren des Ruhezustandes mit der Polarität A, Der Ausgang des Detektors 10 ist an einen Eingang 11-1 der Anordnung 11 zum Detektieren des Anfanges der Signalisierungsphase angeschlossen. Ein zweiter Eingang 11-2 ist an den Ausgang des entsprechenden Detektors im Sender angeschlossen, der zu der anderen Signalrichtung gehört.

Wenn die Anordnung 11 erkennt, dass in der einen oder in der anderen Signalrichtung während 230 ms Polarität A übertragen wird, wird der bistabile Speicher 12 in den Zustand "Signalxsierungsphase" gebracht, worin dem Ausgang 12-1 ein Signal zugeführt wird.

Die Signalxsierungsphase endet mit dem Auftritt

909828/0974

3.11.1978 6- PHN.9011

eines Stop-Start-Ueberganges in der einen Signalrichtung, während konstante Stoppolarität in der anderen Signalrichtung übertragen wird.

An den Ausgang 9 ist dementsprechend ein Detektor 13 angeschlossen zum Detektieren des Ruhezustandes mit der Polarität Z.

Die Z-A- und A-Z-Uebergänge werden durch die an den Ausgang 9 angeschlossenen Detektoren 15 und 16 detektiert.

Eine Anordnung 14 zum Detektieren des Endes der Signalisierungsphase (= Anfang der Inf ormationspliase) erhäl t:

- am Eingang 14-1 das Ausgangssignal des Detektors 13»

- am Eingang lk—2 das Ausgangssignal eines entsprechenden Detektors im Sender, der zu der anderen Signalrichtung gehört,

- am Eingang 14~3 das Ausgangssignal des Detektors 15>

- am Eingang ik-h das Ausgangssignal eines entsprechenden Detektors im Sender, der zu der anderen Signalrichtung gehört.

Wenn die Anordnung Ik erkennt, dass in einer Signalrichtung ein Z-A-Uebex'gang auftritt, während in der anderen Signalrichtung konstante Z-Polarität übertragen wii-d, wird der bistabile Speicher 12 in den Zustand "Informationsphase" gebracht, worin der Ausgang 12-2 ein Signal liefert.

In der Informationsphase, d.h. in derjenigen Phase, worin normale Telegraphiezeichen von 7τ Einheiten (6 Elemente von ·20 ms und ein Stopelement von 30 ms) übertragen werden, erregt der bistabile Speicher 12 die Start- schaltung 17, die zu dem Zähler 18 der Abtastaugenblicke gehört. Die Startschaltung 17 wird dann für ein Ausgangssignal des Detektors 15» das einen detektiex"ten Z-*-A-Uebex"gang angibt, empfindlich.

Nach Detektion eines Z-A-Ueberganges durch den Detektor 15 bringt die Startschaltung 17 den Zähler 18 in die Zählstellung Nr. 1, wodurch ein Sperrsignal für das Tor 19 weggenommen und das Tor 20 über ein UND-Tor 21 freigegeben wird. Gleichzeitig wird durch den Detektor I5 über die

909828/097*

3.11.197'ä / PHN. 9011

Einstellschaltung 22 ein Zähler 23 in die Zählstellung Nr. 11 gebracht. Dieser Zähler wird über den Takteingang 24 mit Taktimpulsen gespeist mit einer Wiederholungsfrequenz von 1 kHz. Der Zähler hat dreissig Zählstellungen, und nachdem der Zähler in die Stellung 11 gebracht worden ist, dauert es 20 Taktimpulse, bevor der Zähler von der Zählstellung Nr. 30 in die Zählstellung Nr. 1 umschaltet. Dies geht mit einem Taktimpuls einher, der über die Tore 20 und 19 dem Zähler 18 und über die ODER-Tore 25 und 26 dem Takteingang 4-5 des Speichers 4 variabler Länge sowie dem bistabilen Speicher 8 zugeführt wird. Infolge dieses Taktimpulses wird ein Bit aus dem Speicher 4 ausgelesen und in den bistabilen Speicher 8 eingeschrieben.

Auf diese Weise weitergehend wird der Speicher zu Zeitpunkten ausgelesen, die um 20, 40, 60, 80, 100, 120 hzv. 145 ms gegenüber dem Z-A-Uebergang verschoben liegen, der den Abtastvorgang einschaltete. Dies ist der normale Abtastvorgang für Telegraphiezeichen. Die Zeitdauer entsprechend 25 ms nach dem Abtastaugenblick von 120 ms wird dadurch abgemessen, dass zu dem Augenblick der Zähler 23 über die Einstellschaltung 27 in die Zählstellung Nr. 6 gebracht wird. Zu den anderen Abtastaugenblicken wird immer die Einstellschaltung 22 verwendet.

Nach dem siebenten Abtastimpuls steht der Zähler im Ruhezustand R, wodurch das Tor 19 geschlossen wird. Der Abtastvorgang für ein Zeichen ist damit beendet, und ein neuer Vorgang kann nach Detektion eines folgenden Z-A-Ueberganges anfangen.

Im UND-Tor 28 werden die Taktimpulse des Einganges 24 mit den Ausgangssignalen des Detektors 10 und des Ausganges 12-1 des bistabilen Speichers 12 kombiniert.

In dem UND-Tor 29 werden die Taktimpulse des

Einganges 24 mit.dem Ausgangssignal des Detektors 13 kombiniert .

Die Ausgangesigna.le der UND-Tore 28 und 29 werden durch das ODER-Tor 30 kombiniert und über die ODER-Tore 25 und 26 dem Takteingang 4-5 zugeführt. Das Resultat 1st, dass der Speicher 4 mit relativ.hoher Frequenz ausgelesen

909828/0974

3.11.1978 β' PHN. 9011

wird, wenn in der Informationsphase konstante A- oder Z-Polarität empfangen wird, und in der Signalisierungsphase, wenn konstante Z-Polarität empfangen wird. Damit wird erreicht, dass immer die Stufe b1 das Ausgangssignal liefert, wodurch ein Signalübergang, der einen Abtastvorgang einleitet, schnell nach Empfang detektiert wird.

Es sei bemerkt, dass der Detektor 15 nur empfindlich ist, wenn der Detektor -13 ein Ausgangssignal liefert, so dass die Z-A-Uebergänge nur nach einer vorhergehenden Periode konstanter Z-Polarität detektiert werden.

Nachfolgend wird vorausgesetzt, dass der bistabile Speicher 12 die Signalisierungsphase angibt (Signal am Ausgang 12-1) und dass zunächst konstante Z-Polarität empfangen wird und danach eine Wahlimpulsreihe, wobei die Stufe b3 das Ausgangssignal liefert.

Wie obenstehend beschrieben, wird der Speicher mit einer hohen Geschwindigkeit ausgelesen und ist der Detektor 15 erregt. Der bistabile Speicher 12 erregt weiter die Startschaltungen 31 und 32, die zu den Zählern 33 und 34 gehören, die zur Steuerung eines verkürzten Abtastvorganges mit zwei Abtastaugenblxckeri und eines inversen Abtastvorganges mit vier Abtastaugenblicken dienen. Die Startschaltung 31 ist an den Detektor 15 für die Z-A-Uebergärige und die Startschaltung 32 an den Detektor 15 für die A-Z-Uebergänge angeschlossen.

Wenn ein Z-A-Uebergaiig detektiert wird, bringt die Startschaltung 31 den Zähler 33 für den verkürzten Abtastvorgang in die Zählstellung Nr. 1, wodurch das Tor 35 und über das UND-Tor 21 das Tor 20 geöffnet wird. Gleichzeitig hat das Ausgangssignal des Detektors 15 über die Einstellschaltung 22 den Zähler 23 in die Zählstellung Nr. 11 gebracht.

Das Resultat ist, dass 20 ms nach dem Z-A-Uebergang der Zähler 23 über die Tore 20 und 3^ den Zähler 33 in die Zählsteilung Nr. 2 bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 37 in die Zählstellung Nr. 1 gebracht.

Das Resultat ist, dass 30 ms später, d.h. 50 ms

909828/0974

3.11.1978 j} PHN. 9011

nach dem Z-A-Uebergang, der'Zähler 23 einen Abtastimpuls liefert, der über die Tore 20 und 35 den Zähler 33 ⁱⁿ den Ruhezustand R bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 22 in die Zählstellung Nr. 11 gebracht und liefert dann 20 ins später einen Ausgangsimpuls, es sei denn, dass im Speicher 4 die Bitkombination ZZA oder AZA detektiert wird.

In dem UND-Tor 38 wird das Ausgangssignal des

Tores 20 mit der Zählstellung Nr. 2 des Zählers 33 über das ODER-Tor 39 kombiniert. Das Ausgangssignal des UND-Tores 38 wird über die ODER-Tore 40 und Z6 dem Takteingang 4-5 des Speichers 4 zugeführt.

Das Resultat ist, dass der Abtastimpuls auf 50 ms nach dem Z-A-Uebergang als Ausleseimpuls für den Speicher k wirksam ist.

Weiter wird das Ausgangs signal des UND-Tores 38 über das ODER-Tor 40 dein Detektor 16 zugeführt, wodurch dieser empfindlich gemacht wird.

Die Zählstellung Nr. 2 des Zählers 33 zwingt über die ODER-Tore 39 und 41 das Adressenregister 6 in die Stellung Nr. 3> wodurch 50 ms nach dem Z-A-Uebergang das Bit in der Stufe b3 des Schieberegisters 5 ausgelesen wird.

Wenn dieses letzte Bit ein Z-Bit ist, wird nach dem Auslesen dex" Detektor 16 einen A-Z-Uebergang detektieren, wodurch ein anderer Abtastvorgang wirksam wird.

Im UND-Tor 42 wird das Ausgangssignal des Ausganges 12—1 des bistabilen Speichers 12 mit dem Ausgangssigrial des Detektors 10, dem Ausgangssignal der Stufe b2 und dem inversen Ausgangssignal der Stufe b1 des Schieberegisters 5 kombiniert. Das Ausgangssignal des UND-Tores 42 wird

'über das ODER-Tor 43 dem Steuereingang 4-7 und über die ■ ODER-Tore 4o und 26 dem Takteingang 4-5 zugeführt.

Das Resultat ist, dass, wenn 50 ms nach dem Z-A-Uebergang der bistabile Speicher 8 nach wie vor A-Polarität liefert und die Stufe b2 ein Bit Z und die Stufe bi ein Bit A enthält, das Bit Z in der Stufe b2 ausgelesen wird. Dadurch wird dann der Detektor 16 einen A-Z-Uebergang detektieren. Dies bedeutet, dass die Periode mit der Polarität A

909828/0974

3.11.1978 IO PHN.9011

beendet wird, sobald festgestellt wird, dass in den Stufen b2, b1 die Bitkombination ZA vorhanden ist.

Wenn in den Stufen b3> b2, b1 die Kombination ZZA oder AZA vorhanden ist, wird die Periode mit der PoIarität A nicht langer gemacht, als unbedingt notwendig ist, um die Normen zu erfüllen.

Das UND-Tor 44 kombiniert den Ruhezustand des

Zählers 33 oder 34 (über das ODER-Tor 45) mit dem Ausgangssignal des Tores 20. Das Ausgangs signal des UND-Tores 44 wird über die ODER-Tore 40 und 26 dem Taktimpulseingang 4-5 zugeführt.

Das UND-Tor 46 kombiniert das Ausgangssignal des UND-Tores 44 mit dem Ausgangssignal der Stufe b2 des Schieberegisters 5·

Das UND-Tor 47 kombiniert das Ausgangssignal des UND-Tores 44 mit dem inverscn Ausgangssignal der Stufe b2 des Schieberegisters 5«

Die Ausgangssignale der UND-Tore 46 und 47 wei— den über die ODER-Tore 43 und 53 den Einstelleingängen 4-7 und 4-6 zugeführt.

Das Resultat ist, dass, wenn 70 ms nach dem Z-A-Uebergang noch immer Α-Polarität am Ausgang 9 vorhanden ist, das Bit in der Stufe b2 ausgelesen wird, wenn dieses ein Z-Bit ist, und das Bit in der Stufe b1 wird ausgelesen, wenn das Bit in der Stufe b2 ein A-Bit ist.

Die Folge ist, dass jedenfalls nach 70 ms die Polarität am Eingang 9 sich von Α-Polarität in Z-Polarität ändert.

Der entsprechende A-Z-Uebergang wird vom Detektor 1ό detektiert.

Nach Detektion des A-Z-Ueberganges bringt die Startschaltung 32 den Zähler 3k für den inversen Abtastvorgang in die Zählstellung Nr. 1, wodurch das Tor 36 geöffnet wird. Gleichzeitig bringt das Ausgangssignal des Detektors 16 den Zähler 23 über die Einstellschaltung 22 in die Zählstellung Nr. 11.

Die Folge ist, dass 20 ms später der Zähler 23 einen Ausgangsimpuls liefert, der über die Tore 20 und 36

909 8 28/0 974

3.11.1978 It" PHN. 9011

den Zähler 34 in die Zähls te'llung Nr. 2 bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 48 in die Zählstellung Nr. 10 gebracht.

Die Folge ist, dass 21 ms später, d.h. 4i ms nach dem A-Z-Uebergang, der Zähler 23 einen Ausgangsimpuls liefert, der über die Tore 20 und 36 den Zähler 34 in die Zählstellung Nr. 3 bringt. Gleichzeitig wird der Zähler 23 über die Einstellschaltung 22 in die Zählsteilung Nr. 11 gebracht.

Das UND-Tor 49 kombiniert die Zählstellung Nr. 2 des Zählers 34 mit dem Ausgangssignal des Tores 20. Das Ausgangssignal des UND-Tores 49 wird über das ODER-Tor 26 dem Takteingang 4-5 zugeführt.

Das UND-Tor 50 kombiniert die Zählstellung Nr. 2 des Zählers "}k mit dem inversen Ausgangs signal der Stufe b3 des Schieberegisters 5« Das Ausgangssignal des UND-Tores 30 wird über das ODER-Tor 4i dem Einstelleingang 4-8 zugeführt.

Das UND-Tor 5I kombiniert die Zählstellung Nr. 2 des Zählers 34 mit dem Ausgaiigssignal der Stufe b3 und dem inversen Ausgangssignal der Stufe b2 des Schxeberegisters 5« Das Ausgangssignal des UND-Tores 5' wird über das ODER-Tor 43 dem Einstelleingang 4-7 zugeführt.

Das UND-Tor 52 kombiniert die Zählstellung Nr. 2 des Zählers 34 mit den Ausgangssignalen der Stufen b2 und b3 des Schxeberegisters 5« Das Ausgangssignal des UND-Tores 52 wird über das ODER-Tor 53 dem Einstelleingang 4-6 zugeführt.

Das Resultat ist, dass 41 ms nach dem A-Z-Uebergang die Stufe b3, b2 oder b1 durch den Ausgangsimpuls des Zählers 23 ausgelesen wird, und zwar abhängig davon, wo zuerst ein Α-Bit gefunden wird. Das Auslesen eines A-Bits geht mit einem Z-A-Uebergang am Ausgang 9 einher. Wird kein Α-Bit ausgelesen, so wird das Z-Bit der Stufe b-1 ausgelesen, und zwar wie folgt.

Das UND-Tor 54 kombiniert die Zählstellung Nr. 2 des Zählers 34 mit dem Ausgangssignal des Tores 20 .und dem inversen Ausgangssignal des ODER-Tores 55, das die Ausgangssignale der UND-Tore 50, 51 und 52 kombiniert. Das Ausgangs-

0 932 8/03 74

3.11.1978 ΊΖ PHN.9011

signal des UND-Toi^es $k wird einem Rückstelleingang des Zählers 3k und des Zählers 23 zugeführt.

Das Resultat ist, dass k*\ ms nach dem A-Z-Uebergang der Zähler 3k in den Ruhezustand R gebracht wird und der Zähler 23 in die Stellung Nr. 30, wenn in keiner der Stufen des Schieberegisters 5 ein Bit A vorhanden ist. Danach wird der Speicher k wieder mit hoher Geschwindigkeit ausgelesen, wobei die Stufe b1 das 'Ausgangssignal liefert.

Wenn vorausgesetzt wird, dass kl ms nach dem A-Z-Uebergang ein Bit A in dem Speicher k vorhanden ist, tritt am Ausgang 9 ein A-Z-Uebergang auf, und der Zähler 23 liefert 20 ms danach einen Ausgangsimpuls, der über die Tore 20 und 36 den Zähler 3k in die Zählstellung Nr. k bringt. Gleichzeitig wird der Zähler 23 über die Einstellschalturig 37 in die Zählstellung Nr. 1 gebracht, wodurch 30 ms später, d.h. 50 ms nach dem Z-A-Uebergang, ein Ausgangsimpuls auftritt.

Dieser Ausgangsimpuls bringt über die Tore 20 und 36 den Zähler 34 in den Ruhezustand R. Das. UND-Tor 38 kombiniert das Ausgangssignal des Tores 20 mit der Zählstellung Nr. k des Zählers 3k über das ODER-Tor 39. Das Ausgangssignal des UND-Tores 38 wird über die ODER-Tore 40 und 26 dem Takteingang 4-5 zugeführt. Dadurch ist der Ausgangsimpuls des Zählers 23 auch als Ausleseiinpuls des Speichers k wirksam.

Der Zustand des Empfängers ist nun genau derselbe wie 50 ms nach Detektion des ersten Z-A-Ueberganges, und der Empfänger funktioniert weiterhin auf genau dieselbe Art und Weise.
Jeder Wählimpuls wird auf die obenstehende Art

und Weise mit Perioden von Α-Polarität variierend zwischen . 50 ms und 70 ms, und mit festen Perioden von Z-Polarität mit einer Dauer von kl ms restituiert werden,

E (2) Das Flussdiagramm des Empfängers (Figur 2).

In Figur 2 bedeuten PR-1, PR-2 die erste bzw.

zweite Phase des durch den Zähler 33 gesteuerten verkürzten Abtastvorgangs

9=096-2 8/

3. 11.1978 ^Λ¥ s' PHN. 9011

PI-1, PI-2, PI-3, PI-4 sind die erste, zweite, dritte bzw. vierte Phase des durch den Zähler 3k gesteuerten inversen Abtastvorganges (Pi).

R bedeutet im allgemeinen Ruhezustand.

Zu den numerierten Rauten gehören die nachfolgenden erläuternden Texte, die die Funktionen und die Zustände des Empfängers, in der Zeitfolge erläutern. Die Funktionen werden üblicherweise in Form von (Makro) Instruktionen beschrieben, die angeben, welche Funktionen durchgeführt werden müssen. Die Apparatur ist dazu eingerichtet, diese Instruktionen durchzuführen.

Es sei bemerkt, dass eine derartige Zeitfolge von Funktionen und zugehörenden Zuständen des Empfängers in universellen sequentiellen programmierbaren Logikschaltungen wie handelsüblichen Mikroprozessoren mit zugehörenden Speichern und Peripherieappax-atur, beispielsweise Signetics 265O, verwirklicht werden kann.
Funktion Umschreibung

-O- Ruhezustand mit Z-Polarität Zähler (PR und Pl) in Ruhezustand (3313*0

Setz Adressenregister in Stellung Nr. 3 (6) Speicher k mit hoher Frequenz auslesen (4) Detektor für Z-Ä-Uebergang empfindlich

machen 05)

-1- Detektion von Uebergang Z-A 05)

Zähler (PR) in Stellung Nx-. 1 bringen (33)

Frequenzteiler in Stellung Nr. 11 bringen

-2- Frequenzteiler liefert Ausgangsimpuls Zähler (PR) in Stellung Nr. 2 bringen (33) Frequenzteiler in Stellung Nr. 1 bringen (23)

-3- Frequenzteiler liefert Ausgangsimpuls (23) Adressenregister in Stellung Nr. 3

bringen (6)

Speicher k (Stufe b3) auslesen (k)

Zähler (PR) in Ruhezustand R bringen (33)

Frequenzteiler in Stellung Nr. 11

bringen (23)

Detektox- für A-Z-Uebergänge empfindlich

909828/097A.

3. ti. 19-78" ¹K" PHN.9011

machen " ' (16)

- wenn Bit in Stufe t>3 ein Z-Bit ist: Detektion des Ueberganges A-Z- 0&) Zähler (Pi) in Stellung Nr. T bringen (34)

-4- Ruhezustand mit A-Polarität

- wenn Bit in Stufe b2 ein Z-Bit ist und

das Bit in Stufe b1 ein Α-Bit ist: (42) Adressenregister in Stellung Nr. 2

bringen (6)

Speicher 4 (Stufe b2) auslesen (4)

Detektion des Ueberganges A-Z 06)

.Zähler (Pi) in Stellung Nr. 1 bringen (3²O Frequenzteiler in Stellung Nr. 11

bringen · (23)

-5- Frequenzteiler liefert Ausgangsimpuls (23)

- wenn das Bit in der Stufe b2 ein Z-

Bit ist: (46) Adressenregister in Stellung Nr. 2

bx-ingen (6 ) - wenn das Bit in der Stufe b2 ein A-

Bit ist: (47> Adressenregister in·Stellung Nr. 1

■bringen . (6)

Speicher 4 (stufe b2 oder b1) auslesen (4)

Detektion des Ueberganges A-Z (ΐ6)

Zähler (Pi) in Stellung Nr. 1 bringen (34) Frequenzteiler in Stellung Nr. 11

bringen (23)

-6- Frequenzteiler liefert Ausgangsimpuls (23)

Zähler (Pi) in Stellung Nr. 2 bringen (34)

·. Frequenzteiler in Stellung Nr. 10

bringen (23)

-7- Frequenzteiler liefert Ausgangsimpuls (23)

- wenn das Bit in der Stufe b3 ein A-

Bit ist: (50)

Adressenregister in Stellung Nr. 3

bringen (6)

- wenn das Bit in Stufe b3 ein Z-Bit ist (51)

9Θ9828/097*

3.11.1978 ^y PHN.9011

r 2B0O5O9

und das Bit in Stufe b2 ein Α-Bit ist.:
Adressenregister in Stellung Nar. 2

bringen (^)

- wenn das Bit in Stufe hj und das Bit

in Stufe b2 ein Z-Bit ist: (52)

Adressenregister in Stellung Nr. 1

bringen (6)

Speicher 4 (Stufe b3, b2 oder bi) auslesen - (^)

Zähler (Pi) in Stellung Nr. 3 bringen (.34)

Frequenzteiler in Stellung Nr. 11

bringen (23)

- wenn das Bit in Stufe b3, das Bit in

Stufe b2 und das Bit in Stufe b1 ein

Z-Bit ist: (55)

Zähler {Pi) in den Ruhezustand R

bringen (34)

Frequenzteiler in die Stellung Nr. 30

bringen (²3)

-8- identisch mit -O-

-9- Frequenzteiler liefert Ausgangsiinpuls (23) Zähler (Pi) in die Stellung Nr. 4

bringen (34)

Frequenzteiler in die Stellung Nr. 1

bringen (23)

-10- Frequenzteiler liefert Ausgangs impuls (23")

Zähler (Pi) in Ruhezustand R bringen

weiter identisch mit -3-

-11- -identisch mit -4-

-12- identisch mit -5-

889828/0974

Claims

2300509

3.11.1978 1 · PHN.9011

PATENTANSPRUCH:

Schaltungsanordnung zum Wiederhers teilen von

Kontrollsignalen aus einem isochronen Signal, dessen binäre Signalelemente A und Z die Abtastwerte der Kontrollsignale darstellen, wobei die Abtastwerte zu Abtastaugenblicken genommen sind, die gegenüber den Signalübergängeii in den Kontrollsignalen eine bestimmte Lage haben, und das isochx-one Signal einem Empfangsspeieher zugeführt wird, dadurch gekennzeichnet, dass nach dem Auftritt eines Z-A-Ueberganges am Ausgang des Einpfangsspeichers während mindestens einer vorbestimmten Zeit dem Ausgang für das Kontrollsignal A-Poiarität zugeführt wird, dass nach Beendigung dieser Zeit die Α-Polarität durch die Z-Polarität ersetzt wird, wenn am Ausgang des Empfangsspeichers ein Signalelement Z vorhanden ist, dass sonst die Zufuhr von Α-Polarität bis zu einer vorbestimmten maximalen Zeit oder bis zu dem Augenblick, wo die Slgnalelementkombination ZZA oder AZA in dem Empfangsspeicher detektiert wird, gerechnet von dem Ausgang desselben abhängig davon, was zuerst erfüllt ist, fortgesetzt wird, dass bei Fortsetzung bis zu der vorbestimmten Zeit die Signalelemente in dem Empfangsspeicher gegenüber dem Ausgang um eine oder zwei Stellen verschoben werden bis ein Signalelement Z am Ausgang erscheint, und dass bei der obengenannten Detektion der Signalelenient.konibination ZZA und AZA die Signalelemente um eine Stelle weitergeschoben werden, wo-

909828/0 9 74

3.11.1978 2 PHN.9011

2300509

durch das Signalelement· Z am Ausgang erscheint, dass danach während einer festen Periode dem Ausgang für das Kontrollsignal Z-Polarität zugeführt wird und nach Ablauf derselben die Signalelemente in dem Empfangs speicher gegenüber dem Ausgang desselben um Null, eine oder zwei Stellen weitergeschoben werden, bis ein Signalelement A am Ausgang erscheint, wonach sich der Zyklus wiederholt, und sonst dem Ausgang für das Kontrollsignal Z-Polarität zugeführt wird bis zu dein Augenblick, wo am Ausgang dieses Empfangsspeichers ein Signalelement A erscheint, wonach sich der Zyklus wiederholt.

9 0 9 8 2 B / 0 9 7 t