DE68909652T2 - Schaltung zur Messung der Fehlerrate für ein synchrones digitales Übertragungssystem. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf die Messung der Fehlerrate in Einrichtungen zur synchronen digitalen Übertragung.
• Die derzeit bekannten Meßvorrichtungen für digitale Synchronübertragungseinrichtungen verwenden als Testsignale periodische Signale, die von binären Pseudozufallsfolgen großer Länge gebildet werden, deren Erzeugendenpolynome bezüglich ihrer statistischen Merkmale den von den digitalen Synchronübertragungseinrichtungen übertragenen binären Signalen während der normalen Benutzung der Einrichtungen ähneln und die die Eigenschaft haben, auf selbstsynchronisierte Weise detektiert zu werden, ohne daß es notwendig wäre, die durch die getestete digitale Synchronübertragungseinrichtung bewirkte Übertragungsverzögerung in Betracht zu ziehen. Für Einzelheiten bezüglich der Struktur dieser Meßvorrichtungen sei auf den einleitenden Teil des Artikels von F.L. Adams mit dem Titel "An improved pseudo-random digital sequence error detector" verwiesen, der in der Zeitschrift Post Office Electrical Engineers Journal, Vol. 73, Oktober 1980, Seite 186 und 187 veröffentlicht wurde.
• Diese Meßvorrichtungen haben den Nachteil, daß sie kein anderes periodisches binäres Testsignal zu verwenden erlauben als die binäre Pseudozufallsfolge oder -folgen mit den hierfür vorgesehenen Erzeugendenpolynomen, während es in manchen Fällen durchaus interessant ist, als Testsignal eine besondere periodische und sehr ungünstige Testfolge zu verwenden, aufgrund besonderer Kennzeichen der zu testenden digitalen Übertragungseinrichtungen.
• In der Zeitschrift Telecommunications and Radio Engineering, Vol. 32/33, Nº 10, Oktober 1978, Seiten 54-57, Scripta Publishing Co., Washington, US, ist ein Aufsatz von E.B. Alekseyev et al bekanntgeworden mit dem Titel "The measurement of the error rates of digital transmission systems". Hier wird ein Meßkreis für die Fehlerrate einer synchronen digitalen Übertragungseinrichtung beschrieben, der eine periodische Testfrequenz aussendet und als Antwort ein synchrones, digitales Empfangsdatensignal mit zugehörigem Empfangstaktsignal liefert. Der Meßkreis enthält
• - einen Zyklussprungkreis, der vom Empfangstaktsignal gesteuert wird,
• - einen örtlichen Generator für die periodische Testfolge, der mit dem über den Zyklussprungkreis zugeführten Empfangstaktsignal getaktet ist,
• - einen Komparatorkreis, der das synchrone Empfangsdatensignal mit der periodischen Testfolge vergleicht, die vom örtlichen Generator erzeugt wird,
• - einen Fehlerzählkreis, der hinter dem Komparatorkreis angeordnet ist,
• - und einen Kreis zur Erfassung von Diskordanzkonfigurationen, der hinter dem Komparatorkreis angeordnet ist und den Zyklussprungkreis so steuert, daß Zyklussprünge im Fall von aufeinanderfolgenden Diskordanzen zwischen dem synchronen digitalen Empfangssignal und der periodischen Testfolge veranlaßt werden, die vom örtlichen Generator erzeugt werden.
• Ziel der vorliegenden Erfindung ist ein Kreis für die Messung der Fehlerrate einer synchronen digitalen Übertragungseinrichtung, der ein periodisches Testsignal beliebiger Form verwenden kann und unabhängig von der durch die zu testende digitale Übertragungseinrichtung eingeführten Übertragungsverzögerung funktionsfähig sein soll.
• Gegenstand der Erfindung ist ein Meßkreis zur Messung der Fehlerrate für eine synchrone digitale Übertragungseinrichtung, die eine periodische Testfolge überträgt und als Antwort ein synchrones Datenempfangssignal mit seinem Empfangstaktsignal liefert.
• Dieser Meßkreis für die Fehlerrate enthält:
• - einen Zyklussprungkreis, der vom Empfangstaktsignal gesteuert wird,
• - einen örtlichen Generator für die periodische Testfolge, der mit dem über den Zyklussprungkreis zugeführten Empfangstaktsignal getaktet ist,
• - einen Komparatorkreis, der das synchrone Empfangsdatensignal mit der periodischen Testfolge vergleicht, die vom örtlichen Generator erzeugt wird,
• - einen Fehlerzählkreis, der hinter dem Komparatorkreis angeordnet ist,
• - und einen Kreis zur Erfassung von Diskordanzkonfigurationen, der hinter dem Komparatorkreis angeordnet ist und den Zyklussprungkreis so steuert, daß Zyklussprünge im Fall von aufeinanderfolgenden Diskordanzen zwischen dem synchronen digitalen Empfangssignal und der periodischen Testfolge veranlaßt werden, die vom örtlichen Generator erzeugt werden,
• wobei der Meßkreis im wesentlichen dadurch gekennzeichnet ist, daß der örtliche Generator einen Speicher, der die aufeinanderfolgenden Tastproben der periodischen Testfolge speichert, und einen Speicheradressenzähler enthält, der vom Empfangstaktsignal über den Zyklussprungkreis inkrementiert wird, daß der Kreis zur Erfassung von Diskordanzkonfigurationen ein Schieberegister mit mehreren Stufen enthält, das vom Empfangstaktsignal getaktet wird und dessen Dateneingang an den Ausgang des Komparators angeschlossen ist, sowie ein logisches UND-Tor mit mehreren Eingängen enthält, die an die Ausgänge der Stufen des Schieberegisters angeschlossen sind, und daß der Zyklussprungkreis aufweist:
• - einen Frequenzteiler durch P, wobei P eine ganze Zahl größer 1 ist und der Teiler durch das Empfangstaktsignal inkrementiert wird,
• - ein Register vom Typ D, das vom Empfangstaktsignal getaktet wird und mit seinem Dateneingang an den Ausgang des Frequenzteilers angeschlossen ist,
• - ein erstes logische UND-Tor mit zwei Eingängen, die an den Ausgang des Frequenzteilers bzw. an den komplementären Ausgang des Registers vom Typ D angeschlossen sind,
• - ein logisches UND-NICHT-Tor mit zwei Eingängen, die an den Ausgang des ersten logischen UND-Tors bzw. an den Ausgang des Kreises zur Erfassung von Diskordanzkonfigurationen angeschlossen sind, und
• - ein zweites logisches UND-Tor mit zwei Eingängen, von denen einer an den Ausgang des logischen UND-NICHT-Tors angeschlossen ist und der andere das Empfangstaktsignal empfängt.
• Vorzugsweise reagiert der Zyklussprungkreis auf nicht aufeinanderfolgenden Zyklen des Empfangstaktsignals.
• Andere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung eines Ausführungsbeispiels hervor. Diese Beschreibung bezieht sich auf die einzige Zeichnung, die das Blockschema eines erfindungsgemäßen Meßkreises zur Messung der Fehlerrate zeigt.
• Der Meßkreis zur Messung der Fehlerrate, der in der Figur dargestellt ist, enthält einen Eingang 1, an den das binäre Datensignal S gelangt, das von einer zu testenden synchronen digitalen Übertragungseinrichtung in Antwort auf eine periodische Testsequenz geliefert wird, und einen Eingang 2, an den ein Empfangstaktsignal H gelangt, das ebenfalls von der zu testenden synchronen digitalen Übertragungseinrichtung kommt und die Folge von Daten im binären Empfangssignal S taktet. Der Eingang 1 führt zu einem Komparatorkreis 10, der das empfangene binäre Datensignal S mit einer von einem örtlichen Generator 20 erzeugten Testfolge vergleicht und den Eingang eines Fehlerzählkreises 30 steuert, der die Fehlerrate anzeigt. Der örtliche Generator 20 wird von einem Taktsignal H' getaktet, das von einem Zyklussprungkreis 40 stammt, der vom Empfangstaktsignal H sowie von einem an den Ausgang des Komparators 10 angeschlossenen Kreis 50 zur Erfassung von Diskordanzkonfigurationen gesteuert wird.
• Der Komparatorkreis 10, der die vom örtlichen Generator 20 gelieferte periodische Testfolge mit der Folge vergleicht, die im empfangenen Datensignal S vorliegt, ist ein logisches Tor vom Typ Exklusiv-ODER mit zwei Eingängen und liefert eine logischen Pegel 0 im Fall einer Übereinstimmung und eine logischen Pegel 1 im Fall einer Diskordanz zwischen den vom Eingang 1 kommenden Binärdaten und den vom örtlichen Generator 20 kommenden Binärdaten.
• Der Fehlerzählkreis 30 besteht wie üblich aus einem Zähler, der die Perioden des empfangenen Taktsignals H zählt, die während des Auftretens eines logischen Pegels 1 am Ausgang des Komparators 10 ablaufen. Dieser Fehlerzählkreis 30 ist einem Kreis zur periodischen Auslesung und Nullsetzung zugeordnet, der es erlaubt, eine Fehleranzahl pro Zeiteinheit anzugeben.
• Der örtliche Generator 20 für die periodische Testfolge enthält einen Speicher 21, der die N Bits der periodischen Testfolge speichert, die auch an die zu testende digitale Synchronübertragungseinrichtung angelegt wird. Dieser Speicher wird von einem Zähler modulo N 22 adressiert, der durch das vom Zyklussprungkreis 40 kommende Taktsignal H' inkrementiert wird.
• Der Kreis 50 zur Erfassung von Diskordanzkonfigurationen enthält ein Schieberegister mit R Stufen (in Figur 1 ist für R der Wert 4 gewählt). Dieser Kreis wird vom Empfangstaktsignal H getaktet und besitzt eine Dateneingang, der an den Ausgang des Komparators 10 angeschlossen ist, sowie ein logisches UND-Tor 52 mit R Eingängen, die an die nicht-komplementären Ausgänge Q der R Stufen des Schieberegisters 51 angeschlossen sind. Das Schieberegister 51 speichert über R aufeinanderfolgende Perioden des Empfangstaktsignals H die Konkordanz- bzw. Diskordanzzustände zwischen den empfangenen Daten und den vom örtlichen Generator 20 kommenden Daten. Das UND-Tor 52 erfaßt durch Übergang seines Ausgangs auf den logischen Pegel 1 die Folgen von R Diskordanzen.
• - Der Zyklussprungkreis 40 enthält einen Frequenzteiler 41 mit der Teilerrate P, der vom an den Eingang 2 angelegten Empfangstaktsignal H inkrementiert wird, ein Register 42 vom Typ D, das vom Empfangstaktsignal H getaktet wird und mit seinem Dateneingang D an den Ausgang des Teilers 41 angeschlossen ist, ein logisches UND-Tor 43 mit zwei Eingängen, die an den Ausgang des Teilers 41 bzw. an den komplementären Ausgang des Registers 42 vom Typ D angeschlossen sind, ein logisches UND-NICHT-Tor 44 mit zwei Eingängen, die an den Ausgang des logischen UND-Tors 43 bzw. an den Ausgang des Kreises 50 zur Erfassung von Diskordanzkonfigurationen angeschlossen sind, und ein logisches UND-Tor 45 mit zwei Eingängen, die an den Ausgang des logischen UND-NICHT-Tors 44 bzw. an den Eingang 2 angeschlossen sind, an dem das Empfangstaktsignal H anliegt.
• Der Frequenzteiler 41 erzeugt ein Rechtecksignal mit einer P-fache Periodendauer des Empfangstaktsignals H. Das Register 42 vom Typ D verzögert das aus dem Frequenzteiler 41 kommende Rechtecksignal um eine Periode des Empfangstakts H und invertiert dieses Signal an seinem komplementären Ausgang . Das logische UND-Tor 43 erzeugt ein Impulssignal, das auf den logischen Pegel 1 während der Dauer eines Empfangstaktsignals H unter P solchen Signalen übergeht. Das logische UND- NICHT-Tor 44 liefert abhängig vom logischen Zustand am Ausgang des Kreises 50 zur Erfassung von Diskordanzkonfigurationen entweder einen konstanten logischen Pegel 1 oder ein Impulssignal, das aus den logischen Pegel 0 während der Dauer eines Empfangstaktsignals H von P solchen Signalen übergeht. Das logische UND-Tor 45 liefert am Ausgang des Zyklussprungkreises 40 entweder das Empfangstaktsignal H unverändert, wenn der Ausgang des Kreises 50 zur Erfassung von Diskordanzkonfigurationen sich auf dem logischen Pegel 0 befindet, oder das Empfangstaktsignal H mit einer Periode weniger unter P Perioden, wenn das Ausgangssignal des Kreises 50 zur Erfassung von Diskordanzkonfigurationen sich auf dem logischen Pegel 1 befindet.
• Die Zahl P, auf die der Teilerkreis 41 eingestellt ist, wird größer als die Zahl R von Stufen des Schieberegisters 51 gewählt, so daß dieses Schieberegister zwischen zwei aufeinanderfolgenden Zyklussprüngen stets vollständig gefüllt ist.
• Die Zahl R wird abhängig von einem Höchstwert der gesuchten Fehlerrate festgelegt, so daß bei diesem Höchstwert eine unmittelbare Folge von R Fehlern außerordentlich unwahrscheinlich ist.
• Der Kreis zur Messung der Fehlerrate ergibt einen korrekten Wert der Fehlerrate, wenn der örtliche Generator 20 eine periodische Testfolge in Phase mit der periodischen Testfolge erzeugt, die im Empfangssignal S vorliegt. Ist dies der Fall, dann befindet er sich im Takt und aufgrund der Wahl des Werts von R ist die Wahrscheinlichkeit sehr gering, daß sich eine Folge von R aufeinanderfolgenden Übertragungsfehlern ergibt, die ihn aus dem Takt fallen lassen könnte. Ist dies nicht der Fall, dann befindet er sich nicht im Takt und es ergeben sich Folgen von R aufeinanderfolgenden Diskordanzkonfigurationen, die zugleich mit einem Intaktfallen Zyklussprünge bewirken, da eine Korrelation zwischen der vom örtlichen Generator 20 erzeugten periodischen Testfolge und der Testfolge im Empfangssignal S nicht vorliegt.
• Der Kreis zur Messung der Fehlerrate arbeitet korrekt, wenn er wesentlich längere Zeit eingerastet als ausgerastet ist, d.h. wenn die mittlere Dauer bis zum Einrasten deutlich geringer als die mittlere Dauer bis zum Ausrasten ist, was immer erreicht werden kann durch eine geeignete Wahl der Anzahl von Stufen R des Schieberegisters 51 im Kreis 50 zur Erfassung von Diskordanzkonfigurationen. Nimmt man nämlich eine maximale Fehlerrate Tx an, dann wird die Wahrscheinlichkeit, daß eine Folge von R aufeinanderfolgenden Fehlern zu einem Ausrasten führt, folgenden Wert annehmen:
• (Tx)R
• so daß die mittlere Zeit für bis zum Einrasten wird:
• P.T. (Tx)-R (1)
• Hierbei ist T die Periode des Empfangstaktsignals. Im ausgerasteten Zustand ergibt sich die gleiche Wahrscheinlichkeit für den Ausgang des Komparatorkreises 10, daß er einen logischen Pegel 1 oder 0 annimmt, da keine Korrelation zwischen den an seine Eingänge angelegten Signalen vorliegt, so daß die Wahrscheinlichkeit eines Zyklussprungs (1/2)R beträgt und die mittlere Zeit zwischen zwei Zyklussprüngen ist:
• P.T./(1/2)-R= 2R.P.T
• und daß die mittlere Zeitdauer für ein Einrasten, wenn der Kreis nicht eingerastet war, d.h. die Zeit, die notwendig ist, um N/2 Zyklussprünge durchzuführen, wobei N die Länge der periodischen Testfolge ist, folgenden Wert annimmt:
• N/2.2R.P.T = 2R-1.P.T.N (2)
• Die Berechnung der Ausdrücke (1) und (2) für T = 7ns, Tx = 0,001, N = 2¹&sup0; und P = R = 8 ergibt eine mittlere Zeitdauer für das Ausrasten von 1,8 x 10¹&sup0; Jahren und eine mittlere Zeit für das Einrasten von 7ms, was in der Praxis zeigt, daß der Kreis zur Messung der Fehlerrate dauernd im eingerasteten Zustand sein und einen korrekten Wert der Fehlerrate liefern kann.
• Man kann, ohne den Rahmen der vorliegenden Erfindung zu verlassen, gewisse Anordnungen verändern oder gewisse Mittel durch äquivalente Mittel ersetzen.

Claims (2)

1. Kreis zur Messung der Fehlerrate für eine synchrone digitale Übertragungseinrichtung, die eine periodische Testfolge überträgt und als Antwort ein synchrones Datenempfangssignal (S) mit seinem Empfangstaktsignal (H) liefert, wobei der Meßkreis enthält:

- einen Zyklussprungkreis (40), der vom Empfangstaktsignal (H) gesteuert wird,

- einen örtlichen Generator (20) für die periodische Testfolge, der mit dem über den Zyklussprungkreis (40) zugeführten Empfangstaktsignal (H) getaktet ist,

- einen Komparatorkreis (10), der das synchrone Empfangsdatensignal (S) mit der periodischen Testfolge vergleicht, die vom örtlichen Generator (20) erzeugt wird,

- einen Fehlerzählkreis (30), der hinter dem Komparatorkreis (10) angeordnet ist,

- und einen Kreis (50) zur Erfassung von Diskordanzkonfigurationen, der hinter dem Komparatorkreis (10) angeordnet ist und den Zyklussprungkreis (40) so steuert, daß Zyklussprünge im Fall von aufeinanderfolgenden Diskordanzen zwischen dem synchronen digitalen Empfangssignal (S) und der periodischen Testfolge veranlaßt werden, die vom örtlichen Generator (20) erzeugt werden,

dadurch gekennzeichnet, daß der örtliche Generator (20) einen Speicher (21), der die aufeinanderfolgenden Tastproben der periodischen Testfolge speichert, und einen Speicheradressenzähler enthält, der vom Empfangstaktsignal (H) über den Zyklussprungkreis (40) inkrementiert wird, daß der Kreis (50) zur Erfassung von Diskordanzkonfigurationen ein Schieberegister (51) mit mehreren Stufen enthält, das vom Empfangstaktsignal (H) getaktet wird und dessen Dateneingang an den Ausgang des Komparators (10) angeschlossen ist, sowie ein logisches UND-Tor (52) mit mehreren Eingängen enthält, die an die Ausgänge der Stufen des Schieberegisters (51) angeschlossen sind, und daß der Zyklussprungkreis (40) aufweist:

- einen Frequenzteiler(41) durch P, wobei P eine ganze Zahl größer 1 ist und der Teiler durch das Empfangstaktsignal (H) inkrementiert wird,

- ein Register (42) vom Typ D, das vom Empfangstaktsignal (H) getaktet wird und mit seinem Dateneingang an den Ausgang des Frequenzteilers (41) angeschlossen ist,

- ein erstes logische UND-Tor (43) mit zwei Eingängen, die an den Ausgang des Frequenzteilers (41) bzw. an den komplementären Ausgang des Registers (42) vom Typ D angeschlossen sind,

- ein logisches UND-NICHT-Tor (44) mit zwei Eingängen, die an den Ausgang des ersten logischen UND-Tors (43) bzw. an den Ausgang des Kreises (50) zur Erfassung von Diskordanzkonfigurationen angeschlossen sind, und

- ein zweites logisches UND-Tor (45) mit zwei Eingängen, von denen einer an den Ausgang des logischen UND-NICHT- Tors (44) angeschlossen ist und der andere das Empfangstaktsignal (H) empfängt.

2. Kreis nach Anspruch 1, dadurch gekennzeichnet, daß der Zyklussprungkreis (40) auf nicht aufeinanderfolgenden Zyklen des Empfangstaktsignals (H) reagiert.