SE428078B - Anordning for aterbildning av veljsignaler - Google Patents

Description

79ÜÛ'ii'í"i z - hastighet: 9-11 pulser/sek. - förhållandet Z:A 1:1,2 till l:1,9 Härav kan härleda att: - intervallet med polariteten A:49,6-72,8 ms - intervallet Hed polariteten Z:31,4-50,5 ms Dessa krav kan uppfyllas genom att återbilda intervallen med polariteten med en fast varaktighet av 41 ms och genom att återbilda intervallen med polariteten A med en variabel varaktighet mellan övre och undre gränser på 50 och 70 ms.

Variationerna i de mottagna bitarna A och Z kompenseras därvid genom att låta varaktigheten av intervallen med polariteten A variera. Detta kräver användning av ett buffertminne som lagrar de mottagna bitarna A och Z, medan signalerna med upp- mätta intervall av polariteten A och Z matas till utgången för de återbildade signa- lerna.

B. Sammanfattning av uppfinningen.

Ett ändamål med uppfinningen är att åstadkomma en anordning som innehåller ett buffertminne för återbildning av väljsignaler från en mottagen isokron signal, vil- ken tillåter en avsevärd variation i antalet konsekutiva bitar A och Z, som repre~ senterar de respektive värdena hos väljsignalerna i den isokrona signalen. I synner~ het kan en sådan anordning klara av 2,3 eller 4 bitar A och 1,2 eller 3 bitar Z och därav återbilda väljsignaler som uppfyller CCITT rekommendationen U2, t.ex. genom att återbilda intervallen med polariteten Z med en fast varaktighet (på 41 ms) och intervallen med polariteten A med en variabel varaktighet mellan två gränser (på 50 och 70 ms). Z Anordningen enligt uppfinningen kännetecknas därav att efter uppträdandet av en Z-A övergång vid utgången av mottagningsminnet A~polaritet matas under minst en förutbestämd tidsperiod till utgången för väljsignalen, att sedan denna tidsperiod har utlöpt A-polariteten ersättes med Z-polaritet om ett signalelement Z finns på mottagningsminnets utgång, att i annat fall tillförseln av A-polaritet till utgången för väljsignalen fortgår till en förutbestämd maximal tidsperiod eller tills signal- elementkombinationen ZZA eller AZA avkännes i mottagningsminnet, betraktat från dess utgång, beroende på vilket tillstånd som uppfylles först, att vid utsträckning till den förutbestämda tidsperioden signalelementen i mottagningsminnet skiftas relativt utgången en eller två positioner tills ett signalelement Z uppträder på utgången och att vid den tidigare nämnda avkänningen av signalelementkombinationen ZZA eller AZA signalelementen skiftas en position vilket gör att signalelementet Z uppträder på utgången, att därefter under en fast tidsperiod Z-polaritet matas till utgången för styrsignalen och att sedan denna fasta tidsperiod har utlöpt signalelementen i mot- tagningsminnet skiftas relativt dess utgång för noll, en eller två positioner, tills 3 v9oo111-1 ett signalelement A uppträder på utgången, varefter cykeln upprepas, medan i annat fall Z-polaritet matas till utgången för styrsignalen tills ett signalelement A upp- träder på utgången av mottagningsminnet, varefter cykeln upprepas.

C. Sammanfattning av figurerna.

Fig l visar ett blockschema för en anordning enligt uppfinningen, medan fig 2 visar ett flödesdiagram för anordningen enligt uppfinningen.

D. Referenser.

Dl: CCITT-rekommendationen R101.

D2: CCITT-rekommendationen U2.

E. Beskrivning av en utföringsfonn.

E (1) Blockschemat enligt fig 1.

I fig 1 antages att en isokron signal för en kanal i enlighet med referensen D1 tages emot på en signalingång 1 och en motsvarande klockpulssignal tas emot på en klockpulsingång 2. Üverföringshastigheten antages vara 50 Baud. Den isokrona signa- len har en något högre hastighet, nämligen 48/47.50 Baud vilket svarar mot en ele- mentvaraktighet av 19 7/12 ms i enlighet med referensen D1.

Efter mottagning lagras bitarna i den isokrona signalen i det bistabila minnet 3. Utgången från detta minne är ansluten till en ingång 4-1 i ett elastiskt minne 4 medan klocksignalen matas till ingångar 4-2 och 4-3. Den till ingången 4-2 matade klocksignalen styr inskrivningen av informationsbitarna i ett skiftregister 5 som har tre steg b1,b2 och b3.

Infonnationsbitarna införes alltid i det första steget bl i ski ftregi stret 5 och varje klockpuls på ingången 4-2 skiftar bitarna från ett steg till nästa.

Infonnationsbitarna avläses från steget b1,b2 eller b3 under styrning från ett adressregister 6 och medelst en multiplexer 7. Den bit som har lästs ut uppträder på en utgång 4-4 sedan en klockpuls har matats till en ingång 4-5.

Multiplexern 7 tar emot de tre bitarna från skiftregistret 5 och styrsignaler från adressregistret 6, som anger vilken bit som skall väljas.

Adressregistret 6 har formen av en linjär räknare bestående av fyra steg (0,1,2,3) varvid de första två stegens (0,1) utgångar är kombinerade till en utgång.

Utgångarna från denna räknare avger styrsignalerna för multiplexern 7.

En binär 1:a finns i ett av stegen i adressregistret 6. En klockpuls på ingång- en 4-3 skiftar den binära l:an en position till vänster men ej längre än till det sista steget (3). En klockpuls på ingången 4-5 skiftar den binära l:an en position åt höger men inte längre än till det första steget (0).

I vilotillståndet matas klockpulser med en relativt hög frekvens (1kHz) till klockingången 4-5. Följden härav är att i vilotillståndet biten i skiftregistrets 5 steg bl alltid uppträder på utgången 4-4. 79004111-1 4 Buffertminnet 4 innefattar också instäïïningsingångar 4-6, 4-7 och 4-8 med di- rekt access ti11 adressregistrets 6 steg (1), (2) och (3). Instä11ningssigna1er som tiïïföres dessa ingångar kan omede1bart stäïla in adressregistret i ett givet tiïi- stånd.

Utgången 4-4 är ansluten tiil ett bistabiït minne 8 tiil viïket också kïocksig- naïen som tiïïföres på ingången 4-5 matas. Det bistabiïa minnets utgång utgör samti- digt heïa anordningens enïigt fig 1 utgång 9.

I anordningens vi1oti11stånd uppträder en signaï på utgången 9, vi1ken har po- ïariteten hos biten i skiftregistrets 5 steg bl.

On polariteten A uppträder Iängre än 230 ms på utgången 9 betyder detta att förbindeïsen avbrytes och dessutom start av den s.k. "signa1eringsfasen“.

En detektor 10 för avkänning av viïotiïiståndet med poïariteten A är ansïuten ti11 utgången 9. Detektorns 10 utgång är ansiuten ti11 en ingång 11-1 på en anord- ning ll som år utförd att avkänna början av signaïeringsfasen. En andra ingång 11-2 på anordningen 11 är ansïuten ti11 utgången från en motsvarande anordning i den ej visade sändaren, vi1ken är tiïïordnad den andra signaïöverföringsriktningen.

Om anordningen 11 avkänner att poïariteten A överföres under 230 ms i endera signaïriktningen stälïes det bistabiia minnet 12 om ti11 "signa1eringsfas“-ti11stån- det, i viiket en signaï matas därifrån tiil en utgång 12-1. ' Signaïeringsfasen siutar vid uppträdandet av en stopp-startövergång i en sig- naïriktning, medan konstant stopp-poïaritet överföres i den andra signa1riktningen.

En detektor 13 är ans1uten ti11 utgången 9 för att avkänna viïotiïïståndet med pol ariteten Z. Övergångarna Z-A och A-Z avkännes av respektive detektorer 15 och 16 som är ansïutna ti11 utgången 9.

En anordning 14 för att avkänna sïutet av signaïeringsfasen (= början av infor- mationsfasen) tar emot: ~ på en ingång 14-1 detektorns 13 utgångssignaï, på en ingång 14-2 utgångssignaïen från en motsvarande detektor i den sändare som är tiïïordnad den andra signaïöverföringsriktningen, på en ingång 14-3 detektorns 15 utgångssignaï, på en ingång 14-4 utgångssignaïen från en motsvarande detektor i den sändare som är tiïïordnad den andra signalöverföringsriktningen.

Om anordningen 14 avkänner en Z-A övergång i ena signalöverföringsriktningen medan konstant Z-poïaritet överföres i den andra signaïöverföringsriktningen åter- stäïïes det bistabiïa minnet 12 ti11 tilïståndet "infonnationsfas" i viïket en sig- naï matas därifrån ti11 en utgång 12-2.

I informationsfasen i vi1ken teïegrafitecken på 7 1/2 enheter (6 eïement på s 7900111-1 20 ms och ett stoppeiement på 30 ms) överföres aktiverar det bistabiia minnet 12 en startkrets 17 som är ti11ordnad en avsökningsmomenträknare 18. Då den är aktiverad är startkretsen 17 känsïig för en utgångssignaï från detektorn 15 vi1ken utgångssig- na1 anger en detekterad Z-A övergång.

Efter avkänning av en Z-A övergång i detektorn 15 stäïïer startkretsen 17 in räknaren 18 i räknepositionen 1 varigenom en bïockeringssignaï för grinden 19 av- ïägsnas och grinden 20 frigöres via OCH-grinden 21. Samtidigt stäïier detektorn 15 in en räknare 23 i räknepositionen nr 11 via en instälïningskrets 22. Via kiockin- gången 24 förses denna räknare 23 med kïockpuiser med en upprepningshastighet av 1 kHz på en kiockingång 24. Räknaren 23 har 30 räknepositioner och efter det att räk- naren har stä11ts in i räknepositionen nr 11 tar det 20 kïockpuïser innan räknaren övergår från räknepositionen nr 30 ti11 positionen nr 1. Denna omstäilning åtföïjes av att en kïockpuïs matas via grindarna 20 och 19 ti11 räknaren 18 och tiii buffert- minnets 4 kiockingång 4-5 och det bistabiïa minnet 8 via ELLER-grindarna 25 och 26.

Som föïjd av denna kiockpuïs utiäses en bit från buffertminnet 4 och införes i det bistabiia minnet 8.

Genom att fortsätta på detta sätt utïäses buffertminnet 4 vid tidpunkter som är förskjutna 20,40,60,80,100,120 respektive 145 ms re1ativt den Z-A övergång som star- tar avsökningsprocessen. Detta är det normaïa avsökningsförioppet för teiegrafitec- ken. Tidsintervaïïet på 25 ms efter avsökningstidpunkten på 120 ms mätes upp genom att vid denna tidpunkt stäiïa in räknaren 23 i räknepositionen nr 6 via instäil- ningskretsen 27. För de andra avsökningstidpunkterna användes aïïtid instäiinings- kretsen 22.

Efter den sjunde avsökningspuïsen befinner sig räknaren 18 i viïotiïïståndet R viiket bringar grinden 19 att stänga. Avsökningsförloppet för ett tecken är därige- nom avsïutat och ett nytt avsökningsföriopp kan starta efter avkänning av en efter- föijande Z-A övergång.

Kïockpuiserna på ingången 24 kombineras i en OCH-grind 28 med utgångssignaierna från detektorn 10 och det bistabiïa minnets 12 utgång 12-1.

Kïockpuïserna på ingången 24 kombineras i en OCH-grind 29 med detektorns 13 utgångssignal.

OCH-grindarnas 28 och 29 utgångssignaïer kombineras i en ELLER-grind 30 och matas via ELLER-grindarna 25 och 26 ti11 kiockingången 4-5. Resultatet b1ir att buf- fertminnet utïäses med en reïativt hög frekvens om konstant A- e11er Z- poïaritet tas emot i infonmationsfasen och om konstant Z-poïaritet tas emot i signaïeringsfa- sen. Detta gör att steget bl fortfar att avge utgångssignaien så att en signaïöver- gång som initierar en avsökningsprocess snabbt avkännes efter mottagning.

Det observeras att detektorn 15 endast är känsïig om detektorn 13 avger en 7900111-1 6 utgångssignal så att Z-A övergångarna bara detekteras efter en föregående period med konstant Z-polaritet.

För den efterföljande beskrivningen antages att det bistabíla minnet 12 indi- kerar signaleringsfas (signal på utgången 12-1) och att i början konstant Z-polari- tet tas emot efterföljt av en sifferpulsserie, varvid steget b3 i skiftregistret 5 avger utgångssignalen.

Såsom tidigare beskrivits avläses buffertminnet 4 med hög hastighet och detek- torn 15 är aktiverad. Det bistabila minnet 12 aktiverar vidare startkretsarna 31 och 32 som är tillordnade respektive räknare 33 och 34 vilka tjänar att styra ett redu- cerat avsökningsförlopp med två avsökningstidpunkter och ett inverst avsökningsför- lopp med fyra avsökningstidpunkter. Startkretsen 31 är ansluten till detektorn 15 som är känslig för Z-A övergångarna medan startkretsen 32 är ansluten till detektorn 16 som är känslig för A-Z övergângarna.

Om en Z-A övergång avkännes ställer startkretsen 31 in räknaren 33 för det re- ducerade avsökningsförloppet i räkneposition nr 1 så att en blockeringssignal för en grind 35 avlägsnas och blockeringssignalen för grinden 20 från OCH-grinden 21 också avlägsnas. Samtidigt har detektorns 15 utgångssignal ställt in räknaren 23 i räkne- position nr 11 via inställningskretsen 22.

Följden blir att räknaren 23 ställer in räknaren 33 i räkneposition nr 2 via grindarna 20 och 35 20 ms efter Z-A övergången. Samtidigt ställes räknaren 23 in i räkneposition nr 1 via en inställningskrets 37.

Resultatet blir att räknaren 23 avger en avsökningspuls 30 ms senare, d.v.s. 50 ms efter Z-A övergången, vilken avsökningspuls ställer in räknaren 33 i vilotill- ståndet R via grindarna 20 och 35. Samtidigt ställes räknaren 23 in i räkneposition nr ll via inställningskretsen 22 och avger därvid 20 ms senare en utgângspuls såvida inte bitkombinationen ZZA eller AZA avkännes i buffertminnet 4, såsom kommer att beskrivas i det efterföljande.

I en OCH-grind 38 kombineras grindens 20 utgângssignal med räknarens 33 räkne- position nr 2 via en ELLER-grind 39. 0CH-grindens 38 utgångssignal matas till buf- fertminnets 4 klockingâng 4-5 via ELLER-grindarna 40 och 26.

Följden blir att avsökningspulsen som uppträder 50 ms efter Z-A övergången tjä- nar såsom en utläsningspuls för buffertminnet 4.

Vidare matas OCH-grindens 38 utgångssignal via ELLER-grinden 40 till detektorn 16 för att göra denna känslig.

Räkneposition nr 2 i räknaren 33 gör att adressregistret 6 ställes in i positi- on nr 3 via ELLER-grindarna 39 och 41 vilket gör att biten i steget b3 i skiftre- gistret 5 utläses 50 ms efter Z-A övergången.

On den nämnda biten i steget b3 är en Z-bit avkänner detektorn 16 en A-Z över- gång efter utläsning så att ett nytt avsökningsförlopp startas. 7 7900111-1 Utgångssignalen på det bistabila minnets 12 utgång 12-1 kombineras i en OCH-grind 42 med detektorns 10 utgångssignal samt stegets b2 utgångssignal och den inversa utgângssignalen hos steget bl i skiftregistret 5. OCH-grindens 42 utgångs- signal matas till styringången 4-7 via en ELLER-grind 43 och till klockingången 4-5 via ELLER~grindarna 40 och 26.

Följden blir att om det bistabila minnet 8 fortsätter att avge A-polaritet 50 ms efter Z-A övergången och steget b2 innehåller en bit Z och steget bl en bit A biten Z i steget b2 utläses. Som en följd härav kommer detektorn 16 att avkänna en A-Z övergång. Detta betyder att perioden med polariteten A avslutas så snart som det detekteras att bitkombinationen ZA finns i stegen b2,b1.

Om kombinationen ZZA eller AZA finns i stegen b3,b2,b1 göres perioden med pola- riteten A inte längre än nödvändigt för att uppfylla överföringsstandarden.

En OCH-grind 44 kombinerar räknarens 33 eller 34 vilotillstånd (via en ELLER-grind 45) med grindens 20 utgångssignal. OCH-grindens 44 utgångssignal matas 1 till klockpulsingången 4-5 via ELLER-grindarna 40 och 26.

En OCH-grind 46 kombinerar OCH-grindens 44 utgångssignal med stegets b2 ut- gångssignal i skiftregistret 5.

En OCH-grind 47 kombinerar OCH-grindens 44 utgângssignal med stegets b2 inversa utgångssignal i skiftregistret 5.

OCH-grindarnas 46 och 47 utgångssignaler matas till âterställningsingångarna 4-7 och 4-6 via ELLER-grindar 43 respektive 53.

Följden blir att om A-polaritet fortfarande uppträder på utgången 9 70 ms efter Z-A-övergången biten i steget b2 läses ut om denna bit är en Z-bit och biten i ste- get bl läses ut om biten i steget b2 är en A-bit.

Följden är att efter 70 ms polariteten på utgången 9 ändrar sig under alla för- hållanden frân A-polaritet till Z-polaritet.

Den motsvarande A-Z övergången avkännes av detektorn 16.

Efter avkänning av A-Z övergången ställer startkretsen 32 in räknaren 34 för det inversa avsökningsförloppet till räkneposition nr 1, så att grinden 36 blir le- dande. Samtidigt ställer detektorns 16 utgångssignal in räknaren 23 i räkneposition nr 11 via inställningskretsen 22.

Följden är att räknaren 23 avger en utgângspuls 20 ms senare vilken ställer in räknaren 34 till räkneposition nr 2 via grindarna 20 och 36. Samtidigt ställas räk- naren 23 in i räkneposition nr 10 via en inställningskrets 48.

Resultatet blir att 21 ms senare, d.v.s. 41 ms efter A-Z övergången, räknaren 23 avger en utgângspuls som ställer in räknaren 34 i räkneposition nr 3 via grindar- na 20 och 36. Samtidigt ställes räknaren 23 in i räkneposition nr 11 via inställ- ningskretsen 22.

En OCH-grind 49 kombinerar räknarens 34 räkneposition nr 2 med grindens 20 ut- 79ÛÜ'§11-1 8 gångssignaï. OCH-grindens 49 utgångssignai matas via ELLER-grinden 26 tiil kïockin- gången 4-5.

En OCH-grind 50 kombinerar räknarens 34 räkneposition nr 2 med stegets b3 in- versa utgångssignaï i skiftregistret 5. OCH-grindens 50 utgångssignaï matas ti11 instäïiningsingången 4-8 via ELLER-grinden 41.

En OCH-grind 51 kombinerar räknarens 34 räkneposition nr 2 med stegets b3 ut- gângssignaï i skiftregistret 5 och stegets b2 inversa utgångssignai i skiftregistret 5. OCH-grindens 51 utgångssignaï matas ti11 instäïiningsingången 4-7 via ELLER-grin- den 43.

En OCH-grind 52 kombinerar räknarens 34 räkneposition nr 2 med stegens b2 och b3 utgångssignai i skiftregistret 5. OCH-grindens 52 utgångssignai matas ti11 in- stälïningsingången 4-6 via ELLER-grinden 53.

Resuïtatet bïir att 41 ms efter A-Z övergången steget b3,b2 e11er bl i skift- registret 5 utïäses genom räknarens 23 utgångspuïs beroende på var en A-bit påträf- fas först. Utïäsning av en A-bit på utgången 9 åtfö1jes av en Z-A övergång. Om ingen A-bit ïäses utïäses Z-biten i steget bl på föïjande sätt.

En OCH-grind 54 kombinerar räknarens 34 räkneposition nr 2 med grindens 20 ut- gångssignai och den inversa utgångssignaïen från en ELLER-grind 55, viïken senare kombinerar OCH-grindarnas 50,51 och 52 utgångssignaier. OCH-grindens 54 utgångssig- na1 matas ti11 en återstäïïningsingång på räknaren 34 och räknaren 23.

Resuïtatet är att 41 ms efter A-Z övergången räknaren 34 stäïies in i viiotill- ståndet R och räknaren 23 i position nr 30, om en bit A inte finns i något av skift- registrets 5 steg. Därefter läses återigen buffertminnet ut med en hög hastighet varvid steget bl avger utgångssignaien.

Om man antar att 41 ms efter A-Z övergången en bit A finns i buffertminnet 4 så uppträder en Z-A övergång på utgången 9 och räknaren 23 avger 20 ms därefter en ut- gångspuïs som stä11er in räknaren 34 ti11 räkneposition nr 4 via grindarna 20 och 36. Samtidigt stälies räknaren 23 in i räkneposition nr 1 via instäiïningskretsen 37 viïket gör att en utgångspuis uppträder 30 ms senare, d.v.s. 50 ms efter Z-A över- gången.

Denna utgångspuïs stäïler in räknaren 34 via grindarna 20 och 36 i vi1oti11- ståndet R. OCH-grinden 38 kombinerar grindens 20 utgångssignaï med räknarens 34 räk- neposition nr 4 via ELLER-grinden 39. OCH-grindens 38 utgångssignaï matas ti11 klockingången 4-5 via ELLER-grindarna 40 och 26. Föijaktïigen kommer räknarens 23 utgångspuls också att tjäna såsom avïäsningspuïs för buffertminnet 4.

Mottagarens tiiïstând är nu exakt detsamma som 50 ms efter avkänningen av den första Z-A övergången och mottagaren kommer nu att arbeta på exakt samma sätt.

Varje sifferpu1s kommer att återbiïdas på ovan beskrivet sätt med tidsperioder av A-poïaritet som varierar me11an 50 ms och 70 ms och fasta tidsperioder med Z- 9 7900111-1 poiaritet, viïka har en varaktighet av 41 ms.

E (2) mottagarens fïödesdiagram (fig 2).

I fig 2 betecknar PR~1 och PR-2 den första och den andra fasen av det reducera- de avsökningsförïoppet (PR) som är styrt av räknaren 23.

PI-1,P-I-2,PI-3,PI-4 är den första, den andra, den tredje och fjärde fasen av det inversa avsökningsförïoppet (PI) som är styrt av räknaren 34.

Aiimänt betecknar R viiotiïiståndet.

Den efterföijande förkiaringen av funktioner och tiiïstând i tidsföljd i mot- tagaren är knuten ti11 de numrerade biocken i fig 2. Funktionerna är på vaniigt sätt givna i form av (makro-) instruktioner som anger viika funktioner som ska11 utföras.

Utrustningen är utförd att utföra dessa instruktioner.

Det observeras att en sådan tidsföïjd av funktioner och tiiihörande tiiistånd i mottagaren kan reaïiseras med hjäip av universeiia sekventieïia programerbara io- giska kretsar, såsom vaniiga mikroprocessorer med tiiihörande minnen och perifer utrustning, t.ex. Signetics 2650. funktion beskrivning -0- viiotiiïstånd med Z-poiaritet räknarna (PR och PI) i viïotiiïståndet (33,34) stäiï in adressregistret i position nr.3 (6) ïäs buffertminnet med hög hastighet (4) gör detektorn känsiig för Z-A övergång (15) -1- detektering av övergång Z-A (15) stäii räknaren (PR) i position nr 1 (33) stäïi frekvensdeiaren i position nr 11 (23) -2- frekvensdeiaren avger utgångspuis (23) stäii räknaren (PR) i position nr 2. (33) stäïi frekvensdeïaren i position nr 1 (23) -3- frekvensdeiaren avger utgângspuis (23) sätt adressregistret i position nr 3 (6) Täs buffertminnet (steget b3) (4) sätt räknaren (PR) i viïotiïiståndet R (33) sätt frekvensdeiaren i position nr 11 (23) gör detektorn känsïig för A-Z övergång (16) -om biten i steget b3 är en Z-bit: detektering av övergång A~Z (16) sätt räknaren (PI) i position nr 1 (34) -4- viïotiiistånd med A-poiaritet 79ÛÛ111'1 m _5_ _6_ -om biten i steget b2 är en Z-bit och biten i steget bl en A-bit: sätt adressregistret i position nr 2 iäs buffertminnet (steget b2) detektering av övergång A-Z sätt räknaren (PI) i position nr 1 sätt frekvensdeïaren i position nr 11 frekvensdeiaren avger utgângspuis -om biten i steget b2 är en Z-bit: sätt adressregistret i position nr 2 -om biten i steget b2 är en A-bit: sätt adressregistret i position nr 1 iäs buffertminnet (steget b2 e11er bl) detektering av övergång A-Z sätt räknaren (PI) i position nr 1 sätt frekvensdeiaren i position nr 11 frekvensdeïaren avger utgängspuis sätt räknaren (PI) i position nr 2 sätt frekvensdeïaren i position nr 10 frekvensdeiaren avger en utgângspu1s ~om biten i steget b3 är en A~bit: sätt adressregistret i position nr 3 -om biten i steget b3 är en Z-bit och biten i steget b2 en A~bit: sätt adressregistret i position nr 2 iom biten i steget b3 och biten i steget b2 är en Z-bit: sätt adressregistret i position nr 1 läs buffertminnet (steget b3,b2 e))er bl) sätt räknaren (PI) i position nr 3 sätt frekvensdeiaren i position nr 11 -om biten i steget b3, biten i steget b2 och biten i steget bl är en Z-bit: sätt räknaren (PI) i viiotiïiståndet R sätt frekvensdeiaren i position nr 30 (42) (6) (4) (16) (34) (23) (23) (46) (6) (47) (6) (4) (16) (34) (23) (23) (34) (23) (23) (50) (6) (51) (6) (52) (6) (4) (34) (23) (55) (34) (23)

Claims (1)

11 7900111-1 funktion beskrivning -8- sammA som -0- -9- frekvensdselaren avger utgångspuls (23) sätt räknaren (PI) i position nr 4 (34) sätt frekvensdelaren i position nr 1 (23) -10- frekvensdelaren avger utgångspuls (23) sätt räknaren (PI) i vilotillståndet R (34) fortsätt såsom vid funktion -3- -11- fortsätt som för funktion -4- -12- fortsätt som för funktion -5- Patentkrav Anordning för att återbilda styrsignaler från en isokron signal vars binära signalelement A och Z representerar styrsignalernas avsökningsvärden, vilka avsök- ningsvärden har tagits vid avsökningstidpunkter som har en given position relativt signalövergångarna i styrsignalerna, varvid den isokrona signalen matas till ett buffertmottagningsminne, k ä n n e t e c k n a d av att efter uppträdandet av en Z-A övergång på mottagningsminnets utgång A-polaritet matas åtminstone under en för- utbestämd tidsperiod till utgången för styrsignalen, att sedan denna tidsperiod har utlöpt A-polariteten ersättes med Z-polaritet om ett signalelement Z förefinnes på mottagningsminnets utgång, att i annat fall tillförseln av A-polaritet till utgången för väljsignalen utsträckes till en förutbestämd maximal tidsperiod eller tills sig- nalelementkombinationen ZZA eller AZA avkännes i mottagningsminnet betraktat från dess utgång, beroende på vilket villkor som uppfyllas först, att vid utsträckning till den förutbestämda tidsperioden signalelementen i mottagningsminnet skiftas re- lativt utgången en eller två positioner tills ett signalelement Z uppträder på ut- gången och att vid den nämnda avkänningen av signalelementkombinationen ZZA eller AZA signalelementen skiftas en position vilket gör att signalelementet Z uppträder på utgången, att därefter under en fast tidsperiod Z-polaritet matas till utgången för styrsignalen och efter utgången av denna fasta period signalelementen i mottag- ningsminnet skiftas relativt dess utgång för noll, en eller två positioner, tills ett signalelement A uppträder på utgången, varefter cykeln upprepas, och att annars Z-polaritet matas till utgången för styrsignalen tills ett signalelement A uppträder på utgången av minnet, varefter cykeln upprepas.