DE2825190B2

DE2825190B2 - Programmierbare logische Anordnung

Info

Publication number: DE2825190B2
Application number: DE2825190A
Authority: DE
Inventors: Maurice Vence Cukier (Frankreich)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1977-06-30
Filing date: 1978-06-08
Publication date: 1980-03-20
Also published as: FR2396468A1; FR2396468B1; GB1558754A; DE2825190A1; JPS5413240A; DE2825190C3; US4237542A

Description

Die Erfindung betrifft eine programmierbare logische Anordnung (Pl.A) nach dem Oberbegriff des Anspruchs v,, I.

Komplexe logische Funktionen restulicren bekanntlich aus der Kombination von Grundfunktionen, die insbesondere die Funktionen UND und ODER benutzen. Vor diesem Hintergrund und unter Ausnutzung der ,, I.SI-Schiillungstechnik, wurden neue Schaltungstypen auf den Merkt gebracht, die sogenannten PLA's, die im wesentlichen aus Matrizen von Elementen bestehen, die (lic Funktionen UND und ODER erfüllen. Die einfachste derartige Schaltung besieht aus einer UND-Matrix, die _M, aus UND-Gliedern gebildet ist und einer ODER-Matrix aus ODER-Gliedern. Die Eingänge der zu verarbeitenden Daten kommen im allgemeinen auf die UND-Matrix. Diese nimmt eine UND-Verknüpfung der Eingabedaten und deren Umkehrungen vor. Die aus dieser _h-, ersten Matrix resultierenden Tenne werden dann in die ODFR-Matrix eingeführt, wo sie logischen ODER-Operationcn unterzogen werden. In manchen Anwendungen erhält man dann das gewünschte Ergebnis am Ausgang dieser zweiten Matrix, in anderen Anwendungen sind rückläufige Operationen erforderlich. Mit anderen Worten, die am Ausgang der ODER-Matrix erscheinende Information muß in den Eingang der UND-Matrix zurückgekoppelt werden. Das Endergebnis erhält man nach Ausführung eines sequentiellen Prozesses, in dem einige Schritte, die während der Ausführung des unmittelbar vorhergehenden Schrittes erzielten Ergebnisse betreffen. Um diese Funktionen zu erfüllen, ist am Ausgang der ODER-Matrix ein Pufferregister vorgesehen und die Ausgabe dieses Registers ist mit dem Eingang der UND-Matrix verbunden. Wenn die Operationen komplexer sind, müssen die Ergebnisse für die einzelnen Schritte zwischengespeichert werden, um sie zu anderen gegebenen Zeitpunkten wieder in die Schaltung einzuführen. Somit sind mehrere Pufferregister erforderlich und die UND- und ODER-Matrizen müssen vergrößert werden, wenn konventionelle Techniken angewandt werden.

Zum besseren Verständnis der bekannten programmierbaren logischen Schaltungen, wird auf das Buch von William N. Carr und Jack P. Mize mit dem Titel »MOS/LSI Desigc an Application« und insbesondere auf Kapitel 8 verwiesen. Fig.8-4 zeigt dort die Grundelemente einer solchen Doppelmatrixanordnung, in der eine Matrix aus UND-Gliedern und die andere aus ODER-Gliedern besteht, und worin eine Rückkopplungsschleife über ein Pufferregister führt.

Der Erfindung liegt die Aufgabe zugrunde, eine bekannte programmierbare logische Anordnung zur Ausführung komplexer logischer Funktionen so zu verbessern, daß zur Ausführung derselben Funktionen weniger und kleinere UND und ODER-Matrizen erforderlich sind als bei dem Stand der Technik. Die Lösund dieser Aufgabe besieht im Kenn/eichen des Anspruchs I.

Weitere Merkmale ergeben sich aus den Ansprüchen 2 bis 5.

Die vorliegende Erfindung kennt die atifge/eigtcn Nachleile nicht und ermöglicht die Verwendung von UND-Matrizcn und ODER-Matrizen für komplexe Funktionen und diese Matrizen sind im wesentlichen in der Größe mit denen identisch, die für einfache Funktionen benötigt werden.

Ausführungsberpiclc der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben. Es /eigen

F i g. 1 und 2 in Hlockdiagrammcn herkömmliche programmierbare logische Schaltungen,

Fig. ! in einem Blockdiagramm die vorliegende Erfindung.

Fig. 4 in einem Hlockdiagramm eine zur Illustration der Erfindung ausgewählte Anwendung,

Fig. 5 ein Aiisführungsbeispicl des in F i g. 4 gezeigten Gerätes bei Anwendung der bisherigen Technik und

Fig. 6 und 7 Aii.sführiingsbeispiele des in F i g. 4 gezeigten Gerätes,

Fig. I zeigt die wesentlichen Elemente einer programmierbaren logischen Schaltungsanordnung mit Rückkopplung, nämlich eine UND-Matrix AM aus UND-Gliedern, die die logischen Eingangssignale am Eingang F. empfängt. Die Ausgaben der Matrix AM werden in die Matrix OM eingespeist, die aus ODER-Gliedern besteht. Die die gewünschten Ergebnisse darstellenden digitalen Daten werden am Ausgang der (M/-Malri\ entweder direkt oder über ein paralleles

Ein- und Ausleitungsregister Rg abgenommen. Dieses Register dient ganz oder teilweise zum Speichern der Daten, die über eine Rückkopplungsschleife wieder in die Matrix AM eingeleitet werden sollen. Taktsignale (H) und in bestimmten Fällen auch Rückstellsignale (R), werden außerdem zum Steuern der Operationen geliefert.

Mit diesem Schema kann man ein Gerät implementieren, das die sequentiellen und rückläufigen Operationen ausführen soll, durch die der im Register Rg während eines Operationsschrittes gespeicherte Inhalt im folgenden Schritt benutzt wird.

Für komplexere logische Funktionen braucht man mehrere Pufferregister, so daß die Daten in der Rückkopplungsschleife während der Operation modifiziert werden können. Wenn man z. B. das von der ΟΛί-Matrix während eines vorhergehenden und vorgegebenen Taktzyklus gelieferte Ergebnis unter bestimmten logischen Bedingungen in die Rückkopplungsschleife einführen will, so braucht man im Vergleich zu Fig. 1 mehrere Register, d. h. so viele Register Rg, wie im sequentiellen Operationsprozeß für die Ausführung der gewünschten komplexen logischen Funktion verschiedene Datenelemente gespeichert werden müssen. Die Anzahl der UND-Matrizen und ODER-Matrizen muß jedoch multipliziert werden,d. h. sie müssen beträchtlich größer werden. Die Verzögerung der /4M-Matrizen und OA/-Matrizen ist annähernd gleich dem Quadrat der Register, wie es in F i g. 2 gezeigt ist.

F i g. 2 zeigt eine programmierbare logische Schaltungsanordnung herkömmlicher Technik mit zwei Pufferregistern. Hier wurde die UND-Matnx und die ODER-Matrix vergrößert. Der Eingang E empfängt Daten- und/oder Steuerinformation, die die beiden UND-Matrizen AMX und AM2 speist. Die Ausgangssignale der Matrizen AMX und AM2 werden auf die Eingänge der ODER-Matrizen OMl bzw. ΟΛ/2 gegeben, ('ic eine Rückkopplungsschleife über die Pufferregistcr Rg X oder Rg2 speisen. Die Ausgänge .S" der Schaltung werden von diesen Registern abgenommen. Die Matrizen AMX und AM 2 können zu einer Matrix /usammengekoppelt werden, die dann ungefähr viermal so groß wäre, wie jede einzelne Matrix. Dasselbe gilt für die Matritzen Oh'X und OM2. Nach Darstellung in Fig. 2 enthalten die Matrizen AMX. AM2, OMX. OM2 unbenutzte Zonen, die trotzdem existieren. Dadurch erklär! sich der Größenzuwachs dieser Matrizen bezogen auf die Anzahl der Register. Die Existenz dieser Zonen erklärt sich aus der Beschreibung der F i g. 5.

Die Zunahme der Anzahl von Schaltungen hat Rückwirkungen nicht auf den Preis des so implementierten Gerätes, sondern auch auf das entsprechend steigende Volumen und das ~.m wesentlichen, weil die Fingangs/Ausiiangsstifte und die Verbindungsleitungen /wischen den Elementen der benutzten integrierten Schaltungen zunehmen.

Zur llberwi'Jung dieser Nachteile wird daher das in F i g, J gezeig»¹: Gerät vorgeschlagen. Diese Figur zeigl die Matrizen AM und OM, die mit den in Fig. I gezeigten ähn'ich sind. Hier ist jedoch eine OM-Matrix mit einer Adr^ßzone AD vorgesehen, die eine Ausgabe mit der sogenannten Adreltinformation liefert. Mit dieser Ausgabe werden die verschiedenen Wortpositionen (die im gewählten Beispiel in Zeilen angeordnet sind), einer Randomspeichermatrix MEM über eine Decodierschaltung DECODE MEM angesteuert. Diese programmierbare logische Schaltung hat daher so viele parallelgeschaltete Register, ähnlich dem Register Rg, wie es Zeilen im Speicher MEM gibt. Die Anzahl der Zeilen ist eine Funktion der Anzahl der Zwischenspeicheroperationen für die Ausführung der komplexen logischen Funktion, für die die programmierbare logische Schaltung (PLA) konzipiert wurde. Der Eingang E des Elementes empfängt die Datenbits und/oder die Statussteuerbits, die weiter definiert werden.

Die Darstellung in Fig. 3 ist natürlich stark schematisiert und die erwähnte komplexe logische Funktion kann tatsächlich aus der Kombination mehrerer einfacher oder komplexer Funktionen resultieren, wie noch an einem Beispiel gezeigt wird.

Die Erfindung wird anschließend anhand eines Digitalzeitgebers erklärt Dieser Zeitgeber besteht aus einem Modulo-16-BinärzähIer (C) der durch ein Signal (H) getaktet wird und dessen Inhalt man auf Anforderung in einem Register Z₂ ««zeigen kann. Nach Darstellung in F i g. 4 wird der Betriebszustand des Zeitgebers durch eine Decodierschaltung DEC gesteuert, deren Eingang zwei Statussteuerbits 57" 1 und ST2 empfängt. Die Kombination dieser beiden Bits definiert die an den Zeitgeber gegebene Reihenfolge gemäß der nachstehenden Tabelle I.

Tabelle I
sr I

.S7 2 Operation

0 Taktgeber betätigen (Zahler) (Zl)

1 Übertragung des Zählerinhaltes
nach / 2

ι· I 0 Rückführung des Inhaltes von Z 1

I 1 Rückführung des Inhaltes-On Z2

Da der Zähler im Modulo-16-Betrieb läuft, muß er von O bis 15 in Dezimalform zählen und daher vier

in Binärstufen haben. Wenn er als Taktgeber arbeitet, bereitet jeder Operationsschritt den folgenden Schritt vor. Wenn in einem Opcrationszyklus der I; halt einer der Stufen mit O bezeichnet wird, kann der Inhalt Q· ' eben dieser Stufe wahrend des folgenden Z\klus daher

ι, leicht abgeleitet werden. Die Relationen /wischen Q und O'' sind in der folgenden Tabelle Il gezeigt.

	Cl	c·	Ci	C¹	C:	(_	(
Iabelle Il	O	O	I)	O	(I	I	I
" Cn	O	O	I	O	I	(I
O	O	!	O	O	I	I
O	O	]	I	I	O	Il
, O	I	(I	O	I	O	I
O	I	(I	! (	I	I	(I
O	I	I		I	1	I
O	I	I	CV,¹	O	O	(I
O	π	(I	I	O	O	I
ι) Ο	O	(I	I	O	I	Il
	O	I	)	O	I	I
	O	I	)	I	O	Il
	I	(I	)	I	(I	I
	I	(I	)	I	I	(I
	I	I	O O	I	I
	I	1	I	O	(I
			O
	I
	O
	I
	O
	I
	O








I O

Daraus resultieren die folgenden logischen Beziehungen:

G,." - 5..ö.0iC?.i « QoQ, Q; Q, t ρ,,ρ,ρ^ρ, » C?.. 5. C-C?. ' G.. δι G: G.. ■ QnQiQ-Q* t ft. C?, & G.. + β. C?, G> 5..

ζ?,'' - Qn G, G> 0.« ♦- δ.. G, δ: δ. + Qn Q₁ δι G.. * Ο» Ο. G: δ» * G.. δι Q: G.. t 0» Gi δ: δ. • G.. Gi Qz G.. t G» Ö. G: δ.

δ»δι δ.-G.. ' δ..δι G: δ. * &.G. δ.-G.

ι Q₁Q₁QiQ* 4- QoQiQiQ*

,.δ. δ-G. · u(>. ρ·ρ.

G.." QoQiQiQ* f QoQ₁QiQ* * QnQ₁QiQ* - Q„Q_tQiQ* ' Q^Q₁QiQ* ■ 0,,Q₁Q-O, ι G..G. δ: δ- ♦ Gn Gi G.. δ>·

Bei der Vereinfachung der obigen Ausdrücke mil Hilfe der sogenannten Kiim;iugh-I)iagramme. erhält man:

G.." - QoQ₁Q₂Q* ι ρ,, ζ?, < G,. G: · ρ,,(?,

Gi'' - G. G< < Gi G-- * Gi G: G..

G;" = QiQ* t ρ, ρ,

F-" i ii. 5 /cigl schcmatisch den in bisheriger PI.A-Tcchnik implementierten Zeitgeber. Dickes Gerät besieht aus einer UND-Matrix mit 20 Spalten, einer achtspaltigen ODLR Matrix, einem achtstelligen Register Rp (\ i jr Positionen für das Register ZX. das normaler« eise zur Zählerrüekkopplungsschlcifc gehört und vier Positionen für this zusätzliche Register Z2) und zehn inverterschaltungen /. bis I_1n. Vier Spalten in der Matrix AM sind für die Decodierschaltung DEC reserviert, die die logischen funktionen STi ■ ST; = 1 für die oberen zehn Zeilen der Anordnung. STi ■ ST; = 1 für die zehn folgenden Zeilen (Zeilen 11 bis 20) und_S7", · ST_: = 1 für die Zeilen 21 bis 24 sowie STt ■ ST_: = I für die Zeilen 25 bis 28 .'ibernimmt.

Die anderen sechzehn Spalten in der Matrix ΛΛ/und das Register Rg werden zum Aufbau des Registers Z 2 und des in F i g. 3 gezeigten Zählers Z(einschließlich des Registers ZX) benutzt. Die Ausgänge des Registers ZX wurden bezeichnet mit Q₁₁, Q_n. Q₂, und O₃, und die Ausgänge des Registers Z 2 wurden bezeichnet mit Q₀₂. Qu. Q21 und Q_i2. In entsprechender Schreibweise sind die Ausgänge der Matrix ΟΛ/bezeichnet mit

IaIuIk- IM

QnV-

iV ■ G2V · Qn¹. Q_nV ■ GiV ■ Q2V - Q.,V ■

Die zehn oberen Zeilen in der Matrix AM, die aktiv geschaltet werden, wenn STi = 0 und ST₂ = 0 ist, liefern entsprechende logische Funktionen. Beginnend mit der obersten Zeile sind diese Funktionen in der nachstehenden Tabelle III aufgeführt.

/eile	I unklion	*υ-.i*
I		■0-<
T	*/J .*	*Q-, ■ Q*
	<J ■ ■	■ G-ι
4	Gn	*Q-:*
5		*Q-, Q*
(ι	G:,	*■Or.*
7	(λ·	0-
S	G.,
ι)	G..
IO	G:

Die linke Spalte in der Matrix OM erfüllt die ODRR-Funktion auf den Leitungen 7, 8, 9 und 10. die von der Matrix /ίΛ/kommi. Daher liefert sie ρ,,Ί' . Die folgende Spalte, die auf den Leitungen 4, 5 und 6 genauso arbeitet, liefert Q₁]' ■ Die drille Spalte arbeitet auf den Leitungen 2 und 3 und liefert ρ,',¹ . Die vierte Spalte schließlich, die auf der Leitung 1 arbeitet, liefert nur ρ,V .

Mit den obenerwähnten Leitungen 1 bis 10. die aktive Leitungen sind, wenn die Eingänge des Decoclierers DEC beide 0 sind, arbeitet die Schaltungsanordnung nach den Prinzipien eines Taktgebers mit einer Rückkopplung über Z1, wie es in Tabelle I gezeigt ist.

Die auf den Leitungen 11 bis 20 in der Matrix AM ausgeführten logischen Funktionen, die gewählt sind, wenn STl = 0 und ST₂ = 1 ist, sind mit denen auf den Leitungen 1 bis 10 identisch. Die vier rechten Spalten in der Matrix OMerfüllen außerdem dieselben Funktionen auf den Leitungen 11 bis 20, wie die vier linken Spalten in der Matrix OM. auf den Leitungen 1 bis 10. Auch hieraus folgt, daß die Anordnung taktbetätigt ist, d. h. sie schaltet den Inhalt von Zl um eine Einheit weiter, das Ergebnis wird aber in Z 2 gespeichert

Die Figur zeigt deutlich, daß der Inhalt in Z 2 durch die Schaltanordnung unverändert zurückläuft, wenn STi = ST2 = 1 ist Wenn aber STj = 1 und ST2 = 0 ist, wird der Inhalt in Zl unverändert zurücklaufen gelassen.

Bei der Anwendung bekannter Techniken zur Implementierung des zur Illustration der Erfindung gewählten Zeitgebers muß also ein relativ umfangreiche programmierbare Logik benutzt werden. Die Schaltungen werden wesentlich einfacher, wenn man die erfindungsgemäßen Techniken anwendet, wie sie in F.c,- 6 gezeigt sind. In dieser Figur bestehen die Matrizen AMund OMaus 15 Zeilen, von denen die erste nur 12 Spalten und die zweite fünf Spalten hat. Der Speicher MHM besteht aus zwei parallel geschalteten Registern ZI und Z2. Der Decodierer DEC MEM bestellt aus einem Inverter /.,und nur einer Adreßleitung AD. Die zehn oberen Zeilen der Matrixanordnung AM und OM erfüllen dieselben logischen Funktionen, wie die Zeilen 1 bis 10 in F i g. 5. wenn man den Decodierteil DEC auslieft (der vier Spalten in der UND-Matrix benutzt). Diese Funktionen ermöglichen den Betrieb des GeiiÜL-s ;iis Zähler, wenn der Siatusstc'iereingang STi auf Null zurückgestellt ist (STt = 0), wobei der logische Pegel am Eingang ST> keine Rolle spielt. Wenn aber ST> = 0 ist. wird auch die Adreßleitung AD auf Null zurückgestellt. Der Eingang des Inverters /., im Decodierer DEC MEM wird auf Eins gesetzt. Der adressierte Speicherteil MEM ist daher Zi. Die Anordnung ist taktbetätigt, wobei das Register Zi in der Rückkopplungsschleife benutzt wird. Wenn 5T2 = 1 ist. adressiert DEC MEM das, Register ZI. In diesem Fall wird der Inhalt im Register Zl, der durch die Gruppe umläuft und um eine Einheit erhöht wird, in das Re₆ister Z2 übertragen. Wenn 57"; = 1 ist, wird der Zähler gesperrt und die Daten, die in dem durch DEC MEM adressierten Register enthalten sind, durch die Anordnung umlaufen gelassen. Wie oben zu sehen ist, wird Z2 adressiert, wenn ST: = 1 ist, um die Daten zu empfangen, die umlaufen, während bei ST₂ = 0 stattdessen das Register Zi adressiert wird. In dieser Erfindung erfüllt also die in F i g. 6 gezeigte Anordnung dieselben logischen Funktionen, wie die in Fig.4 gezeigte Anordnung, während die erfindungsgemäße Anordnung wesentlich kleiner ist.

Im gewählten Beispiel empfängt der Eingang E der programmbaren Anordnung nur Statussteuereingänge. Das ist natürlich nicht bei allen Anwendungen nötig. Mit anderen Worten, der Eingang E kann Daten- und/oder Steuerbits empfangen.

Obwohl der Speicher MEM an einen herkömmlichen Randomspeicher angeglichen wurde, d. h. der Speicher wird durch bistabile Zellen mit einem Eingang gebildet, gilt die Erfindung auch für andere Speichertypen. Insbesondere können Verriegelungsspeicher mit zwei Eingangen (j-K oder K-S-Riegei oder auch Abfrage- und Halteschaltungen) oder Verriegelungsspeicher mit drei Eingängen (RST-R\ege\) gewählt werden. Daraus folgt, daß in einigen Fällen die ganze programmierbare Logikanordnung vereinfacht werden kann. Bei der Verwendung von R-S-Verriegelungen in dem zur Illustration gewählten Zeitgeber können z.B. Zi oder Z2 gelöscht werden, ohne daß die Daten durch die ganze Logikanordnung umlaufen gelassen werden.

F i g. 7 zeigt denselben Zeitgeber, hier besteht der Speicher MEMjedoch aus /-K-Verriegelungen mit zwei Eingängen, von denen der eine mit /und der andere mit K bezeichnet ist.

Die Wahrheitstabelle einer J-K-Verriegelung läßt sich wie folgt zusammenfassen:

Eingänge
./ A

Inhalt
Q

Funktion

V
V

0 I

Verriegelung auf 1 gesetzt, unabhängig vom vorhergehenden Inhalt

Verriegelung bleibt auf 0. unabhängig vom früheren
Inhalt

Verriegelungsinhalt verändert
Verriegelungsinhalt unverändert

Die auf den Zeilen der von oben nach unten numerierten Matrix AM ausgeführten logischen Funktionen sind in der folgenden Tabelle IV zusammengefaßt.

Tabelle IV	Funktion	Qi
Zeile	57,	Qi-Q₃
1	57-, ■ Q₃
2	Sh ■ Q₂ ■
3	ST₁ Qr
4	ST, Qi
5	ST₁ ■ Qi
6	Sh ■ Qi
7

55

60

Zeile	Funktion
8	57", · Q₂
9	Sh ■ öi
10	Sh ■ Q₁
Il	Sh ■ Qo
12	Sh ■ Qo
13	ST₂

Die Spalten in der Matrix OMliefern die Adresse AD und die Eingänge zu den /-#-Verriegelungen. Die auf diesen Spalten ausgeführten logischen Funktionen, die von links nach rechts numeriert sind, sind in der folgenden Tabelle V zusammengefaßt

	28	Ver-	25	190	■ Q_n+ STr	Qr	Qy	Qy
Tabelle V		riegelungs-			■ Ö„ + ST, ■	Qr	*Qi-*	Qy
Spalte	eing.	Funktion	■ Q,+STr	Qr	Qy
	AD		■ Q₁+STr	Q₂-	Qy
	On', J		*■ Qi + st, ■*	Qy
1	QV, A'	ST₂	•Ö7 + S7V	Qy
2	QV,J	ST,	/Λ ι OT"
3	*QV, κ*	ST,
4	Qi', J	ST,	Ql ■ ST,
5	QV, K	ST,
6	*/ίΚ ι*	ST,
7	Wf 1 , ^J	ST,
O	Qy', A"	VT
U	'->' t
9	57",

JO

Die in F i g. 7 gezeigte Matrixanordnung besteht aus 13 Zeilen und 9 Spalten und ist daher nicht so wirksam wie die in Fig. 6 gezeigte Anordnung. Das hängt wesentlich von der gewählten Anwendung ab. In einigen anderen Fällen sind jedoch Elemente vorteilhafter, die 2>

Speicherzellen mit mehreren Eingängen benutzen.

Die vorliegende Erfindung kann natürlich auch auf die sogenannte programmierte logische Anordnung angewandt werden, die mehr als eine UND-Matrix oder ODER-Matrixhat.

Hier/u 4 lihitt Zeichnungen

Claims

Patentansprüche:

1. Programmierbare logische Anordnung (PLA), bestehend aus mindestens einer UND- und einer ODER-Matrix, wobei letztere mit der UND-Matrix zur Durchführung komplexer logischer Funktionen über Rückkopplungspfade verbunden ist, die als Zwischenspeicher Flip-Flops oder Register aufweisen, weiche aufgrund vorgegebener Statussteuerbits angesteuert werden, dadurch gekennzeichnet, daß die Statussteuerbits (ST) über eine in der ODER-Miitrix angeordnete Adreßleitung (AD) einer Decodierschaltung (DECODIERER MEM) zugeführt werden, die eine Adreßinformation für denjenigen Zwischenspeicher (Z\, Zi) erzeugt, der aufgrund der auszuführenden Funktion anzusteuern ist.

2. Programmierbare logische Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß so viele parallelgeschaltete Register (Rg) wie Zeilen im Speicher (MEM) angeordnet sind, wobei die Anzahl der Zeilen eine Funktion der Anzahl der Zwischenspeicheroperationen für die Ausführung der komplexen logischen Funktionen ist.

3. Programmierbare logische Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Decodierschaltung (DECODIERER MEM) ebenfalls aus 'logischen UND- und ODER-Matrizen besteht.

4. Programmierbsre logl· ehe Anordnung nach den Ansprüchen 1 unr¹ 2. dadurch gekennzeichnet, daß zur Realisierung eines Zu *ebers der Speicher (MEM) aus zwei parallelgeschalteten Registern (ZX und Z2) besteht, daß der Decodierer (DECODIE RER MEM) aus einem Inverter (IJ und einer Adreßleitung (AD) besteht, und daß durch den Statussteuereingang (ST,) und den Dateneingang (E) bestimmte Adreßleitungen und damit bestimmte .Speicherteile aktiviert werden.

5. Programmierbare logische Anordnung nach den Ansprüchen 3 und 4, dadurch gekennzeichnet, daß das in den Rückkopplungspfad eingefügte Register (Z l)alsgctakletcs Register ausgeführt ist.

Ii