DE1499730A1 - Einrichtung zur Speicherauswahl - Google Patents

Einrichtung zur Speicherauswahl

Info

Publication number
DE1499730A1
DE1499730A1 DE19661499730 DE1499730A DE1499730A1 DE 1499730 A1 DE1499730 A1 DE 1499730A1 DE 19661499730 DE19661499730 DE 19661499730 DE 1499730 A DE1499730 A DE 1499730A DE 1499730 A1 DE1499730 A1 DE 1499730A1
Authority
DE
Germany
Prior art keywords
memory
circuits
circuit
coincidence
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661499730
Other languages
English (en)
Inventor
Kulikauskas Adam Joseph
Dolan George Meredith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1499730A1 publication Critical patent/DE1499730A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342Extension of operand address space
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Storage Device Security (AREA)

Description

IBM DuUtSChland Internationale Büro-Sta$thinenGatclhdiaft mbH
Anmeld er in:
Amtliches Aktenzeichen:
Aktenzeichen der Anmelderin:
Böblingen den 2.1. Juli 1969 jo-sp
international" Business Machines Corporation , Armonk, N. Y. 10 504
Docket 6654
Einrichtung zur Speicherauswahl· ·
Die Erfindung betrifft eine Einrichtung zur Auswahl einer, oder mehrerer beliebiger Spei ehereinheiten aus-einer Anzahl von Spei eher einheiten und zur Adressierung eines beliebigen Speicherplatzes nit Hilfe eines Speicheradressenregisters, dessen Adressenkapazität kleiner ist, als die Gesamtzahl der verfügbaren Speicherplätze.
Es ist in der Datenverarbeitungstechnik eine lang geübte Praxis, das gespeicherte Programm in Form- kodierter Reichen, den sogenannten Instruktionswörtern bereitzustellen.. Jedes Instruktionswort besteht dabei aus zwei Teilen, wobei jeder Teil eine genau festgelegte Anzahl von Bits umfasst. Der erste Teil, der sogenannte: Operationscode , bestimmt die Art der Operation, die von der Datenverarbeitungsanlage mit bestimmten Daten ausgeführt werden soll, die in der Datenverarbeitungsanlage gespeichert sind. Der zweite Teil der sogenannte Adressenteil , bestimmt den Speicherplatz der
Docket 6654 0 0 9 812/1328 BAD
Information, welche verarbeitet werden-ΒΟίϊΐ Die Öegamtz"ihlfs-;;; ^* ' von Speicherplätzen innerhalb eines datenverapbeitentien· Systeme wird durch die Anzahl der binären Bits im Adressenteil des Instruktionswortes begrenzt, da Jede Speicherstelle adressierbar' ; aein muß. Wenn beispielsweise der Adressenteil eines Instruktionawortes zehn binäre Bitstellen umfaßt, dann ist die Gesamtzahl der adressierbaren Speicherstellen 2 v oder 1024.
In vielen Dätehverarbeitungssystemen wird der Zugang zu dem gespeicherten Programm während einer besonderen Art von Speicherzyklus ermöglicht. Die Ausführung des Programmes dagegen wird während anderer Arten von Speicherzyklen durchgeführt. Im allgemeinen werden zwei grundlegende Arten von Zyklen von den meisten Datenverarbeitungssystemen verwendet. Die erste Art von"Zyklus wird als Instruktionszyklüs bezeichnet/ wobei Programm- oder Ihä· struktionswörter aus dem Speicher in Register, Decoder und Ana- ' lysatoren übertragen werden. Die zweite Zyklusart kann als AusfUhrungszykius bezeichnet werden, * wobei die Daten, die durch den^-■■-"■ Adressenteii dessInstrukiiöhswortes'bestimmt sind, aus ihren > -Ä" Speioherstel£en ausgelosefii und entsprechend dem Operatlonscod e ' des Iristruktlönswortes verarbeitet werden. Während der AusfUhrungszyklen wird der Speicher entweder zum Einschreiben der Information in den Speicher oder zum Auslesen der Information aus dem Speicher angesteuert. Während bestimmter Arten von Operationskörniiändos ist es oft notwendig, während eines einzelnen Ausführungszykius mehr als eine Speicherstelle anzusteuern. Beispielswelse kann der Opcra-Docket 6654
009812/1328
BAD OFHGlNAL
U99730
tionsteil des Instruktionscodes erfordern» daß die Daten ' in einer bestimmten Speicheratelle zn Daten addiert werden sollen, die an einer zweiten Speicheratelle gespeichert sind. In diesem Falle ist es also notwendig« während des AusfUhrungszyklus Zugang zu beiden Speicherbereichen zu haben·
Bei bestimmten datenverarbeitenden Systemen wird das Instruktionswort aus dem Speicher während des Instruktionszyklus bitweise serial ausgelesen. Da das Auslesen jedes Bits eine bestimmte endliche Zeitdauer beansprucht« 1st es notwendig« die Anzahl der Bits in einem Instruktionswort zu beschränken« damit überhaupt eine Hochgeschwindigkeitsoperation möglich ist. Da Jedoch die Anzahl der Bits im Adressenteil des Instruktionswortes die Speicherkapazität begrenzt, war es notwendig« Verarbeitungsgeschwindigkeit zu Gunsten einer größeren Speicherkapazität und umgekehrt zu opfern.
Ferner ist es notwendig« das Format der Instruktionswörter« die das gespeicherte Programm bilden« vor dem Entwurf des Datenverarbeitungssystems zu wählen· Einmal gewählt bestimmt das Format der Instruktionswörter den Umfang der verschiedenen Ainktionellen Komponenten des Systems« wie beispielsweise Register« Speicher« Decoder.und dergleichen. Wenn es dann notwendig ist, die Speichern kapazität bereits bestehender datenverarbeitender Systeme durch Anschluß zusätzlicher Speicher zu erweitern, dann war es bisher Docket 6654 ..·..--..■-■,...-
009812/1328
immer notwendig, die Anzahl der Bite im Adressenteil de· Inetruktionswortes entsprechend au, vergrößern-. Dieses aber war ' nur durch die Änderung einer £V9-£-n.Anzahl von Schaltkreisen möglich, wae aber vom ökonomischen Standpunkt aus nicht wünschenswert iat.
Durch die US-Patentschrift 2 220 513 ist es bekannt, zur Erweiterung der Speicherkapazität ohne das Format des Instruktionswortea zu vergrößern, Schaltkreiße vorzusehen, die auf einen vorher bestimmten Operationscoclc ansprechen, welcher eine Vorauswahl entweder des Standardspeicher8 oder des Zusatzspeichers für all· nachfolgenden Operationen trifft.
Obwohl diese Lösung deB Problems eine Verbesserung darstellt, genügt sie nicht den Anforderungen an eine optimale und vollständige Programmflexibiiität, besonders bei Jenen datenverarbeitenden Systemen, bei denen der Speicher'zugriff durch verschiedene Arten von Zugriffszyklen durchgeführt wird. So ist es beisplelsweiee wünschens· wert, die Flexibilität auch darin zu haben, Instrukfcionswörter von einem ausgewählten Speicher zu lesen und die Möglichkeit der Ausführung der Instruktion entweder in einem Speicher oder sogar in beiden Speichern. Dadurch, daß die bekannt gewordenen Einrichtungen diese Möglichkeiten nicht bieten, haben sie den Nachteil von Zeltverlusten bei der Verarbeitung, Speicherplatzverlusten durch zusätzliche Instruktionen und eines im allgemeinen nicht so hohen Wirkungsgrades. ■ ■'·■- ' ' ;
Docket 6654 r · . .
009812/1328 r ΐ BAD
Eg ist daher die Aufgabe der Erfindung eine Einrichtung anzugeben, mit der et möglich ist, zusätzliche Speichereinheiten an bereits existierende Datenverarbeitungs systeme anzuschüess en, wobei die bestehende Adressenstruktur und eine vollständige Programmerhalten bleibt,
Die Erfindung betrifft eine Einrichtung zur Auswahl einer oder mehrerer beliebiger Speichereinheiten aus einer Anzahl von Speichereinheiten und zur Adressierung eines beliebigen Speicherplatzes mit Hilfe eines Speicheradressenregisters, dessen Adressenkapazität kleiner ist als die Gesamtzahl der verfügbaren Speicherplätze, Sie besteht darin, dass zur Durchschaltung des Speicheradressenregisters auf die ausgewählte Speichereinheit Koinzidenz« schaltungen vorgesehen sind, weiche mit exklusiven Tdrschaltungen verbunden und von diesem Zyklus abhängig steuerbar sind« wobei diese Tore ehaltungen mit einer Zyklus steuerung und mit einer Betätigungssteuerung , Welche letztere durch Programm automatisch oder manuell einstellbar ist, verbunden sind»
Gemäss einer Weiterbildung werden vorteilhafte Resultate dadurch erzielt, dass die Durchschaltung der Koinzidenz Schaltungen durch voneinander abhängige Zyklen steuerbar ist.
Of kann es auch günstig sein, anstelle der Speichereinheiten auch Speicherblöcke ein und desselben Speichere in^Jrstehenden Art auszuwählen
009812/1328 - '
-ο»
Durch die Erfindung wird die vorteilhafte Möglichkeit gesclmfXenmit Hilfe einer wenig Aufwand erfordernden technlk die SniHchep-. „ kapazität bestehender Datenverarbeitungsanlagen ohne Änderung .der,. Wortstruktui und damit ohne Änderung der bestehenden 3chaltkreiBe; zu erweitern.
Im folgenden wird die Erfindung anhand eines durch Zeichnungen
erläuterten Aueführungsbeispieles näher beschrieben. Es zeigen t
Fig» 1t ein schematisohos Dlockdiagraram, welches die
Speicheradressensteuerung eines Datenverarbeitungssysternes zeigt« .welches die Einrichtuns der vorliegenden Erfindung verwendet und
Fig· 2 : ein ausführlicheres scheraatisches Blockdiagramm der Speicheradressen3teuerunß gemäß der Erfindung.
Allgemeine
Fig· 1 enthält zwei Speiehereiftheitea 11 und 13# <iie über denzschaltunßen 15 und t7 von dem Spaichefradreseenregister 19 angesteuert werden. Das Adresseftregister kann ,jede beliebige Speicherstelle in der Speiohereihheit 11 oder in der^Sßeiehereinheit 1> adressieren, je nach dem, welche der Koinzidenzsehaltungen 15 und 17 ausgewählt 1st. Zur Auswahl entweder der Koinzidenzschal tung 15 oder der Koinzidenzschaltung 17 dient die Betättgüngsschäl tung 21. Die Betätigungssohaltung steuert die exklusive» Torschal-Dodket 6654 t^-Λ'::.'.: :/--
und 27 um entweder die Speieiierelnhel t-11 oder die Speicherelnheit 13 auszuwählen und könnte beispielsweise auch " au· »In·» Schalter für Jede a»Klu*iv· Torechaltune beetehen, welcher entweder manuell* elektronisch durch das gespeicherte Programm oder durch beides, manuell und elektronisch eingestellt wird. Die Zyklussteuerung 29 besitzt getrennte Ausgänge I,A und B, die Jeweils zu einer anderen exklusiven Torschaltung führen; Jeder dieser Ausgänge Χ, A und B 1st einem eigenen Speioherzyklüs zugeordnet. Beispielsweise führt der Ausgang I ein Signal während des Instruktionszyklus, der Ausgang A während einer bestimmten Art von Ausführungs-Zyklen und Ausgang B während einer anderen Art von AusfUhrungszyklen. Da aber zu irgendeiner Zeit nur ein. bestimmter Zyklus ablaufen kann« sind die Ausgänge I, A und B gegenseitig
Jede der exklusiven Torschaltungen 2J>, 25 und 27 kann nur dann ein Ausgangssignal an die Leitung 3? oder 3^; ajbgeben* wenn; sie : von der Zyklussteuerung 29 ausgewählt wurde. JDie Einstellung der Betätigungsschaltung 21 bestimmt, (iber welche Leitung 33 oder 35 das Ausgangssignal übertragen wird. Die, Ausgangssignale der exklusiven Torscha.ltungen, werden über die Leitungen 3>3 oder 35: .Jeweils zu den Koinjsidenzschaltungen 15 und 17 übertragen^ Daher kann zu einem, bestimmten Augenblick nur ,eine der Koinzidenz^chaltungen 15; unti 17 betStigt werden....... ., . ,, .
Docket 6654 . ...
00 9812/1328
o H99730
-ο«
Zur Ansteuerung eines bestimmten Speicherplatzes in der ausgewählten Speichereinheit enthält das Speicheradressenreigißter 19 kodierte Informationen. Die Ansteuerung bewirkt« daß aus der gewünschten Stelle der ausgewählten Speichereinheit 11 oder 12 die Information zu der Oder-Schaltung 31 übertragen wird. Das in dem System der Flg. 1 enthaltene Speicheradressenregister 19 besJizt nur eine solche Kapazität« daß es die Adressen aller Speicher« stellen einer einzigen Speichereinheit aufnehmen kann· Die Anzahl der adressierbaren Speichersteilen in jeder Speichereinheit wird durch die Anzahl von Bitkombinationen, die durch den Adressanten des Instruktionswortes möglich sind» bestimmt« so daß die Anzahl von Adressen der maximalen Anzahl von Bitkombinationen entspricht. Damit nun das Speicheradressenregister 19 alle Speicherstellen in beiden «ipeichereinheiten ansteuern kann· werden die in Flg. 1 dar- < gestellten zusätzlichen Schaltkreise verwendet»
Im folgenden soll einmal angenommen werden» daß die Programminstruktionen in der Speichereinheit 11 und die Daten» mit denen diese Instruktionen ausgeführt werden sollen« in der Speichereinheit 13 gespeichert sind» dann muß die Betätigungsschaltung 21 so eingestellt werden» daß die exklusive Torschaltung 23 nur ein Ausgangssignal auf der Leitung 33 erzeugt» während die exklusiven Torschaltungen 25 und 27 dieses Signal nur auf der Ausgangsleitung 35 erzeugen. Deshalb liefert die Zyklussteuerung 29 während aufeinanderfolgender Instruktionszyklen ein Ausgangssignal auf der Leitung I» wodurch die exKlusive Torsohaltung 23 ein Ausgangssignal auf die Docket 6654 ·
' BAD ORIGINAL
009812/1328
: H99730 -9-
Leitung J5 Überträgt. Mit Hilfe dieses Signales wird die Koinzldenzschaltung 15 durchgeschaltet, so daß die Information im Speicher- ' adressenregister 19 über die Leitung yi zur Ansteuerung der Speichereinheit 11 übertragen wird, wodurch die Daten in den entsprechenden Speicherstellen dieser Speichereinheit ausgelesen werden können· Diese Daten entsprechen dann der Programmingtruktion. Während darauffolgender Ausführungszyklen erzeugt die Zyklussteuerung 29 ein Ausgangssignal entweder auf der Leitung A oder auf der Leitung B, wodurch entweder die exklusiven Torsohaltungen 25 oder 27 ein Ausgangssignal auf die Leitung 35 übertragen; Das Ausgangssignal auf der Leitung 55 schaltet die Koinzidenzschaltung 17 durch, so daß der Inhalt des Speicheradressenregisters 19 das Auslesen der Daten aus den gewünschten Speicherbereichen der Speichereinheit veranlaßt· '
Auf diese Weise adressiert das' SpelcheradresBenreglster 19 bestimmte Speichersteilen In beiden Speichereinheiten« entweder in der Speiohereinheit 11 oder in der Speiohereinheit 1>, je nach dem. Wie die Betätigungsschaltung 21 eingestellt und welcher Zyklus« bestioat von der Zyklueeteuerung 29« abläuft·
Ausführliche Beschreibung der Baugruppen
Fig. 2 zeigt eine ausführlichere Prinzipdarsteilung der Erfindung. Das Speioheradressenregleter I9 adressiert entweder die Speichereinheit; 11 oder dl· Speichereinheit 1>* entsprechend ihren gespeicherten Inhalt und der Einstellung der Kolozidenzsohaltungen 15 und 17, wie es bereits erläutert wurde. Die Koinsidenzschaltungen Docket $6$*
009812/1328 - ,
15 und 17 sind zwar als einzelne Schaltungen gezeigt« da sie Je» doch zur parallelen Durchschaltung der im Adressenregister gespeicherten Adresseninformation benötigt werden« ist es jedoch erforderlich« eine Koinzidenzschaltung zur Durchschaltung jedes parallelen Ausganges vorzusehen. Das Speicheradressenregister 19 und die Speichereinheiten 11 und 13 besitzen im übrigen konventionelle Struktur· Die Speioherelnheit 11 let weiter in jeder Hinsioht technisch mit der Speichereinheit 13 identisch· Die Oder-Schaltung 31 1st für den Empfang der aus den adressierten Speicherstellen ausgelesenen Information beider Spelohereinheiten vorgesehen· Auch diese Schaltung ist in ihrem Aufbau bekannt. Sie erzeugt immer dann ein Ausgangssignal, wenn wenigstens einer Ihrer Eingänge ein Signal empfängt· Auch hier 1st die Oder-Schaltung 31 wieder als einzelne Schaltung dargestellt» da jedoch auch die ausgelesene Informati- \ on in paralleler Darstellung bereit gestellt wird« muß also für jede Stelle der Information eine solche Torschaltung vorhanden sein. Der Auegang der Oder-Schaltung 31 ist mit dem B-Register 51 verbunden« Weiter ist das B-Register mit dem A-Register 53, dem Operationsregister 55 und den Koinzidenzschaltungen 57 und 59 verbunden. Das A-Regieter enthält 6 Inforeationebit», die mit H9 B, 8« 4, 2 und t bezeichnet werden und in 6 Verriegeruneeichaltungen ge« speichert «Ind. Der Ausgang jeder Verriegerungsschaltung 1st mit einer anderen Koinzidenzschaltung 61 bis 66 verbunden, wobei der Auegang der A-Bit-VerriegeJtungsechaltung »it der Koinzidenzschaltung 61, der Ausgang der B-Bit-Verritgelungsechaltung mit der Koinzidenzschaltung 62 und so welter verbunden ist* Jede dieser Ko-
Dooket 6654
inzldenzschalfcungen- 61 bis 66 Ißt auch noch mit dem Ausgang des Operationsregisters 55 verbunden, durch dessen Ausgangs-' signal die Koiiizldenzschaltungen voreIngestellt werden. Das Ausgangssignal des Öperatlonsreglsters 55 erscheint als Ausgangssignal einer üblicherweise vorhandenen Decodiersehaltung* Die Ausgänge der Koinzidenzschaltungen 61 bis 66 sind dann mit bistabilen Schaltkreisen 71> 73 und 75 verbunden.
Diese bistabilen Schaltkreise besitzen eine konventionelle Struktur. Sie haben jeweils zwei Ausgänge, einen für Jeden der beiden stabilen Zustände. Wie Fig. 2 zeigt, wird Jeder bistabile Schaltkreis von den Ausgängen von Jeweils 2 der Koinzidenzschaltungen' 61 bis 66 angesteuert« wobei Jeweils eine Ansteuerung für einen stabilen Zustand vorgesehen ist. Die bistabile Kippschaltung wird einen stabilen Zustand annehmen, wenn ein Signal an einem ihrer Eingänge erscheint und in diesem stabilen Zustand bleiben, bis ein Signal an dem anderen Eingang eintrifft, welches die bistabile Schaltung in den anderen stabilen Zustand umschaltet. Die Ausgänge der Koinzidenzschaltungen 61, 63 und 65 bewirken, daß die bistabilen Schaltkreise 71, 73 und 75 einen bestimmten stabilen Zustand annehmen, so daß die Ausgangsleitungen 9I, 93 und 95 Signale führen, während die Ausgänge der Koinzidenzschaltungen 62, 64 und 66 mit ihren Signalen die Umschaltung der bistabilen Schaltungen 71, 73 und 75 veranlassen, so daß die nun in ihrem anderen Zustand Ausgangssignale über die Leitungen 92, 94 und 96 übertragen. In der Fig. 2 ist die Schaltung so dargestellt, daß die Jeweils oberen
Docket 6654
009812/1328
. -12-
Ausgangsleitungen 91, 92 und 95 der bistabilen Schaltungen 71 $ ' 73 und 75 zur Auswahl der Speichereinheit 11 dienen,, während die Jeweils unten liegenden Ausgangsleitungen 92, 9^ und 96 zur Auswahl der Speioherelnheit 1J5 dienen. Jede der bistabilen Schaltungen 71 ρ 73 und 75 ist ein anderer Zugriffszyklus zugeordnet, wie noch erläutert werden wird.
Die Ausgänge der bistabilen Schaltungen 71* 72 und 75 sind mit den Koinzidenzschaltungen 77 bis 79 und öl bis 83 verbunden, so daß die obersten Leitungen der bistabilen Schaltungen Jeweils mit einer Koinzidenzschaltung der ersten Gruppe 77 bis 79 verbunden sind. In ähnlicher Weise sind die Jeweils unten liegenden Ausgangsleitungen der bistabilen Schaltungen mit Jeweils einer anderen Koinzidenzschaltung der zweiten Gruppe 81 bis 8j3 verbunden. Jede der Koinzidenzsohaltungen aus beiden Gruppen wirα auch noch von der Seite der Zyklussteuerung 29 her ausgewählt. Jeder Ausgang I, A und B der Zyklussteuerung 29 1st mit jeweils einer Koinzidenzschaltung aus beiden Gruppen verbunden. Wie bereits erwHhnt, sprich? Bistabile Schaltung auf einen anderen Zugriffszyklus an. So spricht beispielsweise die bistabile Schaltung 7I auf den Instruktionszyklus, die bistabile Schaltung 73 auf den ArZyklus und die bistabile Schaltung 75 auf den B-Zyklus an. Die obersten Ausgänge der bistabilen Schaltungen sind Jeweils mit einer der KoinzidenzGchaltungen der. ersten Gruppe und die unteren Ausgänge der bistabilen Schaltungen mit Jeweils einer von den Koinzidenz-Docket
009812/1.328 BAD OfflG.NAt
schaltungen der zweiten Gruppe ¥@rbunden5 so daß die Kcxnaidenz» schaltung 71 > die auf einen Jnstiruktionssyklus anspricht, mit den Köinzldenzschaltungen 77 und öl yörtmnden'sind* welche ihrerseits mit dem Ausgang I der Zyklussteuerung 29 verbunden sind* In ähnlicher Weise Bind die KoiBzid©nzsehalt«nges 8? und 82 alt dem Ausgang A und die Koinzidenzschaltungen 79 ubcI 63 ßdt dem Ausgang B der Zyklussteuerung 29 verbunden.
Die Ausgänge der Koinzidenzsehaltungen TT
Oder-Sehaltuisg 85 susamaiengefaöt; unä Üfeer 41© X^ifeaisg 35 mit d«n Köinzlöenzschalfcungen 15 und 57-vei?1bunden* Aaeli dl® schaltungsR 81 bis 8^ sind über eine Oder-Ssiialfcuug gefaßt und über die Leitung 55 -nit d©n KQi.mziaenm®M,ltwim& 17 und 59 verbunden· Da au" eis,«?? teestlsimten 2©ife mas* ©la© des5 <l.eMas©jßaltisr'g TT fels 79 «ηώ δ.1 htm B'ß ®:lm kam* nur eine öer Oder-Schaltwig®n85 und.87 w& ü&m®%>~ EeIt Äiisgaxsgssignal liefern. Daher kaps aueh n«x» ©iß© ägj5 Kolsssidenaschaltungen IS oder 17 ^u slieseni ^©itpwnkfc Auf dies© Weise kann das SpQlcfeerec
Adresse In-der SpeishereirAeJlt 11
gfceuem· Die Infosiaafcion aus d®.® B-Hegiet®2» 51 teami in die Speichereinheit 11 oder in die
gespeichert Merdeßg, Je nach deaa, wslehe der oder £9 durciigeschaltst ist·
Docket 665»
009812/1328
Arbeitsweise.der E
Daa in d@s° Form !codi®i?fc@ sl<&kfes*iS9fa© Xnfomatlonsbits gespeicherte Programm, welches in elEer ©eier in beiden Speichereinheit en 1t und 13 gesp@lefeQ2°t £stfi feestftssat* t?@l©he el®r Speicherslgiheiten wliteend ü®is> ff©lg©siögH. ©pc^afeioneiiß @afespr@®Jiend der Vorschrift des I^og^asBalepsrs aiiasgeuiSaXfe werden soll® Der Programmierer kann ein© ß@leh® Auswahl dady£»eh fer©ff@a, daß ©j? ©in©. spsazisll© Programm inetruktion. verwendet, welche die bistabilen Sohaltimgsa 71 β 73 und 75 in einen bestimmten Zustand einstellt* s@ daS die geKlIasohten Speiohereinheiten während der nachf@ig©sö®H Instruktionen ausgewählt werden. Diese spezielle Instrui- :h<m feesfceht aus @in®>«i speziellen Befehlskommsuado und einem !
BefehlskoBJinando wird entweder aus der
der Speichereinheit 13 ausgelesen und gslasigfe
31 in das B-Register 51 tmd dann is ias we es gespeichert bleibt, bis die Op@gmfei@si aiisgsf tltefe des nächsten Speicherzy&lus wird €? ...yis e!aa- Mcdif i QMS der nächst höheren SpeichersW22.® aiasgelesan und .Über die Qä@£?-8@fcaXtui3g 5t in das'B-Regis4©s» 5ΐ und da» Ji»Regiet@r 53 üösFfeP^ßBic Mi©
der
dl® /Sp3 ^t y J
m Msgr^ffssiftelKs g^gfesiKifov M@aa ßl^^ier der tfe'sM @Sa®s SisfeimEsti^eisg^^SsSias -M® Speicher«
Docket 6654
· BAD
09812/1228
©inheit 11, während eines Ä-Zyklusses die Speiohereinheit- V$ und während eines B-Zyklus d4.e Speichereinheit 11 auszuwählen* dann müßte er den speziellen Operationsoodp dem das Modifiziemjngs«. zeichen, welches ein Α-Bit, ein Vier-Bit und ein Zwe!~Bit enthält, in den Speicher programmieren. Das Modlfizieruwgszeiöhen wird dann in den Bit-Verriegelungssohaltungen des Ä-Registers gespeichert und die Koinzidenzschaltungen 61, 64 und 65 durchschalten- Der spezielle Operationscod erzeugt am Ausgang des Operationsregisters 55 ein Signal, weiches diese Koinzidenzschaltungen durchschaltet. An den Eingängen der Koinzidenzschaltungen 61, β4 und 65 liegen beide Eingangssignal vor, und geben Jeweils ein Ausgangssignal an die bistabilen Schaltungen 71» 13 und 75 ab. Dadurch wird die bistabile Schaltung 71 eingeschaltet, welche dem Instruktionszyklus zugeordnet ist, um die Speichereinheit 11 über die oberste Ausgangsleitung 91 auszuwählen. Die bistabile Schaltung 73 ist dem Α-Zyklus zugeordnet, um die Speichereinheit 13 durch ihre untere Leitung 94 auszuwählen. Schließlich ist die bistabile Schaltung dem B-Zyklus zugeordnet, um über die obere Leitung 95 wiederum die Speichereinheit 11 auszuwählen.
Die Ausgangssignale dieser bistabilen Schaltungen erscheinen als Gleichspannungssignale an den Eingängen der Koinzidenzschaltungen 77 bis 79 und 81 bis 83. Da die obere, untere und obere Ausgangsleitung der bistabilen Schaltungen 71* 73 und 75 jeweils mit den Ausgangssignalen beauftragt werden, besitzen nun die Koinzidenzschaltungen 77, 82 und 79 jeweils einen voreingestellten Eingang Docket 6654
009812/1328
wührend dies die Koinzidenzschaltungen 81, 78 und 83 nicht haben. Wiihrend der nachfolgenden Instruktionszyklen stellt die Zyklus-Steuerung 29 ein Ausgangssignal an ihrem Ausgang I bereit und schaltet auf diese Weise das Ausgangssignal auf die Koinzidenzschaltungen 77 und 61. Da nur die Koinzidenzschaltung 77 an beiden Eingängen ein Signal führt, erzeugt auch nur sie ein Ausgangssignal. Dieses Ausgangssignal wird zu der Oder-Schaltung 85 Übertragen, deren Ausgangssignal über die Leitung 33 die Koinzidenzschaltung 15 durchschaltet. Die Oder-Schaltung 87 führt kein Auegangssignal, da auch an ihr kein Eingangssignal liegt, so daß sie auch die Koinzidenzschaltung 17 nicht durchschalten kann. Während der Instruktionszyklen bewirkt das Speicheradressenregister 19» das die Speichereinheit 11 die durch die gespeicherte Adresse bestimmte Information aus der zugeordneten Speicherstelle ausliest·
Nach dem Auslesen der Instruktion, die sich in der Speichereinheit 11 an der durch das Speicheradressenregister 19 angegebenen Stelle befindet und dem Einspeichern dieser Information im Operationsregister und anderen geeigneten Registern, führt das Datenverarbeitungssystem die Instruktion aus. Die AusfUhrungszyklen bestehen aus Α-Zyklen und B-Zyklen* Während der Α-Zyklen wählt das Speicheradressenregister 19 Adressenstellen im Speicher 13 über die Koinzidenzschaltung 17 aus, während bei B-Zyklen Adressenpositionen aber im Speicher 11 über die Koinzidenzschaltung 15 ausgewählt werden* Diese Auswahl wird durch die Aktivierung der Koinzidenzschaltung während Α-Zyklen und durch die Aktivierung der Koinzidenzschaltung ; Docket 6654
009812/1328
■ U99730
79 während der B-Zyklen in ähnlicher Weise durchgeführt, wie sie bereits im Zusammenhang mit der Aktivierung der Koinzidenzschaltung 77 erläutert wurde.
Zum besseren Verständnis des Arbeitsablaufes in einer Einrichtung nach der vorliegenden Erfindung, wird im folgenden die Ausführung einer typischen Instruktion angegeben. Wenn zum Beispiel die auszuführende Instruktion angibt, daß.die Daten, die sich in der Speicherposition 30° der Speichereinheit 13 befinden, zu den Daten addiert werden sollen, die sich in der Speicherposition 400* der Speichereinheit 11 befinden, dann laufen in der datenverarbeitenden Maschine folgende Verarbeitungsgänge abi
Zunächst werden die bistabilen Schaltungen 71* 73 und 75 wie bereits beschrieben, durch die Ausführung einer speziellen Programminstruktion so eingestellt» daß die Ausgänge 91» 94 und 95 dieser bistabilen Schaltungen ein Ausgangssignal liefern, wodurch die Oder-Schaltung 85 während der Instruktions- und B-Zyklen und die Oder-Schaltung 87 während Α-Zyklen aktiviert werden· Die nächste Instruktion» welche die Addition der Daten in Speicherposition der Speichereinheit 13 mit den Daten in der Speicherposition 400 der Speichereinheit 11 hervorbringt» wird aus der Speichereinheit 11 während der Instruktionszyklen von einer Adresse abgerufen» die durch, das Speicheradressenregister 19 angegeben wird» Die Adressen-Information wird hierbei In bekannter Weise von dem Instruktionszähler dem Speicheradrdssenregister mitgeteilt. Deshalb bewirken aufeinanderfolgende Speichersyklen das Auslesen der folgenden In-Docket 6654
009812/1328 BAD
H99730
struktion aus dem Speicher in das Operations- und andere
' geeignete Register : K >00400. · .
.
Nachdem das datenverarbeitende System erkannt hat, daß die vollständige Instruktion aus den Speichers ausgelesen wurde, tritt es in die Ausführungsphase ein»
Die Speicherposition 200 ist in dem A-Speicheradressenregister gespeichert, während die Adresse 400 sich im B-Speleheradressenregister befindet. Der Aufbau und die Art und Weise, wie diese beiden Register die Adresseninformation aus dem Instruktionswort erhalten, ist bekannt. Während der Α-Zyklen wird der Inhalt des ι A-Speicheradressenregisters in das Speicheradressenregister 19 eingelesen,
Docket 6654
BAD 009812/1328
.I9- 1A99730
^fahrend dagegen während B-Zyklen der Inhalt des B-Speicheradressenregisters in das Speicheradressenregister 19 übertragen wird.
Deshalb enthält das Speicheradressenregiater I9 während des ersten Α-Zyklus, welcher dem letzten Instruktionszyklus folgt, die Adresse 300. Diese Adresseninformation wird über die Koinzidenzschaltung 17 t welche durch das ODER-Tor 87 aktiviert wurde, übertragen, w durch die Dateninformation, die sich in der Speicherstelle mit der Adresse JOO der Speichereinheit 13 befindet über die ODER-Schaltung 31 in das B-Register und andere geeignete logische Schaltkreise übertragen wird. Während des folgenden B-Zyklus wird dann das Speicheradressenregister 19, die in der Speicherstelle mit der Adresse 400 gespeicherte Information enthalten. Diese Information wird dann/Über die Koinzidenzschaltung 15» welche durch die ODER-Schaltung 85 aktiviert wurde, übertragen, wodurch die Daten aus der Speicherposition 400 der Speichereinheit 11 aus dem Speicher, über die ODER-Scha]tun g 31 in das B-Register 51 und andere logische Schaltkreise übertragen werden. Das Ergebnis dieser Addition wird in das B-Register übertragen und dort während eines späteren Teiles des B-Zyklus gespeichert. Die Information wird dann aus dem B-Register 51 zu den Koinzidenzschaltungen 57 und 59 übertragen. Da nur die ODER-Schaltung 85 geöffnet ist, während die ODER-Schaltung 87 geschlossen ist, gestattet nur die Koinzidenzschaltung 57 die übertragung der Daten zur Speichereinheit 11, während die nichtgeöffnete Koinzidenzschaltung 59 die Übertragung der Daten in die Speichereinheit 13 verhindert. Die Daten werden ferner in bekannter Weise in diejenige Speicherstelle zurückübertragen, die durch das Speicheradressenregister 19 bestimmt ist und in diesem Falle noch die Adresse 400 enthält.
Auf diese Weise wird das Resultat der Addition in die Speicherposi-
009812/1328
tion mit der Adresse 400 der Speichereinheit 1 *« zurUcktibertragen.
-Wenn es wünschenswert ist die Speichereinheiten, von denen das Programm entnommen oder von denen die Daten manipuliert werden sollen, zu wechseln» dann braucht man nur eine spezielle Instruktion zu programmieren, der ein Zeichen folgt, welches die gewünschten Speicher· einholten auswählt. Auf diese Weise ist es möglich, Jede bellebigo Speioherpositlon für die Ausführung einer einzelnen Instruktion, welche sich in irgendeiner Stelle des Speichers befindet, auszuwählen.
Obzwar die Erfindung im Zusammenhang mit nur zwei Speichereinheiten erläutert wurde, ist es leicht möglich, dureh Erweiterung der bistabilen Schaltungen, Koinzidenzschaltungen und ODER-Schaltungen die Erfindung für eine größere Anzahl von Speiofeerelnheiten zu verwenden. Dartlber hinaus müssen die Speichereinheiten nicht unbedingt getrennte Speloherelnhelten sein, sondern sie kOraitn auch aus mehr oder weniger groSen Teilen eines einzige* Speichers bestehen.
Docket 6654
. . ÖAD ORJGIjSiAL
009812/1328

Claims (1)

  1. ■ T4£973ö .
    -2T~
    Patent a η _S- ρ r tt c h e
    1. Einrichtung zur Auswahl einer oder mehrerer beliebigerSpeieher-. einleiten aus einer Anzahl von Speichereinheiten und zur Adressierung eines beliebigen Speicherplatzes, mit Hilfe eines Speioheradressenreglsters, dessen Adressenkapazität kleiner ist als die Gesamtzahl der Speicherplätze, dadurch gekennzeichnet, daß sur Durchschaltung des Speicheradressenregisters (19;Fig. 1) auf die ausgewählte Speichereinheit (11 oder 12) Koinzidenzschaltungen (15, 17) vorgesehen sind, welche mit exklusiven Torschaltungen (2>, 25, 27) verbunden und von diesen tykluaahhäneig (I, A, B) steuerbar sind« wobei diese Torsotaaltungen mit einer Zyklussteuerung (29) und mit einer BetÄtigungssteuerung (21), weiche letzte- ' re automatisch oder manuell einstellbar ist, verbunden sind.
    2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Durchschaltung der Koinzidenzschaltungen (15, 17; Fig. 1) durch voneinander unabhängige Zyklen steuerbar ist.
    5. Einrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß anstelle der Speichereinhelten auch Speioherblöcke ein und desselben Speiehers auswählbar sind.
    009812/1818
DE19661499730 1965-10-22 1966-10-21 Einrichtung zur Speicherauswahl Pending DE1499730A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US502058A US3395392A (en) 1965-10-22 1965-10-22 Expanded memory system

Publications (1)

Publication Number Publication Date
DE1499730A1 true DE1499730A1 (de) 1970-03-19

Family

ID=23996157

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661499730 Pending DE1499730A1 (de) 1965-10-22 1966-10-21 Einrichtung zur Speicherauswahl

Country Status (4)

Country Link
US (1) US3395392A (de)
DE (1) DE1499730A1 (de)
FR (1) FR1497335A (de)
GB (1) GB1150236A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546680A (en) * 1968-05-01 1970-12-08 Massachusetts Inst Technology Parallel storage control system
US3581291A (en) * 1968-10-31 1971-05-25 Hitachi Ltd Memory control system in multiprocessing system
NL7102289A (de) * 1971-02-20 1972-08-22
US3806877A (en) * 1971-07-28 1974-04-23 Allen Bradley Co Programmable controller expansion circuit
US3753242A (en) * 1971-12-16 1973-08-14 Honeywell Inf Systems Memory overlay system
JPS4871937A (de) * 1971-12-28 1973-09-28
US3828327A (en) * 1973-04-30 1974-08-06 Ibm Simplified storage protection and address translation under system mode control in a data processing system
US3913071A (en) * 1973-07-16 1975-10-14 Ibm Data terminal having interaction with central system
JPS5410219B2 (de) * 1973-12-07 1979-05-02
US4020472A (en) * 1974-10-30 1977-04-26 Motorola, Inc. Master slave registers for interface adaptor
US4099231A (en) * 1975-10-01 1978-07-04 Digital Equipment Corporation Memory control system for transferring selected words in a multiple memory word exchange during one memory cycle
US4179738A (en) * 1978-06-23 1979-12-18 International Business Machines Corporation Programmable control latch mechanism for a data processing system
US4280176A (en) * 1978-12-26 1981-07-21 International Business Machines Corporation Memory configuration, address interleaving, relocation and access control system
US4368515A (en) * 1981-05-07 1983-01-11 Atari, Inc. Bank switchable memory system
US4475176A (en) * 1981-08-06 1984-10-02 Tokyo Shibaura Denki Kabushiki Kaisha Memory control system
JPS6140650A (ja) * 1984-08-02 1986-02-26 Nec Corp マイクロコンピユ−タ
US7410384B2 (en) * 2006-05-16 2008-08-12 Fci Americas Technology, Inc. Electrical contact with stapled connection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3230513A (en) * 1960-12-30 1966-01-18 Ibm Memory addressing system
US3238510A (en) * 1961-12-29 1966-03-01 Ibm Memory organization for data processors
US3292151A (en) * 1962-06-04 1966-12-13 Ibm Memory expansion

Also Published As

Publication number Publication date
GB1150236A (en) 1969-04-30
FR1497335A (fr) 1967-10-06
US3395392A (en) 1968-07-30

Similar Documents

Publication Publication Date Title
DE2540975C2 (de) Datenverarbeitungseinrichtung zur Ausführung mehrerer gleichzeitig ablaufender Prozesse
DE1499730A1 (de) Einrichtung zur Speicherauswahl
DE1499722C2 (de) Einrichtung zur Modifizierung von Informationswörtern
DE3586260T2 (de) Mikroprozessorsystem.
DE2912287C3 (de) Datenverarbeitungsanlage
DE1499193C3 (de) Speicher-Adressierschaltung
DE2019444C3 (de) Datenverarbeitungsanlage mit Vorrangschaltung
DE2115431A1 (de) Universalmodul zum Verbinden von Einheiten in Patenverarbeitungsanlagen
DE1774296A1 (de) Steuereinheit fuer elektronische Digitalrechner
DE2716369A1 (de) Mikroprozessorsystem
CH634939A5 (de) Kanaldatenpufferanordnung in einer datenverarbeitungsanlage.
DE2536622C2 (de) Verzweigungssteuerung mit flexibler Auswahl von Steuerworten
DE1803767A1 (de) Elektronisches Datenverarbeitungssystem
DE2717658A1 (de) Anordnung zur ansteuerung eines mikroprogrammspeichers
DE1275800B (de) Steuerwerk fuer datenverarbeitende Maschinen
DE1269393B (de) Mikroprogramm-Steuerwerk
DE2148956C3 (de) Datenübertragungssystem
DE2926322A1 (de) Speicher-subsystem
DE1262641B (de) Mikroprogrammsteuerwerk
DE2935101C2 (de)
DE1115488B (de) Datenverarbeitungssystem
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE2245284A1 (de) Datenverarbeitungsanlage
DE1285218B (de) Datenverarbeitungsanlage
DE2121490A1 (de) Orthogonaler Datenspeicher