DE2821240A1

DE2821240A1 - Optoelektronisches abtastverfahren und einrichtung zu dessen durchfuehrung

Info

Publication number: DE2821240A1
Application number: DE19782821240
Authority: DE
Inventors: Hajime Kanda
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1977-05-16
Filing date: 1978-05-16
Publication date: 1978-11-23
Also published as: FR2391513B1; FR2391513A1; JPS53141520A; DE2821240C2; GB1598026A

Description

DR. BERG DIPL.-iJNG. SiAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIR

PATENTANWÄLTE Postfach 860245 · 8000 München 86

Anwaltsakte: 29 160

i6. Mai WZ

Ricoh Company, Ltd., Tokyo / Japan

Optoelektronisches Abtastverfahren und Einrichtung zu dessen

Durchführung

P (089) 988272 Telegramme: Bankkonten: Hypo-Bank München 4410122850

988273 BERGSTAPFPATENT MüJÖief» / 7 / fl Q Q β (BLZ 70020011) Swift Code: HYPO DE MM

988274 TELEX: OUiJO'+ // U 3 O O Bayer Vereinsbank München 453100 (BLZ 70020270) 983310 0524560BERGd Postscheck München 65343-808 (BLZ 70010080)

Anwaltsakte: 29 160

Beschreibung

Die Erfindung betrifft ein optoelektronisches Abtastverfahren mit einer veränderlichen Abtastgeschwindigkeit und eine Ein richtung zur Durchführung des Verfahrens für ein Faksimile System u.a..

Mit einem Faksimile-Sendeempfänger sollte vorteilhafterweise mit unterschiedlichen Geschwindigkeiten gesendet und empfangen werden können. Im allgemeinen ist ein Kompromiß zwischen dem Auflösungsvermögen und der Übertragungsgeschwindigkeit geschlossen. Neuere Faksimile-Sendeempfänger, welche mit höheren Sendegeschwindigkeiten arbeiten, müssen auch an ältere Sendeempfänger übertragen, welche nur mit niedrigeren Geschwindigkeiten betrieben werden können.

Die Art Faksimile-Sendeempfänger, welche auch die Erfindung betrifft, weist im allgemeinen eine lineare Photosensoranordnung auf, auf welcher eine Abbildung eines linearen Teils einer Vorlage durch ein entsprechendes optisches System scharf eingestellt wird. Die Elemente werden hierbei der Reihe nach abgetastet, und die Vorlage wird dann um einen Schritt weiter bewegt, \tm einen weiteren linearen Teil abzutasten.

Die Photosensorelemente der Anordnung geben Ausgangssignale ab, welche proportional dem auffallenden Licht und auch im allge-

809847/0936 " ⁵ "

lc

meinen proportional der Zeitdauer sind, während welcher die einzelnen Elemente abgetastet werden. Wenn Abtastimpulse nacheinander an die Elemente angelegt werden, sind die Ausgangsignalpegel im allgemeinen proportional den Perioden der Abtastimpulse. Umgekehrt nehmen die Ausgangssignalpegel ab, wenn die Abtastfrequenz erhöht wird.

Bei herkömmlichen optischen Abtastsystemen dieser Art wird die Abtastgeschwindigkeit durch Ändern der Frequenz der Abtastimpulse geändert. Wenn jedoch die Abtastgeschwindigkeit erhöht wird, nehmen die Ausgangssignalpegel der Photosensorelemente ab. Um diese Erscheinung auszugleichen, wird bekanntlich die Beleuchtungsstärke der Vorlage proportional zu der Abtastgeschwindigkeit erhöht. Eine andere Möglichkeit besteht darin, den Quantisierungspegel der Ausgangssignale als Funktion der Abtastgeschwindigkeit zu ändern. Ferner ist, um gleiche Ausgangssignalpegel bei unterschiedlichen Abtastgeschwindigkeiten zu erhalten, versucht worden, eine automatische Verstärkungsregelungsschaltung am Ausgang der Anordnung vorzusehen. Bei allen diesen herkömmlichen Anordnungen sind komplizierte elektronische Schaltungen erforderlich und es werden trotzdem nicht die gewünschten Ergebnisse erhalten.

Die Erfindung soll daher ein optoelektronisches Verfahren mit veränderlicher Geschwindigkeit schaffen, bei welchem Ausgangssignale von einer Photosensoranordnung erzeugt werden, welche unabhängig von der Abtastgeschwindigkeit dieselben Pegel haben.

809847/0936

Darüber hinaus soll eine Einrichtung zur Durchführung des erfindungsgemäßen Verfahrens geschaffen werden. Ferner soll der Wirkungsgrad einer optoelektronischen Abtastung für eine Faksimile-Übertragung gegenüber den herkömmlichen Einrichtungen erhöht werden. Schließlich soll eine optoelektronische Abtasteinrichtung geschaffen werden, welche wirksamer arbeitet und eine weniger komplizierte elektronische Schaltung aufweist als die herkömmlichen Einrichtungen.

Gemäß der Erfindung weist eine Photosensoranordnung eine Anzahl Photosensorelemente auf. Mittels eines optischen Systems wird eine Abbildung eines linearen Teils einer Vorlage auf der Anordnung scharf eingestellt. Mittels Abtasteinrichtung wird die Anordnung abgetastet, indem nacheinander alle Elemente während einer Zeitdauer der Länge A abgetastet werden. Mittels einer Steuereinrichtung wird die Abtasteinrichtung gesteuert, um fortlaufend die Anordnung während aufeinanderfolgender Zeitperioden der Länge A abzutasten. Mittels Halteschaltungen werden die Ausgangssignale aller Elemente einmal während einer Zeitdauer der Länge A gesperrt,die in einer Zeitperiode der Länge KA enthalten ist, wobei K eine ausgewählte ganze Zahl ist. Mittels der Steuereinrichtung werden die Halteschaltungen gesteuert, um fortlaufend ein Sperren der Ausgangssignale während aufeinanderfolgender Zeitperioden der Länge KA zu wiederholen. Auf diese Weise haben die Abtastimpulse dieselben Perioden bei allen Abtastgeschwindigkeiten, und die Elemente geben dieselben Ausgangssignalpegel

809847/0936

Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die anliegenden Zeichnungen im einzelnen erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer optoelektronischen Abtasteinrichtung gemäß der Erfindung;

Fig. 2 ein Zeitsteuerdiagramm der erfindungsgemäßen Einrichtung;

Fig. 3 eine mehr ins einzelne gehende, schematische, elektronische Schaltung eines Teils der erfindungsgemäßen Einrichtung; und

Fig. 4 ein Zeitsteuerdiagramm der in Fig. 3 wiedergegebenen Schaltung.

In den einzelnen Figuren weist eine in ihrer Gesamtheit mit 11 bezeichnete, optoelektronische Abtasteinrichtung mit veränderlicher Geschwindigkeit gemäß der Erfindung zwei Lampen 12 und 13 auf, um einen linearen Teil einer Vorlage 14 zu beleuchten. Die Vorlage 14 wird mit der zu übertragenden Seite nach unten zeigend mittels eines für eine Unterabtastung vorgesehenen Antriebsmotor und einer Zuführrolle 17 in Schritten senkrecht zu dem beleuchteten, linearen Teil der Vorlage bewegt. Ein unter der Vorlage

18
14 angeordneter, ebener Spiegel reflektiert ein Bild des linearen Teils durch eine Sammellinse 19, welche das Lichtbild scharf einstellt, über einen ebenen Spiegel 21 und durch einen Schlitz

809847/0936

hindurch auf eine lineare Festkörper-Photosensoranordnung 23. Obwohl es im einzelnen nicht dargestellt ist, weist die Anordnung

23 eine Anzahl, beispielsweise 1728 in einer Reihe angeordnete Photosensorelemente auf. Mittels einer Abtastansteuereanordnung

24 werden die Elemente der Reihe nach abgetastet, um das Lichtbild auf der Anordnung 23 abzutasten. Sobald die Anordnung 23 abgetastet ist, bewegt der Antriebsmotor 16 die Vorlaae 14 um einen Schritt weiter. Folglich wird die Hauptabtastung oder die horizontale Abtastung durch ein elektronisches Abtasten der Anordnung 23 erreicht und eine Unterabtastung oder eine vertikale Abtastung ist durch schrittweises Bewegen der Vorlage 14 erreicht.

Die Ausgangssignale der Anordnung 23 sind insgesamt mit D¹ bezeichnet und werden über die Ansteueranordnung 24 einem Eingang eines Vergleichers 26 zugeführt. Die Ausgangssignale D¹ sind analoge Signale und ihr Pegel entspricht der Stärke des auffallenden Lichts. Die Ausgangssignalpegel sind im allgemeinen auch proportional der Abtastperioden pro Photosensorelement. Gemäß einem wichtigen Merkmal der Erfindung ist jedoch diese Abtastperiode konstant, und infolgedessen entsprechen die Ausgangssignalpegel nur der Stärke des auffallenden Lichts.

Die Pegel der Signale D' werden mit einem Bezugs- oder Quantisierungsschwellenwertpegel verglichen, welcher an den anderen Eingang des Vergleichers 26 von einer ein Quantisierungspegelsignal erzeugenden Anordnung 27 angelegt wird. Der Vergleicher 26 schafft einen logisch hohen Ausgang, wenn ein Signal D¹ über

809847/0936

-IO

dem Schwellenwertpegel liegt, und umgekehrt. Üblicherweise gibt der Vergleicher 26 hohe Ausgangssignale D ab, die den weißen Flächenbereichen der Vorlage 14 entsprechend, und ergibt niedrige Ausgangssignale D ab, die den dunklen Flächenbereichen der Vorlage 14 entsprechen.

Die quantisierten (binären) Signale D werden über ein Verknüpfungsglied 28 an eine Halteanordnung 29 angelegt, welche die Signale D sperrt, wenn sie während einer Abtastung seriell d.h. der Reihe nach von der Ansteueranordnung 24 der Halteanordnung 29 zugeführt werden. Die Signale D werden durch eine Verdichtungsanordnung 31 verarbeitet, um die Übertragungszeit zu verkürzen, und werden dann über ein Modem 32 und eine übertragungsleitung einem nicht dargestellten Empfänger zugeführt, welcher die Signale verarbeitet, um die Vorlage 14 wiederzugeben .

Taktimpulse von einem Taktimpulsgenerator 33 werden von einem Abtastimpulsgenerator 34 verarbeitet, um Hauptabtastimpulse B zu schaffen, welche der Abtastansteueranordnung 24 zugeführt werden. Diese Impulse B werden an die Photosensoranordnung 23 angelegt, um die einzelnen Elemente der Reihe nach abzutasten. Die Impulse B werden auch an einen Frequenzteiler 36 angelegt, welcher die Frequenz der Impulse B um einen Faktor 1744 teilt, „ um Unterabtastimpulse C zu erzeugen. Diese Impulse C werden an eine der Unterabtastung zugeordnete Ansteueranordnung 37 angelegt, deren Ausgang mit dem Antriebsmotor 16 verbunden ist. Der Motor 16 wird angetrieben, um die Vorlage 14 um einen Schritt

- 10 -

809847/0938

jedesmal dann weiterzubewegen, wenn ein Impuls C an ihn angelegt wird.

Mit der Einrichtung 11 können Datensignale mit unterschiedlichen Geschwindigkeiten übertragen werden, und aus diesem Grund weist sie einen Sperrimpulsgenerator 38 auf, welcher wie ein veränderlicher Frequenzteiler und eine Verknüpfungsanordnung arbeitet, wie aus der nachstehenden Beschreibung zu ersehen sein wird.

Von der Einrichtung 11 werden die Signale D mit verschiedenen Geschwindigkeiten der Verdichtungsanordnung 31 zugeführt und dadurch werden die verdichteten Signale mit entsprechenden Geschwindigkeiten übertragen bzw. gesendet. In der dargestellten Ausführungsform kann die Einrichtung 11 Datensignale mit Geschwindigkeite V, V/2, V/3 und V/4 übertragen, welche Perioden von 5, 10, 15 bzw. 20 ms entsprechen. In Frequenzen ausgedrückt entsprechen diese Geschwindigkeiten 200, 100, 66, 6 und 50 Abtastzeilen pro Sekunde. Obwohl mit der erfindungsgemäßen Einrichtung 11 bis zu 200 Zeilen pro Sekunde übertragen werden können, können viele ältere Faksimile-Sendeempfänger nur mit Geschwindigkeiten bis zu 50 oder 100 Zeilen pro Sekunde betrieben werden. Infolgedessen ist die erfindungsgemäße Einrichtung 11 sowohl in Verbindung mit alten als auch mit neuen Faksimile-Sendeempfängern verträglich und verwendbar.

Wie am bes-ten aus Fig. 2 zu ersehen ist, wird die Anordnung 23 fortlaufend während aufeinanderfolgender Zeitperioden einer Länge A

- 11 -

809847/0936

abgetastet, wobei in diesem Beispiel die Länge A = 5ms ist. Mit anderen Worten, währender jeder Periode A werden alle Photosensorelemente einmal abgetastet, um 1728 Ausgangssignale D^f zu erzeugen. Die Signale B und C werden von dem Frequenzteiler 36 aus an den Generator 38 angelegt. In Abhängigkeit von der gewählten Übertragungsgeschwindigkeit arbeitet der Generator 38 entsprechend, um verschiedene Steuer- und Sperrsignale in der Weise zu überzeugen, daß die Ausgangssignale D einmal während aufeinanderfolgender Zeitperioden der Länge KA angehalten und gesperrt werden, wobei in diesem Fall die Größe K eine ganze Zahl ist, die gleich 1, 2, 3 oder4 für die Geschwindigkeiten V, V/2, V/3 bzw. V/4 ist.

Bei der maximalen Geschwindigkeit V (K =1), werden die Ausgangssignale D während jedes Zeitintervalls A von 5ms einmal angehalten. Infolgedessen werden während jedes Zeitintervalls von 5ms alle Ausgangssignale D angehalten, verdichtet und dann an die empfangende Faksimileeinheit übertragen.

Bei der Geschwindigkeit V/2 (K =2) werden, obwohl die Anordnung 23 zweimal während jeder aufeinanderfolgenden Zeitperiode KA =10ms abgetastet wird, die Signale D angehalten und nur einmal übertragen. Wie aus Fig. 2 zu ersehen ist, werden die Signale D nur während jeder^weiten Abtastung der Anordnung 23 angehalten bzw. gesperrt. Mit anderen Worten, jede zweite Abtastzeile wird ausgelassen.

- 12 -

809847/0936

Die Verdichtungsanordnung 31 und das Modem 32 arbeiten so, daß jeweils eine gesperrte bzw. angehaltene Abtastzeile während einer Zeitperiode von 10 ms übertragen werden. Infolgedessen ist die übertragungsgeschwindigkeit um einen Faktor von 50% verkürzt. Hierbei ist jedoch zu beachten, daß die Anordnung 23 immer mit derselben Geschwindigkeit abgetastet wird, und daß die Perioden der Hauptabtastimpulse B immer die gleichen sind. Infolgedessen sind die Ausgangssignalpegel der Anordnung 23 bei allen Übertragungsgeschwindigkeiten die gleichen.

In ähnlicher Weise wird bei der Abtastgeschwindigkeit V/3 nur jede dritte Abtastzeile gehalten bzw. gesperrt. Infolgedessen wird eine Abtastzeile von der Verdichtungsanordnung 31 verarbeitet und während jeder Zeitperiode von KA = 15ms übertragen. Bei der Geschwindigkeit V/4 wird jede vierte Abtastzeile gehalten bzw. gesperrt und während einer Zeitperiode KA =20ms übertragen.

Der Generator 38 gibt ferner in Abhängigkeit von der gewählten Übertragungsgeschwindigkeit Steuersignale E1' bis E4' ab, um die Signale D zu der Halteanordnung 29 nur dann durchzuschalten, wenn sie zu sperren bzw. zu halten sind. Die Signale E1' bis E4' werden an das Verknüpfungsglied 28 angelegt, um dieses zu steuern..

Bei der maximalen Geschwindigkeit V wird ein Ansteuersignal E1' während jeder aufeinanderfolgenden Zeitperiode A erzeugt. Durch diese an das Verknüpfungsglied 28 angelegten Steuersignale

- 13 -

809847/0936

E1' werden die Datensignale D durchgeschaltet, wie bei D1 angezeigt ist. Mit anderen Worten, jede Abtastzeile wird durch das Verknüpfungsglied 28 durchgeschaltet.

Bei der Geschwindigkeit V/2 wird ein Steuersignal E2* nur während jeder zweiten Periode A erzeugt. Infolge dessen werden Signale D über das Verknüpfungsglied 28 jeweils während einer Periode A, welche in jeder entsprechenden Periode KA enthalten ist, oder während jeder zweiten Periode A durchgeschaltet. Bei der Geschwindigkeit V/3 werden durch die Signale E3' die Signale D über das Verknüpfungsglied 28 während jeder dritten Periode A durchgeschaltet, wie bei D3 dargestellt ist. In ähnlicher Weise wird bei der Geschwindigkeit V/4 ein Signal E4' während jeder vierten Zeitperiode A erzeugt, um die Signale D über das Verknüpfungsglied 28 durchzuschalten, wie bei D4 gezeigt ist.

Die Signale E1' bis E4· werden an ein Verknüpfungsglied 39 angelegt, um die Hauptabtastimpulse als Hauptabtast-Sperrsynchronisierungsimpulse durchzuschalten. Diese Impulse sind mit E1 bis E4 bezeichnet und werden in Gruppen von 1728 Impulsen erzeugt. Wenn eines der Signale E1' bis E4' an das Verknüpfungsglied 39 angelegt wird, werden 1728 Impulse B als Impulsgruppen E1 bis E4 zu der Sperr- oder Haltenordnung 29 durchgeschaltet, um jeweils ein Halten der Signale D1 bis D4 zu synchronisieren.

- 14 -

809847/0936

Es ist auch ein Verknüpfungsglied 41 dargestellt, um die Unterabtastimpulse Z zu der Halteanordnung 29 als Unterabtast-Synchronisierungsimpulse C1 bis C 4 durchzuschalten.

Wie am besten aus Fig. 2 zu ersehen ist, werden Impulse C1 bis C4 an die Halteschaltung 29 vor den entsprechenden Signalen E1 bis E4 angelegt. Die Signale C1 bis C4 stellen die Halteanordnung 29 zurück, um ein Halten und Sperren einer neuen Abtastzeile vorzubereiten .

In den Fig. 3 und 4 weist der Frequenzteiler 36 drei in Kaskade geschaltete, 4 Bit-Binärzähler 51, 52 und 53 auf. Die in Klammern gesetzten Zahlen geben Dezimalzahlen an, die durch die entsprechenden Binärzählerbits dargestellt sind. Die Hauptabtastimpulse B werden an den Takteingang des Zählers 51 angelegt. Der (8) Ausgang des Zählers 51 ist mit dem Takteingang des Zählers 52 verbunden. Der (128) Ausgang des Zählers 52 ist mit dem Takteingang des Zählers 53 verbunden. Die (64) und (128) Ausgänge des Zählers 52 sind mit Eingängen eines UND-Glieds 54 verbunden. Die (512) und (1024) Ausgänge des Zählers 53 sind mit den anderen Eingängen des UND-Glieds 54 verbunden. Das UND-Glied 54 schafft infolgedessen einen hohen Ausgang bei einem Zählerstand von (1728) = (64) + (128) + (512) + (1024), oder nachdem 1728 Impulse B an den Takteingang des Zählers 51 angelegt worden sind.

Der Ausgang des UND-Glieds 54 und der (16) Ausgang des Zählers 52 sind mit Eingängen eines UND-Glieds 56 verbunden, dessen

809847/0936 " ¹⁵ "

Ausgang mit den Rücksetzeingängen der Zähler 51 bis 53 verbunden ist. Der Ausgang des UND-Glieds 56 wird bei dem Zählerstand (1744) ^Ä (1728) + (16) hoch,wobei dann alle Zähler 51 bis 53 zurückgestellt werden. Aufgrund dieser Dekodieranordnung arbeiten die Zähler 51 bis 53 zusammen als ein Modulo 1744-Zähler.

Die (1)-, (2)- und (8)-Ausgänge des Zählers 51 sind zusammen mit dem Ausgang des UND-Glieds 54 mit entsprechenden Eingängen eines UND-Glieds 57 verbunden, das einen hohen Ausgang bei dem Zählerstand (1739) = (1728) + (8) + (2) +(1) schafft. Der Ausgang des UND-Glieds 57 ist mit dem K-Eingang eines JK-Flip-Flops

58 verbunden. Die (1)-, (2)- und (8)-Ausgänge des Zählers 51 sind auch mit Eingängen eines UND-Glieds 59 verbunden, dessen Ausgang mit dem J-Eingang des-Flip-Flops 58 verbunden ist. Der (1024)-Ausgang des Zählers 53 ist über einen Inverter 61 mit einem weiteren Eingang des UND-Glieds 59 verbunden. Das UND-Glied

59 schafft einen hohen Ausgang bei dem Zählerstand (11) = (8) +(2) + (1). Die Taktimpulse B werden an den Takteingang des Flip-Flops 58 angelegt. Der Q-Ausgang des Flip-Flops 58 stellt ein Signal E dar, wenn er hoch ist.

Der Q-Ausgang des Flip-Flops 58 ist mit dem Takteingang eines Flip-Flops 62 verbunden. Der Q-Ausgang des Flip-Flops 62 ist mit einem Eingang eines UND-Glieds 63 verbunden. Der Q-Ausgang des Flip-Flops 62 ist mit dem Eingang eines UND-Glieds 64 und auch mit einem Eingang eines NAND-Glieds 66 verbunden. Der Ausgang des NAND-Glieds 68 ist mit dem Takteingang eines Flip-Flops 67 verbunden, dessen Q-Ausgang mit einem Eingang eines UND-

80^847/0938

Glieds 68 verbunden ist. Der Q-Ausgang des Flip-Flops 67 ist auch mit einem Eingang eines NAND-Glieds 69 verbunden, dessen Ausgang mit den J- und K-Eingängen des Flip-Flops 62 verbunden ist. Die J- und K-Eingänge des Flip-Flops 68 sind mit einem Anschluß mit einer logisch hohen Gleichspannung von +5V verbunden.

Die Ausgänge der Flip-Flops 58 und 67 sind mit Eingängen eines NAND-Glieds 71 verbunden, dessen Ausgang mit einem Eingang des NAND-Glieds 66 verbunden ist. Der Q-Ausgang des Flip-Flops 67 ist mit einem weiteren Eingang des UND-Glieds 63 verbunden. Der Q-Ausgang des Flip-Flops 58 ist mit einem Eingang eines UND-Glieds 72 und auch mit Eingängen der UND-Glieder 63, 64 und 68 verbunden. Übertragungsgeschwindigkeit-Auswählsignale V, V/2, V/3 und V/4 werden an Eingänge der UND-Glieder 62, 54 68 bzw. 63 angelegt. Das V/3-Signal wird an Eingänge der NAND-Glieder 69 und 71 angelegt. Die Ausgänge aller UND-Glieder 63, 64, 68 und 72 sind mit Eingängen eines ODER-Glieds 73 verbunden, dessen Ausgang mit einem Eingang eines UND-Glieds 74 verbunden ist. Die Impulse B werden an einen weiteren Eingang eines UND-Glieds 74 angelegt. Der Ausgang des ODER-Glieds 73 ist auch ' mit Eingängen der Verknüpfungsglieder 28 und 39 verbunden. Der Ausgang des UND-Glieds 74 ist mit einem Eingang der Halteanordnung 29 verbunden.

Der (1)-, (2)- (4) und (8)-Ausgänge des Zählers 51 sind zusammen mit dem Ausgang des UND-Glieds 54 mit Eingängen eines UND-Glieds 76 verbunden, das einen hohen Ausgang bei dem Zählerstand (1743)

- 17 -

809847/0936

-W-

= (1728) + (8) + (4) +(2) +(1) schafft- Der Ausgang des UND-Glieds 76 ist mit dem K-Eingang eines Flip-Flops 77 verbunden, dessen J-Eingang mit dem (4)-Ausgang des Zählers 51 verbunden ist. Die Impulse B werden an den Takteingang des Flip-Flops 77 angelegt.

Der Q-Ausgang des Flip-Flops 77 ist mit J-Eingang eines Flip-Flops 78 verbunden, an dessen Takteingang die Impulse B angelegt werden. Der Q-Ausgang des Flip-Flops 77 und der Q-Ausgang des Flip-Flops 78 sind mit Eingängen eines UND-Glieds 79 verbunden, dessen Ausgang mit dem Takteingang eines Flip-Flops 81 verbunden ist. Der hohe Ausgang des UND-Glieds 79 stellt das Signal C dar.

Der Q-Ausgang des Flip-Flops 81 ist mit einem Eingang eines UND-Glieds 82 verbunden. Der Q-Ausgang des Flip-Flops 81 ist mit einem Eingang eines UND-Glieds 83 und auch mit einem Eingang eines NAND-Glieds 84 verbunden. Der Ausgang des NAND-Glieds 84 ist mit dem Takteingang eines Flip-Flops 86 verbunden, dessen Q-Ausgang mit einem Eingang eines UND-Glieds 87 verbunden ist. Der Q-Ausgang des Flip-Flops 86 ist auch mit einem Eingang eines NAND-Glieds 88 verbunden, dessen Ausgang mit den J- und K-Eingängen des Flip-Flops 81 verbunden ist. An die J- und K-Eingänge des Flip-Flops 86 ist eine logisch hohe Gleichspannung von +5V angelegt.

Der Q-Ausgang des Flip-Flops 86 und der Ausgang des UND-Glieds

- 18 -

809847/0936

-κτ-

sind mit Eingängen eines NAND-Glieds 89 verbunden, dessen Ausgang mit einem Eingang eines NAND-Glieds 84 verbunden ist. Der Q-Ausgang des Flip-Flops 86 ist mit einem weiteren Eingang eines UND-Glieds 82 verbunden. Der Ausgang des UND-Glieds 79 ist auch mit einem Eingang eines UND-Glieds 91 und auch mit Eingängen der UND-Glieder 82, 83 und 87 verbunden.

Die Übertragungsgeschwindigkeits-Auswählsignale V, V/2, V/3 und V/4 werden an Eingänge der UND-Glieder 91, 83, 87 bzw. 82 angelegt. Das V/3-Signal wird an Eingänge der NAND-Glieder 88 und angelegt. Die Ausgänge aller UND-Glieder 82, 83, 87 und 91 sind mit Eingängen eines ODER-Glieds 92 verbunden, dessen Ausgang mit einem Eingang der Halteschaltung 29 verbunden ist.

Während des Betriebs zählen die Zähler 51 bis 53 fortlaufend bis 1744 und werden dann in der vorbeschriebenen Weise zurückgestellt. Das Flip-Flops 58 wird bei dem Zählerstand 11 und bei dem Zählerstand 1739 gesetzt. Infolgedessen ist der Q-Ausgang des Flip-Flops 58 für 1728 Impulse B hoch. Der Q-Ausgang des Flip-Flops 58 ist mit E bezeichnet und wird an das UND-Glied 72 und das Flip-Flop 62 angelegt.

Die Flip-Flops 62 und 67 bilden zusammen mit ihren zugeordneten Verknüpfungsglieder einen Modulo 3- oder 4-Zähler. Wenn das V/3-Signal hoch ist, arbeiten die Flip-Flops 62 und 67 als ein Modulo 3-Zähler. Wenn das V/3-Signal niedrig ist, arbeiten die Flip-Flops 6 2 und 6 7 als ein Modulo 4-Zähler.

- 19 -

809847/0938

Die Übertragungsgeschwindigkeit ist so gewählt, daß das entsprechende Signal V, V/2, V/3 oder V/4 logisch hoch und das andere Signal logisch niedrig ist. Wenn das Signal V hoch ist, wird das UND-Glied 72 freigegeben, während die UND-Glieder 64, 68 und 63 gesperrt sind. Auf diese Weise werden alle Signale E über das UND-Glied 62 und das ODER-Glied 73 als die Signale E1' durchgeschaltet. Diese Signale E1' werden an das UND-Glied 74 angelegt, um dasselbe für die Dauer von 1728 Impulsen B freizugeben. Infolgedessen werden 1728 Impulse B über das UND-Glied 74 als das Signal E1 für jedes angelegte Signal E1' durchgeschaltet.

Das V/2-Signal gibt das UND-Glied 64 frei, dessen anderer Eingang mit dem Q-Ausgang des Flip-Flops 62 verbunden ist. Das Signal-Flip-Flop 62 arbeitet als ein Modulo 2-Zähler, so daß dessen Q-Ausgang während jeden zweiten Signals E hoch ist, Mit anderen Worten, das Flip-Flop 62 teilt die Freqenz der Signale E durch einen Faktor 2. Der Ausgang des UND-Glieds 64 wird infolgedessen durch die Signale E2¹ dargestellt.

Die Signale V/2 und V/4 geben die UND-Glieder 68 bzw. 63 frei. Bei einem Signal V/3 arbeiten die Flip-Flops 62 und 67, um die Frequenz der Signale E durch einen Faktor 3 zu teilen, so daß das UND-Glied 68 die Signale E3' erzeugt. Für das Signal V/4 teilen die Flip-flops 62 und 67 die Frequenz der Signale E durch einen Faktor 4, und: das UND-Glied 63 erzeugt die Signale E4'.

- 20 -

809847/0936

- led -

Die Flip-Flops 77 und 78 arbeiten als Sieberegister. Das Flip-Flop 77 wird durch den 4 -ten Impuls B gesetzt und durch den 1743-ten Impuls B zurückgesetzt. Zum Zeitpunkt des Auftretens des 1743-ten Impulses B wird durch den hohen Q-Ausgang des Flip-Flops 77 das Flip-Flop 78 gesetzt. Der hohe Q-Ausgang des Flip-Flops 78 und der hohe Q-Ausgang des Flip-Flops 77 bewirken, daß der Ausgang des UND-Glieds 79 hoch wird. Infolgedessen schafft das UND-Glied 79 einen hohen Ausgang für die Dauer eines Impulses B. Dies ist das Unterabtast-Impulssignal C.

Die Flip-Flops 81 und 86 sind im Aufbau gleich und arbeiten bei dem Signal C auf dieselbe Weise, wie die Flip-Flops 62 und 67 bei dem Signal E arbeiten. Infolgedessen geben für die Signale V, V/2, V/3 und V/4 die UND-Glieder 91, 83, 87 und 92 die Signale C1, C2, C3 bzw. C4 ab. Wenn 1728 Impulse B erforderlich sind, um die Anordnung 23 abzutasten, beträgt der Arbeitstrakt der Einrichtung 11 1744 Impulse B. Die zusätzlichen 16 Impulse erlauben eine Zeitverschiebung der Signale D¹ in (nicht dargestellten) internen analogen Schieberegistern in der Anordnung 22.

Die Erfindung schafft somit eine elektronische Abtastung und Übertragung mit veränderlicher Geschwindigkeit, ohne daß die Beleuchtung einer Vorlage oder Quantisierungsschwellenwerte V^ wie bei den herkömmlichen Einrichtungen geändert werden müssen.

Ende der Beschreibung

809847/0936

Leerseite

Claims

DR. BERG DIPL.-iiNU. STAPF DIPL.-ING. SCHWABE DR. DR. SANDMAIR

PATENTANWÄLTE
Postfach 860245 · 8000 München 86

Anwaltsakte: 29 160

Patentansprüche

1J Optoelektronisches Abtastverfahren mit veränderlicher Abtastgeschwindigkeit, bei welchem eine Abbildung auf einer Photosensoranordnung mit einer Anzahl Photosensorelementen scharf eingestellt wird, dadurch gekennzeichnet, daß alle Elemente einmal während einer Zeitperiode mit einer Länge A nacheinander abgetastet werden, wobei diese Abtastung während aufeinanderfolgender Zeitperioden der Länge A fortlaufend wiederholt wird, und daß Ausgangssignale aller Elemente einmal während einer Zeitperiode der Länge A gesperrt bzw. gehalten werden, welche in einer Zeitperiode der Länge KA enthalten ist, wobei K eine ausgewählte ganze Zahl ist, und dieser Verfahrensschritt während aufeinanderfolgender Zeitperioden der Länge KA fortlaufend wiederholt wird.
2. Optoelektronische Abtasteinrichtung zur Durchführung des Verfahrens nach Anspruch 1, ge kennzeichnet durch eine Photosensoranordnung (23) mit einer Anzahl Photosensorelementen; durch eine optische Einrichtung (18 bis 21) zum Scharfeinstellen einer Abbildung auf der Anordnung (23) ; durch eine Abtasteinrichtung (16,17) zum Abtasten der Anordnung (23), vii/xx/Ktz RnqflA7/nq^ft -2-

β (089) 988272 Telegramme: O U 3 ö 4 / / Us JO Bankkonten: Hypo-Bank München 4410122850 *·

988273 BERGSTAPFPATENT München (BLZ 70020011) Swift Code: HYPO DE MM

988274 TELEX: Bayer. Vereinsbank München 453100 (BLZ 70020270) 983310 0524560BERGd Postscheck München 65343-808 (BLZ 70010080)

um nacheinander alle Elemente während einer Zeitperiode der Länge A abzutasten; durch eine Steueranordnung zum Steuern der Abtasteinrichtung (16,17), um die Anordnung (23) während aufeinanderfolgender Zeitperioden der Länge A fortlaufend abzutasten; und durch eine Halteanordnung (38), um Ausgangssignale aller Elemente einmal während einer Zeitperiode der Länge A zu halten bzw. sperren, die in einer Zeitperiode der Länge KA enthalten ist, wobei K eine ausgewählte ganze Zahl ist, und wobei die Steueranordnung die Halteanordnung (38) steuert, um fortlaufend das Halten bzw. Sperren der Ausgangssignale während aufeinanderfolgender Zeitperioden der Länge KA zu wiederholen.
3. Einrichtung nach Anspruch 2, gekennzeichnet durch einen Impulsgenerator (34) , um einen ünterabtastimpuls und eine Anzahl Hauptabtastimpulse _f deren Anzahl gleich der Anzahl der Elemente ist, jeweils während aufeinanderfolgender Zeitperioden der Länge A zum Abtasten der Anordnung (23) zu erzeugen, und durch ein Verknüpfungsglied (28) , um als Sperrsynchronisierungsimpulse einen Unterabtastimpuls und die entsprechende Anzahl von Hauptabtastimpulsen während einer Zeitperiode der Länge A durchzuschalten, die jeweils in einer entsprechenden Zeitperiode der Länge KA enthalten ist.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das Verknüpfungsglied einen veränderlichen Frequenzteiler (36) mit einem durch die ganze Zahl K festgelegten Frequenzteilungsverhältnis aufweist. - 3 -

8 0 9 8 4 7/0936 omGiNAL inspected
5. Einrichtung nach Anspruch 3, dadurch gekennzeic hn e t, daß das Verknüpfungsglied entsprechend ausgelegt ist, um die Ausgangssignale der Elemente nur durchzuschalten, solange die Unterabtast- und Hauptabtastimpulse durchgeschaltet werden.

H Ü 9 8 U 7 / 0 9 3 6