DE2818875A1

DE2818875A1 - Zeitgeberanordnung

Info

Publication number: DE2818875A1
Application number: DE19782818875
Authority: DE
Inventors: David John Robertson
Original assignee: Ampex Corp
Current assignee: Ampex Corp
Priority date: 1977-04-29
Filing date: 1978-04-28
Publication date: 1978-11-09
Also published as: NL179010C; CA1103044A; GB1603695A; JPS5445116A; BE866530A; DE2818875C2; JPS599098B2; NL179010B; US4140896A; IT7849138A0; IT1102531B; NL7804657A; FR2389182B1; FR2389182A1

Description

Patentanwälte Dipl.-Ing. H. Weickmann, Dipl.-Phys. Dr.K. Fincke

Dipl.-Ing. F. A.Weic]
Dr.-Ing. H. liska

Dipl.-Ing. F. A.Weickmann, Dipl.-Cheh.jJ8,jHulei

DXIIIPR

8 MÜNCHEN 86, DEN

POSTFACH 860 820

MÖHLSTRASSE 22, RUFNUMMER 98 39 21/22

Ampex Corporation

401 Broadway

Redwood City, Calif. 94063

V.St.A.

Zeitgeberanordnung

809845/0904

Die vorliegende Erfindung betrifft eine Zeitgeberanordnung zur Erzeugung einer Tageszeitanzeige der Stellung eines durch eine Transportvorrichtung mit unterschiedlichen Geschwindigkeiten bewegten Mediums mit einer Geschwindigkeitssteuereinrichtung zur Erzeugung eines die Geschwindigkeit angebenden binär codierten Geschwindigkeitssignals. Insbesondere handelt es sich dabei um eine Videoband-Zeitgeberanordnung.

Elektronische Band-Zeitgeberanordnungen werden benutzt, um eine gewünschte Stelle auf einem durch eine Bandtransportvorrichtung transportierten Band genau zu lokalisieren, wobei die Dauer der relativen abgelaufenen Zeit, während der sich das Band bewegt hat, kontinuierlich angezeigt wird. Die Anzeigen der Bandstellen können ein Maß für die auf den Beginn des Bandtransportes von einem Bandbezugspunkt folgende abgelaufene Zeit oder für die Zeit sein, welche verbleibt, bevor ein Bezugspunkt auf dem Band erreicht wird. Auf diese Weise kann ein Band bei einem vorgegebenen Bild, beispielsweise für Redigierzwecke genau gestoppt werden. Es ist dabei wünschenswert, daß die Zeitgeberanordnung für jede von mehreren Standard-Bandgeschwindigkeiten und Bildfolgefrequenzen eine genaue Anzeige der Bandposition an der Bandtransportstelle und auch an verschiedenen anderen entfernt liegenden Stellen liefert.

Bei einer aus der US-PS 3 573 360 bekanntgewordenen Band-Zeitgeberanordnung treibt eine Bandtransportvorrichtung einen Tachometer an, welcher Zeittakt-Tachometerimpulse für einen elektronischen Zähler liefert. Durch Ausnutzung geeigneter Teilerverhältnisse für jede der unterschiedlichen Bandgeschwindigkeiten kann ein Tachometer-

809845/0904

impuls pro Sekunde erzeugt werden. Die Tachometerimpulse werden durch den Zähler gezählt und eventuell durch eine zugehörige Anzeigeanordnung in Form einer Tageszeitanzeige, d.h. in Stunden, Hinuten, Sekunden und/oder Zehnteln von Sekunden angezeigt. Die Teilerverhältnisse sind dabei in Anpassung an die unterschiedlichen Bandgeschwindigkeiten einzustellen (beispielsweise vier Geschwindigkeiten bei Video-Magnetbandgeräten). Sowohl der Tageszeitanzeige-Zähler als auch die zur Durchführung des Teilerprozesses verwendeten Zähler müssen sowohl aufwärts als auch abwärts zählen. Im ersteren Fall muß ein Betrieb in realer Zeit für den Fall möglich sein, daß ein partieller Rückspulvorgang erfolgt. Im zweiten Fall müssen erhaltene Teilzählungen freigegeben werden, falls die Laufrichtung nach sehr kurzen Läufen umgekehrt wird, da die Teilzählungen sich zu einer geradlinigen Betriebszeit addieren. Zusätzlich zur Teilung um 8, 4, 2 oder 1 zur Kompensation von vier Bandgeschwindigkeiten (bei Video-Magnetbandgeräten) ist eine gewisse Vorteilung des Tachometer-Eingangssignals erwünscht, um fehlerhafte Zählungen zu reduzieren, welche bei Umkehrungen der Laufrichtung des Bandes erhalten werden können.

Bei komplizierten Video-Magnetbandgeräten ist es wünschenswert, daß der Tageszeitzähler mehrere Funktionen ausführt. Einmal soll es sich um einen Zähler handeln, dessen Ziffernstellen-Zählwerte 6 oder 10 sein können. Weiterhin soll eine Zählung in Werten von 8, 4, 2 und 1 möglich sein. Durch den Tachometer soll ein gepufferter Zählwert (beispielsweise der Wert 10) erzeugbar sein. Schließlich soll die Möglichkeit der Änderung des Wertes von einzelnen Ziffernstellen möglich sein, um Zehntel von Sekunden als niedrigstwertige Ziffern-

809845/0904

stelle anzeigen zu können.

Die vorliegende Erfindung sieht daher bei einer Zeitgeberanordnung der eingangs genannten Art eine eine Aufwärts-Abwärts-Zählerschaltung enthaltende arithmetische Logikschaltung zur selektiven Änderung des Zählerbetrages entsprechend den binär codierten Geschwindigkeitssignalen in jedem Augenblick der Bewegung des Mediums bei jeder der verschiedenen Geschwindigkeiten und zur Erzeugung eines binär codierten Dezimalausgangssignals vor, dessen Sekunden-Ziffernstelle genau einmal pro Sekunde inkrementiert und dekrementiert wird. Bei der erfindungsgemäßen Anordnung handelt es sich insbesondere um eine verbesserte und vereinfachte Tageszeit-Band-Zeitgeberanordnung, welche die oben genannten Funktionen mit einem Serienbinäraddierer durchführt, ohne daß dabei die gebräuchlichen äußeren Teiler zur Durchführung des Teilerprozesses notwendig sind. Zu diesem Zweck ist ein Band-Zeitgeber-Tachometer mechanisch mit dem Band über eine Tachometerscheibe gekoppelt, welcher für jeden einmal pro Sekunde auftretenden Tachometerimpuls einen einzigen ins Negative gehenden Impuls mit einer Taktperiode erzeugt und speichert. Der Tachometer ist dabei an eine arithmetische Logikschaltung angekoppelt, welche durch eine Aufwärts- und Abwärts-Zählerschaltung sowie eine zugehörige Zeittakt- und Regellogikschaltung gebildet wird. Die Aufwärts-Abwärts-Zählerschaltung wird dabei durch einen Serienbinäraddierer gebildet, der so modifiziert ist, daß er die niedrigstwertige Ziffernstelle eines Taktes mit acht Ziffernstellen als in zwei Richtungen arbeitenden Teiler durch Änderung des Betrages der niedrigstwertigen Ziffernstelle ausnutzt, um die richtige Teilerfrequenz für die ankommenden Tachometerimpulse zu gewährleisten. Der Serienbinär-

809845/0904

addierer läßt die Ziffernstellen in serieller Form umlaufen, wodurch ein Ausgangssignal in Zeitmultiplexform vorliegt und alle acht Ziffernstellen unter Verwendung von lediglich vier Leitungen für den Binärcode plus einer Leitung zur Auswahl jeder angezeigten Ziffernstelle zu übertragen. Das Zeitmultiplex-Ausgangssignal wird in eine Band-Zeitgeber-Binäranzeigeanordnung eingegeben, welche vorzugsweise durch fünf 7-Segment-Anzeigeelemente in Form von lichtemittierenden Dioden gebildet wird. Die Einspeisung des MuItiplex-Ausgangssignals erfolgt dabei über einen BCD-7-Segment-Codierer. Die Anzeigeelemente in Form von lichtemittierenden Dioden werden sequentiell über fünf von der Zeittakt- und Regellogikschaltung kommende Ziffernstellen-Auswahlleitungen getaktet.

Weitere Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild einer Band-Zeitgeberanordnung;

Fig. 2A und 2B ein Schaltbild einer konkreten Ausführungsform der Anordnung nach Fig. 1; und

Fig. 3 und 4 jeweils ein Blockschaltbild einer aufwärts bzw. abwärts zählenden Logik der Anordnung nach den Fig. 1 und 2.

Die Band-Zeitgeberanordnung zeigt in Form einer Tageszeitangabe die verflossene Zeit an, innerhalb derer sich

809845/0904

ein Band mit vorgegebener Geschwindigkeit von einem vorgegebenen Nullbezugspunkt an bewegt hat. Zu diesem Zweck enthält die Zeitgeberanordnung einen in zwei Richtungen zählenden Zähler mit zugehöriger arithmetischer Logik, um die relative Bandstellung festzustellen und zur Anzeige der Bandsteliung in Stunden, Minuten, Sekunden und/oder Zehnteln von Sekunden die Wiedergabe- bzw. Aufzeichnungsgeschwindigkeit bei einer vorgegebenen Bandgeschwindigkeit ein binär codiertes Dezimal-Zeitmultiplex-Ausgangssignal zu erzeugen. Die Band-Zeitgeberanordnung nimmt ein Bandrichtungssignal von einer Steuereinheit, ein vorgegebenes Geschwindigkeitssignal sowie Tachometerimpulse von einem vom Band angetriebenen Tachometer einer Bandtransportvorrichtung auf. Die Anzahl der empfangenen Tachometerimpulse wird gezählt, die durch die Tachometerimpulse repräsentierte Bandlänge wird in die Aufzeichnungs- bzw. Wiedergabezeit bei der vorgegebenen Geschwindigkeit überführt und die durch die Bandbewegung repräsentierte Zeit in Abhängigkeit von der Richtung der Bandbewegung zur laufenden angezeigten Zelt addiert oder von dieser subtrahiert. Die Band-Zeitgeberanordnung sendet fünf binär codierte Dezimalziffern (BCD-Ziffern) zu einer Binäranzeigeanordnung. Um die Anzahl der VerbindungsLeitungen zwischen der Band-Zeitgeberanordnung und der Anzeigeanordnung so klein wie möglich zu halten, werden die fünf Ziffern seriell über einen gemeinsamen 4 Bit-Bus auf einen BCD-T-Segment-Decodierer übertragen, wobei das Ausgangssignal dieses Decodierers parallel in fünf 7-Segment-Anzeigeelemente eingegeben wird, welche die Anzeigeanordnung für fünf Ziffern biLden. Zur Identifizierung jeder von der Band-Zeitgeberanordnung gelieferten Ziffer sowie zur Wirksamschaltung des entspre-

5/0904

2QU87S

Chemien Anzeigeelementes der fünf 7-Segment-Anzeigeelemente sind fünf Ziffernauswahlleitungen auf die Anzeigeanordnung geführt.

Gemäi3 Fig. 1 enthält die erfindungsgemäße Band-Zeitgeberanordnung einen Bandzeitgeber-Tachometer 12, welcher mit einer arithmetischen Bandzeitgeber-Logikschaltung 14 gekoppelt ist, die ihrerseits durch eine in zwei Richtungen zählende Zählerschaltung 16 sowie eine zugehörige Zeittakt-Regellogikschaltung 18 gebildet ist. Die durch die in zwei Richtungen zählende Zählerschaltung 16 erzeugten BCD-Ziffern sowie Ziffernausgangssignale von der Zeittakt-Regellogikschaltung 18 werden in eine Bandzeitgeber-Anzeigeanordnung 20 eingespeist, wodurch die Anzeigeelemente zur Realisierung der Tageszeitanzeige selektiv wirksam geschaltet werden.

Der Tachometer 12 enthält speziell eine Bandzeitgeber-Tachometerscheibenanordmmg 22 mit zugehöriger elektrooptischer Schaltanordnung in einer (nicht dargestellten) Bandtransportvorrichtung, wobei beispielsweise pro 19,0*3 cm (7,5 inches) Bandbewegung eine vollständige Umdrehung ausgeführt wird. Die elektro-optische Schaltanordnung unterbricht den optischen Weg mit einer Folgefrecjuenz von 20 pro Umdrehung und liefert Impulse mit TTL-Pegel für einen Puffer 24, welcher zur Verbesserung der Anstiegs- und der Abfullzelt der Tachometerimpulse eine Impulsformerstufe darstellt. Die gepufferten Tachometerimpulse werden in eine Tachometerimpuls-Synchronisierstufe 26 eingespeist, welche zwei D-FlIp-Flops enthält, die durch die ins Positive laufende Flanke eines über eine Leitung 28 eingespeisten 4^2 kHz-Systemtaktes getaktet werden. Die Synchronisierstufe 26 formt die Tachometerimpulse zeitlich so,

8 0 9 0 h F) I 0 9 0 A

daß für jeden empfangenen Tachometerimpuls unabhängig von dessen Länge ein einziger ins Negative laufender Impuls mit einer Breite von einer Taktperiode erzeugt vird.

Wie bereits ausgeführt, enthält die arithmetische Bandzeitgeber-Logikschaltung 14 eine in zwei Richtungen zäh-, lende Zählerschaltung 16 sowie eine zugehörige Zeittakt-Regellogikschaltung 18. Die in zwei Richtungen zählende (aufwärts und abwärts zählende) Zählerschaltung 16 wird durch einen achtstelligen seriellen Binäraddierer gebildet, welcher Daten seriell stellenweise durch einen 4 Bit-Paralleladdierer umlaufen läßt. Die Aufwärts-Abwärts-Zählerschaltung 16 inkrementiert und dekrementiert daher die Zeit in Stunden, Minuten, Sekunden und/oder Zehnteln von Sekunden und teilt die Tachometerimpuls-Folgefrequenz als Funktion der gewählten Betriebsgeschwindigkeit. Gemäß Fig. 1 enthält der serielle Binäraddierer seinerseits ein Schieberegister 30, dessen Ausgang an einen Addierer 32 sowie Über (vier) BCD-Datenleitungen 33 an den Dateneingang der Anzeigeanordnung 20 angekoppelt ist. Der Ausgang des Addierers 32 ist über eine Umlaufschleife 34 auf den Eingang des Schieberegisters 30 rückgekoppelt und weiterhin an einen Betragsgrenzendetektor 36 angekoppelt. Dieser Detektor 36 enthält einen Addierer 35 (Fig. 2B), dessen Ausgangssignal als Übertragssignal auf das Schieberegister 30 rückgekoppelt ist und über eine Übertragsleitung 37 in den Eingang eines Übertrags- und Tachometerimpulspuffers 38 eingespeist wird. Der Puffer 38 nimmt ein Eingangssignal von der Tachometerimpuls-Synchronisierstufe 26 des Tachometers 12 auf und liefert ein Eingangssignal für diese Stufe und erzeugt weiterhin ein Synchrontachometer- und Übertragssignal

809845/0904

für den Addierer 32. Eine Eins-Subtraktionsstufe 40 ist mit ihrem Ausgang an den Eingang des Schieberegisters 30 angekoppelt. Das Schieberegister 30 und der Übertragsund Tachometerimpulspuffer 38 werden über die Leitung 28 mit dem 432 kHz-Systemtakt getaktet, wodurch die Funktion dieser Komponenten im Bandzeitgeber-Serienbinäraddierer (Zählerschaltung 16) synchronisiert wird.

Die bereits erwähnte Zeittakt-Regellogikschaltung 18 enthält einen 8 Bit-Ringzähler 42, welcher über eine t~- Tachometerfreigabeleitung 41 an die Tachometerimpuls-Synchronisierstufe 26 angekoppelt ist. Von diesem Zähler abgehende Ziffernauswahlleitungen 43 (DS1 bis DS5) sind an die Bandzeitgeber-Anzeigeanordnung 20 angekoppelt. Der Ringzähler 42 identifiziert die am Ausgang des achtstelligen 4 Bit-Serienbinäraddierers (Aufwärts-Abwärts-Zählerschaltung 16) vorhandenen Stellen und steuert das Multiplexen der vom Addierer gelieferten Ziffernstellen in der Anzeigeanordnung 20. Der Ringzähler 42 ist weiterhin über eine Leitung 45 für den Betrag 6 oder 10 sowie eine t_Q-Leitung 47 an eine Betragslogikstufe 44 angekoppelt. Nach der ersten Ziffernstelle, während welcher der Betrag zur Berücksichtigung der Bandgeschwindigkeit geändert wird, stellt das Signal auf der Leitung 45 für den Betrag 6 oder 10 eine Möglichkeit zur Identifizierung dar, ob ein Betrag 6 oder 10 vorhanden ist, um den Betrag in Übereinstimmung mit der Tageszeitanzeige, beispielsweise 9, 59» 59 zu ändern. Die Betragslogikstufe 44 erhält über Leitungen 46 Eingangssignale SSA und SSB von einem (nicht dargestellten) Bandtransportgeschwindigkeits-Auswahlschalter sowie Zeittaktsignale vom Ringzähler 42. Der Ausgang der Betragslogikstufe 44 ist über eine Leitung 49 an einen Komplementärcodierer 48 angekoppelt ο weleSwsr seinerseits auf ©ine? Leitung, 51 den

4 B / 0 S

Betrag für die Eins-Subtraktionsstufe 40 oder dessen Komplement auf einer Leitung 53 für den Betragsgrenzendetektor 36 erzeugt. Ein Richtungspuffer 50, welcher durch ein von einer (nicht dargestellten) Bandantriebs-Servoanordnung über eine Leitung 55 geliefertes Echtrichtungs-Befehlssignal gesetzt wird, erzeugt auf einer Leitung 57 ein Aufwärts-Steuersignal für den Komplementärcodierer 48 sowie den Addierer 32. Der Ringzähler 42 und der Richtungspuffer 50 werden durch den 432 kHz-Systemtakt auf der Leitung 28 getaktet, um die Funktion dieser Komponenten der Zeittakt-Regellogikschaltung 18 und der Aufwarts-Abwärts-Zählerschaltung 16 zu synchronisieren.

Die durch das Schieberegister 30 erzeugte Datenfolge von BCD-Ziffernstellen wird über die BCD-Datenleitung 33 in den BCD-7-Segment-Decoder 52 eingespeist, welcher seinerseits an fünf 7-Segment-Anzeigeeleinente 54 in Form von lichtemittierenden Dioden angekoppelt ist, welche die Anzeigeanordnung 20 bilden. Die vom Ringzähler 42 abgehenden Ziffernauswahlleitungen 43 sind an die Anzeigeelemente 54 zu deren Wirksamschaltung angekoppelt. Der BCD-7-Segment-Decoder 52 liefert einen tief liegenden logischen Pegel (Erdpotential) für die einzelnen Segmente der Anzeigeelemente 54 zwecks Erzeugung einer Ziffer in der Anzeigeanordnung 20.

Die nachfolgende Tabelle I zeigt das Format für die acht 4-Bit-Ziffernstellen in den vier 8-Bit-Schieberegistern 30 sowie das Zeitintervall, in dem die jeweils eine einzige Ziffer repräsentierenden vier Bits am Ausgang des Registers 30 zur Verfügung stehen. Wie die Tabelle zeigt, enthält die erste Zeitperiode (t_Q) eine Ziffer, deren

809845/0904

281887S

Betrag sich mit der Bandgeschwindigkeit ändert. Da die Tachometerimpulse mit einer Folgefrequenz von 20 pro 19,05 cm Band erzeugt werden, hängt der Betrag der Ziffer im Zeitpunkt t_Q von der gewählten Bandgeschwindigkeit ab, um die Tachometerimpulse durch einen Faktor zu teilen, für den sich zehn Impulse pro Sekunde bei der gewählten Betriebsgeschwindigkeit ergeben. Bei einer gewählten Betriebsgeschwindigkeit von beispielsweise 76,2; 38,1; 19,05 und 9,525 cm pro Sekunde ist der Betrag der Ziffer im Zeitpunkt t_Q gleich 8, 4, 2 bzw. Die Ziffern in den Zeitpunkten t^ bis ty repräsentieren die Betriebszeit in Stunden, Minuten, Sekunden und Zehnteln einer Sekunde für die gewählte Betriebszeit. Bei dem in Rede stehenden Ausführungsbeispiel werden durch die Anzeigeelemente 54 in Form von lichtemittierenden Dioden beispielsweise fünf Ziffern angezeigt.

TABELLE I Zähler-Datenwortformat

Betrag Zeit

Bandgeschwindigkeitsteiler (Betrag
hängt von der gewählten Bandgeschwindigkeit ab) t_Q

Sekundenzehntel (Betrag 10) t..

Sekundeneiner (Betrag 10) t~

Sekundenzehner (Betrag 6) t,

Minuteneiner (Betrag 10) t,

Minutenzehner (Betrag 6) t,-

Stundeneiner (Betrag 10) tg

Stundenzehner (Betrag 10) t~

8098A5/0904

Die Ziffern in den Zeitpunkten t. bis te oder tp bis t,-können durch Umschaltung von mechanischen Verbindungen 59 (Fig. 2A) in den Ziffernauswahlleitungen 43 (DS1 bis DS5) der arithmetischen Logikschaltung 14 ausgewählt werden, um Zehntel einer Sekunde, Sekunden und Minuten oder Sekunden, Minuten und Stunden in der Anzeigeanordnung anzuzeigen. Der erste Fall ist dabei durch die gestrichelte Darstellung der Schaltverbindung 59 und der zweite Fall durch die ausgezogene Darstellung in Fig. 2A angedeutet.

Die durch den Serienbinäraddierer gebildete Aufwärts-Abwärts-Zählerschaltung 16 nach Fig. 1 überführt jede Ziffernstelle im Zählerdatenwort in eine 4-Bit-Form am Datenausgang. Nimmt die arithmetische Bandzeitgeber-Logikschaltung innerhalb der vorangehenden Periode (t« bis t~) keinen Tachometerimpuls auf, so laufen die Daten ohne Modifizierung in der Auf wärts-Abwärts-Zählerschaltung um. Nimmt dagegen die arithmetische Bandzeitgeber-Logikschaltung während der vorangehenden Periode (t« bis t„) einen Tachometerimpuls auf, so wird die Zählung in der Auf wärts-Abwärts-Zählerschaltung 16 bei Bandbewegung in Vorwärtsrichtung um 1 inkrementiert oder bei Bandbewegung in Rückwärtsrichtung um 1 dekrementiert.

In der Zeittakt-Regellogikschaltung 18 erzeugt der durch die ins Positive gehende Flanke des 432 kHz-Taktes getaktete Ringzähler 42 die 8-Bit-Zeitintervalle (t_Q bis ty) für einen Betriebszyklus der Aufwärts-Abwärts-Zählerschaltung 16. Die Betragslogikstufe 44 erhält die Geschwindigkeitsauswahlsignale SSA und SSB vom (nicht dargestellten) Bandtransportgeschwindigkeits-Auswahlschalter über einen Eins-aus-Zehn-Decoder 69 sowie Zeittaktinformation vom RingzShler 42 über eine Schal-

809 845/090*

terstufe 71. Die Betragslogikstufe 44 erzeugt für jede Ziffernstelle im Zählerdatenwort das Fünfzehner-Komplement des Betrages im entsprechenden Zeitintervall. Im Zeitpunkt t_Q schaltet daher der Ringzähler 42 die Betragslogikstufe 44 über die Leitung 47 wirksam, um eine Betragsinformation zu erzeugen, welche der Bandgeschwindigkeit entspricht, die durch die Signale SSA und SSB über die Leitungen 46 eingegeben wird. Nach dem Zeitpunkt t₀ bleibt der Auswahleingang der Schalterstufe auf hohem Pegel, wobei ein Anschluß 13 dieser Schalterstufe 71 auf hohem Pegel liegt und dem Fünfzehner-Komplement des Betrages für den Betragsgrenzendetektor 36 über ein nichtinvertierendes UND-Gatter 73 eine binäre 9 hinzuaddiert wird, wenn das Ausgangssignal eines NAND-Gatters 39 auf der Leitung 45 auf hohem Pegel liegt. Damit erfolgt eine Decodierung des Betrages 6. Liegt der Ausgang des NAND-Gatters 39 auf tiefem Pegel, so liegen auch die Leitung 45 und der Anschluß 13 auf tiefem Pegel, d.h. die höchstwertige Ziffernstelle des vom Eins-aus-Zehn-Decoders gelieferten 4-Bit-Wortes liegt auf tiefem Pegel, wobei über die Schalterstufe 71 und den Detektor 36 eine Decodierung des Betrages 10 erfolgt. Ein Mehrfach-NAND-Gatter 67 gibt in den Ringzähler 42 eine einzige Null ein, um eine umlaufende Null zur Verwendung als Zeittaktsignal für die Einspeisung des Tachometerimpulses in das Schieberegister 30 zu gewinnen. Befindet sich die Null in der endgültigen Ausgangsposition im Ringzähler 42, so ist die höchstwertige Ziffernstelle aufgrund der Verzögerung um einen Takt eines Übertrags-Flip-Flops 68 am Ausgang des Schieberegisters 30 vorhanden, was im folgenden noch genauer beschrieben wird. Die höchstwertige Ziffernstelle bereitet die Eingabe des Tachome-ter impuls es in das Schieberegister 30 vor, wobei die Eingabe um einen Takt später während der

809845/0904

geringstwertigen Ziffernstelle erfolgt.

Ersichtlich wird der Betragsgrenzendetektor 36 vorgesetzt, um die Feststellung mehrerer unterschiedlicher Beträge durch einen einzigen Fünfzehner-Komplement-Decoder zu ermöglichen. Während der ersten Ziffernstellenzeit t_Q wird der Detektor mit Zählwerten von 7, 11, 13 und 14 vorgesetzt, welche den binär codierten Geschwindigkeitssignalen 8, 4, 2 und 1 bzw. den Geschwindigkeiten 76,2; 38,1; 19,05 und 9,525 cm pro Sekunde entsprechen. Während der verbleibenden Ziffernstellen nach dem Zeitpunkt t_Q wird der Detektor 36 mit Zählwerten 9 oder 5 entsprechend den Beträgen 6 oder 10 für eine Tageszeitanzeige dieser Ziffernstellen vorgesetzt. Die im FUnfzehner-Komplement vorliegende Betragsinformation wird in den Komplementärcodierer 48 eingegeben, welcher wiederum den Betrag oder sein Komplement für die Eins-Subtraktionsstufe 40 bzw. den Betragsgrenzendetektor 36 liefert. Zu diesem Zweck liefert der Richtungspuffer 50, welcher durch das Band-Aufwärts-Abwärts-Befehlssignal von der (nicht dargestellten) Bandantriebs-Servoanordnung gesetzt wird, das Steuersignal aufwärts für den Komplementärcodierer 48 und den Addierer 32. Ist das Aufwärts-Signal gesetzt (hoher Pegel), so taktet es den komplementierten Betrag vom Komplementiercodierer 48 über die Leitung 53 zum Betragsgrenzendetektor 36. Ist das Aufwärts-Signal rückgesetzt (tiefer Pegel), so taktet es den Betrag vom Codierer 48 über die Leitung 51 in die Eins-Subtraktionsstufe 40. Das in den Addierer 32 eingegebene Aufwärts-Signal stellt das Aufwärts- oder Abwärts-Steuersignal zur Inkrementierung oder Dekrementierung der Aufwärts-Abwärts-Zählerschaltung 16 dar, wenn der Tachometerimpuls empfangen worden ist.

Die (fünf) Leitungen, welche den Ausgang des BCD-7-Seg-

809845/0904

ment-Decodierers 52 bilden, sind parallel an die entsprechenden Segmente von (fünf) 7-Segment-Anzeigeelementen 54a bis 54e der Anzeigeanordnung 20 angekoppelt. Die 7-Segment-Anzeigeelemente werden durch sieben lichtemittierende Dioden mit gemeinsamen Anoden gebildet. Die Auswahl des T-Segment-Musters entsprechend der über die BCD-Leitungen a bis d kommenden Ziffer erfolgt durch Anlegen einer positiven Spannung von 5 Volt (hochliegender logischer Pegel) an die Anode des ausgewählten 7-Segment-Anzeigeelementes, während die Anoden der anderen 7-Segment-Anzeigeelemente auf Erdpotential (tiefliegender logischer Pegel) gehalten werden. Die Ziffernauswahlsignale DS1 bis DS5 von der Zeittakt-Steuerlogikschaltung 18 auf den Leitungen 43 ergeben eine positive Spannung von 5 Volt an der Anode jeweils eines 7-Segment-Anzeigeelementes 54a bis 54e. Steht auf einer Ziffernauswahlleitung ein tiefer Pegel, so leitet ein zugehöriger Transistorschalter und erzeugt an der Anode des entsprechenden 7-Segment-Anzeigeelementes eine positive Spannung von 5 Volt. Da in einem gegebenen Zeitpunkt lediglich eine Ziffernauswahlleitung einen tiefen Pegel annimmt, leiten die verbleibenden Transistorschalter der Anzeigeelemente nicht, so daß die verbleibenden Anoden der nicht ausgewählten 7-Segment-Anzeigeelemente auf einer Gleichspannung von 0 Volt verbleiben. Daher leuchtet lediglich die ausgewählte Ziffer. Es ist in diesem Zusammenhang festzustellen, daß auch andere Anzahlen von Ziffern im Datenwort, von Anzeigeelementen, von BCD-Datenleitungen, von Ziffernauswahlleitungen, usw. vorgesehen werden können.

Die Fig. 2A und 2B zeigen im einzelnen ein Schaltbild einer konkreten Ausführungsform der Band-Zeitgeberanordnung nach Fig. 1. In den Figuren sind sich entsprechende

80984 5/090A

Elemente mit gleichen Bezugszeichen versehen. Entsprechend der Anordnung nach Fig. 1 enthält der Tachometer 12 die Tachometerscheibenanordnung 22, den Puffer 24 sowie die durch zwei D-Flip-Flops 60 und 62 gebildete Tachometerimpuls-Synchronisierstufe 26. Durch Drücken eines Rücksetzknopfes CRB (nicht dargestellt), welcher ein Rücksetzsignal auf einer Leitung 56 erzeugt, wird die Band-Zeitgeberanordnung in den Ausgangszustand gebracht. Steht am Anschluß CRB ein tiefer Pegel, so wird die Einspeisung der durch ein Übertrags-Flip-Flop 68 im Übertrags- und Tachometerimpulspuffer 38 erzeugten Synchrontachometer- und Übertragsimpulse in die Aufwärts-Abwärts-Zählerschaltung 16 gesperrt und der Inhalt des Schieberegisters 30 gelöscht. Die Band-Zeitgeberanordnung wird weiterhin durch ein Einschaltsignal in den Ausgangszustand gebracht, das dann erzeugt wird, wenn die Spannung in der Anordnung eingespeist wird. Dieses Einschaltsignal wird über eine Wired-ODER-Verknüpfung eingespeist, wodurch das CRB-Signal auf der Leitung 56 auf den erforderlichen tiefen logischen Pegel gezwungen wird.

Wird das Ausgangssignal des Puffers 24 aufgrund des Vorhandenseins eines Tachometerimpulses positiv, so wird das Flip-Flop 60 durch die ins Positive gehende Flanke des 432 kHz-Systemtaktes gesetzt, wobei dessen Ausgangssignal in das Flip-Flop 62 und ein NAND-Gatter 64 eingespeist wird. Durch die nächste ins Positive gehende Flanke des 432 kHz-Taktes wird das Flip-Flop 62 in den gleichen Zustand wie das Flip-Flop 60 gesetzt. Das Ausgangssignal des Flip-Flops 60 wird mit dem Komplement des Flip-Flops 62 durch das NAND-Gatter 64 kombiniert, so daß während des Intervalls, in dem zunächst das Flip-Flop 60 und sodann um ein Taktintervall später das Flip-Flop 62 gesetzt wird, das Aus-

809845/0904

gangssignal des NAND-Gatters 64 einen tiefen Pegel annimmt, In allen anderen Fällen bleibt das Ausgangssignal des NAND-Gatters 64 auf hohem Pegel. Das Ausgangssignal des NAND-Gatters 64 wird in einen durch ein RS-Flip-Flop gebildeten Tachometerimpulspuffer 66 eingegeben, welcher den empfangenen Synchrontachometerimpuls speichert, bis er von der arithmetischen Logikschaltung 14 angefordert und über einen Tachometerfreigabekreis 65 getaktet wird.

Bewegt sich das Band in Vorwärtsrichtung, so zählt die Band-Zeitgeberanordnung aufwärts. Während dieser Zeit liegt das TDR-Signal auf der Leitung 55 (der Aufwärts-Abwärts-Befehl) auf hohem Pegel, so daß der Richtungspuffer 50 durch die ins Positive gehende Flanke des 432 kHz-Taktes auf der Leitung 28 gesetzt wird. Bei gesetztem Puffer 50 wird das Ausgangssignal am Ausgang Q des Ubertrags-Flip-Flops 68 über ein NOR-Gatter 72 auf einen Übertragseingang des Addierers 32 gegeben. Die 4-Bit-Daten von der Betragslogikstufe 44 werden über die nichtinvertierende UND-Gatterstufe 73 des Komplementärcodierers 38 und die Leitungen 53 in den Betragsgrenzendetektor 36 eingegeben, während die 4-Bit-Daten über eine invertierende NOR-Gatterstufe 75 bei auf tiefem Pegel liegender Leitung 51 in die Eins-Subtraktionsstufe 40 eingegeben werden. Gemäß Fig. 3, welche ein vereinfachtes Blockschaltbild des durch das Schieberegister 30 und die zugehörigen Komponenten 32, 36 und 40 gebildeten seriellen Binäraddierers zeigt, wird Jede BCD-Ziffernstelle durch den 432 kHz-Takt als parallele 4-Bit-Zahl seriell durch das Schieberegister 30 und die Addierer 32, 35 und 40 geschoben. Im Zeitpunkt t_Q wird die niedrigstwertige Ziffernstelle der achtstelligen BCD-Zahl aus dem Schieberegister in einen Eingang A des Addierers 32 geschoben. Bei Aufwärtszählung liegt das

809845/0904

von einem NOR-Gatter 74 in einen Eingang B des Addierers 32 eingegebene Eingangssignal auf tiefem Pegel, wobei ein Übertragseingang des Addierers 32 lediglich dann auf hohem Pegel liegt, wenn während eines vorhergehenden Zyklus tß bis ty ein Tachometerimpuls aufgenommen wurde oder in einem vom Zeitpunkt ty verschiedenen Zeitpunkt ein Übertragssignal erzeugt wird. Wird während eines vorangehenden Zyklus it« bis ty) kein Tachometerimpuls empfangen, so wird die im Zeltpunkt t_Q vorhandene niedrigstwertige Ziffernstelle durch den Addierer 32 nicht geändert und dessen Ausgangssignal über die Leitungen 34 auf den Eingang des Schieberegisters 30 zurückgeführt. Das Ausgangssignal des Addierers 32 wird weiterhin in einen Eingang A des Addierers 35 im Betragsgrenzendetektor 36 eingespeist. Ein Eingang B des Addierers 35 nimmt das FUnfzehner-Komplement des Betrages für diese spezielle Ziffernstelle auf. Im Zeitpunkt t_Q wird der Betrag durch Setzen des Geschwindigkeitswählers in der Bandtransportrichtung festgelegt. Der komplementierte Betrag am Eingang B des Addierers 35 im Detektor 36 ist im Zeitpunkt t_Q für die ausgewählten Geschwindigkeiten von 76,2; 38,1; 19,05 bzw. 9,525 cm pro Sekunde gleich 7, 11, 13 bzw. 14.

Das Ausgangssignal des Addierers 35 wird in ein NAND-Gatter 76 des Detektors 36 eingespeist, das ein Signal mit tiefem Pegel (0 Volt Gleichspannung) für einen Datenauswahleingang des Schieberegisters 30 und über ein NAND-Gatter 78 für das Ubertrags-Flip-Flop 68 liefert. Solange keine Tachometerimpulse von der arithmetischen Bandzeitgeber-Logikschaltung 14 empfangen werden, läuft der Zählwert unverändert im Schieberegister 30 um, wobei das Ausgangssignal des NAND-Gatters 76 auf hohem Pegel bleibt. Wird am Ende der Zeit ty ein Tachometerimpuls empfangen, so wird das Übertrags-Flip-Flop 68 über die Tachometer-

0 ⁽) ίί .', ^[. / 0 ⁽1 Π k

impuls-Preigabeleitung 4i und ein NAND-Gatter 65 gesetzt, das im Zeitpunkt t_Q ein Eingangssignal für den Addierer 32 liefert. Dieses Eingangssignal inkrementiert das niedrigstwertige Bit vom Schieberegister, wobei das inkrementierte Ausgangssignal des Addierers 32 mit dem vom Betragsgrenzendetektor 36 gelieferten komplementierten Betrag summiert wird. Ist die resultierende Summe nicht gleich 15, so bleibt das NAND-Gatter 76 auf hohem Pegel, wobei die inkrementierte Ziffernstelle am Beginn der Zeit t,. über die Leitungen 34 in das Schieberegister 30 rilckgetaktet und das Ubertrags-Flip-Flop 68 nicht erneut gesetzt wird. Daher laufen die verbleibenden Ziffernstellen in den Zeitpunkten t^ bis t^ unverändert im Schieberegister 30 um. Ist am Beginn der Zeit tQ ein Tachometerimpuls empfangen worden und ist die Summe des resultierenden inkrementierten Ausgangssignals des Addierers 32 und des komplementierten Betrages gleich 15_t so nimmt das Ausgangssignal des NAND-Gatters 76 einen tiefen Pegel an, so daß die inkrementierte Ziffernstelle nicht in das Schieberegister 30 zurückgeführt wird. Statt dessen wird das Ausgangssignal der Eins-Subtraktionsstufe 40 gewählt, das während der Aufwärtszählung immer gleich Null Ist.

Zusätzlich zur Auswahl des Ausgangssignals der Elns-Subtraktionsstufe 40 als Eingangssignal für das Schieberegister 30 setzt das tiefliegende Ausgangssignal des NAND-Gatters 76 das Übertrags-Flip-Flop 68 am Beginn des nächsten Zeitintervalls t₁ über ein NAND-Gatter 78. Während dieser Zeit wird die nächstfolgende Ziffernstelle aus dem Addierer 32 ausgeschoben, so daß bei gesetztem Ubertrags-Flip-Flop 68 (die niedrigstwertige Ziffernstelle plus dem komplementierten Betrag ist gleich 15)

ι κι;

das Signal am Ubertragseingang des Addierers 32 auf hohem Pegel liegt und die nächstfolgende Ziffernstelle inkrementiert wird. Die vom Addierer 32 während der Zeit t.. gelieferte Summe wird dem komplementierten Betrag (Basis 16) vom Betragsgrenzendetektor 36 hinzuaddiert, so daß das Ausgangssignal des NAND-Gatters 76 einen tiefen Pegel annimmt, wenn die Summe gleich 15 ist. Dabei wird eine Null in das Schieberegister 30 geladen und das Übertrags-Flip-Flop 68 gesetzt, um zur Zeit t₂ ein Übertragssignal für den Addierer 32 zu erzeugen. Ist die Summe am Ausgang des Detektors 36 nicht gleich 15, so bleibt das Ausgangssignal des NAND-Gatters 76 auf hohem Pegel, wobei die inkrementierte Summe am Ausgang des Addierers 32 über die Leitungen 3A zum Schieberegister 30 zurückläuft.

Dieser Vorgang wird während der aufeinanderfolgenden Ziffernstellenzeiten t₂ bis tg wiederholt. Zur Zeit ty wird die höchstwertige Bitstelle aus dem Schieberegister 30 ausgeschoben und in den Addierer 32 gegeben. Durch einen über einen Puffer 80 gelieferten t^-Zeittaktimpuls wird das Übertrags-Flip-Flop 68 an der Erzeugung eines Eingangssignals für den Übertragseingang des Addierers 32 gehindert. Das Ausgangssignal des Puffers 80 ist dabei über eine Vired-UND-Verknüpfung mit dem über einen Puffer 82 gelieferten Ausgangssignal des Übertrags-Flip-Flops 68 verknüpft. Da während der Zeit tr, die höchstwertige Ziffernstelle niemals inkrementiert wird, wird in der niedrigstwertigen Ziffernstelle aufgrund der Tatsache, daß diese den Betrag übersteigt, kein Übertragssignal erzeugt.

Bewegt sich das Band in Rückwärtsrichtung, so zählt die Band-Zeitgeberanordnung abwärts, wobei der Aufwärts-Ab-

8098A5/0904

wärts-Befehl auf der Leitung 55 auf tiefem Pegel liegt und der Richtungspuffer 50 durch eine ins Positive gehende Flanke des 432 kHz-Taktes auf der Leitung 28 rückgesetzt wird. Das Ausgangssignal des Übertrags-Flip-Flops 68 wird über das NOR-Gatter 74 auf den Eingang B des Addierers 32 gegeben, wobei die 4-Bit-Daten von der Betragslogikstufe 44 über den Komplementärcodierer 48 und die Leitung 51 in die Eins-Subtraktionsstufe 40 getaktet werden und der 4-Bit-Eingang B des Addierers 35 im Betragsgrenzendetektor 36 tief liegt. Fig. 4 zeigt ein vereinfachtes Blockschaltbild des durch das Schieberegister 30 und die zugehörigen Logikstufen 32, 36 und 40 gebildeten seriellen Binäraddierers. Während der Abwärtszählung liegt das vom NOR-Gatter 72 gelieferte Eingangssignal für den Übertragseingang des Addierers 32 auf tiefem Pegel, wobei die Signale für den 4-Bit-Eingang B des Addierers 32 auf hohem Pegel liegen, wenn während eines vorhergehenden Zyklus t_Q bis ty ein Tachometerimpuls empfangen oder während einer von der Zelt t₇ verschiedenen Zeit ein Übertragssignal erzeugt wird. Wird während eines vorangehenden Zyklus (±q bis t~) kein Tachometerimpuls empfangen, so wird die während der Zeit t_Q vorhandene niedrigstwertige Ziffernstelle durch den Addierer 32 nicht verändert. Das Ausgangssignal des Addierers wird über die Leitungen 34 auf den Eingang des Schieberegisters 30 zurückgeführt und in den Eingang A des Betragsgrenzendetektors 36 eingespeist. Während der Abwärtszählung sind die Eingangssignale für den Eingang B des Addierers 35 im Detektor 36 immer gleich Null. Die Eins-Subtraktionsstufe 40 dient zur Einspeisung der Daten in das Schieberegister 30, wenn von einer niederwertigeren Ziffernstelle ein Wert von einer höherwertigeren Ziffernstelle geborgt wird. Die Eingangssignale für einen Eingang A der Eins-Subtraktionsstufe 40 stellen den Betrag

809845/090A

für diese spezielle Ziffernstelle dar, so daß während der Zeit t_Q der Betrag am Eingang A der Elns-Subtraktionsstufe AO gleich 8, 4, 2 oder 1 für ausgewählte Bandgeschwindigkeiten von 76,2; 38,1; 19,05 oder 9,525 cm pro Sekunde ist. Vier Eingänge B liegen während des Abwärtszählens immer auf hohem Pegel, so daß der Wert 15 (oder das Sechzehner-Komplement von Eins) addiert wird. Während des Abwärtszählens ist daher die Summe am Ausgang der Eins-Subtraktionsstufe 40 immer gleich dem Betrag minus Eins. Damit ist sichergestellt, daß die richtige Zahl vorhanden ist, um in der Abwärtszählsequenz Null zu erreichen.

Ist während des vorangehenden Zyklus (tQ bis ty) ein Tachometerimpuls empfangen worden, so wird das Ubertrags-Flip-Flop 68 am Beginn der Zeit t_Q über die Tachometerimpuls-Freigabeleitung 41 und das NAND-Gatter 65 gesetzt, so daß dessen Setzausgangssignal über das NOR-Gatter 74 auf die Eingänge B des Addierers 32 getaktet wird. Wenn das Übertrags-Flip-Flop gesetzt ist, liegen daher alle Eingänge B auf hohem Pegel. Ist das Ubertrags-Flip-Flop 68 rückgesetzt, so liegen alle Eingänge B auf tiefem Pegel. Zur Zeit tQ wird die niedrigstwertige Ziffernstelle aus dem Schieberegister 30 in den Addierer 32 geschoben. Ist kein Tachometerimpuls empfangen worden, so wird die Summe am Ausgang des Addierers 32 unverändert auf den Eingang des Schieberegisters 30 zurückgeführt. Ist im vorangehenden Zyklus ein Tachometerimpuls empfangen worden, so wird das Ubertrags-Flip-Flop 68 zur Zeit t_Q gesetzt und die zu diesem Zeitpunkt ausgeschobene niedrigstwertige Ziffernstelle mit den Signalen an den Eingängen B des Addierers 32 summiert, welche alle gleich Eins sind. Durch Addition von Einsen (oder des Sechzehner-Komplements von Eins) zum Ausgangssignal des Schieberegisters

809845/09

30 wird vom Zählwert der Wert Eins subtrahiert. Vom Addierer 32 wird die Summe in den Betragsgrenzendetektor 36 eingegeben und unverändert auf die Eingänge des NAND-Gatters 76 übertragen, da während der Abwärtszählung der Summe des Addierers 32 vom Detektor 36 lediglich der Wert Null hinzuaddiert wird (alle B-Eingänge liegen auf tiefem Pegel). Ergibt die Dekrementierung der niedrigstwertigen Ziffernstelle den Wert 15 (0 - 1 = 15 im Hexadezimalsystem), so nimmt das Ausgangssignal des NAND-Gatters 76 einen tiefen Pegel an und setzt das Übertrags-Flip-Flop 68 am Ende der Zeit t_Q. Zur gleichen Zeit, in der das Ausgangssignal des NAND-Gatters 76 einen tiefen Pegel annimmt, wird am Eingang des Schieberegisters 30 das Ausgangssignal des Addierers 32 durch das Ausgangssignal der Eins-Subtraktionsstufe 40 ersetzt. Dieses Ausgangssignal ist immer gleich Eins minus dem Betrag der gerade verarbeiteten Ziffernstelle. Zur Zeit t., wird die nächstfolgende Ziffernstelle aus dem Schieberegister 30 in den Addierer 32 übertragen. Ist das Ubertrags-Flip-Flop 68 zur Zeit t_Q gesetzt, so wird die nächstfolgende Ziffernstelle dekrementiert. Das Ausgangssignal des Addierers 32 wird ebenso wie zur Zeit t_Q durch den Betragsgrenzendetektor 36 auf den Zählwert 15 geprüft. Wird der Zählwert 15 nicht festgestellt, so wird das Ausgangssignal des Addierers 32 über die Leitungen 34 auf das Schieberegister rückgeführt. Wird aufgrund der Dekrementierung der Ziffernstelle vom Schieberegister 30 der Wert 15 (15 ist gleich der Nullzählung) festgestellt, so wird das Ausgangssignal der Eins-Subtraktionsstufe 40 als auf Null in der Abwärtszählsequenz folgende richtige Zahl in das Schieberegister 30 eingeschoben.

In entsprechender Weise werden die verbleibenden Ziffernstellen tp bis ty mit der Ausnahme in der Abwärtszähl-

0 9 8 4 5/0904

sequenz verarbeitet, daß das Ausgangssignal des Übertrags-Flip-Flops 68 während der Zeit t~ abgeschaltet wird.

Läuft das Band falsch, so können dennoch aufgrund der Trägheit der Tachometerscheibe Tachometerimpulse erzeugt werden. Um in diesem Fall die Zählung der Tachometerimpulse zu verhindern, wird durch die Bandtransportvorrichtung bei falsch laufendem Band auf einer Leitung 84 ein Fehlersignal erzeugt, das den Ausgang des Übertrags-Flip-Flops 68 sperrt. Dieses Fehlersignal wird durch einen Puffer 86 mit offenem Kollektor aufgenommen, dessen Ausgang mit dem Puffer 82 über eine Wired-ODER-Verknüpfung verknüpft ist, wodurch der Ausgang des Übertrags-Flip-Flops 68 gepuffert wird. Nimmt das Fehlersignal einen tiefen Pegel an, so wird das gepufferte Ausgangssignal des Übertrags-Flip-Flops 68 durch den Puffer 86 auf tiefem Pegel gehalten, so daß eine weitere Zählung von Tachometerimpulsen verhindert wird.

809845/0904

Claims

Patentansprü ehe

QlJ) Zeitgeberanordnung zur Erzeugung einer Tageszeitanzeige der Stellung eines durch eine Transportvorrichtung mit unterschiedlichen Geschwindigkeiten bewegten Mediums mit einer Geschwindigkeitssteuereinrichtung zur Erzeugung eines die Geschwindigkeit angebenden binär codierten Geschwindigkeitssignals, gekennzeichnet durch eine eine Aufwärts-Abwärts-Zählerschaltung (16) enthaltende arithmetische Logikschaltung (14) zur selektiven Änderung des Zählerbetrages entsprechend den binär codierten Geschwindigkeitssignalen in jedem Augenblick der Bewegung des Mediums bei jeder der verschiedenen Geschwindigkeiten und zur Erzeugung eines binär codierten Dezimalausgangssignals, dessen Sekunden-Ziffernstelle genau einmal pro Sekunde inkrementiert und dekrementiert wird.
2. Zeitgeberanordnung nach Anspruch 1 für ein durch die Transportvorrichtung in zwei Richtungen mit unterschiedlichen Geschwindigkeiten bewegtes Medium mit einem durch das Medium angetriebenen Tachometer zur Erzeugung von Tachometerimpulsen sowie der Geschwindigkeitssteuereinrichtung zur Erzeugung von die unterschiedlichen Geschwindigkeiten angebenden binär codierten Geschwindigkeitssignalen, gekennzeichnet durch einen in der Auf wärts-Abwärts-Zählerschaltung (16) vorgegebenen Serienbinäraddierer für einen seriellen Umlauf einer Folge von Ziffernstellen sowie zur Aufnahme der Tachometerimpulse zwecks selektiver Inkrementierung oder Dekrementierung der geringstwertigen Ziffernstelle der Folge, durch eine das binär codierte Geschwindigkeitssignal aufnehmende und an die Aufwärts-Abwärts-Zähler-

B09845/090

schaltung (16) angekoppelten Zeittakt-Regellogikschaltung (18) zur Änderung des Betrages der geringstwertigen Ziffernstelle entsprechend den binär codierten Geschwindigkeit ssignalen in jedem Zeitpunkt der Bewegung des Mediums und durch eine Inkrementierung oder Dekrementierung der Sekunden-Ziffernstelle der Folge von Ziffernstellen genau einmal pro Sekunde als Funktion der Änderung des geringst wertigen Ziffernstellenwertes entsprechend dem binär codierten Geschwindigkeitssignal,
3. Zeitgeberanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Aufwärts-Abwärts-Zählerschaltung (16) einen einzigen Betragsdetektor (36) enthält, welcher zur Feststellung der unterschiedlichen Werte der geringstwertigen Ziffernstelle angesteuert ist, welche als Funktion des unterschiedlichen Geschwindigkeiten des Mediums entsprechenden binär codierten Geschwindigkeitssignals gebildet wird.
4. Zeitgeberanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zeittakt-Regellogikschaltung (18) eine Betragslogikstufe (44) zur Erzeugung von binären Mustern enthält, welche das bei verschiedenen Geschwindigkeiten des Mediums erzeugten binär codierten Geschwindigkeitssignals entsprechen, wobei die Binärmuster als Funktion der Laufrichtung des Mediums mit der geringstwertigen Ziffernstelle zur direkten Änderung von deren Betrag kombiniert werden.
5. Zeitgeberanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Zeitgeber-Regellogikschaltung (18) einen an die Betragslogikstufe 44 angekoppelten Ringzähler (42) zur Erzeugung von Vielfach-Bit-Zeitintervallen zwecks zyklischen Betriebs der

809845/0904

Aufwärts-Abwärts-Zählerschaltung (16) enthält.
6. Zeitgeberanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Aufwärts-Abwärts-Zähler schaltung (16) eine Eins-Subtraktionsstufe (40) sowie ein Übertrags-Flip-Flop (68) enthält, welche zusammen mit dem einzigen Betragsdetektor (36) Teile des Serienbinäraddierers bilden, daß das Übertrags-Flip-Flop (68) die Tachometerimpulse und die Eins-Subtraktionsstufe (40) sowie der einzige Betragsdetektor (36) die codierte Geschwindigkeitsinformation von der Zeittakt-Regellogikschaltung (18) aufnehmen, wenn sich das Medium in Vorwärts- bzw. Rückwärtsrichtung bewegt, und daß der Serienbinäraddierer die Zählrichtung bei Umkehr der Laufrichtung des Mediums umkehrt.
7. Zeitgeberanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Serienbinäraddierer ein Schieberegister (30) aufweist, an dessen Eingang die Eins-Subtraktionsstufe (40) angekoppelt ist, daß an den Ausgang und den Eingang des Schieberegisters (30) ein Addierer (32) angekoppelt ist, an den das Übertrags-Flip-Flop (68) angekoppelt ist und daß der einzige Betragsgrenzendetektor (36) vom Addierer (32) auf das Übertrags-Flip-Flop (68) und das Schieberegister (30) gekoppelt ist.
8. Zeitgeberanordnung nach einem der Ansprüche 1 bis 7» dadurch gekennzeichnet, daß die Zelttakt-Regellogikschaltung (18) eine Stufe (50) zur Feststellung der Laufrichtung des Mediums sowie einen durch eine nichtinvertierende Stufe (73) und eine invertierende Stufe (75) gebildeten Komplementärcodierer (48) enthält, wobei die nicht-invertierende Stufe (73) das Komple-

809845/0904

Piment des Betrages in den einzigen Betragsdetektor (36) einspeist, wenn sich das Medium in Vorwärtsrichtung bewegt, und wobei die invertierende Stufe (75) den Betrag in die Eins-Subtraktionsstufe (40) einspeist, wenn sich das Medium in Rückwärtsrichtung bewegt.
9. Zeitgeberanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Zelttakt-Regellogikschaltung (18) einen Kreis (42, 44) zur selektiven Erzeugung einer binären 9 oder einer binären 5 in den einzigen Betragsdetektor (36) aufweist, wobei dieser einen Betrag 6 bzw. einen Betrag 10 feststellt, welche der Tageszeitanzeige der entsprechenden angezeigten Ziffernstellen der Folge entsprechen.
10. Zeitgeberanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Kreis (42, 44) zur Erzeugung der binären 9 oder der binären 5 an den Ringzähler (42) angekoppelte Gatter aufweist, und daß die Betragslogikstufe (44) zur Erzeugung der binären 9 oder der binären 5 an den Ringzähler (42) und die Gatter angekoppelt ist.
11. Zeitgeberanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der einzige Betragsdetektor (36) ein 15er-Komplement-Detektor und das Schieberegister (30) ein 4 χ 8-Bit-Schieberegister istj das die die Geschwindigkeiten des Mediums angebenden Binärmuster zur Vorsetzung des einzigen 15er-Komplement-Detektors (36) Binärwerte 7, 11, 13 und 14 für Geschwindigkeiten von 76,2; 38,1; 19,05 bzw. 9,525 cm pro Sekunde sind und daß eine Ziffernstellen-Anzeigeanordnung (20) mit einem BCD-7-Segmentdecoder (52)

809845/0904

und 7-Segment-Anzeigeelementen (54a bis 54e) vorgesehen ist.
12. Zeitgeberanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der einzige Betragsdetektor (36) mit einer vorgegebenen Anzahl von Zählungen vorsetzbar ist und den Betrag entsprechend den Zählwerten feststellt, welche vor Erzeugung eines Ubertrags-Ausgangssignals verbleiben.
13. Zeitgeberanordnung nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß der Serienbinäraddierer in der Aufwärts-Abwärts-Zählerschaltung (16) zur Erzeugung und zum Umlaufenlassen eines binär codierten Mehrziffernstellen-Dezimaldatenwortes dient, das als Funktion der mit vorgegebener Folgefrequenz erzeugten Tachometerimpulse und der Bewegungsrichtung des Mediums in Form eines Magnetbandes inkrementiert und dekrementiert wird und daß die an die Aufwärts-Abwärts-Zählerschaltung (16) und die Geschwindigkeitssteuereinrichtung (12) angekoppelte Zeittakt-Regellogikschaltung (18) zur Erzeugung eines Ziffernstellen-Ausgangssignals, zur Erzeugung von die verschiedenen Geschwindigkeiten des Mediums angebenden Binärmustern dient, welche bei selektiver Kombination mit dem Datenwort den Betrag der Zählerschaltung (16) entsprechend der Geschwindigkeit des Mediums ändern, sowie zur Erzeugung von die entsprechenden anzuzeigenden Ziffernstellen angebenden Binärmustern dient, welche bei selektiver Kombination mit dem Datenwort den Betrag der Zählerschaltung (16) entsprechend ändern, wobei ein vorgegebener Teil des binär codierten Dezimaldatenwortes als Funktion des Ziffernstellen-Auswahlsignals durch die binäre Tageszeit-Ziffernstellen-Anzeigeanordnung (20) angezeigt wird.

8 0 9 8 4 B / 0 9 0 k
14. Zeitgeberanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die die verschiedenen Geschwindigkeiten des Mediums angebenden Binärmuster selektiv kombiniert werden, um den Betrag der Zählerschaltung (16) in jedem Zeitpunkt der Bewegung des Mediums zwecks Erzeugung einer Vielzahl von gewünschten Beträgen ganzzahlig zu ändern.
15. Zeitgeberanordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß der auf eine vorgebbare Zahl von Zählungen vorsetzbare einzige Betragsdetektor (36) selektiv die Vielzahl von gewünschten Beträgen entsprechend den vor Erzeugung eines Ubertrags-Ausgangssignals verbleibenden Zählwerten feststellt.
16. Zeitgeberanordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die die Stufe (50) zur Feststellung der Bewegungsrichtung des Mediums enthaltende Zeittakt-Regellogikschaltung (18) das Komplement des entsprechenden Betrages in die Aufwärts-Abwärts-Zählerschaltung (16) eingibt, wenn sich das Medium in Vorwärtsrichtung bewegt und den entsprechenden Betrag in die Zählerschaltung (16) eingibt, wenn sich das Medium in RUckwärtsrichtung bewegt.
17. Zeitgeberanordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß der Serienbinäraddierer seine Inkrementierungs- und Dekrementierungsfunktion unmittelbar in dem Zeitpunkt ändert, in dem die Laufrichtungs-Feststellstufe (50) eine Richtungsänderung feststellt.
18. Zeitgeberanordnung nach einem der Ansprüche 1 bis 17» dadurch gekennzeichnet, daß die die unterschiedlichen

8 0 9 8 /> 5 / 0 9 0

Geschwindigkeiten des Mediums angebenden Binärmuster den Wert der geringstwertigen Ziffernstelle des Datenwortes ganzzahlig ändern und weiterhin den Betrag der entsprechenden Ziffernstellen des Datenwortes, welche von der geringstwertigen Ziffernstelle verschieden sind, ändert, wobei diese anderen Ziffernstellen als Funktion des Ziffernstellen-Ausgangssignals durch die Ziffernstellen-Anzeigeanordnung (20) angezeigt werden.
19. Zeitgeberanordnung nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß der Serienbinäraddierer die Ziffernstellen in serieller Form umlaufen läßt, um die Mehrfachziffernstellen des Datenwortes in einem Zeitmultiplexformat für die Einspeisung in die Ziffernstellen-Anzeigeanordnung (20) zu erzeugen.
20. Zeitgeberanordnung nach einem der Ansprüche 1 bis 19» gekennzeichnet durch in Ziffernauswahlleitungen (43) vorgesehene Umschalter (59) zur Änderung der Anzeige in der Ziffernstellen-Anzeigeanordnung (20) zwischen einer Tageszeitanzeige in Stunden, Minuten und Sekunden bzw. Minuten, Sekunden und Zehnteln von Sekunden.

809845/0904