JPS599098B2 - 電子デイジタル・テ−プ・タイマ− - Google Patents

電子デイジタル・テ−プ・タイマ−

Info

Publication number
JPS599098B2
JPS599098B2 JP53052170A JP5217078A JPS599098B2 JP S599098 B2 JPS599098 B2 JP S599098B2 JP 53052170 A JP53052170 A JP 53052170A JP 5217078 A JP5217078 A JP 5217078A JP S599098 B2 JPS599098 B2 JP S599098B2
Authority
JP
Japan
Prior art keywords
digit
tape
modulus
timer
tacho
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53052170A
Other languages
English (en)
Other versions
JPS5445116A (en
Inventor
ダビツド・ジヨン・ロバ−トソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ampex Corp
Original Assignee
Ampex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ampex Corp filed Critical Ampex Corp
Publication of JPS5445116A publication Critical patent/JPS5445116A/ja
Publication of JPS599098B2 publication Critical patent/JPS599098B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/18Circuits for visual indication of the result
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/11Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information not detectable on the record carrier
    • G11B27/13Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information not detectable on the record carrier the information being derived from movement of the record carrier, e.g. using tachometer
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/34Indicating arrangements 

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は電子ディジタル・テープ・タイマー、特に関連
のタイミング及び制御演算論理と共に双方向カウンタと
して直列2進加算器を使用する簡単化されたビデオテー
プ・タイマーに関する。
電子テープタイマーはテープ送り装置によつてテープの
送り時にテープに沿つて所望点に正確に位置決めする一
方、テープが移動した関連の経過時間を連続的に表示す
るために使用される。テープ位置の表示はテープ基準点
からのテープ送りの開始に続く経過時間又は基準点に達
する以前の残存時間の指標となり得る。従つてテープは
例えば編集のため所定フレームにおいて正確に停止しう
る。タイマー装置は標準多重テープ速度及びフレーム速
度の何れに対しても数個の遠隔位置と共にテープ送り位
置においてテープ位置の正確な読出しを行なうことが望
ましい。例えば米国特許第3、573、360号のよう
な通常のテープタイマー装置において、テープ送り装置
は電子カウンタ回路にタイミング・タコパルスを供給す
るタコメータ駆動装置を駆動する。
異なるテープ速度の各々に対して適当な分割率をとるこ
とによつて一般に毎秒1個のタコパルスが得られる。そ
のタコパルスはカウンタ回路によつてカウントされ、好
適には関連の表示装置によつて、時刻、即ち時間、分、
秒及び又は1/10秒で表示される。分割率は異なるテ
ープ速度(例えばビデオ・テーブ・送り技術では4つの
速度)を補償するように調節されなければならない。割
算を実行するために使用される時刻カウンタ回路及びカ
ウンタは可逆的にカウントしなければならない。即ち送
りが部分的に巻戻される場合の真の実時間動作を与える
ための第1の場合と、部分的なカウントを直線動作時間
に加えるため、非常に短い走行後にもし送りが反転され
るなら得られた部分的カウントを消すための第2の場合
とである。(ビデオ・テーブ記録/再生装置における)
4つのテープ速度を補償するための1,2,4又は8に
よる割算の外に、テーブ方向の反転と共に生じるエラー
・カウントを減少させるためタコ入力のある余分の割算
を予じめ行なうことが望ましい。従つて巧妙なビデオテ
ープ記録/再生装置においては関連の時刻カウンタが、
各桁か交互にモジユール6及び10をカウントするカウ
ンタ、モジユール8,4,2及び1でカウントすること
、タコメータからのバツフア化されたカウント(例えば
ここではモジユラス10)を発生すること及び最小桁と
して1/10秒を表示するため各桁のモジユラスを変え
る能力を与えることが望ましい。本発明は割算を行なう
通常の外部割算器を必要とすることなく、直列2進加算
器を以つて上述した要件を実行する改良かつ簡単化され
た時刻テーブタイマ一装置を提供するものである。この
ためテーブ・タイマー・タコメータ手段かタコ車を介し
てテープに機械的に結合され、1秒毎に生じるタコパル
スに対して1クロツク期間の幅の単一負パルスを発生し
蓄積する。タコ手段か可逆カウンタ及び関連のタイミン
グ制御論理から成る演算論理手段に結合されている。そ
の可逆カウンタは入力タコパルスに対する正しい割算率
を表わすためLSDのモジユラスを双方向に変える双方
向性の割算器として8桁クロツクの最小桁(LSD)を
使用するために変形された直列2進加算器から成る。そ
の直列2進加算器は直列的に桁を計算し、その出力は本
来時間倍された形で、全8ビツトは2進コードに対して
4本の線と各表示桁を選択するための1本の線を使用す
るだけで云送される。多重出力は2進化10進(BCD
)−JャZグメント・エンコーダを介して5個の7セグメ
ント発光ダイオード(LED)・表示器から成るテープ
タイマー2進表示手段に供給される。LED表示器は前
記タイミング制御論理からの5桁選択ラインを介して直
列的にクロツクされる。本テープタイマ一装置はテープ
が所定速度で所定零基準から移動した経過時間を時刻モ
ードで表示する。
従つてそのタイマーは相対テーブ位置を検出し所定デー
プ速度での再生/記録時間の時間、分、秒及び又は10
秒間でのテープ位置表示のため、時間倍された2進化1
0進(BCD)出力を発生するため可逆カウンタ及び関
連演算論理を含んでいる。テープタイマーは制御ユニツ
トからのテープ方向信号、被選択速度信号及びテープ送
り装置のテープ駆動タコメータ(タコ)からのタコパル
スを受信する。タコパルスの数はカウントされ、タコパ
ルスによつて表わされるテープ長は被選択速度で記録/
再生時間に変換され、表示されている現時間からのテー
ブ移動によつて表される時間はテープ移動の方向に応じ
て加算又は減算される。テープタイマーは5個のBCD
桁を2進表示手段に送る。テープタイマーと表示ユニツ
ト間の接続リードの数を最小にするため5つの桁は直列
的に共通4ビツI・母線を介してBCD−JャZグメント
・デコーダに伝送され、そのデコーダの出力は5桁表示
手段から成る5個の7セグメント表示器に並列に導入さ
れる。また5桁選択ラインはテーブタイマ一から供給さ
れる各桁を識別し、5個の7セグメント表示器の対応す
るものを可能化するため表示手段に供給される。第1図
において本発明のテーブタイマ一は可逆カウンタ手段1
6及び関連タイミング/制御論理手段18から成るテー
ブタイマ一演算論理手段14に作動的に結合されたテー
プタイマー・タコ手段12を備えている。
可逆カウンタ手段によつて発生されるBCD桁及びタイ
ミング/制御論理手段18からの桁選択信号はテーブタ
イマ一表示手段20に導入され、表示器は選択的に可能
化されて時刻表示を行なう。特に、タコ手段12はテー
プ送り装置(図示せず)内の関連電子光学スイツチング
装置を有するテープタイマー車装置22を備え、例えば
各19.05cTn(.7.5インチ)のテープ移動に
対してその完全な1回転を行なう。
電子光学スイツチは1回転当り20回の割合で光学路を
遮断し、TTLレベルパルスをバツフア回路24に与え
、タコパルスの立上り及び立下り時を改良するためパル
ス整形を行なう。被バツフアタコパルスは、ライン28
を介して導入される4321(11zシステムクロツク
の正縁によつてクロツクされる2個のD型ラツチ回路を
有するタコパルス同期器26に与えられる。同期器26
はタコパルスを再度時間調節して、タコパルスの長さに
関係なく、各受信タコパルスに対して1クロツク期間の
幅の単一負パルスを発生する。前述したように、テープ
タイマー演算論理手段14は可逆カウンタ手段16及び
関連タイミング7制御論理手段18を備えている。
可逆(アツブ/ダウン)カウンタ手段16は桁毎にデー
タを4ビツト平列加算器を介して直列に循還させる8桁
直列2進加算器から成る。従つて可逆カウンタ16は時
間、分、秒及び又は1/10秒等の時間並に被選択動作
速度によるタコパルス速度の割算値の増加分又は減少分
を与える。第1図において直列2進カウンタはシフトレ
ジスタ30を有し、該レジスタの出力は加算器32、ま
たBCDデータライン33を介して表示手段20のデー
タ入力に結合されている。加算器32の出力は再循還ル
ープ34を介してシフトレジスタ30の入力に結合され
、またモジユロ境界検出器36に結合されている。検出
器36は加算回路35(第2B図)を有し、該回路の出
力はシフトレジスタ30及び搬送ライン37を介してキ
ャリー/タコ・パルスラツチ手段38の入力に結合され
たキャリー信号を含んでいる。レラツチ手段38はタコ
手段12のタコパルス同期器26から出力を受信し、こ
れに入力をかつ加算器32に同期タコ/キャリー信号を
供給する。減算器40はその出力でシフトレジスタ30
の入力に結合されている。シフトレジスタ30及びキャ
リー/タコパルスラツチ手段38はライン28を経由す
る432K11zシステムクロツクによりクロツクされ
、テープタイマー直列2進加算器(カウンタ16)内の
要素を同期化する。前記タイミング/制御論理手段18
はT7タコ可能化ライン41を介してタコパルス同期器
26に結合されている8ビツトリングカウンタ42を備
え、該カウンタの桁選択ライン43(DSl−DS5)
はテーブタイマ一表示手段20に結合されている。リン
グカムンタ42は8桁4ビツト直列2進加算器(可逆カ
ウンタ16)の出力で定常的に桁を識別し、表示手段2
0における加算器からの桁を多重化する制御を行なう。
更にリングカウンタ42はモジユロ6/10ライン45
を介してモジユロ論理44及びT。ライン47に結合さ
れている。テーブ速度を計算するためLSDのモジユラ
スか変えられている第1桁後に、モジユロ6/10ライ
ン45は時刻モードに応じてモジユラス、例えば9,5
9,59を変えるためモジユラス6又は10が現れてい
る時を識別する手段を備えている。モジユロ論理44は
リングカウンタ42からのタイミング信号ばかりでなく
ライン46を経由するテープ送り速度選択スイツチ(図
示せず)からの入力SSA及びSSBを有する。モジユ
ロ論理44の出力はライン49を介して相補エンコーダ
48に結合され、次いで減算器40へのライン51上に
モジユラスを、又はモジユロ境界検出器36へのライン
53上にその相補分を発生する。キヤプスタンサーボ(
図示せず)からのライン55上の真方向命令(TDR)
によつてセツトされる方向ラツチ回路50は加算器32
と相補エンコーダ48へのライン57上にアツプ制御信
号を発生する。リングカウンタ42及び方向ラツチ回路
50はライン28上の432K11zシステムクロツク
により同期化され、タイミング/制御論理手段18及び
可逆カウンタ手段16の要素の動作を同期化する。シフ
トレジスタ30を介して発生される直列な流れのBCD
桁はBCDデータライン33を介してBCD−JャZグメ
ント・デコーダ52に導入され、次いで表示手段20を
構成する5個の7セグメント発光ダイオード(LED)
表示器54に結合される。
リングカウンタ42からの桁選択ライン43がLED表
示器54に結合されこれを選択的に可能化する。BCD
−JャZグメントデコーダ52は表示手段20において桁
を発生するように要求されるので、表示器54の各セグ
メントに論理低(接地)レベルを与える。下に含まれる
表1は4個の8ビツトシフトレジスタ30に含まれる8
個の4ビツト桁用のフオーマツト及び単一桁を表わす各
4ビツトがレジスタ30の出力において利用可能である
期間を示す。
その表に示す如く、第1期間(TO)はモジユラスかテ
ーブ速度と共に変る桁を含んでいる。タコパルスは19
.05?(7.5インチ)のテープ毎に20回の割合で
発生されるので、時間T。での桁のモジユラスは被選択
動作速度で毎秒10パルスを与えるフアクタ一によつて
タコパルスを分割するように選択されたテープ速度に依
存する。例えば毎秒76.2c1n(30インチ)、3
8.1cIrL(15インチ)、18.16crn(7
.15インチ)及び9.52c1n(3.75インチ)
の被選択動作速度で、時間TOでの桁のモジユラスは夫
々8,4,2及び1である。時間t1〜T7での桁は被
選択動作時間での時間、分、秒及び1/10による動作
時間をあられす。ここで5桁は一例としてLED表示器
54によつて表示される。時間Tltt5又はT2〜T
6での桁は表示手段20において夫々1/10、秒及び
分又は秒、分及び時間を表示するため演算論理手段14
の桁選択ライン43(DSl−DS5)に配設された機
械的リンク59(第2A図)を変えることによつて選択
しうる。
第2A図で前記リンク接続は点線で、後者のリンク接続
は実線で示されている。第1図において、動作時に、直
列2進加算器から成る可逆カウンタ16は4ビツト・ス
ライスでのカウンタデータ語における各桁をそのデータ
出力にシフトする。もしタコパルスが前記サイクル(T
O−T7)内にテーブ・タイマー演算論理によつて受信
されないと、データは変形されることなく可逆カウンタ
16を介して再循還される。タコパルスが前記サイクル
(TO−T,)においてテープタイマー演算論理によつ
て受信されると、可逆カウンタ16のカウントはテープ
移動か順方向時に1つだけ増加し、逆方向時に1つだけ
減少する。タイミング/制御論理手段18においてリン
グカウンタ42は432L信号の正縁でクロツクされ、
可逆カウンタ16の動作の1サイクルに対して8ビツト
時間間隔(TO−T,)を発生する。モジユ口論理44
はワン・オブテン・デコーダ69を介してテープ送り速
度選択スイツチ(図示せず)から速度選択信号SSA及
びSSB並にスイツチング手段71を介してリングカウ
ンタ42からタイミング情報を受信する。モジユロ論理
44は対応時間間隔においてカウンタデータ語の各桁に
対しモジユラスの15の補数を発生する。従つて時間T
Oでリングカウンタ42はSSA及びSSBライン46
を介して供給されるテープ速度に相応したモジユロ情報
を発生するようにライン47を介してモジユロ論理44
を可能化する。TOの後、スイツチング手段への選択入
力は高レベルに保持され、もしナンドゲ・一ト37がラ
イン45上で高レベルであるなら、手段71のピン13
は高レベルで、2進9が非返転アンドステージ73を介
して15のモジユロ境界デコーダ36に加算される。こ
れはモジユラス6復号を与える。ナンド・ゲート39が
低レベルであると、ライン45及びピン13は低レベル
、即ちワン・オブ・テン・デコーダ69からの4ビツト
語のMSDは低レベルでモジユラス10の復号がスイツ
チング手段71及びデコーダ36により行なわれる。多
重ナンドゲート67はリングカウンタ42に単一の零を
挿入し、シフトレジスタ30にタコパルスを与えるため
、タイミング信号として循還する零を発生する。その零
がリングカウンタ42における最終出力位置にあると、
キャリー・フリツブフロツプ68の1クロツク遅延によ
りシフトレジスタ30への出力にMSDが現われる。M
SDはシフトレジスタ30への入力用タコを用意し、1
クロツク遅れてLSD時にタコが入る。モジユロ境界検
出器36は単一15デコーダか複数の異なるモジユロを
検出せしめられるように選択的に予めバイアスされる。
第1桁時間T。時にその検出器は8,4,2,1の速度
2進符号化信号及び毎秒76.20ITL138.1C
WL118.16cTn及び9.52CTILの速度に
対応する7,11,13及び14のカウントで予じめバ
イアスされる。TO後の残存桁時に検出器36はかかる
桁の時刻表示のため6又は10のモジユロに対応する9
又は5のカウントで予じめバイアスされる。15の補数
でのモジユロ情報は相補エンコーダ48に送られ、次い
で1減算器40又はモジユロ境界検出器36にモジユラ
ス又はその補数を与える。
このためキヤブスタンサーボ(図示せず)からのテープ
アツフJ■■50は制御信号UPを相補エンコーダ48
及び加算器32に与える。UP信号は、もしセツト(高
レベル)なら相補エンコーダ48からの相補化モジユラ
スを、ライン53を介してモジユロ境界検出器36にゲ
ートする。もしUP信号がりセツト(低レベル)なら、
UP信号はエンコーダ48からのモジユラスを、ライン
51を介して1減算器40にゲートする。加算器32に
与えられるUP信号は、タコパルスが受信された時に可
逆カウンタ手段16を加算又は減算するためにアツプ又
はダウン制御信号を発生する。また表示手段20に関し
て、BCD−JャZグメント・デコーダ52の出力を含む
5本のラインは5個の7セグメント表示器54a〜54
eの対応セグメントの各々に並列に接続されている。
BCDa〜BCDdを介して送られる桁に対応する7セ
グメントパターンの選択は正の5ボルト(高レベル論理
)を被選択7セグメント表示器のアノードに印加し、他
の7セグメント表示器のアノードを接地(低レベル論理
)に保つことによつて達成される。ライン43を経由す
るタイミング/制御論理手段18からの桁選択信号DS
l〜DS5は7セグメント表示器54a〜54eのアノ
ードに、夫々正の5ボルトを与える。桁選択ラインが低
レベルになると、関連のトランジスタスイツチは導通し
、対応7セグメント表示器のアノードに正の5ボルトを
与える。1度にただ1つの桁選択ラインが低レベルとな
るので、表示器の残りのトランジスタスイツチは導通せ
ず、非選択7セグメント表示器の残りのアノードは直流
零ボルトに止まる。
従つて被選択桁のみが発光せしめられる。データ語中の
桁の他の数、表示器、BCDデータライン、桁選択ライ
ン等が採用されていることが理解されるべきである。第
2A及び2B図は第1図の組合せテーブ・タイマーの一
実施例の詳細を示す。
両図における同様の要素は同じように番号がつけられて
いる。第1図におけるようにタコ手段12はタコ車装置
22、バツフア回路24及び2つのD型ラツチ60,6
2から成るタコパルス同期器26を備えている。テーブ
タイマ一装置はライン56上にりセツト信号を発生する
りセツト釦CRB(図示せず)を押すことによつて始動
される。CRBが低であると、キャリー/タコパルス・
ラツチ手段38のキャリー・フリツブフロツプ68によ
つて発生されるタコ/キャリーパルスは可逆カウンタ手
段16に至ることを禁止され、シフトレジスタ30のカ
ウントはクリアされる。テープタイマー装置は、電源が
所要論理へのライン56上のCRB信号を低レベルにす
るワイアド・オアを介して装置に印加される時、発生さ
れる生起信号によつても始動される。バツフア回路24
の出力がタコパルスの発生により正になると、ラツチ回
路60は4320zシステムクロツクの正縁によつてセ
ツトされ、その出力はラツチ回路62及びナンドゲート
64に与えられる。
ラツチ回路62は432醍クロツクの次の正縁によつて
ラツチ回路60と同じ状態にセツトされる。ラツチ回路
60の出力はナンドゲート64によつてラツチ回路62
の補数と組合わされるので、ラツチ回路60が最初にセ
ツトされ1クロツク間隔遅れてラツチ回路62がセツト
される期間に、ナンドゲート64の出力は低レベルにな
る。他の全ての状態時に、ナンドゲート64は高レベル
に止まる。ナンドゲート64の出力は、RS型フリツブ
フロツプであつて、演算論理手段14によつて要求され
かつタコ可能化ライン65によりクロツクされる迄受信
同期タコパルスを蓄積するタコパルスラツチ回路66に
結合される。テーブが順方向に移動している時、テープ
タイマー装置はカウント・アツブモードにある。この時
、ライン55上のTDR信号(アツブ/ダウン命令)は
高レベルで、方向ラツチ回路50はライン28上の43
20zの正縁によつてセツトされる。セツトされている
方向ラツチ回路50によりキャリー・フリツプフロツブ
68のQ出力はノアゲ゛ート72を介して加算器32の
キャリー入力に送られる。モジユロ論理44から4ビツ
トデータは相補エンコーダ48の非返転アンドゲート・
ステージ73を介してモジユロ境界検出器36にゲート
され、反転ノアゲート・ステージ75及びライン51を
介して1減算器40への4ビツトデータは低レベルであ
る。シフトレジスタ30及び関連要素32,,36,4
0によつて形成される直列2進加算器のプロツク図を示
す第3図において、各BCD桁は432K11zクロツ
クによる並列4ビツト数としてシフトレジスタ30、加
算器32,35及び40を介して直列にシフトされる。
時間T。において8桁BCD数のLSDはレジスタから
加算器32のA入力にシフトされる。カウントアツブモ
ード時はノアゲート74からの加算器32へのB入力は
低レベルで、加算器32へのキャリー入力は、前記T。
−T,サイクル時にタコパルスが受信された時のみ高レ
ベルとなるか、或いはT,以外の何れかの期間にキャリ
ーが発生される。もしタコパルスがサイクル(TO−T
,)時に全て受信されないと、TOで現れているLSD
は加算器32によつて変化せず、その出力はライン34
を介してシフトレジスタ30の入力に再循還される。加
算器32の出力はまたモジユロ境界検出器36の加算器
35のA入力に与えられる。加算器32のB入力はその
特定桁に対するモジユラスの15の補数である。TO時
に、そのモジユラスはテープ送り装置上の速度選択器の
設定によつて決められる。TO時に(加算器35)検出
器36へのB入力における相補化モジユラスは毎秒76
.2c!Nl38.lClnll9.O5CllL及び
9.525αの被選択速度に対して7,11,13及び
14である。加算器35の出力は検出器36のナンドゲ
ート76に与えられ該検出器はシフトレジスタ30のデ
ータ選択入力に、及びナンドゲート78を介してキャリ
ーフリップフロップ68に低レベル(零ボルト)信号を
与える。テープタイマー演算論理手段14によつてタコ
パルスが全て受信されない限り、そのカウントは変化し
ないシフトレジスタ30を介して再循還され続け、ナン
ドゲート76の出力は高レベルに止まる。タコパルスか
T,の終りに受信されると、キャリーフリップフロップ
68はタコ可能化ライン41及びT。時に加算器32に
入力を発生するナンドゲート65によりセツトされる。
この入力はシフトレジスタからのLSDを増加させるの
で、加算器32の増力出力はモジユロ境界検出器36に
よつて相補化モジユラスと加算される。もしその加算結
果か15に等しくないと、ナンドゲート76は高レベル
のままで増加された桁はライン34を介してt1のスタ
ート時にシフトレジスタ30にクロツクバツクされ、キ
ャリーフリップフロップ68は再びセツトされない。従
つてt1〜T,時の残りの桁は変化せずにシフトレジス
タ30を介して再循還される。もしT。のスタート時に
タコパルスが受信され、加算器32の増加出力が15に
等しい相補化モジユラスと加わると、ナンドゲート76
の出力は低レベルになり、増加された桁はシフトレジス
タ30に再循還されない。その代り、カウントアツブ時
に零に等しい1減算器40の出力が選択される。シフト
レジスタ30への入力として1減算器40の出力を選択
する外に、ナンドゲート76の低出力はナンドゲート7
8を介して次の時間間隔t1のスタート時にキャリーフ
リップフロップ68をセツトする。
この時、第2LSDは加算器32へシフトされ、もしキ
ャリー・フリツプフロツブ68はセツトされると(LS
Dと相補化モジユラスの和が15に等しい)加算器32
へのキャリー入力は高レベルで第2LSDは増加される
。t1時の加算器32からの和はモジユロ境界検出器3
6によつて相補化(ベース16)モジユラスに加えられ
、もしその和が15に等しいと、そのナンドゲート76
は低レベルになる。零はシフトレジスタ30に負荷され
キャリーフリップフロップ68はT2で加算器32へキ
ャリー入力を与えるようにセツトされる。もし検出器3
6からの和が15に等しくないと、ナンドゲート76は
高レベルに止まり、加算器32からの増加された和はラ
イン34を介してシフトレジスタ30に再循還される。
この過程は各連続桁時間T2−T6においてくり返され
る。T,で、最高桁(MSD)はシフトレジスタ30か
ら加算器32へシフトされる。キャリーフリップフロッ
プ68の状態はバツフア回路80を経由するT,タイミ
ングパルスによつて加算器32へのキャリー入力を発生
することを禁止される。このバツフア回路はバツフア回
路82を介してキャリー・フリツブフロツプ68の出力
とワイヤ・アンドされる。T7時にMSDは決して増加
されないので、MSDがモジユラスを超えた結果として
LSD中に発生されない。テーブか逆方向に移動してい
る時、テーブタイマ一装置はカウントダウン・モードに
あり、ライン55上のアツブ/ダウン命令は低レベルで
、方向ラツチ回路50はライン28上の432K1Iz
クロツクの正縁によつてりセツトされる。
キャリーフリップフロップ68の出力はノアゲート74
を介して加算器32のB入力に送られ、モジユロ論理4
4からの4ビツトデータは相補エンコーダ48及びライ
ン51を介して1減算器40にゲートされ、モジユロ境
界検出器36の加算器35への4ビツトB入力は低レベ
ルである。第4図はシフトレジスタ30及び関連論理要
素32,36,40から成る直列2進加算器のプロツク
図を示す。カウント・ダウン・モード時に、ノアゲート
72からの加算器32へのキャリー入力は低レベルに保
持され、加算器32への4ビツトB入力は前記TO−T
,サイクル時にタコパルスが受信される時高レベルにな
るか、又はT7以外の何れかの他の期間にキャリーが発
生される。もしサイクル(TO〜T7時にタコパルスか
全く受信されないと、TO時に現れるLSDは加算器3
2によつて変化されない。その加算器の出力はライン3
4を介してシフトレジスタ30の入力に再循還され、ま
たモジユロ境界検出器36のA入力に送られる。検出器
36の加算器35へのB入力はカウント・ダウン・モー
ド時に常に零である。1減算器40はボロ一が検出され
るとき、シフトレジスタ30にデータを入力させるため
に使用される。
1減算器40へのA入力はその特別の桁に対するモジユ
ラスであり、そのためT。
時に1減算器40へのA入力におけるモジユラスは毎秒
76.20fIL138.1儂、19.05儂、9.5
cm及び4.75cWLの被選択テーブ速度に対して8
,4,2又は1である。4個のB入力は全て常にカウン
ト・ダウン時に高レベルであるので、5を加算する(又
は1の16の補数)。
従つてカウントダウン時、1減算器40の加算出力は常
にモジユラスから1を引いたものに等しい。このことは
カウントダウン・シーケンスにおいて正しい数が零に続
いて現れることを保障する。サイクル(TO−T,)時
にタコパルスが受信されると、キャリーフリップフロッ
プ68はタコ可能化ライン41及びナンドゲート65に
よりT。のスタート時にセツトされ、セツトされたそこ
からの出力はノアゲート74を介して加算器32のB入
力にゲートされる。従つてキャリーフリップフロップか
セツトされると、全てのB入力は高レベルである。キャ
リーフリップフロップ68がりセツトされると、全ての
B入力は低レベルである。TO時にLSDはシフトレジ
スタ30から加算器32へシフトされる。もしタコパル
スが受信されないと、加算器32の加算出力は変化せず
にシフトレジスタ30の入カへ再循還される。もしタコ
パルスが前のサイクルに受信されると、キャリーフリッ
プフロップ68がT。でセツトされ、この時シフトされ
ているLSDは全て1である加算器32へのB入力と加
算される。全ての1(又は1の16の補数)をシフトレ
ジスタ30の出力に加えることによつて、1がそのカウ
ントから減算される。加算器32からの和はモジユロ境
界検出器36に送られ、カウントダウン時に零(全B入
力は低レベル)のみが検出器36によつて加算器32か
らの和に加えられるので、変化しないでナンドゲート7
6の入力に転送される。もしLSDの減算で15(60
進法でO−1か15に等しい)を発生すると、ナンドゲ
ート76は低レベルになり、T6の終りにキャリー・フ
リツブフロツプ68をセツトする。ナンドゲート76が
低レベルになるのと同時に、1減算器40の出力はシフ
トレジスタ30の入力において加算器32の出力と置換
される。
この出力は常に現存処理されている桁のモジユラス以下
で1に等しい。t1で第2LSDはシフトレジスタ30
から加算器32に転送される。もしTOでキャリー・フ
リツブフロツブ68がセツトされると、第2LSDは減
算される。加算器32の出力はT。時の15のカウント
に対するのと同じようにしてモジユロ境界検出器36に
よつてチエツクされる。もし15のカウントが検出され
ないと、加算器32の出力はライン34を介してシフト
レジスタ30へ再循還される。もし15(15は零カウ
ントに等しい)かシフトレジスタ30からの減算結果と
して検出されると、1減算器40の出力はカウントダウ
ン・シーケンスにおいて零に続く正しい数としてシフト
レジスタ30にシフトされる。同様にして残りの桁T2
−T,は、T7時にキャリーフリップフロップ68の出
力か不能化される場合を除いてカウントダウン・モード
で処理される。
もしテーブかなくなると、なおタコパルスか慣性により
タコメータ車によつて発生される。
タコパルスをカウントさせないため、テープかなくなる
とライン84上のテープ送り装置によつて発生される防
止信号かキャリー・フリツブフロツブ68からの出力を
禁止する。その防止信号はオーブン・コレクタバツフア
回路86によつて受信され、その出力はキャリー・フリ
ツプフロツブ68の出力をバツフアしているバツフア回
路82とワイヤ・オアがとられる。防止信号か低レベル
になると、キャリー・フリツプフロツブ68のバツフア
出力はバツフア回路86によつて低レベルに保持され、
更にタコパルスのカウントが禁止される。
【図面の簡単な説明】
第1図はテーブタイマ一装置のプロツク図、第2A及び
2B図は第1図の装置を実施する概略図、第3及び4図
は第1及び2図の装置のカウントアツブ及びカウントダ
ウン論理を実施するプロツク図である。 12・・・・・・テープタイマータコ手段、14・・・
・・・テープタイマー演算論理手段、16・・・・・・
可逆カウンタ、18・・・・・・タイミング/制御論理
手段、20・・・テープタイマー表示手段。

Claims (1)

  1. 【特許請求の範囲】 1 タコパルス発生用媒体駆動タコメータ及び異なる速
    度を表す2進符号化速度信号を発生する速度選択制御手
    段を有し、異なる媒体速度に対して関連媒体送り装置に
    よつて双方向に移動せしめられる媒体の位置の時刻記録
    を発生する電子ディジタルテープタイマーであつて、(
    イ)一連の桁を直列的に循還させ、その最小桁を選択的
    に加算又は減算するため前記タコパルスを検出する直列
    2進加算手段を有する可逆カウンタと、(ロ)前記2進
    符号化速度信号及び可逆カウンタ手段に結合され、媒体
    移動の何れかの瞬間に2進符号化速度信号と比例する最
    小桁のモジユラスを選択的に変えるタイミング/制御論
    理手段とを備え、(ハ)一連の桁の第2桁は2進符号化
    速度信号に比例する最小桁モジユラスの変化に応答して
    、毎秒正確に増加又は減少するようにしていることを特
    徴とする上記タイマー。 2 異なる媒体速度に対して移動せしめられている媒体
    の位置の時刻記録を行なう特許請求の範囲第1項に記載
    のタイマーにおいて、前記可逆カウンタは選択された数
    のカウントにより予めバイアスできる単一モジユラス検
    出器を備え、該検出器がキャリイ出力の発生に先立つて
    残存するカウントに対応するモジユラスを検出すること
    を特徴とする上記タイマー。 3 特許請求の範囲第1項に記載のタイマーにおいて、
    更に2進時刻桁表示手段を備え、2進符号化10進デー
    タ語の被選択部分が桁選択信号に応答して前記2進時刻
    桁表示手段に表示されることを特徴とする上記タイマー
JP53052170A 1977-04-29 1978-04-28 電子デイジタル・テ−プ・タイマ− Expired JPS599098B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US000000792220 1977-04-29
US05/792,220 US4140896A (en) 1977-04-29 1977-04-29 Electronic digital tape timer

Publications (2)

Publication Number Publication Date
JPS5445116A JPS5445116A (en) 1979-04-10
JPS599098B2 true JPS599098B2 (ja) 1984-02-29

Family

ID=25156168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53052170A Expired JPS599098B2 (ja) 1977-04-29 1978-04-28 電子デイジタル・テ−プ・タイマ−

Country Status (9)

Country Link
US (1) US4140896A (ja)
JP (1) JPS599098B2 (ja)
BE (1) BE866530A (ja)
CA (1) CA1103044A (ja)
DE (1) DE2818875C2 (ja)
FR (1) FR2389182B1 (ja)
GB (1) GB1603695A (ja)
IT (1) IT1102531B (ja)
NL (1) NL179010C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366371A (en) * 1977-12-09 1982-12-28 Alayer De Costemore D Arc Step Method and apparatus for controlling tape transport apparatus for cassettes
GB2003631B (en) * 1977-08-30 1982-03-24 Pioneer Electronic Corp Magnetic tape running state and tape run amount display device
JPS5451510A (en) * 1977-09-30 1979-04-23 Olympus Optical Co Ltd Tape recorder
JPS5451509A (en) * 1977-09-30 1979-04-23 Olympus Optical Co Ltd Counter device of tape recorders
JPS5451512A (en) * 1977-09-30 1979-04-23 Olympus Optical Co Ltd Tape running direction display system of tape recorders
JPS5451511A (en) * 1977-09-30 1979-04-23 Olympus Optical Co Ltd Tape recorder having time display functions
US4408335A (en) * 1977-12-09 1983-10-04 Staar S. A. Method and apparatus for controlling tape transport apparatus for cassettes
JPS5491805U (ja) * 1977-12-13 1979-06-29
JPS6213237Y2 (ja) * 1978-02-01 1987-04-06
US4217615A (en) * 1978-02-02 1980-08-12 Pioneer Electronic Corporation Tape measurement and position system
JPS6019574B2 (ja) * 1978-02-24 1985-05-16 カシオ計算機株式会社 テ−プ走行停止検出装置
US4242728A (en) * 1978-02-27 1980-12-30 The Bendix Corporation Input/output electronic for microprocessor-based engine control system
JPS6014430B2 (ja) * 1978-05-08 1985-04-13 ソニー株式会社 記録再生装置
JPS567253A (en) * 1979-06-26 1981-01-24 Olympus Optical Co Ltd Sound recording method of transcriber and its reproducing device
JPS5677960A (en) * 1979-11-27 1981-06-26 Sony Corp Generating circuit of counter clock signal for tape counter
US4557434A (en) * 1982-09-16 1985-12-10 Ampex Corporation Tape remaining circuit
JPS5975476A (ja) * 1982-10-22 1984-04-28 Nec Corp 磁気テ−プ時間計数装置
US4536807A (en) * 1982-11-01 1985-08-20 Victor Company Of Japan, Ltd. Display device for a magnetic tape recording and/or reproducing apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602698A (en) * 1968-06-17 1971-08-31 Gen Electric Pulse count conversion device using decimal adder-subtracter
US3573360A (en) * 1968-12-13 1971-04-06 Ampex Electronic web timer
JPS4913902Y1 (ja) * 1969-06-30 1974-04-05
US3986333A (en) * 1971-03-22 1976-10-19 Sharp Kabushiki Kaisha Electronic digital clock
FR2153526A5 (ja) * 1971-09-14 1973-05-04 Charbonnages De France
US3764781A (en) * 1972-07-10 1973-10-09 Bridgeport Machines Device for interchanging measurement systems
US3803587A (en) * 1972-09-11 1974-04-09 C Mead Logic system
US3930142A (en) * 1974-06-13 1975-12-30 Gulf & Western Industries Digital timer and counter device with dual control

Also Published As

Publication number Publication date
FR2389182A1 (fr) 1978-11-24
NL7804657A (nl) 1978-10-31
US4140896A (en) 1979-02-20
DE2818875A1 (de) 1978-11-09
NL179010C (nl) 1986-06-16
CA1103044A (en) 1981-06-16
BE866530A (fr) 1978-08-14
NL179010B (nl) 1986-01-16
FR2389182B1 (fr) 1985-10-18
IT1102531B (it) 1985-10-07
IT7849138A0 (it) 1978-04-28
GB1603695A (en) 1981-11-25
JPS5445116A (en) 1979-04-10
DE2818875C2 (de) 1982-05-13

Similar Documents

Publication Publication Date Title
JPS599098B2 (ja) 電子デイジタル・テ−プ・タイマ−
US4200893A (en) Instruction indicating apparatus for a record and/or playback device
US4139870A (en) Circuit for demodulating a pulse width modulated signal
GB1532124A (en) Tape timing apparatus
US4360843A (en) Apparatus and method for determining time code addresses at low tape speed
GB1235956A (en) Electronic web timer for web transport systems
US4363048A (en) Time counting clock generator
US4214278A (en) Editing system for videotape sound
EP0100167A2 (en) An improved controller for a videotape recorder, and a method therefor
JPS57140083A (en) Video signal reproducing device
US4277674A (en) Tape running direction indicator
US3649753A (en) Signal address system for apparatus for magnetically recording and reproducing a signal on a rotary member
GB1064280A (en) Improved control system
US3858967A (en) Method and apparatus for providing indexing codes on movie film and associated magnetic tape
US4815013A (en) Variable speed film transport interlock system and method using same
KR900010709A (ko) 회전체의 회전 속도를 제어하는 디지탈 서보 시스템
JP2599796B2 (ja) ビデオテープレコーダにおけるフレームカウント装置
US4933881A (en) Variable speed film transport interlock system
US3419878A (en) Recorder with reversible pen drive
EP0497559B1 (en) Servo control devices for video apparatus
SU1229697A1 (ru) Цифровой измеритель скорости
JPS586229B2 (ja) 時計付電子式テ−プカウンタ
JPS6037714Y2 (ja) テ−プ走行方向表示装置
US4171530A (en) System for the electronic editing of video signals
SU758240A1 (ru) УСТРОЙСТВО ДЛЯ ЗАПИСИ И ВОСПРОИЗВЕДЕНИЯ"*' СИГНАЛОВ ВРЕМЕНИ1