JPS599098B2 - 電子デイジタル・テ−プ・タイマ− - Google Patents

Description

【発明の詳細な説明】 本発明は電子ディジタル・テープ・タイマー、特に関連
のタイミング及び制御演算論理と共に双方向カウンタと
して直列２進加算器を使用する簡単化されたビデオテー
プ・タイマーに関する。

電子テープタイマーはテープ送り装置によつてテープの
送り時にテープに沿つて所望点に正確に位置決めする一
方、テープが移動した関連の経過時間を連続的に表示す
るために使用される。テープ位置の表示はテープ基準点
からのテープ送りの開始に続く経過時間又は基準点に達
する以前の残存時間の指標となり得る。従つてテープは
例えば編集のため所定フレームにおいて正確に停止しう
る。タイマー装置は標準多重テープ速度及びフレーム速
度の何れに対しても数個の遠隔位置と共にテープ送り位
置においてテープ位置の正確な読出しを行なうことが望
ましい。例えば米国特許第３、５７３、３６０号のよう
な通常のテープタイマー装置において、テープ送り装置
は電子カウンタ回路にタイミング・タコパルスを供給す
るタコメータ駆動装置を駆動する。

異なるテープ速度の各々に対して適当な分割率をとるこ
とによつて一般に毎秒１個のタコパルスが得られる。そ
のタコパルスはカウンタ回路によつてカウントされ、好
適には関連の表示装置によつて、時刻、即ち時間、分、
秒及び又は１／１０秒で表示される。分割率は異なるテ
ープ速度（例えばビデオ・テーブ・送り技術では４つの
速度）を補償するように調節されなければならない。割
算を実行するために使用される時刻カウンタ回路及びカ
ウンタは可逆的にカウントしなければならない。即ち送
りが部分的に巻戻される場合の真の実時間動作を与える
ための第１の場合と、部分的なカウントを直線動作時間
に加えるため、非常に短い走行後にもし送りが反転され
るなら得られた部分的カウントを消すための第２の場合
とである。（ビデオ・テーブ記録／再生装置における）
４つのテープ速度を補償するための１，２，４又は８に
よる割算の外に、テーブ方向の反転と共に生じるエラー
・カウントを減少させるためタコ入力のある余分の割算
を予じめ行なうことが望ましい。従つて巧妙なビデオテ
ープ記録／再生装置においては関連の時刻カウンタが、
各桁か交互にモジユール６及び１０をカウントするカウ
ンタ、モジユール８，４，２及び１でカウントすること
、タコメータからのバツフア化されたカウント（例えば
ここではモジユラス１０）を発生すること及び最小桁と
して１／１０秒を表示するため各桁のモジユラスを変え
る能力を与えることが望ましい。本発明は割算を行なう
通常の外部割算器を必要とすることなく、直列２進加算
器を以つて上述した要件を実行する改良かつ簡単化され
た時刻テーブタイマ一装置を提供するものである。この
ためテーブ・タイマー・タコメータ手段かタコ車を介し
てテープに機械的に結合され、１秒毎に生じるタコパル
スに対して１クロツク期間の幅の単一負パルスを発生し
蓄積する。タコ手段か可逆カウンタ及び関連のタイミン
グ制御論理から成る演算論理手段に結合されている。そ
の可逆カウンタは入力タコパルスに対する正しい割算率
を表わすためＬＳＤのモジユラスを双方向に変える双方
向性の割算器として８桁クロツクの最小桁（ＬＳＤ）を
使用するために変形された直列２進加算器から成る。そ
の直列２進加算器は直列的に桁を計算し、その出力は本
来時間倍された形で、全８ビツトは２進コードに対して
４本の線と各表示桁を選択するための１本の線を使用す
るだけで云送される。多重出力は２進化１０進（ＢＣＤ
）−JャZグメント・エンコーダを介して５個の７セグメ
ント発光ダイオード（ＬＥＤ）・表示器から成るテープ
タイマー２進表示手段に供給される。ＬＥＤ表示器は前
記タイミング制御論理からの５桁選択ラインを介して直
列的にクロツクされる。本テープタイマ一装置はテープ
が所定速度で所定零基準から移動した経過時間を時刻モ
ードで表示する。

従つてそのタイマーは相対テーブ位置を検出し所定デー
プ速度での再生／記録時間の時間、分、秒及び又は１０
秒間でのテープ位置表示のため、時間倍された２進化１
０進（ＢＣＤ）出力を発生するため可逆カウンタ及び関
連演算論理を含んでいる。テープタイマーは制御ユニツ
トからのテープ方向信号、被選択速度信号及びテープ送
り装置のテープ駆動タコメータ（タコ）からのタコパル
スを受信する。タコパルスの数はカウントされ、タコパ
ルスによつて表わされるテープ長は被選択速度で記録／
再生時間に変換され、表示されている現時間からのテー
ブ移動によつて表される時間はテープ移動の方向に応じ
て加算又は減算される。テープタイマーは５個のＢＣＤ
桁を２進表示手段に送る。テープタイマーと表示ユニツ
ト間の接続リードの数を最小にするため５つの桁は直列
的に共通４ビツＩ・母線を介してＢＣＤ−JャZグメント
・デコーダに伝送され、そのデコーダの出力は５桁表示
手段から成る５個の７セグメント表示器に並列に導入さ
れる。また５桁選択ラインはテーブタイマ一から供給さ
れる各桁を識別し、５個の７セグメント表示器の対応す
るものを可能化するため表示手段に供給される。第１図
において本発明のテーブタイマ一は可逆カウンタ手段１
６及び関連タイミング／制御論理手段１８から成るテー
ブタイマ一演算論理手段１４に作動的に結合されたテー
プタイマー・タコ手段１２を備えている。

可逆カウンタ手段によつて発生されるＢＣＤ桁及びタイ
ミング／制御論理手段１８からの桁選択信号はテーブタ
イマ一表示手段２０に導入され、表示器は選択的に可能
化されて時刻表示を行なう。特に、タコ手段１２はテー
プ送り装置（図示せず）内の関連電子光学スイツチング
装置を有するテープタイマー車装置２２を備え、例えば
各１９．０５ｃＴｎ（．７．５インチ）のテープ移動に
対してその完全な１回転を行なう。

電子光学スイツチは１回転当り２０回の割合で光学路を
遮断し、ＴＴＬレベルパルスをバツフア回路２４に与え
、タコパルスの立上り及び立下り時を改良するためパル
ス整形を行なう。被バツフアタコパルスは、ライン２８
を介して導入される４３２１（１１ｚシステムクロツク
の正縁によつてクロツクされる２個のＤ型ラツチ回路を
有するタコパルス同期器２６に与えられる。同期器２６
はタコパルスを再度時間調節して、タコパルスの長さに
関係なく、各受信タコパルスに対して１クロツク期間の
幅の単一負パルスを発生する。前述したように、テープ
タイマー演算論理手段１４は可逆カウンタ手段１６及び
関連タイミング７制御論理手段１８を備えている。

可逆（アツブ／ダウン）カウンタ手段１６は桁毎にデー
タを４ビツト平列加算器を介して直列に循還させる８桁
直列２進加算器から成る。従つて可逆カウンタ１６は時
間、分、秒及び又は１／１０秒等の時間並に被選択動作
速度によるタコパルス速度の割算値の増加分又は減少分
を与える。第１図において直列２進カウンタはシフトレ
ジスタ３０を有し、該レジスタの出力は加算器３２、ま
たＢＣＤデータライン３３を介して表示手段２０のデー
タ入力に結合されている。加算器３２の出力は再循還ル
ープ３４を介してシフトレジスタ３０の入力に結合され
、またモジユロ境界検出器３６に結合されている。検出
器３６は加算回路３５（第２Ｂ図）を有し、該回路の出
力はシフトレジスタ３０及び搬送ライン３７を介してキ
ャリー／タコ・パルスラツチ手段３８の入力に結合され
たキャリー信号を含んでいる。レラツチ手段３８はタコ
手段１２のタコパルス同期器２６から出力を受信し、こ
れに入力をかつ加算器３２に同期タコ／キャリー信号を
供給する。減算器４０はその出力でシフトレジスタ３０
の入力に結合されている。シフトレジスタ３０及びキャ
リー／タコパルスラツチ手段３８はライン２８を経由す
る４３２Ｋ１１ｚシステムクロツクによりクロツクされ
、テープタイマー直列２進加算器（カウンタ１６）内の
要素を同期化する。前記タイミング／制御論理手段１８
はＴ７タコ可能化ライン４１を介してタコパルス同期器
２６に結合されている８ビツトリングカウンタ４２を備
え、該カウンタの桁選択ライン４３（ＤＳｌ−ＤＳ５）
はテーブタイマ一表示手段２０に結合されている。リン
グカムンタ４２は８桁４ビツト直列２進加算器（可逆カ
ウンタ１６）の出力で定常的に桁を識別し、表示手段２
０における加算器からの桁を多重化する制御を行なう。
更にリングカウンタ４２はモジユロ６／１０ライン４５
を介してモジユロ論理４４及びＴ。ライン４７に結合さ
れている。テーブ速度を計算するためＬＳＤのモジユラ
スか変えられている第１桁後に、モジユロ６／１０ライ
ン４５は時刻モードに応じてモジユラス、例えば９，５
９，５９を変えるためモジユラス６又は１０が現れてい
る時を識別する手段を備えている。モジユロ論理４４は
リングカウンタ４２からのタイミング信号ばかりでなく
ライン４６を経由するテープ送り速度選択スイツチ（図
示せず）からの入力ＳＳＡ及びＳＳＢを有する。モジユ
ロ論理４４の出力はライン４９を介して相補エンコーダ
４８に結合され、次いで減算器４０へのライン５１上に
モジユラスを、又はモジユロ境界検出器３６へのライン
５３上にその相補分を発生する。キヤプスタンサーボ（
図示せず）からのライン５５上の真方向命令（ＴＤＲ）
によつてセツトされる方向ラツチ回路５０は加算器３２
と相補エンコーダ４８へのライン５７上にアツプ制御信
号を発生する。リングカウンタ４２及び方向ラツチ回路
５０はライン２８上の４３２Ｋ１１ｚシステムクロツク
により同期化され、タイミング／制御論理手段１８及び
可逆カウンタ手段１６の要素の動作を同期化する。シフ
トレジスタ３０を介して発生される直列な流れのＢＣＤ
桁はＢＣＤデータライン３３を介してＢＣＤ−JャZグメ
ント・デコーダ５２に導入され、次いで表示手段２０を
構成する５個の７セグメント発光ダイオード（ＬＥＤ）
表示器５４に結合される。

リングカウンタ４２からの桁選択ライン４３がＬＥＤ表
示器５４に結合されこれを選択的に可能化する。ＢＣＤ
−JャZグメントデコーダ５２は表示手段２０において桁
を発生するように要求されるので、表示器５４の各セグ
メントに論理低（接地）レベルを与える。下に含まれる
表１は４個の８ビツトシフトレジスタ３０に含まれる８
個の４ビツト桁用のフオーマツト及び単一桁を表わす各
４ビツトがレジスタ３０の出力において利用可能である
期間を示す。

その表に示す如く、第１期間（ＴＯ）はモジユラスかテ
ーブ速度と共に変る桁を含んでいる。タコパルスは１９
．０５？（７．５インチ）のテープ毎に２０回の割合で
発生されるので、時間Ｔ。での桁のモジユラスは被選択
動作速度で毎秒１０パルスを与えるフアクタ一によつて
タコパルスを分割するように選択されたテープ速度に依
存する。例えば毎秒７６．２ｃ１ｎ（３０インチ）、３
８．１ｃＩｒＬ（１５インチ）、１８．１６ｃｒｎ（７
．１５インチ）及び９．５２ｃ１ｎ（３．７５インチ）
の被選択動作速度で、時間ＴＯでの桁のモジユラスは夫
々８，４，２及び１である。時間ｔ１〜Ｔ７での桁は被
選択動作時間での時間、分、秒及び１／１０による動作
時間をあられす。ここで５桁は一例としてＬＥＤ表示器
５４によつて表示される。時間Ｔｌｔｔ５又はＴ２〜Ｔ
６での桁は表示手段２０において夫々１／１０、秒及び
分又は秒、分及び時間を表示するため演算論理手段１４
の桁選択ライン４３（ＤＳｌ−ＤＳ５）に配設された機
械的リンク５９（第２Ａ図）を変えることによつて選択
しうる。

第２Ａ図で前記リンク接続は点線で、後者のリンク接続
は実線で示されている。第１図において、動作時に、直
列２進加算器から成る可逆カウンタ１６は４ビツト・ス
ライスでのカウンタデータ語における各桁をそのデータ
出力にシフトする。もしタコパルスが前記サイクル（Ｔ
Ｏ−Ｔ７）内にテーブ・タイマー演算論理によつて受信
されないと、データは変形されることなく可逆カウンタ
１６を介して再循還される。タコパルスが前記サイクル
（ＴＯ−Ｔ，）においてテープタイマー演算論理によつ
て受信されると、可逆カウンタ１６のカウントはテープ
移動か順方向時に１つだけ増加し、逆方向時に１つだけ
減少する。タイミング／制御論理手段１８においてリン
グカウンタ４２は４３２Ｌ信号の正縁でクロツクされ、
可逆カウンタ１６の動作の１サイクルに対して８ビツト
時間間隔（ＴＯ−Ｔ，）を発生する。モジユ口論理４４
はワン・オブテン・デコーダ６９を介してテープ送り速
度選択スイツチ（図示せず）から速度選択信号ＳＳＡ及
びＳＳＢ並にスイツチング手段７１を介してリングカウ
ンタ４２からタイミング情報を受信する。モジユロ論理
４４は対応時間間隔においてカウンタデータ語の各桁に
対しモジユラスの１５の補数を発生する。従つて時間Ｔ
Ｏでリングカウンタ４２はＳＳＡ及びＳＳＢライン４６
を介して供給されるテープ速度に相応したモジユロ情報
を発生するようにライン４７を介してモジユロ論理４４
を可能化する。ＴＯの後、スイツチング手段への選択入
力は高レベルに保持され、もしナンドゲ・一ト３７がラ
イン４５上で高レベルであるなら、手段７１のピン１３
は高レベルで、２進９が非返転アンドステージ７３を介
して１５のモジユロ境界デコーダ３６に加算される。こ
れはモジユラス６復号を与える。ナンド・ゲート３９が
低レベルであると、ライン４５及びピン１３は低レベル
、即ちワン・オブ・テン・デコーダ６９からの４ビツト
語のＭＳＤは低レベルでモジユラス１０の復号がスイツ
チング手段７１及びデコーダ３６により行なわれる。多
重ナンドゲート６７はリングカウンタ４２に単一の零を
挿入し、シフトレジスタ３０にタコパルスを与えるため
、タイミング信号として循還する零を発生する。その零
がリングカウンタ４２における最終出力位置にあると、
キャリー・フリツブフロツプ６８の１クロツク遅延によ
りシフトレジスタ３０への出力にＭＳＤが現われる。Ｍ
ＳＤはシフトレジスタ３０への入力用タコを用意し、１
クロツク遅れてＬＳＤ時にタコが入る。モジユロ境界検
出器３６は単一１５デコーダか複数の異なるモジユロを
検出せしめられるように選択的に予めバイアスされる。

第１桁時間Ｔ。時にその検出器は８，４，２，１の速度
２進符号化信号及び毎秒７６．２０ＩＴＬ１３８．１Ｃ
ＷＬ１１８．１６ｃＴｎ及び９．５２ＣＴＩＬの速度に
対応する７，１１，１３及び１４のカウントで予じめバ
イアスされる。ＴＯ後の残存桁時に検出器３６はかかる
桁の時刻表示のため６又は１０のモジユロに対応する９
又は５のカウントで予じめバイアスされる。１５の補数
でのモジユロ情報は相補エンコーダ４８に送られ、次い
で１減算器４０又はモジユロ境界検出器３６にモジユラ
ス又はその補数を与える。

このためキヤブスタンサーボ（図示せず）からのテープ
アツフJ■■５０は制御信号ＵＰを相補エンコーダ４８
及び加算器３２に与える。ＵＰ信号は、もしセツト（高
レベル）なら相補エンコーダ４８からの相補化モジユラ
スを、ライン５３を介してモジユロ境界検出器３６にゲ
ートする。もしＵＰ信号がりセツト（低レベル）なら、
ＵＰ信号はエンコーダ４８からのモジユラスを、ライン
５１を介して１減算器４０にゲートする。加算器３２に
与えられるＵＰ信号は、タコパルスが受信された時に可
逆カウンタ手段１６を加算又は減算するためにアツプ又
はダウン制御信号を発生する。また表示手段２０に関し
て、ＢＣＤ−JャZグメント・デコーダ５２の出力を含む
５本のラインは５個の７セグメント表示器５４ａ〜５４
ｅの対応セグメントの各々に並列に接続されている。

ＢＣＤａ〜ＢＣＤｄを介して送られる桁に対応する７セ
グメントパターンの選択は正の５ボルト（高レベル論理
）を被選択７セグメント表示器のアノードに印加し、他
の７セグメント表示器のアノードを接地（低レベル論理
）に保つことによつて達成される。ライン４３を経由す
るタイミング／制御論理手段１８からの桁選択信号ＤＳ
ｌ〜ＤＳ５は７セグメント表示器５４ａ〜５４ｅのアノ
ードに、夫々正の５ボルトを与える。桁選択ラインが低
レベルになると、関連のトランジスタスイツチは導通し
、対応７セグメント表示器のアノードに正の５ボルトを
与える。１度にただ１つの桁選択ラインが低レベルとな
るので、表示器の残りのトランジスタスイツチは導通せ
ず、非選択７セグメント表示器の残りのアノードは直流
零ボルトに止まる。

従つて被選択桁のみが発光せしめられる。データ語中の
桁の他の数、表示器、ＢＣＤデータライン、桁選択ライ
ン等が採用されていることが理解されるべきである。第
２Ａ及び２Ｂ図は第１図の組合せテーブ・タイマーの一
実施例の詳細を示す。

両図における同様の要素は同じように番号がつけられて
いる。第１図におけるようにタコ手段１２はタコ車装置
２２、バツフア回路２４及び２つのＤ型ラツチ６０，６
２から成るタコパルス同期器２６を備えている。テーブ
タイマ一装置はライン５６上にりセツト信号を発生する
りセツト釦ＣＲＢ（図示せず）を押すことによつて始動
される。ＣＲＢが低であると、キャリー／タコパルス・
ラツチ手段３８のキャリー・フリツブフロツプ６８によ
つて発生されるタコ／キャリーパルスは可逆カウンタ手
段１６に至ることを禁止され、シフトレジスタ３０のカ
ウントはクリアされる。テープタイマー装置は、電源が
所要論理へのライン５６上のＣＲＢ信号を低レベルにす
るワイアド・オアを介して装置に印加される時、発生さ
れる生起信号によつても始動される。バツフア回路２４
の出力がタコパルスの発生により正になると、ラツチ回
路６０は４３２０ｚシステムクロツクの正縁によつてセ
ツトされ、その出力はラツチ回路６２及びナンドゲート
６４に与えられる。

ラツチ回路６２は４３２醍クロツクの次の正縁によつて
ラツチ回路６０と同じ状態にセツトされる。ラツチ回路
６０の出力はナンドゲート６４によつてラツチ回路６２
の補数と組合わされるので、ラツチ回路６０が最初にセ
ツトされ１クロツク間隔遅れてラツチ回路６２がセツト
される期間に、ナンドゲート６４の出力は低レベルにな
る。他の全ての状態時に、ナンドゲート６４は高レベル
に止まる。ナンドゲート６４の出力は、ＲＳ型フリツブ
フロツプであつて、演算論理手段１４によつて要求され
かつタコ可能化ライン６５によりクロツクされる迄受信
同期タコパルスを蓄積するタコパルスラツチ回路６６に
結合される。テーブが順方向に移動している時、テープ
タイマー装置はカウント・アツブモードにある。この時
、ライン５５上のＴＤＲ信号（アツブ／ダウン命令）は
高レベルで、方向ラツチ回路５０はライン２８上の４３
２０ｚの正縁によつてセツトされる。セツトされている
方向ラツチ回路５０によりキャリー・フリツプフロツブ
６８のＱ出力はノアゲ゛ート７２を介して加算器３２の
キャリー入力に送られる。モジユロ論理４４から４ビツ
トデータは相補エンコーダ４８の非返転アンドゲート・
ステージ７３を介してモジユロ境界検出器３６にゲート
され、反転ノアゲート・ステージ７５及びライン５１を
介して１減算器４０への４ビツトデータは低レベルであ
る。シフトレジスタ３０及び関連要素３２，，３６，４
０によつて形成される直列２進加算器のプロツク図を示
す第３図において、各ＢＣＤ桁は４３２Ｋ１１ｚクロツ
クによる並列４ビツト数としてシフトレジスタ３０、加
算器３２，３５及び４０を介して直列にシフトされる。
時間Ｔ。において８桁ＢＣＤ数のＬＳＤはレジスタから
加算器３２のＡ入力にシフトされる。カウントアツブモ
ード時はノアゲート７４からの加算器３２へのＢ入力は
低レベルで、加算器３２へのキャリー入力は、前記Ｔ。
−Ｔ，サイクル時にタコパルスが受信された時のみ高レ
ベルとなるか、或いはＴ，以外の何れかの期間にキャリ
ーが発生される。もしタコパルスがサイクル（ＴＯ−Ｔ
，）時に全て受信されないと、ＴＯで現れているＬＳＤ
は加算器３２によつて変化せず、その出力はライン３４
を介してシフトレジスタ３０の入力に再循還される。加
算器３２の出力はまたモジユロ境界検出器３６の加算器
３５のＡ入力に与えられる。加算器３２のＢ入力はその
特定桁に対するモジユラスの１５の補数である。ＴＯ時
に、そのモジユラスはテープ送り装置上の速度選択器の
設定によつて決められる。ＴＯ時に（加算器３５）検出
器３６へのＢ入力における相補化モジユラスは毎秒７６
．２ｃ！Ｎｌ３８．ｌＣｌｎｌｌ９．Ｏ５ＣｌｌＬ及び
９．５２５αの被選択速度に対して７，１１，１３及び
１４である。加算器３５の出力は検出器３６のナンドゲ
ート７６に与えられ該検出器はシフトレジスタ３０のデ
ータ選択入力に、及びナンドゲート７８を介してキャリ
ーフリップフロップ６８に低レベル（零ボルト）信号を
与える。テープタイマー演算論理手段１４によつてタコ
パルスが全て受信されない限り、そのカウントは変化し
ないシフトレジスタ３０を介して再循還され続け、ナン
ドゲート７６の出力は高レベルに止まる。タコパルスか
Ｔ，の終りに受信されると、キャリーフリップフロップ
６８はタコ可能化ライン４１及びＴ。時に加算器３２に
入力を発生するナンドゲート６５によりセツトされる。
この入力はシフトレジスタからのＬＳＤを増加させるの
で、加算器３２の増力出力はモジユロ境界検出器３６に
よつて相補化モジユラスと加算される。もしその加算結
果か１５に等しくないと、ナンドゲート７６は高レベル
のままで増加された桁はライン３４を介してｔ１のスタ
ート時にシフトレジスタ３０にクロツクバツクされ、キ
ャリーフリップフロップ６８は再びセツトされない。従
つてｔ１〜Ｔ，時の残りの桁は変化せずにシフトレジス
タ３０を介して再循還される。もしＴ。のスタート時に
タコパルスが受信され、加算器３２の増加出力が１５に
等しい相補化モジユラスと加わると、ナンドゲート７６
の出力は低レベルになり、増加された桁はシフトレジス
タ３０に再循還されない。その代り、カウントアツブ時
に零に等しい１減算器４０の出力が選択される。シフト
レジスタ３０への入力として１減算器４０の出力を選択
する外に、ナンドゲート７６の低出力はナンドゲート７
８を介して次の時間間隔ｔ１のスタート時にキャリーフ
リップフロップ６８をセツトする。

この時、第２ＬＳＤは加算器３２へシフトされ、もしキ
ャリー・フリツプフロツブ６８はセツトされると（ＬＳ
Ｄと相補化モジユラスの和が１５に等しい）加算器３２
へのキャリー入力は高レベルで第２ＬＳＤは増加される
。ｔ１時の加算器３２からの和はモジユロ境界検出器３
６によつて相補化（ベース１６）モジユラスに加えられ
、もしその和が１５に等しいと、そのナンドゲート７６
は低レベルになる。零はシフトレジスタ３０に負荷され
キャリーフリップフロップ６８はＴ２で加算器３２へキ
ャリー入力を与えるようにセツトされる。もし検出器３
６からの和が１５に等しくないと、ナンドゲート７６は
高レベルに止まり、加算器３２からの増加された和はラ
イン３４を介してシフトレジスタ３０に再循還される。
この過程は各連続桁時間Ｔ２−Ｔ６においてくり返され
る。Ｔ，で、最高桁（ＭＳＤ）はシフトレジスタ３０か
ら加算器３２へシフトされる。キャリーフリップフロッ
プ６８の状態はバツフア回路８０を経由するＴ，タイミ
ングパルスによつて加算器３２へのキャリー入力を発生
することを禁止される。このバツフア回路はバツフア回
路８２を介してキャリー・フリツブフロツプ６８の出力
とワイヤ・アンドされる。Ｔ７時にＭＳＤは決して増加
されないので、ＭＳＤがモジユラスを超えた結果として
ＬＳＤ中に発生されない。テーブか逆方向に移動してい
る時、テーブタイマ一装置はカウントダウン・モードに
あり、ライン５５上のアツブ／ダウン命令は低レベルで
、方向ラツチ回路５０はライン２８上の４３２Ｋ１Ｉｚ
クロツクの正縁によつてりセツトされる。

キャリーフリップフロップ６８の出力はノアゲート７４
を介して加算器３２のＢ入力に送られ、モジユロ論理４
４からの４ビツトデータは相補エンコーダ４８及びライ
ン５１を介して１減算器４０にゲートされ、モジユロ境
界検出器３６の加算器３５への４ビツトＢ入力は低レベ
ルである。第４図はシフトレジスタ３０及び関連論理要
素３２，３６，４０から成る直列２進加算器のプロツク
図を示す。カウント・ダウン・モード時に、ノアゲート
７２からの加算器３２へのキャリー入力は低レベルに保
持され、加算器３２への４ビツトＢ入力は前記ＴＯ−Ｔ
，サイクル時にタコパルスが受信される時高レベルにな
るか、又はＴ７以外の何れかの他の期間にキャリーが発
生される。もしサイクル（ＴＯ〜Ｔ７時にタコパルスか
全く受信されないと、ＴＯ時に現れるＬＳＤは加算器３
２によつて変化されない。その加算器の出力はライン３
４を介してシフトレジスタ３０の入力に再循還され、ま
たモジユロ境界検出器３６のＡ入力に送られる。検出器
３６の加算器３５へのＢ入力はカウント・ダウン・モー
ド時に常に零である。１減算器４０はボロ一が検出され
るとき、シフトレジスタ３０にデータを入力させるため
に使用される。

１減算器４０へのＡ入力はその特別の桁に対するモジユ
ラスであり、そのためＴ。

時に１減算器４０へのＡ入力におけるモジユラスは毎秒
７６．２０ｆＩＬ１３８．１儂、１９．０５儂、９．５
ｃｍ及び４．７５ｃＷＬの被選択テーブ速度に対して８
，４，２又は１である。４個のＢ入力は全て常にカウン
ト・ダウン時に高レベルであるので、５を加算する（又
は１の１６の補数）。

従つてカウントダウン時、１減算器４０の加算出力は常
にモジユラスから１を引いたものに等しい。このことは
カウントダウン・シーケンスにおいて正しい数が零に続
いて現れることを保障する。サイクル（ＴＯ−Ｔ，）時
にタコパルスが受信されると、キャリーフリップフロッ
プ６８はタコ可能化ライン４１及びナンドゲート６５に
よりＴ。のスタート時にセツトされ、セツトされたそこ
からの出力はノアゲート７４を介して加算器３２のＢ入
力にゲートされる。従つてキャリーフリップフロップか
セツトされると、全てのＢ入力は高レベルである。キャ
リーフリップフロップ６８がりセツトされると、全ての
Ｂ入力は低レベルである。ＴＯ時にＬＳＤはシフトレジ
スタ３０から加算器３２へシフトされる。もしタコパル
スが受信されないと、加算器３２の加算出力は変化せず
にシフトレジスタ３０の入カへ再循還される。もしタコ
パルスが前のサイクルに受信されると、キャリーフリッ
プフロップ６８がＴ。でセツトされ、この時シフトされ
ているＬＳＤは全て１である加算器３２へのＢ入力と加
算される。全ての１（又は１の１６の補数）をシフトレ
ジスタ３０の出力に加えることによつて、１がそのカウ
ントから減算される。加算器３２からの和はモジユロ境
界検出器３６に送られ、カウントダウン時に零（全Ｂ入
力は低レベル）のみが検出器３６によつて加算器３２か
らの和に加えられるので、変化しないでナンドゲート７
６の入力に転送される。もしＬＳＤの減算で１５（６０
進法でＯ−１か１５に等しい）を発生すると、ナンドゲ
ート７６は低レベルになり、Ｔ６の終りにキャリー・フ
リツブフロツプ６８をセツトする。ナンドゲート７６が
低レベルになるのと同時に、１減算器４０の出力はシフ
トレジスタ３０の入力において加算器３２の出力と置換
される。

この出力は常に現存処理されている桁のモジユラス以下
で１に等しい。ｔ１で第２ＬＳＤはシフトレジスタ３０
から加算器３２に転送される。もしＴＯでキャリー・フ
リツブフロツブ６８がセツトされると、第２ＬＳＤは減
算される。加算器３２の出力はＴ。時の１５のカウント
に対するのと同じようにしてモジユロ境界検出器３６に
よつてチエツクされる。もし１５のカウントが検出され
ないと、加算器３２の出力はライン３４を介してシフト
レジスタ３０へ再循還される。もし１５（１５は零カウ
ントに等しい）かシフトレジスタ３０からの減算結果と
して検出されると、１減算器４０の出力はカウントダウ
ン・シーケンスにおいて零に続く正しい数としてシフト
レジスタ３０にシフトされる。同様にして残りの桁Ｔ２
−Ｔ，は、Ｔ７時にキャリーフリップフロップ６８の出
力か不能化される場合を除いてカウントダウン・モード
で処理される。

もしテーブかなくなると、なおタコパルスか慣性により
タコメータ車によつて発生される。

タコパルスをカウントさせないため、テープかなくなる
とライン８４上のテープ送り装置によつて発生される防
止信号かキャリー・フリツブフロツブ６８からの出力を
禁止する。その防止信号はオーブン・コレクタバツフア
回路８６によつて受信され、その出力はキャリー・フリ
ツプフロツブ６８の出力をバツフアしているバツフア回
路８２とワイヤ・オアがとられる。防止信号か低レベル
になると、キャリー・フリツプフロツブ６８のバツフア
出力はバツフア回路８６によつて低レベルに保持され、
更にタコパルスのカウントが禁止される。

【図面の簡単な説明】

第１図はテーブタイマ一装置のプロツク図、第２Ａ及び
２Ｂ図は第１図の装置を実施する概略図、第３及び４図
は第１及び２図の装置のカウントアツブ及びカウントダ
ウン論理を実施するプロツク図である。 １２・・・・・・テープタイマータコ手段、１４・・・
・・・テープタイマー演算論理手段、１６・・・・・・
可逆カウンタ、１８・・・・・・タイミング／制御論理
手段、２０・・・テープタイマー表示手段。

Claims (1)

1. 【特許請求の範囲】 １ タコパルス発生用媒体駆動タコメータ及び異なる速
   度を表す２進符号化速度信号を発生する速度選択制御手
   段を有し、異なる媒体速度に対して関連媒体送り装置に
   よつて双方向に移動せしめられる媒体の位置の時刻記録
   を発生する電子ディジタルテープタイマーであつて、（
   イ）一連の桁を直列的に循還させ、その最小桁を選択的
   に加算又は減算するため前記タコパルスを検出する直列
   ２進加算手段を有する可逆カウンタと、（ロ）前記２進
   符号化速度信号及び可逆カウンタ手段に結合され、媒体
   移動の何れかの瞬間に２進符号化速度信号と比例する最
   小桁のモジユラスを選択的に変えるタイミング／制御論
   理手段とを備え、（ハ）一連の桁の第２桁は２進符号化
   速度信号に比例する最小桁モジユラスの変化に応答して
   、毎秒正確に増加又は減少するようにしていることを特
   徴とする上記タイマー。 ２ 異なる媒体速度に対して移動せしめられている媒体
   の位置の時刻記録を行なう特許請求の範囲第１項に記載
   のタイマーにおいて、前記可逆カウンタは選択された数
   のカウントにより予めバイアスできる単一モジユラス検
   出器を備え、該検出器がキャリイ出力の発生に先立つて
   残存するカウントに対応するモジユラスを検出すること
   を特徴とする上記タイマー。 ３ 特許請求の範囲第１項に記載のタイマーにおいて、
   更に２進時刻桁表示手段を備え、２進符号化１０進デー
   タ語の被選択部分が桁選択信号に応答して前記２進時刻
   桁表示手段に表示されることを特徴とする上記タイマー
   。