DE2440636A1

DE2440636A1 - Lese/schreib-einrichtung fuer die magnetische aufzeichnung mit hoher bitdichte

Info

Publication number: DE2440636A1
Application number: DE2440636A
Authority: DE
Inventors: Martin F Davis; Francis J Schwanauer; Ivan E Walenta; Gary J Walker
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1973-09-12
Filing date: 1974-08-24
Publication date: 1975-03-13
Also published as: FR2243489A1; FR2243489B1; JPS5057417A; US3864735A; GB1482136A; NL7410909A; DE2440636C2

Description

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des. Staates Michigan, Burroughs Place, Detroit, Michigan 48232, V. St.A.

Lese/Schreib-Einrichtung für die magnetische Aufzeichnung mit hoher Bitdichte

Die Erfindung beschäftigt sich mit Verbesserungen im Verfahren und in der Einrichtung für das Lesen und Schreiben binär kodierter Daten auf bzw. von bewegten Speichern und befaßt sich insbesondere mit einem verbesserten Kodier- und Dekodierverfahren sowie einer Einrichtung zur Verwendung in Anlagen, die mit bewegten Speichern arbeiten.

Bei bekannten Anlagen mit bewegten Speichern für Binärdaten, beispielsweise in der Form von Magnetbändern, Magnetplattenstapeln und Magnetplattenpackungen, zeigen zunehmende Dichte der Informationsspeicherung und abnehmende Eingabe- und Ausgabezeit, ohne daß gleichzeitig die Gültigkeit (Lesbarkeit) der wiedergewonnenen Daten nachteilig beeinflußt wurde. Diese Anlagen mit bewegten

HZ/gs

509811/075A

Speichern, bei denen die Dichte der gespeicherten Information stark erhöht und die Bin/Ausgabe-Zeit stark vermindert sind, sind jedoch mit einer beträchtlichen Fehlerzunahme in den wiedergewonnenen Binärdaten behaftet. Die vorliegende Erfindung möchte diesen Nachteil überwinden.

Demzufolge ist es ein Anliegen der Erfindung, ein verbessertes Verfahren und eine verbesserte Einrichtung zum Speichern von binären Daten auf und zum Wiedergewinnen binärer Daten von bewegten Speichern zu schaffen. Weiter soll das zu schaffende Verfahren und die dazu geeignete Einrichtung ein Speichern mit sehr hoher Dichte und eine Wiedergewinnung genauer Daten ermöglichen.

Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß nicht selbst taktende Binärdaten in selbst taktende Binärdaten mit Verwendung eines Schreibtaktsignales kodiert werden, das von den Geschwindigkeitsschwankungen des Speichers beeinflußbar ist, und das die selbst taktenden Binärdaten zu nicht selbst taktenden Binärdaten mit Verwendung eines Lese-Takt-Signales dekodiert werden, das aus dem Gelesenen selbst taktenden Binärdaten abgeleitet wurde, -um asymmetrische Dekodierfenster zu erzeugen. Der Schreibtakt zusammen mit Sektormarkierungssignalen, die zur Adressierung vcn Daten aus dem Speicher verwendet werden und einen analogen Geschwindigkeits anzeigenden Signal werden aus einem Index-Signal synthetisiert, das auf die Geschwindigkeitsschwankungen des Speichers anspricht. Während der Datenwiedergewinnung dient das analoge Geschwindigkeitsanzeige-Signal zur Erzeugung des Lese-Takt-Signals in Abhängigkeit vom Empfang der selbst taktenden Binärdaten.

Vorteile und weitere Merkmale der Erfindung gehen besonders

50981 1/0754

deutlich aus der nachfolgenden Beschreibung der Erfindung hervor, bei der auf die beigefügten Zeichnungen Bezug genommen wird, in welchen gleiche Bezugszeichen gleiche Teile bezeichnen. Im einzelnen zeigen:

Fig. 1 ein Blockdiagramm zur Erläuterung einer Binärspeichereinrichtung, die mit den Merkmalen der Erfindung ausgestattet ist;

Fig. 2 ein logisches Diagramm des bevorzugten Ausführungsbeispiels der Daten-Verschlüsselungsschaltungen, die im Rahmen der Erfindung Verwendung finden;

Fig. 3 Impulszüge zur Erläuterung des Funktionsablaufs der Logikelemente in der Datenverschlüsselungs-Schaltung aus Fig. 2;

Fig. 4 ein Blockschaltbild eines erfindungsgemäßen Takt- und Sektormarkierungs-Generators;

. Fig. 5 schaltungsmäßige Einzelheiten aus dem Blockschaltbild der Fig.%;

Fig. 6 Impulszüge zur Erläuterung des Betriebsverhaltens der Schaltung aus Fig. 4 und 5;

Fig. 7 das Blockschaltbild der universellen Wiedergewinnungsschaltung für selbst-taktende Daten gemäß der Erfindung; und

Fig. 8 schaltungsmäßige Einzelheiten aus dem Blockschaltbild der Fig. 7.

Gemäß Fig. 1 werden auf einen bewegten Speicher 11, der eine Magnetscheibe sein könnte, welche mindestens einen Kanal 17 für Binärdaten und einen Kanal 19 für Index-Impulse trägt, Daten von einem Lese/Schreib-Kopf 13 aufgeschrieben und von dem Lese/Schreib-Kopf 13 von dem Speicher abgelesen. Ein weiterer Lese/Schreib-Kopf 15 liest die Indeximpulse von der Spur 19 ab. Zur Vereinfachung des Verständnisses werde angenommen, daß der Speicher 11 ein Magnetspeicher ist. Der Lese/Schreib-Kopf 13 wird daher ein elektromagnetischer Wandler sein, der einer Lese/Schreibelektronik 21 Impulse zuführt und von dieser Impulse empfängt. Die Lese/Schreibelektronik 21 besteht

50981 1/0754

aus Impulsformern und Stromtreibern, die als solche bekannt sind.

Daten-Kodierschaltungen 25 empfangen NRZ-kodierte (d.h. in Wechsel- oder Richtungsschrift geschriebene) Daten auf Leitung 37 aus einer nicht dargestellten NRZ-(non return to zero) Quelle sowie einen Schreibetakt auf Leitung 45 aus einem Schreibtakt-und Sektor-Markierungsgenerator 27. Die Daten-Kodierschaltungeri kodieren die NRZ-Binärdaten in modifiziert-frequenzmodulierte (MFM)-Daten, die selbst-taktend sind, auf eine Weise, die nachfolgend erläutert wird. Diese MFM-Daten werden über Leitung 47 der Lese/Schreibe-Elektronik 21 zugeführt. Die Lese/Schreibe-Elektronik treibt in an sich bekannter Weise die elektromagnetischen Lese/Schreib-Köpfe 13 und sorgen für Fluß-Wechsel in dem Magnetspeicher 11, wie das von den empfangenen MFM-kodierten Daten verlangt wird. Der Schreibe-Takt-und Sektor-Markierungsgenerator 27 erzeugt Schreibe-Takt-Signale auf Leitung 45, Sektor-Markierungssignale auf Leitung 39 und ein analoges Geschwindigkeits anzeigendes Signal auf Leitung 40 in Abhängigkeit von einem empfangenen Index-Signal aus dem Lese/Schreibkopf 15 und einem Ausgang aus dem Geschwindigkeits-Detektor 23.

Der Geschwindigkeitsdetektor 23 spricht auf die ihm vom elektromagnetischen Wandler 15 zugeführten Index-Impulse an und erzeugt ein Signal, wenn ein bestimmter Prozentsatz der Endgeschwindigkeit des Magnetspeichers 11 erreicht ist. Der für den Geschwindigkeits-Detektor zur Erfüllung dieser Funktion benötigte Aufbau ist dem Fachmann an sich geläufig. Beispielsweise kann der Geschwindigkeits-Detektor so aufgebaut sein, daß die von dem elektromagnetischen Lese/Schreib-Kopf 15 empfangenen Indeximpulse dem Eingang eines Multivibrators mit einer RC-Zeitkonstanten

509811/0754

-S-

zugeführt werden, welche Zeitkonstante so eingestellt worden ist, daß sie dem Intervall entspricht, das zwischen dem Auftreten ankommende Index-Impulse liegt, wenn der Speicher 11 mit der gewünschten Endgeschwindigkeit oder dem gewünschten Prozentsatz an Endgeschwindigkeit vorbeiläuft. Ankommende Indeximpulse würden den Multivibrator triggern, der seinerseits vor Ankunft des nächsten Indeximpulses zeitlich ablaufen würde und damit anzeigen würde, daß der Speicher noch mit geringerer als der gewünschten Geschwindigkeit läuft. Wenn jedoch der nächste Index-Impuls ankommt, ehe der Multivibrator abgelaufen ist, dann wird die vorbestimmte, in den Multivibrator durch die RC-Schaltung eingebaute Geschwindigkeit überschritten werden. Neben der Zugabe des Index-Impulses zur Multivibrator-Schaltung könnte er auch den Setzeingang einer Kippschaltung zugeführt werden, wobei der Ausgang des Multivibrators dem Rückstelleingang der Kippschaltung zugeführt wird. Solange daher die Indeximpulse nach dem zeitlichen Ablauf des Multivibrators ankommen, würde die Kippschaltung im zurückgesetzten Zustand verbleiben, und zwar solange, bis die Indeximpulse vor dem .zeitlichen Ablaufen des Multivibrators ankommen und dadurch die Kippschaltung setzen, wodurch wiederum ein Signal an den Schreibe-Takt-und Sektor-Markierungsgenerator 27· weitergegeben wird. Dieses spezielle Beispiel einer Ausführungsform des Geschwindigkeitsdetektors möge nicht als die Erfindung beschränkend angesehen werden. Beispielsweise muß der Geschwindigkeitsdetektor nicht Index-Impulse verarbeiten, die von dem elektromagnetischen Lese/Schreib-Kopf 15 erzeugt werden. Er könnte beispielsweise auch die Form eines digitalen Tachometers annehmen, der digitale Signale erzeugt, deren Freguenz die Geschwindigkeit des Speichers anzeigt. Diese digitalen Signale könnten mit dem Ausgang einer Uhr verglichen werden, deren Frequenz so eingestellt ist, daß sie der gewünschten Geschwindigkeit des Speichers 11 entspricht, wobei ein Vergleich der

50981 1/0754

beiden natürlich ein Signal an den Lese-Takt- und Sektor-Markierungsgenera tor 27 zur Folge hätte.

Der erfindungsgemäße Generator 27 zur Erzeugung des Schreibe-Takts und der Sektormarkierungssignale ist im einzelnen eis Ausführungsbeispiel in den Fig. 4 und 5 gezeigt. Er arbeitet so, daß ein Spannungs gesteuerter Oszillator zunächst Taktsignale erzeugt. Diese Taktsignale werden von einem variablen Modulo-Zähler herabdividiert und führen zu Sektormarkierungssignale. Die Sektormarkierungssignale werden so weit herabdividiert, daß sich ein einziger Impuls pro Umdrehung des Speichers (wenn ein rotierender Speicher verwendet wird) ergibt. Dieser Einheits-Impuls wird in seinem zeitlichen Auftreten mit einem Einheits-Signal aus dem rotierenden Speicher verglichen, wobei die Differenz zwischen Einheits-Impuls und Einheits-Signal ein Regelsignal zur Regelung der Frequenz der aus dem'-spannungsgesteuerten Oszillator abgegebenen Taktsignale ergibt. Ein zur Geschwindigkeit des sich drehenden Speichers in Beziehung stehendes Signal steuert die Ansprechzeit der erwähnten Schaltung. Es ist klar, daß dieses Prinzip -vor allem bei hohen Aufzeichnungsdichten anderen, beispielsweise aus der US-Patentschrift 3 577 132 bekannten Verfahren zur Gewinnung von Takt- und Sektor-Markierungssignalen überlegen ist und in ähnlicher Weise auf linearbewegte Speicher Anwendung finden kann, wenn die Einheits-Signale entsprechend aufgezeichnet sind.

Gemäß Fig. 4 fühlt ein elektromagnetischer Lese/Schreib-Kopf 115 einmal pro Umdrehung eines rotierenden Speichers 111 einen einem Einheits-Signal entsprechenden, aufgezeichneten Schlußwechsel 113 ab. Dieser Flußwechsel wird zu einem Lesesignalformer 119 über■Leitungen 117 weiter geleitet. Dieser Lesesignalformer wirkt als Filter für spurenhafte Rsuschsignale und liefert einen schmalen Ausgangsimpuls an derjenigen zeitlichen Stelle, an der der Fluß-

509811/0754

übergang ertastet war. Die Schaltung zur Ausführung dieser Impulsformung ist an sich bekannt. Das sich ergebende Index- oder Einheitssignal wird dann einer Frequenzvergleichsschaltung 123, einem zweiten variablen Modulo-Zähler 143 und einem ersten variablen Modulo-Zähler 139 über Leitung 121 zugeführt. Das Index-oder Einheitssignal setzt die Modulo-Zähler 139 und 143 zurück. Die Frequenzvergleichsschaltung 123, die noch genauer beschrieben wird, vergleicht das Auftreten dieses Index- oder Einheitssignals mit dem Auftreten eines Signals aus dem zweiten variablen Modulo-Zähler■143, das über Leitung 145 empfangen wird. Wenn das Index-Signal vor dem Signal aus dem Zähler 143 auftritt, erzeugt die Vergleichsschaltung 123 eine erste Art an Fehlersignal. Wenn das Signal aus dem Zähler 143 zuerst auftritt, erzeugt die Vergleichsschaltung 123 ein Fehlersignal einer anderen Art, worauf noch eingegangen wird.

Der Integrierer 127, empfängt die binäre Fehleranzeige an seinem Eingang 125 und entschlüsselt sie zu einer Analogspannung, beispielsweise in der Form eines Sägezahn-Signals. Diese Analogspannung repräsentiert sowohl die Geschwindigkeit des Magnetspeichers auf Leitung 133 und dient zur Regelung des Ausgangs eines spannungsgesteuerten Oszillators 135 auf Leitung 131. Der Ausgang des spannungsgesteuerten Oszillators 135 besitzt die Form einer Reihe von Taktimpulsen auf Leitung 137, wobei die Frequenz dieser Taktimpulse entsprechend der Spannung des Eingangssignals auf Leitung 131 schwankt. Die Taktsignale auf Leitung 137 werden von einem rotierenden Speicher in an sich bekannter Weise verwendet.

Die Taktsignale werden dem ersten variablen Modulo-Zähler 139 zugeführt. Der Aufbau und der Betrieb eines derartigen Zählers ist an sich bekannt, so daß es hier genügt zu sagen, daß der Modulo-Zähler ein Ausgangssignal nur dann erzeugt,

509811/0754 ■

wenn die Eingangsimpulse um ein Bit das Modulo des Zählers überschreiten. Ein variabler Modulo-Zähler besitzt die weitere Fähigkeit, seine Basis oder sein Modulo zu variieren, und zwar entweder in Abhängigkeit von einem entsprechenden manuellen Eingriff oder aufgrund elektronischer Fernsteuerung. In dieser speziellen Ausführungsform besitzt der erste Modulo-Zähler 139 eine Basis (Modulo), die die Taktsignale, welche aus dem Oszillator 135 empfangen werden, dividiert, um die gewünschten Sektormarkierungssignale auf Leitung 141 zu erzeugen. Diese Sektormarkierungssignale dienen in dem rotierenden Speicher den weiter oben beschriebenen Zwecken.

Die Sektormarkierunqssignale auf Leitung 141 werden einem zweiten variablen Modulo-Zähler 143 zugeführt, der gleich wie der variable Modulo-Zähler 139 aufgebaut sein kann, mit der einzigen Ausnahme, daß seine Basis oder sein Modulo im allgemeinen eine andere ist. Die Basis des zweiten Modulo-Zählers 143 wird so gewählt, daß die Sektormarkierungssignale, die von Leitung 141 empfangen werden, auf einen Einheitsimpuls herabdividiert werden, der auf Leitung 145 erscheint. Dieser Einheitsimpuls wird, wie bereits genannt, mit dem Indexsignal oder Einheitssignal aus dem rotierenden Speicher verglichen.

Fig. 5 zeigt die Freguenz-Vergleichsschaltung 122 und den Integrierer 127 im einzelnen, wobei das Indexsignal, das von dem rotierenden Speicher 111 (Fig.4) empfangen wurde, der Frequenz-Vergleichsschaltung 123 über Leitung 121 zugeführt wird. Der Ausgang des zweiten variablen Modulo-Zählers 143 wird ebenfalls der Frequenz-Vergleichsschaltung 123 über Leitung 145 zugeführt. Die wesentliche Komponente der Freqijenz-Vergleichss'chaltung ist ein D-Typ-Flip-Flop 147. Das Index-Signal aus dem Speicher wird dem C- oder Takt-Eingang des Flip-Flops 147 zugeführt. Wenn das Signal auf Leitung 145 während derjenigen Zeit

509 811/07 54

hoch liegt, bei der ein Übergang von einer niedrigen zu einem hohen Pegel an dem C-Eingang des Flip-Flops 147 auf Leitung 121 auftritt, dann wird der Q-Ausgang des Flip-Flops 147 hoch liegen und der Q -Ausgang wird niedrig liegen. Wenn der Signalpegel auf Leitung 145 niedrig liegt, und der Signalpegel auf Leitung von niedrig zu hoch wechselt, dann wird der Q-Ausgang des Flip-Flops 147 niedrig und der Q-Ausgang hoch sein.

Die Q-und Q-Ausgänge des Flip-Flops 147 werden einem zwei Eingangs-Pegel umsetzenden Verstärker 149 über Leitungen 125 zugeführt. Der Pegelumsetz-Verstärker 149 besitzt einen nicht invertierenden Eingang sowie einen invertierenden Eingang, der mit Minuszeichen versehen ist. Wenn also der Q-Ausgang des Flip-Flops 147 hoch liegt,wird der Verstärker 149 eine positive Ausgangsspannung erzeugen. Wenn der Q-Ausgang des Flip-Flops hoch liegt, wird der Verstärker 149 eine negative Ausgangsspannung erzeugen.

Die Ausgangsspannung aus dem Verstärker 149 wird eine Integrierschaltung bestehend aus Widerständen 155, 153, Kondensator 157 und Operationsverstärker 159 zugeführt. Die Funktion dieser Integrierschaltung besteht darin, die von dem Verstärker 149 empfangenen Spannungen zu integrieren. Der auf Leitung 131 erscheinende Signalausgang des Integrierers besitzt in Abhängigkeit von den aufgenommenen Spannungen eine zunehmende oder abnehmende Form, d.h. ist in irgendeiner Weise dreieckförmig. Der positive oder negative Anstieg dieses Signals hängt von den Q-Ausgängen des Flip-Flops 147 ab.

Um eine schnellere Ansprechfähig'keit für den Integrierer 127 während der Zeitspanne zu haben, während der rotierende Speicher vom Ruhezustand auf eine nominelle Geschwindigkeit übergeht, ist ein spannungsgesteuerter elektronischer

509811/0754

Schalter 161 in die Integrierschaltung zwischen den Widerständen 155 und 153 eingeschaltet, so daß diese parallel geschlossen sind, wenn der Schalter geschlossen ist, bzw. so daß der Widerstand 155 aus dem Strompfad ausgeschlossen wird, wenn der Schalter offen ist. Ein hoher Signalpegel wird auf Leitung 129 aus einer Schaltung im Antrieb des rotierenden Speichers empfangen, wenn der Speicher mit einemfestgelegten Prozentsatz unterhalb der vorbestimmten Nominalgeschwindigkeit dreht. Der Signalpegel auf Leitung 129 kann durch Überwachen der Freguenz der Index-Impulse gewonnen werden, und hoch gehen, wenn die Frequenz unter einem bestimmten Wert liegt. Dieser hohe Signalpegel auf Leitung 129 wird von einem Umsetzverstärker 151 aufgenommen, der den hohen Signalpegel in eine solche Spannung umsetzt, daß der Schalter 161 geschlossen wird. Wenn der rotierende Speicher den vorbestimmten Prozentsatz seiner Nominalgeschwindigkeit erreicht, geht' der Signalpegel auf Leitung 129 auf einen niedrigen Zustand über, so daß der Verstärker 151 eine Nullspannung als Ausgang zeigt, die es ermöglicht, daß der Schalter 161 in seine normalerweise geöffnete Stellung zurückkehrt. Wenn der Arbeitsschalter 161 offen ist, ist die Verstärkung des Integrierers kleiner als wenn der Schalter geschlossen ist, da im letzteren Fall die parallel geschalteten Widerstände 153 und 155 den Gesamtwiderstand der Schaltung absinken lassen. Dies rührt daher, daß die Verstärkung umgekehrt proportional zum Eingangswiderstand des Operationsverstärkers 159 ist.

Das Funktionsverhalten der in den Fig. 4 und 5 beschriebenen Schaltung wird durch Betrachtung der Impulszüge gemäß Fig. 6 leichter verständlich. Der Ausgang des Lesesignalforrners .119 ist, wie bereits erwähnt, ein Einheits- oder Indexsignal, das von dem rotierenden Speicher 111 gemäß Fig. 4 gelesen wurde. Das Indexsignal 163 tritt wieder

509811/0754

in einem Signalzug Al mit einer Frequenz auf, die von der Umlaufgeschwindigkeit des Speichers abhängt. Dieser Signalzug wirkt als Bezugspunkt für die Frequenz-Vergleichsschaltung 123. Der andere Eingang zur Frequenz-Vergleichsschaltung besteht aus den Tief-Hoch-Übergängen 165 aus dem zweiten variablen Modulo-Zähler 143. Diese Übergänge treten nur dann auf, wenn ein Indeximpuls 163 zu spät auftritt, um den Zähler 143 (Fig.5) zurückzustellen, ehe seine Basis überschritten ist.

Wenn das Signal 163, das den Takteingang des Flip-Flops 147 zugeführt wird, zeitlich früher auftritt, als ein Niedrig-Hoch-Übergang aus dem variablen Modulo-Zähler 143, dann wird das Ausgangssignal bei Bl niedrig sein und das ^Ausgangssignal 169 bei B2 wird hoch liegen, wodurch der Umsetzverstärker 149 mit einem Signal an seinem Umkehreingang versorgt wird, so daß das Ausgangssignal 175 bei Jl am Umsetzverstärker 149 eine negative Spannung sein wird. Diese negative Spannung wird integriert zusammen mit den anderen nachfolgenden negativen Spannungspegeln, und zwar in der aus den Widerständen 153 und 155, Kondensator 157 und Operationsverstärker 159 zusammengesetzten Integrierschaltung, so daß sich ein Signal 177 bei Dl ergibt, das einen positiven Anstieg zeigt.

Diese zunehmende Spannung wird dem spannungsgesteuerten Oszillator 135 zurückgeführt, um die Frequenz der Taktimpulse 179, die bei El auftreten, zu erhöhen. Wenn die Frequenz dieser Taktimpulse erhöht ist, und zwar in Abhängigkeit von der negativen, dem Integrator 127 zugeführten Spannung,, dann wird der Ausgang bei G.l des zweiten Modulo-Zählers 143 danach einen positiven Sprung zeigen. Dies tritt auf, wenn die Basis des Zählers 143 vor dem Auftreten eines Indexsignals Al überschritten wird. Wenn dies eintritt, wird der D-Eingang des Flip-Flops 147 zu dem

509811/0754

Zeitpunkt hoch liegen, an dem das Indexsignal empfangen wird, wodurch der Q-Ausgang des Flip-Flops 147 ein hohes Signal 167 bei Bl haben wird. Folglich ist der tf-Ausgang des Flip-Flops 147 auf niedrigem Pegel. Dies wird dem nicht invertierenden Eingang des Umsetz-Verstärkers 149 zugeführt, wodurch das Ausgangssignal 175 bei Jl eine positive Spannung annimmt. Diese positive Spannung wird dem Integrier-Netzwerk zugeführt, das aus den Widerständen 153 und 155, Kondensator 157 und Operationsverstärker besteht, und ergibt einen negativ geneigten Spannungsverlauf am Ausgang Dl. Dieser Spannungspegel wird dem spannungsgesteuerten Oszillator 135 zugeführt, damit die Taktimpulse 179 des Zuges El proportional in ihrer Freguenz abnehmen. Auf diese Weise werden die Taktsignale 179 bei El innerhalb aewisser Toleranzgrenzen geregelt und synchronisiert mit den Schwankungen der Drehgeschwindigkeit des rotierenden Speichers 111, und zwar vermöge des Indexsignals 115, das auf diesem aufgezeichnet ist.

Der spannungsgesteuerte Oszillator 135 besitzt eine obere und untere Grenzfreguenz. Wenn während des Beginns der Oszillator an seiner unteren Grenzfrequenz steht, bleibt er dort, bis die Sägezahnspannung des Eingangssignals auf Leitung 131 ihn in eine höhere Frequenz übergehen läßt. Wenn der Oszillator mit seiner oberen Grenzfrequenz beginnt, wird seine Ausgangsfrequenz geringfügig auf den Nominalwert absinken, wie er durch das Eingangssignal auf Leitung 131 vorgeschrieben wird. Während der Zeitspanne, während der der rotierende Speicher vom Ruhezustand sich auf die Nominalgeschwindigkeit beschleunigt, wird die Ausgangsfrequenz des spannungsgesteuerten Oszillators mindestens an seiner unteren Grenze liegen. Im Zeitpunkt t-, wenn die Indexsignale 163 bei Al beginnen, den Modulo-Zähler 143 vor Erzeugung seines Niedrig nach Hoch-Überganges zurückzusetzen, dann wird die Spannung auf Leitung

509811/0754

131 eine zunehmende positive Steigung haben, bis bei t~, wenn der Modulo-Zähler 143 einen Niedrig- nach Hoch-Überqang vor Auftreten eines Indeximpulses 163 erzeugt. Dies tritt ein, wenn der Frequenz-Ausgang des spannungsgesteuerten Oszillators 135 über seine Nominalfrequenz hinaus getrieben würde. Um den Oszillator 135 so schnell wie möglich anzukoppeln, wird ein Signalpegel 171 vom Antrieb des drehenden Speichers 111 über den Umsetzverstärker 151 empfangen. Wenn dieser Signalpegel hoch liegt, wird das Ausgangssignal 173 des Verstärkers den Schalter 161 schließen lassen. Bei geschlossenem Schalter 161 ist die Verstärkung der Integrierschaltung aus den Widerständen 153,155, Kondensator 157 und Operationsverstärker 159 vergrößert, so daß die Neigung der ins Positive gehenden Spannung am Ausgang des Integriernetzwerkes größer wird, während der Zeitspannen von t. bis t„, bis der Schalter wieder geöffnet wird. Dies tritt natürlich dann auf, wenn der Signalpegel 171 auf einen niedrigen Wert im Zeitpunkt t~ übergeht, wenn nämlich ein vorbestimmter Prozentsatz der Nominal-Winkel-Geschwindigkeit des drehenden Speichers 111 erreicht ist.

Während des Auslesens der auf dem Magnetspeicher 11 (Fig.l) aufgezeichneten Daten liefert die Lese/Schreib-Elektronik 21 die MFK-kodierten Binärdaten an eine universelle Lesetakt-Gewinnungsschaltung 31, die außerdem ein Zeitablaufsignal von einem Takt-getriggerten Zeitgeber 29 sowie ein analoges Geschwindigkeitssignal auf Leitung 40 von dem Schreibetakt- und Sektormarkierungsgenerator 27 erhält. In Abhängigkeit von diesen Signalen erzeugt die universelle Lesetokt-Gewinnungsschaltung 31 Lesetaktsignale auf Leitung 4 1.

Der taktgetriggerte Zeitgeber 29 arbeitet so, daß er der universellen Lesetakt-Wiedergewinnungsschaltung 31 nach einer vorbestimmten Zeitspanne nach dem Empfang des ersten Lesetakt-Impulses ein Signal zuführt. Der Auf-

509811/0754

Der Aufbau dieses Zeitgebers 29 im einzelnen kann sich der Fachmann leicht überlegen. Beispielsweise könnte ein christallgesteuerter Oszillator für das Triggern vorgesehen sein, und zwar nach Empfang eines ersten Lesetaktimpulses aus der univeiseilen Lesetaktgewinnungs-Schaltung 31 und nach einer voreingestellten, vorbestimmten Zeitspanne ein Ausgangssignal an die universelle Lesetaktgewinnungsschaltung 31 abgibt. Danach würde der Zeitgeber 29 auf Lesetaktimpulse nicht mehr ansprechen, bis er von einem Startbefehl zurückgesetzt wird, der zu Beginn eines anderen Lese/ oder Schreibzyklus· erzeugt wird.

Eine universelle Lesetaktgewinnungs-Schaltung gemäß der Erfindung ist in den Figuren 7 und 8 dargestellt und dje nt zur Gewinnung eines Taktes aus selbsttaktend kodierten Daten, die auf einem bewegten Speicher aufgezeichnet sind. Gemäß Fig. 7 empfängt ein Phasenabweichungsdetektor 215 die selbsttaktenden Binärdaten von Leitung 213 sowie die Ausgangssignale aus einem spannungsgesteuerten Oszillator 227 auf Leitung 229. Der Detektor 215 spricht auf diese beiden Eingänge an und erzeugt eine der Phasenabweichung proportionale Anzeige, die auf ein Filter 219 über Leitung 217 gegeben wird. Zusätzlich zu diesem Phasenabweichungssignal empfängt des Filter 219 ein Signal über Leitung 231, das in noch im einzelnen unten angegebener Weise die Filtereigenschaften verändert. Der Ausgang auf Leitung 221 aus dem Filter wird mit einem Geschwindigkeitsanzeige-Signal (etwa in der Form eines Ausgangs aus einem nicht dargestellten Tachometer) empfangen über Leitung 233, an der Stelle 223 summiert. Das auf Leitung 225 auftretende, kombinierte Signal gelangt somit auf den spannungsgesteuerten Oszillator 227, so daß die Phase der Taktimpulse, die vom Oszillator 227 auf Leitung 229 erzeugt werden, geregelt wird. Der Oszillator 227 kann beispielsweise derart sein, die in der US-Patentschrift 3 577 122 im einzelnen beschrieben ist.

50981 1/0754

Gemäß Fig. 8 wird das Phasenabweichungssignal außer Detektor 215 dem Filter 219 über Leitung 217 zugeführt, in welchem es von einem Operationsverstärker 237 und einem ihm zugeordneten Netzwerk verarbeitet wird, das aus den Widerständen 241,243,245 und einem Kondensator 247 besteht, wobei das sich ergebende Signal über Leitung 221 der Summierschaltung 221 zugeführt wird. Ein Pegelumsetzverstärker 239 nimmt Binärsignale auf Leitung 231 aus einer nicht dargestellten Zeitgeberschaltung auf. In Abhängigkeit beispielsweise von einer binären 1 erzeugt der Verstärker 239 eine Spannung, die den Schalter 249 öffnet und den Schalter 251 schließt, Wobei die Schalter 249 und 251 selbstredend durch elektronische Transistorschalter realisiert sein können, die außerordentlich kurze Ansprechzeiten besitzen.

Der Funktionsablauf zur Erzeugung synchronisierter Reihen von Taktimpulsen auf Leitung 229 bei Empfang der selbsttaktenden Dr:ten auf Leitung 213 ist der folgende: Wenn ein Lesezyklus eingeleitet wird, befinden sich die Schalter 249 und 251 im Filter 219 im Ruhezustand, in welchem Schalter 249 geöffnet und Schalter 251 geschlossen sind, da der Verstärker 239 keine binäre 1 über Leitung 231 empfängt. Bei dieser Stellung der Schalter ist die · Rückkopplungsschleife um den Operationsverstärker 237 herum so geschaffen, daß die erfindungsgemäße Einrichtung sich in einem ersten Betriebszustand befindet. Dieser erste Betriebszustand der phasengekoppelten Schleife zeichnet sich dadurch aus, daß seine Phasenabweichung im Dauerzustand proportional zur Frequenzdifferenz zwischen den ankommenden Datenimpulsen und der Nominalfrequenz des spanriungsg?steuerten Oszillators ist. Wenn die Frequenz der beiden gleich ist, dann ist das System in Phase und die Frequenz ist mit konstanter Phasendifferenz gekoppelt. Die erfindunqsgemäße Einrichtung zeichnet sich weiter durch ein relativ großes Frequenzband oder -

5 0 9 8 1 1 / 0 7 5 A

2U0636

Fenster und hohe Verstärkung aus. Da das geschwindigkeitsanzeigende Signal auf Leitung 233 aus einem Tachometer oder einer ähnlichen Quelle mit dem Ausgangssignal aus dem Filter 219 zur Bildung einer Regelspannung für die Phase der Taktimpulse aus dem Oszillator 227 summiert wird, ist das Frequenzband und die Verstärkung, die für den Oszillator zur Ankoppelung an die ankommenden selbsttaktenden Daten benötigt wird, sehr viel kleiner als in dem Fall, daß kein geschwindigkeitsanzeigendes Signal vorhanden ware. Dadurch ergibt sich eine sehr kurze Ankopplungszeit von -beispielsweise weniger als 15 Mikrosekunden und erzeugt die Spannung am Kondensator 247.

Eine Zeitgeberschaltunq, deren Aufbau im einzelnen nicht von Interesse ist, erzeuge innerhalb von 15 MikroSekunden nach Empfang der ersten datensynchronisierenden Bits auf Leitung 213 eine binäre 1, die dem Umsetzerverstärker 239 über Leitung 231 zugeführt werde. Daraufhin würde der Verstärker 239 eine Spannung erzeugen, die den Schalter 249 schließen und den Schalter 251 öffnen ließe. Die Stellung der Schelter verändert den Rückkopplungspfad um den Operationsverstärker 237 herum in einen RC-Pfad, so daß die Phasenkoppelschleife in einen anderen zustand übergeht, der sich jetzt dadurch auszeichnet, daß er einen Dauerfehler mit einem ansteigenden oder abfallenden Eingang besitzt. Damit würde die Schaltung ein sehr schmales Frequenzband und eine Null-Abweichung im Gleichgewichtszustand für einen linearen Eingang ( ramp input) bekommen.

Die Größen der einzelnen Schaltungskomponenten in dem Filter 219 können vom Fachmann geeignet gewählt werden, so daß die Schaltungen erst im Betriebszustand die Phasenabweichung auf Leitung 217 in die Bandbreite des zweiten Betriebsaustand bringt, und zwar innerhalb bestimmter

509811/0754

zeitlicher Grenzen, ehe in den zweiten Betriebszustand umgeschaltet wird. In dieser zweiten Betriebsart ist der Ausgang des spannungsgesteuerten Oszillators 227 auf Leitung 229 dann eine Reihe von Taktimpulsen, die mit den ankommenden selbsttaktenden Daten auf Leitung 213 synchronisiert sind. Die Taktimpulse unterliegen nicht den nachteiligen Einflüssen des Zitterns oder der Frequenzverwerfung, da die Schaltung jetzt so ausgelegt ist, daß sie ein sehr schmales Frequenz-Fenster oder Frequenz-Band besitzt. Da die Schaltung sich dann in der zweiten Betriebsphase befindet, hat das Tachometersignal auf Leitung 233 keinen Einfluß auf das weitere Betriebsverhalten. Die Taktimpulse auf Leitung 229 können dann zur Dekodierung der selbstgetakteten Daten dienen, die von dem bewegten Speicher abgelesen werden. Auf die Offenlegungsschrift 2 349 685 darf in diesem Zusammenhang verwiesen werden. Man sieht also, daß die universelle Taktgewinnungsschaltung zu Beginn einen sehr breiten Frequenzbereich, außerordentlich schnell Ankupplung und nach der Ankupplung hohe Rauschfestigkeit besitzt. Dabei wird das Filter von einem ersten in einen zweiten Betriebszustand umgeschaltet. Im ersten Betriebszustand hat das Filter eine Phasen?nkupplungsschleife, die ein breites Frequenzfenster und hohe Verstärkung besitzt. In der zweiten Betriebsart dagegen hat die Phasenankopplungsschleife ein sdi r schmales Frequenzfenster. Ein die Geschwindigkeit des bewegten Speichers anzeigendes Signal stellt einen Korrekturfaktor für den gewonnenen Takt entsprechend den Schwankungen der Speichergeschwindigkeit während der ersten Betriebsart dar.

Die von der universellen Taktgewinnungsschaltung 31 (Fig.l) auf Leitung 41 erzeugten Lesetaktsignale werden einem asymmetrischen Durchlassbereichs-Generator 33 zugeführt, der die Entschlüsselungs-Durchlaßbereiche erzeugt, die in den Datendekodierschaltungen 35 zur Dekodierung der

509811/0754

MFM-kodierten Daten verwendet werden, welche von ihnen aus der Lese/Schreib-Elektronik 21 empfangen wurden und in NRZ-Daten auf Leitung 43 umgewandelt werden. Der asymmetrische Durchlaßbereichs-Generator 33 und die Daten-Dekodierschaltungen 35 sind in der Offenlegungsschrift 2 349 685 beschrieben.

Die Sektormarkierungssignale ?uf Leitung 39, die Lesetektsignale auf Leitung 41 und die NRZ-kodierten Daten auf Leitung 43 werden nicht dargestellten Auswerteschaltungen zugeführt, die an sich bekannt sind. Die NRZ-kodierten Dcten auf Leitung 37 werden von einer an sich bekannten \-uelle für NRZ-Daten empfangen.

Fig. 2 erläutert die bevorzugte Ausführungsform einer Datenkodierschaltung 25; im einzelnen empfängt ein D-Flip-Flop 48 die NRZ-kodierten Daten an seinem D-Eingang aus Leitung 37 und empfängt Taktsignale aus Leitung an seinem C-Eingang. Die Ausgänge des D-Flip-Flops 49 werden den Takteingängen von drei der weiteren D-Flip-Flops 48,51 und 53 zugeführt, sowie außerdem den UND-Gattern 55 und 57. Die beiden Ausgänge der UND-Gatter werden einem ODER-Gatter 59 zugeführt, dessen Ausgang mit dem C-Eingang des D-Flip-Flops 61 verbunden ist. Das D-Flip-Flop 61 wirkt als Kippschaltung, Der Ausgang des D-Flip-Flops ist das MFh-Aquivalent der vom D-Flip-Flop 48 auf Leitung 37 empfangenen NRZ-Daten.

Fig. 3 zeigt im einzelnen die Signale, die an den verschiedenen Stellen in der Schaltung der Rig. 2 auftreten. Die Signale 63 sind die Taktsignale, die dem C-Eingang des D-Flip-Flops 49 über Leitung 45 angeboten werden. Signale 65 sind die NRZ-kodierten Daten, die dem D-Eingang

509811/0754

des Flip-Flops 48 auf Leitung 37 angeboten werden. Die Signale 67 stellen den Q-Ausgang des D-Flip-Flops 49 dar. Die Signale 69 repräsentieren den Q-Ausgang des Flip-Flops 49. Die Signale 71 sind der Q-Ausgang des D-Flip-Flops 48, der in Abhängigkeit von den NRZ-Signalen 65 und den Taktsignalen 67 erzeugt wird. Die Signale 73 stellen den Q-Ausgang des D-Flip-Flops 51 dar, der von den Signalen 71 und 69 abhängt. Die Signale 75 und der Q-Ausgang des D-Flip-Flops 53, welcher von den Signalen 73 und 67 abhängt. Die Signale 79 stellen den Ausgang des UND-Gatters 55 in Abhängigkeit von Signalen 73, Signalen 67 und Signalen 75 dar. Die Signale 81 sind der Ausgang des UND-Gatters 57, welcher vom Vorhandensein der Signale 69 und dem Inversen der Signale 75 und den Signalen 71 abhängt. Die Signale 83 werden vom ODER-Gatter 59 in Abhängigkeit von den Signalen 79 und 81 erzeugt. Die Signale 85 werden durch das D-Flip-Flop 61 in Abhängigkeit von den Signalen 83 erzeugt, die seinem Tasteingang zugeführt werden. Wie man .aus Fig. 3 erkennt, sind die Signale 85 des D-Flip-Flops 61 auf Leitung die MFM-kodierten Äquivalente der NRZ-kodierten Daten, die dem D-Flip-Flop 48 auf Leitung 37 angeboten werden.

Aus der vorstehenden Beschreibung geht hervor, daß ein · verbessertes Verfahren und eine dazu geeignete Einrichtung Fum Speichern von binären Daten und zur Wiedergewinnung von Binärdaten geschaffen worden ist. Dieses verbesserte Verfahren ermöglicht ein Speichern mit sehr hoher Dichte und die Ausgabe sehr genauer Daten. Natürlich stellt die vorstehende Beschreibung nur ein Ausführungsbeispiel dessen dar, was als Erfindung zu werten ist.

Insgesamt wurde ein Verfahren und eine Vorrichtung zum Kodieren und Dekodieren von Binärdaten zum Aufschreiben und Ablesen auf bzw. von einem bewegten Speicher beschrieben, wobei die Daten entsprechend einem selbsttaktenden

50981 1/0754

Kode kodiert werden, wie er beispielsweise durch das Prinzip der modifizierten Freguenzmodulation (MF) zugegeben ist. Dabei läßt sich eine Datenspeicherung von hoher Dichte und eine s<_ :r schnelle Datenausgabe erzielen. In Richtungs- oder Wechselschrift geschriebene Daten (NRZ-Daten) werden in MFM-Daten zum Speichern umkodiert, wobei ein Schreibetaktsignal Verwendung findet, in welchem eventuelle Geschwindigkeitsschwankungen des bewegten Speichers berücksichtigt sind. Das Schreibetakt-Signal, Sektormarkierungssignale und das Speichergeschwindigkeits-Anzeigesignal werden aus einem Indexsignal oder Einheitssignal zusammengesetzt, das in Abhängigkeit von der Speichergeschwindigkeit erzeugt wird. Das Speichergeschwindigkeitsanzeigesignal wird von einer universellen und in mehreren Eetriebszuständen arbeitenden Lesetakt-Wiedergewinnungsschaltung verwendet, um einen Lesetakt in Abhängigkeit von dem Lesen der MFM-kodierten Daten zu gewinnen. Dieser Lesetakt dient zur Erzeugung asymmetrischer Datenfenster oder Daten-Durchlaßbereiche für das Dekodieren der MFM-kodierten Daten, die aus dem Speicher gelesen worden sind und die in NRZ-kodierte Daten umkodiert werden.

509811/0754

Claims

Pate ntansprüche

/Iy Verfahren zum Aufzeichnen und Ablesen von nicht selbsttaktenden Daten aus bzw. von einem bewegten Speicher, dadurch gekennzeichnet, daß ein die Speichergeschwindigkeit repräsentierendes Geschwind-igkeitssignal erzeugt wird, unter dessen Steuerung Taktsignale zum Aufschreiben oder Ablesen der Daten erzeugt werden; und daß die nicht selbsttaktenden Daten als selbsttaktende Daten aufgezeichnet und beim Ablesen in nicht selbstgetaktete Daten umkodiert werden.
2. Verfahren nach Anspruch 1, zum Aufzeichnen der nicht selbst getakteten Daten, dadurch gekennzeichnet, daß unter Steuerung des Geschwindigkeitssignals Schreibe-Taktsignale erzeugt werden; und daß in Unabhängigkeit von Schreibetakt-Signalen und den nicht selbsttaktenden Daten die selbsttaktenden Daten erzeugt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in Abhängigkeit von dem Geschwindigkeitssignal und den aufgezeichneten selbsttaktenden Signalen Lesetaktsignale erzeugt v/erden, unter deren Steuerung asymmetrische Datenfenster erzeugt werden; und daß in Abhängigkeit von den asymmetrischen Datenfenstern und den selbsttaktend kodierten Daten die nicht selbsttaktend kodierten Daten erzeugt v/erden.

50981 1/0754

2U0636
4. Einrichtung zur Ausführung des Verfahrens nach einem der vorstehenden Ansprüche^, mit einem Geschwindigkeitssignalgeber, dessen abgegebene Geschwindigkeitssignale der Geschwindigkeit des bewegten Speichers entsprechen, sowie mit einer Kodier- und Dekodiereinrichtung für binäre Daten, dadurch gekennzeichnet, daß in einer Schreibetakt- und Sektormarkierungseinrichtung (27; Fig. 4,5) in Abhängigkeit von den aus einem Tachometer (?3)o.dql.stimmenden Geschwindigkeitssignalen Srhreibet^ktsignale und Sektormarkierungssignale erzeugt v/erden; daß in einer Datenkodierschaltung (25) unter Verwendung der Schreibe-Taktsignale empfangene nicht selbsttaktend kodierte Daten in selbsttaktend kodierte Daten zum Aufschreiben auf den Speicher (11 ; 111) umkodiert werden; daß in einer Lesetakt-Gewinnungsschaltung (31; Fig.7,8) unter Verwendung des Geschwindigkeitssignals und der vom Speicher abgelesenen selbsttaktend kodiert aufgezeichneten Daten Lesetaktsignale erzeugt werden; daß in Abhängigkeit von den Lesetaktsignalen in einem Generator (33) asymmetrische Datenfenster gebildet werden; und daß die abgelesenen selbsttaktend kodiert aufgezeichneten Daten unter Verwendung der asymmetrischen Datenfenster in einer Daten-Dekodierschaltung (35) in nicht selbsttaktend kodierte Daten umkodiert werden.
b. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß in dem Schreibetskt-und Sektormarkierungssignal-Generator (27) die Schreibetakt-Signale und Sektormarkierungssign^le aus einem digitalen Geschwindigkeitsanzeigesignal zusammengesetzt v/erden.
6. Einrichtung n-ch Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Datenkodierschaltung (25) NRZ-Daten in KFK-Daten umkodiert und daß die Datendekodierschaltung (35)KFI-l-kodierte Daten in NRZ-kodierte Daten umsetzt.

509811/0754
7. Einrichtung nach einem der Ansprüche 4-6, dadurch gekennzeichnet, daß die Datenkodierschaltung (25) mehrere D-Flip-Flops (48,49,51,53) enthält, die NRZ-kodierte Binärdaten und das Schreibetaktsignal aufnehmen; daß den Flip-Flops eine kombinatorische Logikschaltung (55,57,59) nachgeschaltet ist und Steuerimpulse erzeugt; und daß ein D-Flip-Flop (61) auf die Steuerimpulse anspiicht als Kippschaltung wirkt und das MFM-koderte Äquivalent der empfangenen NRZ-Daten erzeugt.
8. Einrichtung nach einem der Ansprüche 4-7, dadurch gekennzeichnet, daß auf dem rotierenden Speicher (111) ein Einheitssignal, das nach jeder vollen Umdrehung des Speichers einmal auftritt, aufgezeichnet ist; daß Taktsignale von vorbestimmter NominaIfreguenz erzeugt (135) werden und durch einen wählbaren Faktor zur Erzeugung der Sektormarkierungssignale dividiert (139) zu werden; daß die Sektormarkierungssignale durch einen zweiten wählbaren Faktor in ein zweites Einheitssignal dividiert (143) werden; und daß das auf dem Speicher aufgezeichnete und abgelesene sowie das zweite Einheitssiqnal in einer Frequenz-Vergleichsschaltung (123) verglichen werden, welche ein Regelsignal für die Frequenz der Taktsignale erzeugt.
9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die beiden Divisionen in je einem variablen Modulo— Zähler (139,143) ausgeführt werden.
10. Einrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Frequenz-Vergleichsschaltung (123) ein Binär-Flip-Flop (147) enthält.
11. Einrichtung nach einem der Ansprüche 8-10, dadurch gekennzeichnet, daß das Regelsignal in Abhängigkeit von den Signalen aus dem binären Flip-Flops (14) gebildet werden.

509811/0754

2U0636
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Regelsignale in einer Integrierschaltung (127) erzeugt werden, die einen Operationsverstärker mit wählbarer Verstärkung enthält.
13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Integrierschaltung auf ein mit der Speichergeschwindigkeit in Beziehung stehendes Signal anspricht, um eine höhere Verstärkung für kleinere Geschwindigkeiten des Speichers und eine kleinere Verstärkung für höhere Speichercteschwincigkeiten zu erhalten.
14. Einrichtung nach einem der Ansprüche 4-13, dadurch gekennzeichnet, daß die T.-ktgewinnungsschaltung (31) einen Oszillator (227) zur Erzeugung von Taktimpulsen mit vorgegebener Frequenz aufweist, wobei die Frequenz von einer Regelspannung gesteuert wird; daß ein Phasenabweichungsdetektor (215) auf selbsttaktend kodierte Daten sowie die Taktimpulse aus dem Oszillator (227) anspricht und ein Phasenabweichungssignal entsprechend dem Frequenzunterschied zwischen den empfangenen Daten und den Taktimpulsen erzeugt; sowie durch einen Regelspannungsgeber, der auf das Phasenabweichungssignal anspricht und in Abhängigkeit von einem ersten Befehl zu Beginn eine hohe Verstärkung und ein breites Frequenzfenster für das Phasenabweichungssignal und in Abhängigkeit von einem zweiten Befehl ein schmales Frequenzfenster für das Phasenabweichungssignal besitzt.
15. Einrichtung nach Anspruch 14, dadurch gekennzeichnet, daß der Regelspannungsgeber einen Operationsverstärker (237) und zwei parallele Rückkopplungspfade für den Operationsverstärker aufweist, wobei in Abhängigkeit vom jeweils empfangenen Befehl der eine oder ander Rückkopplungspfad wirksam gemacht werden kann.

509811/0754
16. Einrichtung nach Anspruch 15, dadurch gekennzeichnet, daß der erste Rückkopplungspfad- ein reiner Widerstandspfad ist und daß der zweite Rückkopplungspfad ein RC-Pfad ist.
17. Einrichtung nach einem der Ansprüche 14-16, dadurch gekennzeichnet, daß das Ausgangssignal aus dem Regelspannungsgeber (219) mit einem Geschwindigkeitsanzeigesignal aus dem Speicher in einer Summierschaltung (223) summiert wird.

50981 1/0754

Leerseite