DE2440636C2 - Einrichtung zum Lesen und Schreiben selbsttaktender binär kodierter Daten von bzw. auf einen bewegten Speicher - Google Patents
Einrichtung zum Lesen und Schreiben selbsttaktender binär kodierter Daten von bzw. auf einen bewegten SpeicherInfo
- Publication number
- DE2440636C2 DE2440636C2 DE2440636A DE2440636A DE2440636C2 DE 2440636 C2 DE2440636 C2 DE 2440636C2 DE 2440636 A DE2440636 A DE 2440636A DE 2440636 A DE2440636 A DE 2440636A DE 2440636 C2 DE2440636 C2 DE 2440636C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- signal
- read
- binary
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 title claims description 71
- 238000011084 recovery Methods 0.000 claims description 15
- 230000006870 function Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 239000003550 marker Substances 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/16—Digital recording or reproducing using non self-clocking codes, i.e. the clock signals are either recorded in a separate clocking track or in a combination of several information tracks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
Die Erfindung bezieht sich auf eine Einrichtung zum Lesen und Schreiben selbsttaktender binär kodierter
Daten von bzw. auf einen bewegten Speicher mittels eines Daten von einem Binärdatenkanal erfassenden
ersten Lese/Schreib-Kopfes und einer Lese/Schreib-Elektronik
und eines Impulse von einem Index-Impulskanal
des bewegten Speichers erfassenden zweiten Lese/Schreib-Kopfes und eines Geschwindigkeitssignalgebers,
der ein der Geschwindigkeit des Speichers entsprechendes Signal abgibt sowie eine Kodier- und
Dekodiereinrichtung für binäre Daten.
Eine derartige Einrichtung ist aus der DE-AS 1114 044 bekannt, bei der Zifferninformationen in
Blockform gespeichert werden, die von einem mit dem Speicher verbundenen Rechner zur Entnahme aus einer
ausgewählten Gruppe von Informationen adressiert werden können. Der bewegte Speicher weist mehrere
Kanäle auf. in denen die zu speichernden Bits aufgezeichnet werden. Während die ersten vier Kanäle
der Speicherung von vier Bits zur Darstellung von Dezimalziffern dienen, speichert der fünfte Kanal Bits,
die das Ende eines Datenblocks anzeigen. Auf einem sechsten Kanal werden Taktimpulse zur Synchronisierung
der Informationsaufzeichnung auf den bewegten Speicher gespeichert. Darüber hinaus werden die
jeweiligen Informationen parallel abgespeichert und jeweils das Ende eines Datenblocks markiert sowie
zusätzlich eine Taktspur zur Synchronisierung der Information beim Aufzeichnen und Wiedergewinnen
der Daten vorgesehen. Diese bekannte Einrichtung arbeitet jedoch vergleichsweise langsam, da die Daten
im sogenannten Non-return-to-zero-Verfahren, d. h. in
Wechsel- oder Richtungsschrift gespeichert werden. Neben der verhältnismäßig langen Aufzeichnungs- und
Abrufzeit der Daten auf bzw. von dem bewegten Speicher ist mit dieser bekannten Einrichtung keine sehr
hohe Datendichte erreichbar. Darüber hinaus ist die Fehlerrate der vom bewegten Speicher wiedergewonnenen
Daten nicht unerheblich.
Mit zunehmender Dichte der auf bewegten Speichern für Binärdaten wie Magnetbändern oder Magnetplatten
gespeicherten Informationen und der erheblichen Verminderung der Ein- und Ausgabezeiten infolge
hoher Laufgeschwindigkeiten der bewegten Speicher steigt die Fehlerrate der wiedergewonnenen Binärdaten
gegenüber den ursprünglich in den bewegten Speicher eingegebenen Daten.
Aus der DE-AS 14 49 786 ist eine bitserielle Übertragung von Aufzeichnungsblöcken von oder auf
einen Magnetplattenspeicher bekannt, bei der zur optimalen Ausnutzung der Speicherkapazität bei der
Speicherung der Aufzeichnungsblöcke eine zusätzliche Steuer- bzw. Formatspur angeordnet ist, die den Beginn,
die Länge und die Anzahl der in den Aufzeichnungsspuren speicherbaren Aufzeichnungsbiöcke festlegt Während
die Steuerspur die Aufzeichnungslänge steuert, stehen die Daten, die auf den Datenspuren gelesen oder
geschrieben werden, unter dem Einfluß eines Taktgebers.
Zur Verringerung der Fehlerrate bei der Wiedergewinnung der Daten sind zusätzliche Prüfbits
vorgesehen. Darüber hinaus wird mit Hilfe einer
ίο zusätzlichen Steuerschaltung vermieden, daß bei starken
Vibrationen des Aufzeichnungskopfes das Ende der jeweiligen Steueraufzeichnung zur einer Zeit abgefühlt
wird, die nicht mit dem Ende des letzten Datenzeichens zusammenfällt so daß eine Reihe von Datenbits
verlorengehen könnte. Besondere Maßnahmen zur Verringerung der Fehlerrate bei der Wiedergewinnung
der auf den bewegten Speicher gespeicherten Daten bei gesteigerter Datendichte und Verkürzung der Ein- und
Ausgabezeiten der Daten ist dieser bekannten Einrichtung nicht zu entnehmen, sondern lediglich die Anzeige
einer fehlerhaft wiedergewonnenen Information mit Hilfe eines Prüfbits.
Aufgabe der vorliegenden Erfindung ist es, eine Einrichtung zum Lesen und Schreiben von Daten von
bzw. auf einen bewegten Speicher zu schaffen, die eine hohe Dichte zu speichernder Daten auf den bewegten
Speicher bei geringer Ein- und Ausgabezeit der Daten sowie eine geringe Fehlerrate bei der Wiedergewinnung
der gespeicherten Daten gewährleistet.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in einer mit dem zweiten Lese/Schreib-Kopf und
dem Geschwindigkeitssignalgeber verbundenen Schreibtakteinrichtung Schreibtaktsignale erzeugt werden,
die einer Datenkodierschaltung eingegeben werden, die die empfangenen, nicht selbsttaktend kodierten
binären Eingangsdaten in selbsttaktend kodierte binäre Daten umkodiert, die über die Schreib/Lese-Elektronik
und den ersten Schreib/Lesekopf auf den bewegten Speicher aufgeschrieben werden, daß in einer Lesetakt-Wiedergewinnungsschaltung
unter Verwendung des Geschwindigkeitssignals und der vom bewegten Speicher abgelesenen selbsttaktend kodierten aufgezeichneten
binären Daten Lesetaktsignale erzeugt werden, die den Eingang eines Generators zur Erzeugung asymmetrischer
Datenfenster beaufschlagen und daß in einer Daten-Dekodierschaltung die vom bewegten Speicher
abgelesenen, selbsttaktend kodierten Daten unter Verwendung der vom Generator zur Erzeugung
asymmetrischer Datenfenster empfangenen asymmetrisehen Datenfenster in nicht selbsttaktend binäre Daten
umkodiert werden.
Die erfindungsgemäße Lösung stellt sicher, daß selbst bei gesteigerter Datendichte auf dem bewegten
Speicher und verringerter Ein- und Ausgabezeit der in den bewegten Speicher eingeschriebenen bzw. aus dem
bewegten Speicher herausgelesenen Daten eine nur geringe Fehlerrate bei den wiedergewonnenen gegenüber
den eingegebenen Daten gewährleistet ist. Vorteilhafte Ausgestaltungen der erfindungsgemäßen
Lösung sind den Merkmalen der Patentansprüche 2 bis 14 zu entnehmen.
Anhand eines in der Zeichnung dargestellten Ausführungsbeispieles soll der der Erfindung zugrundeliegende
Gedanke näher erläutert werden. Es zeigt F i g. 1 ein Blockschaltbild einer Einrichtung zum
Lesen und Schreiben selbsttaktender binär kodierter Daten;
F i g. 2 ein Schaltbild der in F i g. 1 verwendeten
F i g. 2 ein Schaltbild der in F i g. 1 verwendeten
■ Datenkodierschaltung;
Fig.3 den zeitlichen Verlauf der Impulse in der in
F i g. 2 dargestellten Datenkodierschaltung;
F i g. 4 ein Blockschaltbild eines in F i g. 1 verwendeten Schreibtakt- und Sektormarkierungsgenerators;
Fig.5 ein detailliertes Schaltbild eines Teils des Schreibtakt- und Sektormarkierungsgenerators gemäß
Fig. 4;
F i g. 6 den zeitlichen Verlauf der Signale im Schreibtakt- und Sektormarkierungsgenerator gemäß
Fig. 4 und 5;
F i g. 7 ein Blockschaltbild der in F i g. 1 enthaltenen Wiedergewinnungsschaltung für selbsttaktende Daten
und
F i g. 8 eine detaillierte Schaltung der Wiedergewinnungsschaitung
gemäß F i g. 7.
In F i g. 1 ist ein beispielsweise aus einer Magnetplatte bestehender bewegter Speicher 11 dargestellt, der
mindestens einen Kanal 17 für Binärdaten und einen Kanal 19 für Index-Impulse aufweist. Mittels eines
Lese/Schreib-Kopfes 13 werden Daten auf den Kanal 17 aufgeschrieben bzw. von dem Kanal abgelesen. Ein
weiterer Lese/Schreib-Kopf 15 liest die Index-Impulse von dem Kanal 19 ab. Ist der bewegte Speicher 11 als
Magnetspeicher ausgeführt, so besteht der Lese/ Schreib-Kopf aus einem elektromagnetischen Wandler,
der einer Lese/Schreib-Elektronik 21 Impulse zuführt und von dieser Impulse empfängt. Die Lese/Schreib-Elektronik
21 besteht aus an sich bekannten Impulsformern und Treibern. Mit der Lese/Schreibelektronik 21
verbundene Daten-Kodierschaltungen 25 empfangene NRZ-kodierte, d. h. in Wechsel- oder Richtungsschrift
geschriebene Daten über eine Leitung 37 aus einer nicht näher dargesteiiten NRZ-Datenqueiie sowie einen
Schreibtakt über eine Leitung 45 aus einem Schreibtakt- und Sektormarkierungsgenerator 27. Die Daien-Kodierschaltungen
25 kodieren die NRZ-Binärdaten in seibsttaktende, modifiziert-frequenzmodulierte (MFM)-Daten
in der nachstehend erläuterten Weise. Diese MFM-Daten werden über eine Leitung 47 der
Lese/Schreib-Elektronik 21 zugeführt, die in an sich bekannter Weise den elektromagnetischen Lese/
Schreib-Kopf 13 ansteuert und für einen Wechsel des magnetischen Flusses in dem bewegten Speicher 11
sorgt. Der Schreibtakt- und Sektormarkierungsgenerator 27 erzeugt Schreibtaktsignale auf Leitung 45,
Sektormarkierungssignale auf Leitung 39 und ein analoges, die Geschwindigkeit anzeigendes Signal auf
Leitung 40 in Abhängigkeit von einem empfangenen Index-Signal aus dem Lese/Schreib-Kopf 15 und einem
Ausgang eines Geschwindigkeitssignalgebers 23.
Der Geschwindigkeitssignaigeber 23 spricht auf die im vom Lese/Schreib-Kopf 15 zugeführten Index-Impulse
an und erzeugt ein Signal, wenn ein bestimmter Prozentsatz der Endgeschwindigkeit des bewegten
Speichers 11 erreicht ist. Der Geschwindigkeitssignalgeber 23 kann dabei so aufgebaut sein, daß die von dem
Lese/Schreib-Kopf 15 empfangenen Index-Impulse dem Eingang eines Multivibrators mit einer i?C-Zeitkonstanten
zugeführt werden, die so eingestellt ist, daß sie dem Intervall entspricht, das zwischen dem Auftreten
ankommender Index-Impulse liegt, wenn der bewegte Speicher 11 mit der gewünschten Endgeschwindigkeit
oder dem gewünschten Prozentsatz der Endgeschwindigkeit vorbeiläuft Die ankommenden Index-Impulse
wurden einen im Geschwindigkeitsgeber 23 enthaltenen Multivibrator triggern, der seinerseits vor Ankunft des
nächsten Index-Impulses zeitlich ablaufen würde und damit anzeigen würde, daß der bewegte Speicher 11
noch mit geringerer als der gewünschten Geschwindigkeit läuft. Wenn jedoch der nächste Index-Impuls
ankommt, ehe die Zeitkonstante des Multivibrators abgelaufen ist, so wird die vorbestimmte, in den
Multivibrator durch die ÄC-Schaltung vorgegebene Geschwindigkeit überschritten werden. Neben der
Zugabe des Index-Impulses zur Multivibratorschaltung könnte es auch dem Setz-Eingang einer Kippschaltung
ίο zugeführt werden, wobei der Ausgang des Multivibrators
mit dem Rückstell-Eingang der Kippschaltung verbunden ist. Solange die Index-Impulse nach dem
zeitlichen Ablauf des Multivibrators ankommen, würde die Kippschaltung im zurückgesetzten Zustand verbleiben
und zwar so lange, bis die Index-Impulse vor dem zeitlichen Ablaufen des Multivibrators ankommen und
dadurch die Kippschaltung setzen, wodurch wiederum ein Signal an den Schreibtakt- und Sektormarkierungsgenerator
27 weitergegeben wird.
Neben dem dargestellten Ausführungsbeispiel für den Geschwindigkeitssignalgeber 23 sind noch weitere
Ausführungsbeispiele möglich, bei denen der Geschwindigkeitssignalgeber nicht die von dem Lese/Schreib-Kopf
15 erzeugten Index-Impulse verarbeitet sondern beispielsweise in Form ^ines digitalen Tachometers
aufgebaut ist, der digitale Signale erzeugt, deren Frequenz proportional zur Geschwindigkeit des bewegten
Speichers 11 ist. Diese digitalen Signale können mit dem Ausgang einer Uhr verglichen werden, deren
Frequenz so eingestellt ist, daß sie der gewünschten Geschwindigkeit des bewegten Speichers 11 entspricht,
wobei ein Vergleich der beiden ein Signal an den Lesetakt- und Sektormarkierungsgenerator 27 zur
Folge hätte.
Der in F i g. 1 im Blockschaltbild dargestellte Generator
27 zur Erzeugung des Schreibtakts und der Sektormarkierungssignale ist in den Fig.4 und 5 im
Detail dargestellt. Er arbeitet so, daß ein spannungsgesteuerter Oszillator 135 Taktsignale erzeugt, die von
einem ersten variablen Modulo-Zähler 139 herabdividiert werden und zu Sektormarkierungssignalen führen.
Diese Sektormarkierungssignale werden mittels eines zweiten variablen Modulo-Zählers 143 so weit herabdividiert,
daß sich ein einziger Impuls pro Umdrehung des bewegten Speichers 111 im Falle der Verwendung eines
rotierenden Speichers ergibt. Dieser Einheitsimpuls wird in seinem zeitlichen Auftreten mit einem
Einheitsimpuls aus dem bewegten Speicher 111 verglichen, wobei die Differenz zwischen den beiden
Einheitsimpulsen ein Regelsignal zur Regelung der Frequenz der aus dem spannungsgesteuerten Oszillator
i35 abgegebenen Taktsignaie ergibt Ein zur Geschwindigkeit
des bewegten Speichers 111 in Beziehung stehendes Signal steuert die Ansprechzeit der erwähnten
Schaltung. Das dargestellte Prinzip kann selbstverständlich auch bei einem Verfahren zur Gewinnung von
Takt- und Sektormarkierungssignalen von linear bewegten Speichern Anwendung finden, wenn die
Einheitssignale entsprechend aufgezeichnet sind.
Gemäß Fig.4 fühlt ein elektromagnetischer Lese/ Schreib-Kopf 115 einmal pro Umdrehung des bewegten
Speichers 111 einen einem Einheitssignal entsprechenden Flußwechsel ab. Dieser Flußwechsei wird einem
Lesesignal-Prozessor über Leitungen 117 zugeführt, der
ak Filter für Rauschsignale dient und einen schmalen
Ausgangsimpuls zu dem Zeitpunkt abgibt, in dem der Flußwechsel erfaßt wurde. Der schaltungstechnische
Aufbau des Lesesignal-Prozessors 119 ist an sich
bekannt. Das von dem Lesesignal-Prozessor 119 abgegebene Index- oder Einheitssignal wird dann einer
Frequenzvergleichsschaltung 123, dem zweiten variablen Modulozähler 143 und dem ersten variablen
Modulozähler 139 über eine Leitung 121 zugeführt. Das Index- oder Einheitssignal setzt die Modulo-Zähler 139
und 143 zurück. Die Frequenzvergleichsschaltung 123 vergleicht das Auftreten dieses Index- oder Einheitssignal
mit dem Auftreten eines Signals aus dem zweiten variablen Modulo-Zähler 143, das über eine Leitung 145
empfangen wird. Wenn das Index- oder Einheitssignal vor dem Signal aus dem zweiten variablen Modulo-Zähler
143 auftritt, so erzeugt die Frequenzvergleichsschaltung 123 ein erstes Fehlersignal. Wenn das Signal aus
dem zweiten variablen Modulo-Zähler 143 zuerst auftritt., so erzeugt die Vergleichsschaltung 123 ein
anderes Fehlersignal, was nachstehend noch erläutert werden soll.
Ein Integrator 127 empfängt die binäre Fehleranzeige über eine Leitung 125 und entschlüsselt sie zu einer
Analog-Spannung, beispielsweise in der Form eines sägezahnförmigen Signals. Diese Analog-Spannung
stellt zum einen die Geschwindigkeit des bewegten Speichers 111 auf der Leitung 133 dar und dient zum
anderen zur Regelung des Ausgangs des spannungsgesteuerten Oszillators 135 auf der Leitung 131. Der
Ausgang des spannungsgesteuerten Oszillators 135 gibt eine Reihe Taktimpulse auf einer Leitung 137 ab, wobei
die Frequenz dieser Taktimpulse entsprechend der Spannung des Eingangssignals auf der Leitung 131
schwankt. Die Taktsignale auf der Leitung 137 werden von einem rotierenden Speicher in an sich bekannter
Weise verwendet.
Die Taktsignale werden dem ersten variablen Modulo-Zähler 139 zugeführt der in Aufbau und
Betrieb an sich bekannt ist, so daß an dieser Stelle der Hinweis genügt, daß der variable Modulo-Zähler 139 ein
Ausgangssignal nur dann erzeugt wenn die Eingangsimpulse um ein Bit das Modulo des Zählers überschreiten.
Ein variabler Modulo-Zähler besitzt weiterhin die Fähigkeit seine Basis oder sein Modulo zu variieren,
und zwar entweder in Abhängigkeit von einem entsprechenden manuellen Eingriff oder aufgrund
elektronischer Steuerung. In dieser speziellen Ausführungsform weist der erste variable Modulo-Zähler 139
eine Basis (Modulo) auf, die die vom spannungsgesteuerten Oszillator 135 abgegebenen Taktsignale empfängt
und herunterdividiert um die gewünschten Sektormarkierungssignale auf der Leitung 141 zu erzeugen. Diese
Sektormarkierungssignale dienen in dem rotierenden Speicher den weiter oben beschriebenen Zwecken.
Die auf der Leitung 141 anstehenden Sektormarkierungssignale werden dem zweiter variablen Modulo^
Zähler 143 zugeführt der analog zum ersten variablen Modulo-Zähler 139 aufgebaut ist mit der Ausnahme, daß
seine Basis oder sein Modulo im allgemeinen anders eingestellt ist Die Basis des zweiten Modulo-Zählers
143 wird so gewählt daß die Sektormarkierungssignale, die auf der Leitung 141 empfangen werden, auf einen
Einheitsimpuls herabdividiert werden, der über die Leitung 145 abgegeben wird. Dieser Einheitsimpuls wird
mit dem Index- oder Einheitssignal aus dem bewegten Speicher 111 verglichen.
Fig.5 zeigt die Frequenz-Vergleichsschaltung 123
und den Integrator 127 in detaillierter Form, wobei das Indexsignal, das von dem bewegten Speicher 111
empfangen wurde, der Frequenz-Vergleichsschaltung 123 über die Leitung 121 zugeführt wird. Der Ausgang
des zweiten variablen Modulo-Zählers 143 wird ebenfalls der Frequenz-Vergleichsschaltung 123 über
die Leitung 145 zugeführt. Die wesentliche Komponente der Frequenz-Vergleichsschaltung 123 ist ein
D-Flip-Flop 147. Das Indexsignal aus dem bewegten Speicher 111 wird dem Takteingang des D-Flip-Flops
147 zugeführt. Befindet sich das von dem zweiten variablen Modulo-Zähler 143 auf der Leitung 145
abgegebene Signal auf hohem Pegel, und tritt an dem Takteingang des D- Flip-Flops 147 ein Übergang von
einem niedrigen zu einem hohen Pegel auf der Leitung 121 auf, so wird der Q-Ausgang des Z>Flip-Flops 147 auf
hohem Pegel liegen, während der (^-Ausgang niedrig liegt. Wenn der Signalpegel auf Leitung 145 niedrig liegt
und der Signalpegel auf Leitung 121 von niedrig zu hoch wechselt, dann wird_der ζλ-Ausgang des D-Flip-Flops
147 niedrig und der φ-Ausgang hoch sein.
Der Q- und (^-Ausgang des D-Flip-Flops 147 wird
einem zwei Eingangs-Pegel umsetzenden Verstärker 149 über die Leitung 125 zugeführt. Der Pegelumsetz-Verstärker
149 weist dabei sowohl einen invertierenden als auch einen nicht invertierenden Eingang auf, die mit
einem Plus- bzw. einem Minus-Zeichen versehen sind. Wenn der (^-Ausgang des D-Flip-Flops 147 auf hohem
Pegel ist so erzeugt der Pegelumsetz-Verstärker 149 eine positive_Ausgangsspannung, während er bei hohem
Pegel am ^Ausgang des D-Flip-Flops 147 eine negative Ausgangsspannung abgibt.
Die Ausgangsspannung des Pegelumsetz-Verstärkers 149 wird einer aus den Widerständen 155, 153, einem
Kondensator 157 und einem Operationsverstärker 159 bestehenden Integrierschaltung zugeführt, der die von
dem Pegelumsetz-Verstärker 149 abgegebenen Ausgangsspannungen integriert. Das auf der Leitung 131
abgegebene Ausgangssignal der Integrierschaltung nimmt in Abhängigkeit von der aufgenommenen
Spannung zu oder ab. Der positive oder negative Anstieg dieses Signals hängt dabei in der oben
beschriebenen Weise von den (^-Ausgängen des D-Flip-Flops 147 ab.
Um eine schnellere Ansprechfähigkeit des Integrators 127 während der Zeitspanne zu erzielen, während
der bewegte Speicher 111 vom Ruhezustand auf eine nominelle Geschwindigkeit übergeht, ist zwischen den
Widerständen 155 und 153 der Integrierschaltung ein spannungsgesteuerter elektronischer Schalter 161 vorgesehen,
der im geschlossenen Zustand die beiden Widerstände 155 und 153 parallel schaltet während er
im geöffneten Zustand den Widerstand 155 aus dem Strompfad nimmt Über die Leitung 129 wird ein hoher
Signalpegel aus einer Schaltung für den Antrieb des bewegten Speichers 111 empfangen, wenn sich der
bewegte Speicher 111 mit einem festgelegten Prozentsatz unterhalb der vorbestimmten Nominalgeschwindigkeit
dreht Der Signalpegel auf der Leivung 129 kann dabei durch Abtasten der Frequenz der Index-Impulse
gewonnen werden und auf einen hohen Signalpegel übergehen, wenn die abgegebene Frequenz unter einem
bestimmten Wert liegt Dieser hohe Signalpegel wird auf der Leitung 129 von einem Umsetzverstärker 151
aufgenommen, der ihn in eine solche Spannung umsetzt, daß der elektronische Schalter 161 geschlossen wird.
Wenn der bewegte Speicher 111 den vorbestimmten Prozentsatz seiner Nominalgeschwindigkeit erreicht
hat, geht der Signalpegel auf der Leitung 129 auf einen
niedrigen Pegel über, so daß der Umsetzverstärker eine Nullspannung am Ausgang abgibt so daß der
elektronische Schalter 161 in seine normalerweise
ti
(S-
geöffnete Stellung zurückkehrt. Wenn der elektronische Schalter 161 offen ist, ist die Verstärkung des
Integrators 127 kleiner als wenn der elektronische Schalter 161 geschlossen wäre, da im letzteren Falle die
parallelgeschalteten Widerstände 153 und 155 den Gesatntwiderstand der Schaltung herabsetzen, da die
Verstärkung umgekehrt proportional zum Eingangswiderstand des Operationsverstärkers 159 ist.
Anhand der zeitlichen Darstellung der Signale in F i g. 6 soll die Funktion der Schaltung gemäß den
F i g. 4 und 5 näher erläutert werden. Wie bereits oben erwähnt, besteht das Ausgangssignal des Lesesignal-Prozessors
119 aus einem Einheits- oder Index-Signal, das von dem bewegten Speicher 111 gemäß Fig.4
abgelesen wurde. Das mit der Bezugsziffer 163 versehene Index-Signal ist in F i g. 6 als Signalzug A 1
wiedergegeben und tritt mit einer Frequenz auf, die von der Umlaufgeschwindigkeit des bewegten Speichers 111
abhängt. Dieser Signalzug wirkt als Bezugspunkt für die Frequenz-Vergleichsschaltung 123. Am anderen Eingang
der Frequenz-Vergleichsschaltung 123 stehen die Tief-Hoch-Übergangssignale 165 am Ausgang des
zweiten variablen Modulo-Zählers 143 an. Diese Signale 165 treten nur dann auf, wenn ein Index-Impuls 163 zu
spät auftritt, um den zweiten variablen Modulo-Zähler 143 gemäß F i g. 5 zurückzustellen, ehe seine Basis
überschritten wurde.
Wenn das Index-Signal 163, das dem Takteingang des D-Flip-Flops 147 zugeführt wird, zeitlich früher auftritt
als ein Niedrig-Hoch-Übergang aus dem zweiten variablen Modulo-Zähler 143, so wird das mit Bi
bezeichnete Ausgangssignal niedrig sein und das mit der Bezugsziffer 169 versehene Ausgangssignal B 2 hoch
liegen, wodurch der Umsetzverstärker 149 mit einem Signal an seinem invertierenden Eingang versorgt wird,
so daß das mit der Bezugsziffer 175 versehene Ausgangssignal /1 am Umsetzverstärker 149 negativ
ist. Dieses negative Ausgangssignal wird zusammen mit den anderen nachfolgenden negativen Spannungs-Pegeln
integriert und zwar in der aus den Widerständen 153 und 155, dem Kondensator 157 und dem
Operationsverstärker 159 zusammengesetzten Integrierschaltung, so daß sich ein mit der Bezugsziffer 177
versehenes Signal D1 ergibt, das einen positiven Anstieg zeigt
Das zunehmende Spannungssignal 177 wird zu dem spannungsgesteuerten Oszillator 135 zurückgeführt, um
die Frequenz der an den ersten variablen Modulo-Zähler 139 abgegebenen und bei £1 wiedergegebenen
Taktimpulse 179 zu erhöhen. Wenn die Frequenz dieser Taktimpulse 179 erhöht ist, und zwar in Abhängigkeit
von der negativen, dem Integrator 127 zugeführten Spannung, dann wird der Ausgang bei G1 des zweiten
variablen Modulo-Zählers 143 danach einen positiven Sprung zeigen.
Dies tritt auf, wenn die Basis des zweiten variablen Modulo-Zählers 143 vor dem Auftreten eines Index-Signales
A 1 überschritten wird. In diesem Falle wird der D-Eingang des Z>Flip-Flops 147 zu dem Zeitpunkt hoch
liegen, an dem das Index-Signal empfangen wird, wodurch der (^-Ausgang des D-Flip-Flops 147 ein hohes
Signal 167 bei B\ haben wird. Folglich ist der (^-Ausgang des D-Flip-Flops 147 auf niedrigem Pegel.
Dieser wird dem nicht invertierenden Eingang des Umsetz-Verstärkers 149 zugeführt, wodurch das Ausgangssignal
175 bei /1 eine positive Spannung annimmt Diese positive Spannung wird der Integrierschaltung
zugeführt und ergibt einen negativ geneigten Spannungsverlauf am Ausgang DV. Dieser Spannungsverlauf
wird dem spannungsgesteuerten Oszillator 135 zugeführt, so daß die Taktimpulse 179 des Impulszuges
E1 proportional in ihrer Frequenz abnehmen. Auf diese
Weise werden die Taktimpulse 179 bei EX innerhalb gewisser Toleranzgrenzen geregelt und mit den
Schwankungen der Drehgeschwindigkeit des bewegten Speichers 111 synchronisiert, und zwar mit Hilfe des auf
dem bewegten Speicher 111 aufgezeichneten Index-SignalsllS.
Der spannungsgesteuerte Oszillator 135 weist eine obere und untere Grenzfrequenz auf. Wenn während
des Beginns der spannungsgesteuerte Oszillator 135 an seiner unteren Grenzfrequenz steht, so bleibt er dort, bis
die Sägezahnspannung des Eingangssignals auf Leitung 1.31 ihn in eine höhere Frequenz übergehen läßt. Wenn
der spannungsgesteuerte Oszillator 135 mit seiner oberen Grenzfrequenz beginnt, so wird seine Ausgangsfrequenz
geringfügig auf den Nominalwert absinken, wie er durch das Eingangssignal auf Leitung 131
vorgeschrieben wird. Während der Zeitspanne, während der der bewegte Speicher 111 vom Ruhezustand in
die Nominalgeschwindigkeit beschleunigt, wird die Ausgangsfrequenz des spannungsgesteuerten Oszillators
135 mindestens an seiner unteren Grenze liegen. Im Zeitpunkt ii, d. h. zum Zeitpunkt des Starts der
Index-Signale 163, mit denen der zweite variable Modulo-Zähler 143 vor der Abgabe seines von niedrig
auf hoch übergehenden Ausgangssignals zurückgesetzt wird, wird die Spannung auf der Leitung 131 eine
zunehmende positive Steigung aufweisen bis zum Zeitpunkt & wenn der zweite variable Modulo-Zähler
143 einen Übergang von einem niedrigen zu einem hohen Pegel vor Auftreten des Index-Impulses 163
abgibt. Dies tritt ein, wenn der Frequenz-Ausgang des spannungsgesteuerten Oszillators 135 über seine Nominalfrequenz
hinaus betrieben würde. Um den spannungsgesteuerten Oszillator 135 so schnell wie möglich
anzukoppeln, wird ein Signalpegel 171 vom Antrieb des bewegten Speichers 111 über den Umsetzverstärker 151
empfangen. Wenn dieser Signalpegel hoch liegt, wird das Ausgangssignal 173 des Umsetzverstärkers 151 den
elektronischen Schalter 161 schließen. Bei geschlossenem elektronischen Schalter 161 ist die Verstärkung der
Integrierschaltung vergrößert, so daß die Neigung der ins Positive gehenden Spannung am Ausgang der
Integrierschaltung während der Zeitspanne von ft bis f2
größer wird, bis der elektronische Schalter 161 wieder geöffnet wird. Dies tritt dann auf, wenn der Signalpegel
171 auf einen niedrigen Wert zum Zeitpunkt f2 übergeht,
wenn nämlich ein vorbestimmter Prozentsatz der Nominalgeschwindigkeit des bewegten Speichers 111
erreicht ist
Während des Auslesens der auf dem bewegten Speicher 11 gemäß F i g. 1 aufgezeichneten Daten liefert
die Lese/Schreib-Elektronik 21 die MFM-kodierten Binärdaten an eine universelle Lesetakt-Wiedergewinnungsschaltung
31, die zudem ein Zeitlaufsignal von einem taktgetriggerten Zeitgeber 29 sowie ein analoges
Geschwindigkeitssignal auf Leitung 40 von dem Schreibtakt- und Sektormarkierungsgenerator 27 erhält
In Abhängigkeit von diesen Signalen erzeugt die universelle Lesetakt-Wiedergewinnungsschaltung 31
Lesetaktsignale auf Leitung 41.
Der taktgetriggerte Zeitgeber 29 arbeitet dabei so, daß er der universellen Lesetakt-Wiedergewinnungsschaltung
31 nach einer vorbestimmten Zeitspanne nach dem Empfang des ersten Lesetakt-Impulses ein Signal
zuführt. Der taktgetriggerte Zeitgeber 29 kann beispielsweise einen Oszillator enthalten, der nach
Empfang eines ersten Lesetakt-Impulses aus der universellen Lesetakt-Wiedergewinnungsschaltung 31
und nach einer voreingestellten Zeitspanne ein Ausgangssignal an die universelle Lesetakt-Wiedergewinnungsschaltung
31 abgibt. Danach würde der taktgesteuerte Zeitgeber 29 auf Lesetaktimpulse nicht mehr
ansprechen, bis er von einem Startbefehl zurückgesetzt wird, der zu Beginn eines anderen Lese- oder
Schreibzyklus erzeugt wird.
In den F i g. 7 und 8 ist die universelle Lesetakt-Wiedergewinnungsschaltung
detailliert dargestellt, die zur Gewinnung eines Taktes aus selbsttaktend kodierten
Daten dient, die auf dem bewegten Speicher 11 aufgezeichnet sind. Gemäß Fig.7 empfängt ein
Phasenabweichungsdetektor 215 die seibsttaktenden Binärdaten über die Leitung 213 sowie die Ausgangssignale
aus einem spannungsgesteuerten Oszillator 227 über die Leitung 229. Der Phasenabweichungsdetektor
215 spricht auf diese beiden Eingangssignale an und erzeugt ein der Phasenabweichung proportionales
Signal, das an einen Filter 219 über die Leitung 217 abgegeben wird. Zusätzlich zu diesem Phasenabweichungssignal
empfängt der Filter 219 ein Signal über eine Leitung 231, das die Filtereigenschaften in einer
Weise verändert, die weiter unten näher erläutert wird. Das auf der Leitung 221 anstehende Ausgangssignal des
Filters 219 wird mit einem über die Leitung 233 eingegebenen Geschwindigkeitsanzeige-Signal, das beispielsweise
von einem nicht näher dargestellten Tachometer abgegeben wird, an der Stelle 223
summiert. Das auf der Leitung 225 auftretende, summierte Signal gelangt auf den spannungsgesteuerten
Oszillator 227, an dessen Ausgang geregelte Taktimpulse auf der Leitung 229 abgegeben werden.
Gemäß F i g. 8 wird das Phasenabweichungssignal einem Filter 219 zugeführt, in dem es von einem
Operationsverstärker 237 und einem ihm zugeordneten Netzwerk verarbeitet wird, das aus den Widerständen
241,243,245 und einem Kondensator 247 besteht, wobei
das resultierende Ausgangssignal über eine Leitung 221 der Summierschaltung 223 zugeführt wird. Ein Pegelumsetzverstärker
239 nimmt über die Leitung 231 abgegebene Binärsignale aus einer nicht näher dargestellten
Zeitgeberschaltung auf. In Abhängigkeit beispielsweise von einer binären 1 erzeugt der Pegelumsetzverstärker
239 eine Spannung, die den einen Schalter 249 öffnet, während sie den anderen Schalter
251 schließt, wobei die Schalter 249 und 251 auch durch elektronische Transistorschalter realisiert werden können.
Der Funktionsabiauf zur Erzeugung synchronisierter Taktimpulsfolgen auf der Leitung 229 bei Empfang der
selbsttaktenden Daten auf der Leitung 213 verhält sich dabei wie folgt:
Wenn ein Lesezyklus eingeleitet wird, befinden sich die Schalter 249 und 251 des Filters 219 im Ruhezustand,
in dem der eine Schalter 249 geöffnet und der andere Schalter 251 geschlossen ist, da der Pegelumsetzverstärker
239 keine binäre 1 über die Leitung 231 empfängt Bei dieser Stellung der Schalter 249 und 251 ist die
Rückkopplungsschleife um den Operationsverstärker 237 so beschaffen, daß sich die beschriebene Schaltung
in einem ersten Betriebszustand befindet Dieser erste Betriebszustand der phasengekoppelten Schleife zeichnet
sich dadurch aus, daß seine Phasenabweichung im Dauerzustand proportional zur Frequenzdifferenz zwischen
den ankommenden Datenimpulsen und der Nominalfrequenz des spannungsgesteuerten Oszillators
227 ist. Ist die Frequenz beider Signale gleich, dann ist das System in Phase und die Frequenz ist mit konstanter
Phasendifferenz gekoppelt. Da das geschwindigkeitsproportionale Signal auf der Leitung 233 aus einem
Tachometer o. dgl. stammt und mit dem Ausgangssignal aus dem Filter 219 zur Bildung einer Regelspannung für
die Phase der Taktimpulse des spannungsgesteuerten
ι ο Oszillators 227 summiert wird, ist das Frequenzband und
die Verstärkung, die für den spannungsgesteuerten Oszillator 227 zur Ankopplung an die ankommenden,
selbsttaktenden Daten benötigt wird, sehr viel kleiner als für den Fall, daß kein geschwindigkeitsanzeigendes
Signal vorhanden wäre. Dadurch ergibt sich eine sehr kurze Ankopplungszeit von beispielsweise weniger als
15 Mikrosekunden, in der die Spannung am Kondensator
247 erzeugt wird.
Eine nicht näher dargestellte Zeitgeberschaltung erzeugt innerhalb von 15 Mikrosekunden nach Empfang der ersten datensynchronisierenden Bits auf der Leitung 213 eine binäre 1, die dem Pegelumsetzverstärker 239 über die Leitung 231 zugeführt wird. Daraufhin gibt der Pegelumsetzverstärker 239 eine Spannung ab, mit der der Schalter 249 geschlossen und der Schalter 251 geöffnet wird. Die Stellung der Schalter 249, 251 verändert dabei den Rückkopplungspfad des Operationsverstärkers 237, so daß die Phasenkoppelschleife in einen anderen Betriebszustand übergeht, der sich nunmehr dadurch auszeichnet daß er einen Dauerfehler mit einem ansteigenden oder abfallenden Eingangssignal aufweist. Damit bekommt die Schaltung ein sehr schmales Frequenzband und Null-Abweichung im Gleichgewichtszustand für einen linearen Eingang.
Eine nicht näher dargestellte Zeitgeberschaltung erzeugt innerhalb von 15 Mikrosekunden nach Empfang der ersten datensynchronisierenden Bits auf der Leitung 213 eine binäre 1, die dem Pegelumsetzverstärker 239 über die Leitung 231 zugeführt wird. Daraufhin gibt der Pegelumsetzverstärker 239 eine Spannung ab, mit der der Schalter 249 geschlossen und der Schalter 251 geöffnet wird. Die Stellung der Schalter 249, 251 verändert dabei den Rückkopplungspfad des Operationsverstärkers 237, so daß die Phasenkoppelschleife in einen anderen Betriebszustand übergeht, der sich nunmehr dadurch auszeichnet daß er einen Dauerfehler mit einem ansteigenden oder abfallenden Eingangssignal aufweist. Damit bekommt die Schaltung ein sehr schmales Frequenzband und Null-Abweichung im Gleichgewichtszustand für einen linearen Eingang.
Die Größen der einzelnen Schaltungskomponenten des Filters 219 können so gewählt werden, daß die
Schaltungen erst im Betriebszustand die Phasenabweichung auf Leitung 217 in die Bandbreite des zweiten
Betriebszustandes bringen, und zwar innerhalb bestimmter zeitlicher Grenzen, ehe in den zweiten
Betriebszustand umgeschaltet wird. In dieser zweiten Betriebsart bestehen die Ausgangssignale des spannungsgesteuerten
Oszillators 227 auf der Leitung 229 dann aus einer Reihe von Taktimpulsen, die mit den
ankommenden, selbsttaktenden Daten auf der Leitung 213 synchronisiert sind. Diese Taktimpulse weisen eine
nur geringe Verschiebung auf, da sie aus einem sehr schmalen Frequenzfenster oder Frequenzband bestehen.
Da sich die Schaltung in der zweiten Betriebsphase befindet, hat das Tachometersignal auf der Leitung 233
keinen Einfluß auf das weitere Betriebsverhalten. Die Taktimpulse auf der Leitung 229 können dann zur
Dekodierung der seibsigeiakieien Daten dienen, die von dem bewegten Speicher 11 abgelesen werden. Aus
dieser Darstellung geht hervor, daß die universelle Taktgewinnungsschaltung zu Beginn einen sehr breiten
Frequenzbereich aufweist, außerordentlich schnell angekoppelt werden kann und nach der Ankopplung eine
hohe Rauschfestigkeit besitzt Dabei wird das Filter von einem ersten in einen zweiten Betriebszustand umgeschaltet
Im ersten Betriebszustand hat das Filter eine Phasenankopplungsschleife, die ein breites Frequenzband
und eine hohe Verstärkung aufweist während es in der zweiten Betriebsart ein sehr schmales Frequenzfenster
aufweist Ein die Geschwindigkeit des bewegten Speichers 11 anzeigendes Signal stellt einen Korrekturfaktor
für den wiedergewonnenen Takt entsprechend den Schwankungen der Speäehergesc'.r.vindigkeii. wäh-
rend der ersten Betriebsart dar.
Die von der universellen Lesetakt-Wiedergewinnungsschalter 31 gemäß Fig. 1 auf der Leitung 41
erzeugten Lesetaktsignale werden einem Generator 33 zur Erzeugung asymmetrischer Datenfenster zugeführt,
der Entschlüsselungs-Durchlaßbereiche erzeugt, die in
den Datenkodierschaltungen 35 zur Dekodierung der MFM-kodierten Daten verwendet werden, die von
ihnen aus der Lese/Schreib-Elektronik 21 empfangen wurden und in NRZ-Daten auf der Leitung 43
umgewandelt werden.
Die Sektormarkierungssignale auf der Leitung 39, die
Lesetaktsignale auf der Leitung 41 und die NRZ-kodierten Daten auf der Leitung 43 werden einer nicht näher
dargestellten, an sich bekannten Auswerteschaltung zugeführt Die NRZ-kodierten Daten auf der Leitung 37
werdein von einer an sich bekannten Schaltung für NRZ-Daten empfangen.
In F i g. 2 ist ein Ausführungsbeispiel einer Datenkodierschaltung
25 dargestellt, in der ein D-FIip-Flop 48
die NRZ-kodierten Daten an seinem D-Eingang aus der Leitung 37 und Taktsignale aus der Leitung 45 an
seinem Takt-Eingang empfängt Die Ausgänge des D-Flip-Flops 49 werden den Takt-Eingängen von drei
weiteren D-Flip-Flcps 48, 51 und 53 sowie zwei
UND-Gattern 55 und 57 zugeführt. Die beiden Ausgänge der UND-Gatter 55 und 57 werden einem
ODER-Gatter 59 zugeführt, dessen Ausgang mit dem Takt-Eingang des D-Flip-Flops 61 verbunden ist. Das
D-Flip-Flop 61 wirkt dabei als Kippschaltung, wobei sein Ausgang das MFM-Äquivalent der vom D-Flip-Flop
48 atf der Leitung 37 empfangenen NRZ-Daten ist
In Fig.3 sind die einzelnen, an den verschiedenen
Stellen der Schaltung gemäß Fig.2 auftretenden
Signale dargestellt Die Signale 63 stellen dabei die
Taktsignale dar, die dem Takt-Eingang des D-Flip-Flops
49 über die Leitung 45 eingegeben werden. Die Signale
65 entsprechen den NRZ-kodierten Daten, die dem D-Eingang des D-Flip-Flops 48 über die Leitung 37
eingegeben werden. Am (^-Ausgang des^ D-Flip-Flops
ίο 49 stehen Signale 67 an, während am (^-Ausgang des
D-Flip-Flops 49 Signale 69 abgegeben werden. Am <?-Ausgang des D-FIip-Flops 48 werden Signale 71
abgegeben, die in Abhängigkeit von den NRZ-Signalen 65 und den Taktsignalen 67 erzeugt werden. Am
Q-Ausgang des D-Flip-Flops 51 werden Signale 73
abgegeben, die von den Signalen 71 und 69 abhängen. Die Signale 75 und der Q-Ausgang des D-Flip-Flops 53
hängen von den Signalen 73 und 67 ab. Die Signale 79 stellen den Ausgang des UND-Gatters 55 in Abhängig-
keit von Signalen 73, Signalen 67 und Signalen 75 dar. Am Ausgang des UND-Gatters 57 werden Signale 81
abgegeben, die vom Auftreten der Signale 69 und den invertierten Signalen 75 und 71 abhängen. Die Signale
83 werden vom ODER-Gatter 59 in Abhängigkeit von
den Signalen 7i und 81 erzeugt Die Signale 85 werden
durch das D-Flip-Flop 61 in Abhängigkeit von den Signalen 83 erzeugt, die seinem Takt-Eingang zugeführt
werden. Wie man aus F i g. 3 erkennt, sind die Signale 85 des D-Flip-Flops 61 auf der Leitung 47 die MFM-ko-
dierten Äquivalente der NRZ-kodierten Daten, die dem
DFlip-Flop 48 auf der Leitung 37 angeboten werden.
Hierzu 5 Blatt Zeichnungen
Claims (14)
1. Einrichtung zum Lesen und Schreiben selbsttaktender
binär kodierter Daten von bzw. auf einen bewegten Speicher mittels eines Daten von einem
Binärdatenkanal erfassenden ersten Lese/Schreib-Kopfes und einer Lese/Schreib-Elektronik und eines
Impulse von einem Index-Impulskanal des bewegten
Speichers erfassenden zweiten Lese/Schreib-Kopfes und eines Geschwindigkeitssignalgebers, der ein der
Geschwindigkeit des Speichers entsprechendes Signal abgibt sowie einer Kodier- und Dekodiereinrichtung
für binäre Daten, dadurch gekennzeichnet, daß in einer mit dem zweiten
Lese/Schreib-Kopf (15) und dem Geschwindigkeits-Signalgeber (23) verbundenen Schreibtakteinrichtung
(27) Schreibtaktsignale erzeugt werden, die einer Datenkodierschaltung (25) eingegeben werden,
die die empfangenen, nicht selbsttaktend kodierten binären Eingangsdaten in selbsttaktend
kodierte binäre Daten umkodiert, die über die Schreib/Lese-Elektronik (21) und den ersten
Schreib/Lesekopf (13) auf den bewegten Speicher (11, Ul) aufgeschrieben werden, daß in einer
Lesetakt-Wiedergewinnungsschaltung (31) unter Verwendung des Geschwindigkeitssignals und der
vom bewegten Speicher (11, 111) abgelesenen selbsttaktend kodiert aufgezeichneten binären Daten
Lesetaktsignale erzeugt werden, die den Eingang eines Generators (33) zur Erzeugung asymmetrischer
Datenfenster beaufschlagen und daß in einer Daten-Dekodierschaltung (35) die vom bewegten
Speicher abgelesenen, selbsttaktend kodierten Daten unter Verwendung der vom Generator (33) zur
Erzeugung asymmetrischer Datenfenster empfangenen asymmetrischen Datenfenster in nicht selbsttaktend
binäre Daten umkodiert werden.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schreibtakteinrichtung (27) die
Schreibtaktsignale aus einem auf den bewegten Speicher (11, 111) aufgezeichneten Geschwindigkeitssignal
zusammensetzt und ein analoges Signal zur Anzeige der bewegten Speichergeschwindigkeit
erzeugt.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Datenkodierschaltung (25) binäre
NRZ-Daten in binäre MFM-Daten umkodiert und daß die Datendekodierschaltung (35) binäre MFM-kodierte
Daten in binäre NRZ-kodierte Daten umsetzt.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Datenkodierschaltung (25) mehrere
D-Flip-Flops (48, 49; 51, 53) enthält, die mit den binären NRZ-kodierten Daten und dem Schreibtaktsignal
beaufschlagt sind, daß den D-Flip-Flops (48, 49; 51,53) eine kombinatorische Logikschaltung (55,
57,59) nachgeschaltet ist und Steuerimpulse erzeugt und daß ein als Kippstufe geschaltetes D-Flip-Flop
(61) mit den ^on der kombinatorischen Logikschaltung
(55, 57, 59) abgegebenen Steuerimpulse beaufschlagt ist und das MFM-kodierte Äquivalent
der empfangenen binären NRZ-kodierten Daten erzeugt.
5. Einrichtung nach mindestens einem der Ansprüche 1 —4, dadurch gekennzeichnet, daß auf
dem bewegten Speicher (11, 111) ein nach jeder vollen Umdrehung des bewegten Speichers (11,111)
auftretendes Einheitssignal aufgezeichnet ist, daß Taktsignale vorbestimmter Nominalfrequenz erzeugt
werden und durch einen wählbaren Faktor zur Erzeugung von Sektormarkierungssignale dividiert
werden, daß die Sektormarkierungssignale sich einen zweiten wählbaren Faktor in ein zweites
Einheitssignal dividiert werden und daß das auf dem bewegten Speicher (11, 111) aufgezeichnete und
abgelesene sowie das zweite Einheitssignal in einer Frequenz-Vergleichsschaltung (123) verglichen werden,
die ein Regelsignal für die Frequenz der Taktsignaie erzeugt
6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet daß die beiden Divisionen in je einem
variablen MODULO-Zähler (139, 143) ausgeführt werden.
7. Einrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet daß Frequenz-Vergleichsschaltung
(123) ein Binär-Flip-Flop (147) enthält
8. Einrichtung nach mindestens einem der Ansprüche 5—7, dadurch gekennzeichnet, daß das
Regelsignal in Abhängigkeit von den Signalen aus dem Binär-Flip-Flop (147) gebildet werden.
9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet daß die Regelsignale in einer Integrierschaltung
(127) erzeugt werden, die einen Operationsverstärker (159) mit wählbarer Verstärkung
enthält.
10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet
daß die Integrierschaltung (127) auf einen mit der Geschwindigkeit des bewegten Speichers
(11, 111) in Beziehung stehendes Signal anspricht,
um eine höhere Verstärkung für kleinere Geschwindigkeiten des bewegten Speichers (11,111) und eine
kleinere Verstärkung für höhere Geschwindigkeiten des bewegten Speichers (11,111) zu erhalten.
11. Einrichtung nach einem der vorstehenden
Ansprüche, dadurch gekennzeichnet, daß die Lesetakt-Wiedergewinnungsschaltung (31)
a) einen spannungsgesteuerien Oszillator (227) zur
Erzeugung von Taktimpulsen vorgegebener, von einer Regelspannung gesteuerter Frequenz,
b) einen Phasenabweichungsdetektor (215). der auf selbsttaktend kodierte binäre Daten sowie
die von dem spannungsgesteuerten Oszillator (227) abgegebenen Taktimpulse anspricht und
ein Phasenabweichungssignal entsprechend dem Frequenzunterschied zwischen den empfangenden
binären Daten und den Taktimpulsen erzeugt,
c) ein Filter, dem das vom Phasenabweichungsdetektor (215) abgegebene Phasenabweichungssignal
eingegeben wird und der in Abhängigkeit von einem ersten Befehlsbeginn eine hohe
Verstärkung und ein breites Frequenzfenster für das Phasenabweichungssignal und in Abhängigkeit
von einem zweiten Befehl ein schmales Frequenzfenster für das Phasenabweichungssignal
aufweist,
enthält.
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet,
daß das Filter (219) einen Operationsverstärker (237) mit zwei parallelen Rückkopplungspfaden aufweist, wobei in Abhängigkeit vom jeweils
empfangenen Befehl der eine oder andere Rückkopplungspfad wirksam gemacht wird.
13. Einrichtung nach Anspruch 12, dadurch ge-
kennzeichnet, daß der erste Rückkopplungspfad ein
reiner Widerstandspfad (241, 243) ist und daß der zweite Rückkopplungspfad ein ÄC-Pfad (245, 247)
ist.
14. Einrichtung nach mindest ins einem der
Ansprüche 11 bis 13, dadurch gekennzeichnet, daß das Ausgangssignal des Futurs (219) mit dem
Geschwindigkeitsanzeigesignal des Speichers (11, 111) in einer Summierschaltung (223) summiert wird
und das summierte Signal den Eingang des spauACingsgesteuerten Oszillators (227) beaufschlagt
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US396479A US3864735A (en) | 1973-09-12 | 1973-09-12 | Read/write system for high density magnetic recording |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2440636A1 DE2440636A1 (de) | 1975-03-13 |
DE2440636C2 true DE2440636C2 (de) | 1983-03-31 |
Family
ID=23567340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2440636A Expired DE2440636C2 (de) | 1973-09-12 | 1974-08-24 | Einrichtung zum Lesen und Schreiben selbsttaktender binär kodierter Daten von bzw. auf einen bewegten Speicher |
Country Status (6)
Country | Link |
---|---|
US (1) | US3864735A (de) |
JP (1) | JPS5057417A (de) |
DE (1) | DE2440636C2 (de) |
FR (1) | FR2243489B1 (de) |
GB (1) | GB1482136A (de) |
NL (1) | NL7410909A (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3921212A (en) * | 1974-12-02 | 1975-11-18 | Kennedy Co C J | Read circuit and process for reading multi-track recorded information with partial time multiplexing |
US3938182A (en) * | 1975-01-06 | 1976-02-10 | The United States Of America As Represented By The United States National Aeronautics And Space Administration Office Of General Counsel-Code Gp | Automatic character skew and spacing checking network |
CH589895A5 (de) * | 1975-06-17 | 1977-07-29 | Landis & Gyr Ag | |
US4009490A (en) * | 1975-07-07 | 1977-02-22 | Ncr Corporation | PLO phase detector and corrector |
US3996612A (en) * | 1975-07-07 | 1976-12-07 | Ncr Corporation | Test code generator |
US4122501A (en) * | 1976-12-13 | 1978-10-24 | Sperry Rand Corporation | System for recording and reading back data on a recording media |
US4109236A (en) * | 1977-06-17 | 1978-08-22 | Honeywell Information Systems Inc. | Apparatus for digital data recovery from mass storage devices |
US4544964A (en) * | 1978-02-24 | 1985-10-01 | Burroughs Corporation | Strobe for read/write chain |
US4218770A (en) * | 1978-09-08 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Delay modulation data transmission system |
FR2452148A1 (fr) * | 1979-03-21 | 1980-10-17 | Automatisme Cie Gle | Procede d'enregistrement magnetique |
GB2046495B (en) * | 1979-04-11 | 1983-04-20 | Burroughs Corp | High storage density disc file |
DE3030759A1 (de) * | 1980-08-14 | 1982-03-11 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltung zur zeitfehlerbeseitigung bei der wiedergabe taktbehafteter signale, insbesondere bei einer digitaltonplatte |
US4635140A (en) * | 1982-05-08 | 1987-01-06 | Victor Company Of Japan, Limited | Digital recording/playback system with limited frequency range |
US4520408A (en) * | 1983-02-22 | 1985-05-28 | Vsp Labs, Inc. | Clock signal synchronization apparatus and method for decoding self-clocking encoded data |
IT1206332B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici. |
US4727509A (en) * | 1984-06-28 | 1988-02-23 | Information Exchange Systems, Inc. | Master/slave system for replicating/formatting flexible magnetic diskettes |
US4618897A (en) * | 1985-02-11 | 1986-10-21 | Ixi Laboratories, Inc. | System for synchronizing plural data storage devices to a common master |
JPS61192075A (ja) * | 1985-02-20 | 1986-08-26 | Canon Inc | 情報記録担体およびその再生方法 |
IT1200426B (it) * | 1985-03-21 | 1989-01-18 | Honeywell Inf Systems | Apparato digitale per sistema di recupero di informazioni binarie registrate su supporti magnetici |
JPH06139732A (ja) * | 1992-10-27 | 1994-05-20 | Nec Ic Microcomput Syst Ltd | 磁気ディスクコントローラ |
EP0652548B1 (de) * | 1993-05-18 | 2000-11-02 | Sony Corporation | Plattenvorrichtung |
JP3814470B2 (ja) * | 2000-08-09 | 2006-08-30 | 富士通株式会社 | データ転送方法及びデータ転送装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB792294A (en) * | 1954-12-31 | 1958-03-26 | Standard Telephones Cables Ltd | Improvements in or relating to intelligence storage equipment |
US3065461A (en) * | 1958-06-30 | 1962-11-20 | Ibm | Magnetic recording apparatus |
US3141151A (en) * | 1959-03-23 | 1964-07-14 | Burroughs Corp | Magnetic tape storage system for digital computers wherein an indication of the number of bits in a message is stored with the message |
US3172091A (en) * | 1961-05-12 | 1965-03-02 | Gen Electric | Digital tachometer |
US3699554A (en) * | 1970-07-02 | 1972-10-17 | Honeywell Inf Systems | Method and apparatus for detecting binary data by integrated signal polarity comparison |
-
1973
- 1973-09-12 US US396479A patent/US3864735A/en not_active Expired - Lifetime
-
1974
- 1974-08-13 GB GB35599/74A patent/GB1482136A/en not_active Expired
- 1974-08-14 NL NL7410909A patent/NL7410909A/xx not_active Application Discontinuation
- 1974-08-19 JP JP49094336A patent/JPS5057417A/ja active Pending
- 1974-08-24 DE DE2440636A patent/DE2440636C2/de not_active Expired
- 1974-08-30 FR FR7429656A patent/FR2243489B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1482136A (en) | 1977-08-03 |
FR2243489B1 (de) | 1979-10-05 |
NL7410909A (nl) | 1975-03-14 |
JPS5057417A (de) | 1975-05-19 |
US3864735A (en) | 1975-02-04 |
FR2243489A1 (de) | 1975-04-04 |
DE2440636A1 (de) | 1975-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2440636C2 (de) | Einrichtung zum Lesen und Schreiben selbsttaktender binär kodierter Daten von bzw. auf einen bewegten Speicher | |
DE2427225C3 (de) | Schaltungsanordnung zur Demodulation digitaler Information | |
DE2639895C2 (de) | Verfahren zur Übertragung von Informationssignalen aus einem Informationsspeicher in einem Datenkanal in Datenverarbeitungsanlagen und Einrichtung zur Durchführung des Verfahrens | |
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE2133821C2 (de) | System zur Wiedergabe von analogen Signalen | |
DE2711452A1 (de) | Schaltung zur demodulation eines impulsbreitenmodulierten signales | |
DE2934739C2 (de) | Digitale Servo-Steuerschaltung | |
DE2630197C3 (de) | Zeitkorrekturschaltung für ein Datenwiedergewinnungssystem | |
DE2702047C3 (de) | Schaltungsanordnung zur Wiedergewinnung von Daten | |
DE3211233A1 (de) | Schaltungsanordnung zur wiedergabe eines auf einem aufzeichnungstraeger aufgezeichneten pcm-signals | |
DE2637963C3 (de) | Schaltungsanordnung in einer Vorrichtung zur Aufnahme digitaler Daten auf ein Magnetband | |
DE3040436C2 (de) | ||
DE3126232A1 (de) | Geraet zur wiedergabe eines informationssignal-aufzeichnungstraegers | |
DE2828219A1 (de) | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher | |
DE2647649A1 (de) | Aufzeichnungs- und wiedergabeeinrichtung fuer binaere datensignale | |
DE69421599T2 (de) | Verfahren und Vorrichtung zur Aufzeichnung von Daten auf einem Aufzeichnungsträger | |
DE2135350A1 (de) | Verfahren und Anordnung zur Datenver arbeitung | |
DE2430685A1 (de) | Verfahren und vorrichtung zur schnellen digitalen modulation | |
DE2229747A1 (de) | Verfahren und Anordnung zur binaren Co dierung sowie Decoder zur Decodierung von Impulsmustern | |
CH629347A5 (en) | Method and device for converting a binary input data stream into an output data stream and for the later reconversion of the output data stream | |
DE3102782A1 (de) | Schaltung zum verzoegern der impulse einer impulsfolge in einem festen verhaeltnis | |
DE2016447A1 (de) | Schaltung zum mehrspurigen Aufzeichnen und Wiedergeben von Binär-Informationen hoher Bitdichte | |
DE2252568A1 (de) | Schaltungsanordnung zur wiedergewinnung von auf einem magnetischen aufzeichnungstraeger aufgezeichneten daten | |
DE1934393C3 (de) | Schaltungsanordnung zur Bestimmung der zeitlichen Abweichungen aufeinanderfolgender Unterperioden in durch Taktbzw. Rasterkennzeichen getrennten Adressenkennzeichen | |
EP0148413A1 (de) | Verfahren und Vorrichtung zur Wiedergabe von digitalisierten Signalen, die als binäre Signale in Form von Pulsen übertragen werden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |