-
BEZEICHNUNG: Integrierter Schaltungsaufbau
Die Erfindung
betrifft einen integrierten Schaltungsaufbau aus einer Kombination eines MOS-Feldeffekttransistors
für Anreicherungsbetrieb mit einem MOS-Feldeffekttransistor für Verarmungsbetrieb.
-
Grundsätzlich gibt es zwei Arten von MOS-Feldeffekttransistoren, nämlich
für Anreicherungs-. und Verarmungsbetrieb. Der Feldeffekttransistor für den Anreicherungsbetrieb
wird ohne eine leitende Bahn zwischen seiner Source-Elektrode und seiner Drain-Elektrode
hergestellt und ist normalerweise leitend. Wenn das Potential an der Gate-Elektrode
zum Potential an der Drain-Elektrode hinangehoben wird, so kann die Oberfläche des
Halbleiters unter der Gate-Elektrode dann umgekehrt werden, wenn das Potential ausreicht.
-
Diese Umkehr schafft einen Leitungspfad zwischen Source- und Drainelektrode,
und der Feldeffekttransistor wird leitend. Das Potential an der Gate-Elektrode,
wo der Feldeffekttransistor leitend wird, wird als Schwellenspannung VT bezeichnet.
Es ist erwünscht, daß diese Spannung niedrig ist, im Bereich eines Bruchteils von
einem Volt, aber nicht derart niedrig, daß unerwünschte Spannungen oder Rauschspannungen
zur Stromleitung führen.
-
In dem Verarmungs-Feldeffekttransistor wird bei der Herstellung zwischen
der Source- und Drainelektrode ein Kanal geschaffen, und derartige Transistoren
sind normalerweise leitend. Somit ist der Schwellwert oder die Abschnürspannung
niedriger als O Volt. Um also einen Verarmungs-Feldeffekttransistor zu sperren,
muß das Potential an der Gate-Elektrode unter das Potential der Source-Elektrode
gebracht
werden. Auch können derartige Feldeffekttransistoren dadurch
noch stärker leitend gemacht werden, daß man das Potential an der Gate-Elektrode
zum Potential an der Drain-Elektrode hin anhebt. Die Höhe der Dotierung und die
Geometrie des Kanals bestimmen seinen Anfangsleitwert.
-
Zur Unterscheidung der beiden Arten von MOS-Feldeffekttransistoren
ist es üblich geworden, ein Dreieckssymbol neben alle Verarmungs-Feldeffekttransistoren
auf Schaltbildern zu setzen.
-
Fig. 1 unter den beigefügten Zeichnungen zeigt eine für den vorbekannten
Stand der Technik typische Umkehrstufe. Anreicherungs-Feldeffekttransistoren 10
und 11 sind zueinander in Reihe geschaltet zwischen der Speisespannung VDD an einem
Anschluß 12 und Massepotential. Die Gate-Elektrode des Feldeffekttransistors 10
ist an seine Drain-Elektrode zurückgeführt, so daß er als Ohmsche Last wirkt. Wenn
sein Anschluß 13 zu VDD hinangehoben wird, wird der Feldeffekttransistor 11 dann
leitend, wenn seine Schwellenspannung VT überschritten wird, und damit bringt er
seinen Ausgangsanschluß auf Massepotential. Wenn der Anschluß 13 zum Massepotential
hin gebracht wird, so wird der Feldeffekttransistor 11 dann gesperrt, wenn seine
Eingangsspannung unter der Schwellenspannung VT liegt, und der Feldeffekttransistor
10 bringt dann den Ausgangsanschluß 14 zum Potential VDD hin. Somit ist das Ausgangssignal
am Anschluß 14 ein umgekehrter Verlauf des Eingangssignales am Anschluß 13.
-
Die tatsächliche Leitfähigkeit ist abhängig von dem Abmessungsverhältnis
Breite zu Länge (W/L) des Kanals neben der Dotierungsdichte und der Stärke des Kanals.
Die Leitfähigkeit ist zu dem' Abmessungsverhältnis Breite zu Länge proportional.
Wenn der Feldeffekttransistor 11 in der Weise geformt oder in seinem Abmessungsverhältnis
ausgelegt ist, daß er stärker leitet als der Feldeffekttransistor 10, so bringt
er den Ausgangsanschluß 14 näher an Massepotential. Wenn also VDD 5 Volt beträgt,
und der Feldeffekttransistor neunmal so leitend wie der Feldeffekttransistor 10
ist, so wird der Ausgang auf etwa 0,5 Volt gebracht, wenn der Feldeffekttransistor
11 leitet. Ist der Feldeffekttransistor 11 gesperrt, so bringt der Feldeffekttransistor
10 den Ausgangsanschluß 14 auf ein Potential, das um den Wert der Schwellenspannung
VT unter der Speisespannung VDD liegt, wobei er auch gesperrt wird. Nimmt man eine
Schwellenspannung von 2 Volt an, einschließlich Körpereffekt, so kann der Ausgangsanschluß
durch den Feldeffekttransistor 10 nur auf etwa 3 Volt gebracht werden, um eine Ausgangsspannungsänderung
von 2,5 Volt zu ergeben. Bei der Auslegung einiger Schaltungen wird diese Spannungsänderung
als eine zu große Beschränkung angesehen.
-
Bei der Schaltung nach Fig. 2 wird ein Verarmungs-Feldeffekttransistor
15 (wie durch das Dreieckssymbol angedeutet) in Reihe mit dem Anreicherungs-Feldeffekttransistor
geschaltet. Die Gate-Elektrode wird zu der Source-Elektrode zurückgeführt, so daß
dieser Transistor wie ein Widerstand wirkt. Im Fall der Schaltung nach Fig. 2 wird
ersichtlich, daß für den Leitungszustand des Feldeffekttransistors 11 die Auslegung
des Abmessungsverhältnisses dieselbe ist wie bei der
Schaltung
nach Fig. 1, weil beide Feldeffekttransistoren leitend sind.
-
Ein Abmessungsverhältnis für ein Leitfähigkeitsverhältnis von 9:1
erzeugt eine Ausgangsspannung von 0,5 Volt bei Verwendung einer Spannungsquelle
von 5 Volt. Da jedoch der Feldeffekttransistor 15 stets leitend ist, kann er den
Ausgangsanschluß sehr dicht an die Spannung VDD bringen, wenn der Feldeffekttransistor
11 gesperrt ist.
-
Anders ausgedrückt, begrenzt die Spannung VT nicht die Ausgangsspannungsänderung
nach Fig, 2.
-
In einem anderen Sinne kann aus Fig. 1 entnommen werden, daß VDD die
Schwellenspannung VT überschreiten muß bevor die Schaltung überhaupt arbeiten kann.
Nach Fig. 2 kann die Schaltung als Umkehrstufe bei Speisespannungswerten VDD unterhalb
der Spannung VT arbeiten.
-
Damit wird deutlich, daß die Schaltung nach Fig. 2 oft vorzuziehen
ist. Es ist jedoch schwierig, sowohl Verarmungs-, als auch Anreicherungsfeldeffekttransistoren
auf demselben Substrat zu optimieren und herzustellen. Ein Substrat mit genau einzuhaltendem
spezifischen Widerstand ist erforderlich, um Anreicherungs-Feldeffekttransistoren
mit einem gewünschten Wert der Schwellenspannung VT herzustellen.
-
Es ist wünschenswert, einen verhältnismäßig niedrigen spezifischen
Widerstand im Substrat in allen jenen Bereichen zu haben, in denen sich keine Transistoren
befinden, um eine Feldumkehr an der Oberfläche unter Leitern zu verhindern, die
sich auf dem Passivierungsoxid befinden. Bei einem Verarmungs-Feldeffekttransistor
wird ein Substrat mit einem hohen spezifischen Widerstand gewünscht, um die Vorspannungswirkung
des Substrats auf die Kanalzone zu vermindern.
-
Offensichtlich stehen die verschiedenen Anforderungen miteinander
im
Widerspruch, und es müssen lokale Veränderungen des spezifischen Widerstandes erreicht
werden, um Feldeffekttransistoren auf einem einzigen Substrat zu integrieren. Die
vorbekannten Verfahren zur Kombination von Anreicherungs- und Verarmungsfeldeffekttransistoren
auf demselben Substrat haben zu Kompromißlösungen geführt, die nachteilig die Leistung
der Transistoren beeinflussen. Nach den Begriffen der Halbleiterfertigung wurden
die vorbekannten Anordnungen gewöhnlich unter Einsatz eines Dreifach-Implantationsverfahrens
hergestellt. Eine Implantation wurde zur Festlegung des spezifischen Widerstandes
im Kanal des Anreicherungs-Feldeffekttransistors verwendet, eine zweite Implantation
wurde zur Festlegung des spezifischen Widerstandes im Kanal des Verarmungs-Feldeffekttransistors,
und eine dritte Implantation wurde zur Festlegung des spezifischen Widerstandes
des Feldes in dem Gebiet um die Transistoren herum verwendet.
-
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung einer
MOS-Feldeffekttransistoranordnung mit verbesserter Leistungsfähigkeit zu schaffen,
mit nebeneinander liegenden Verarmungs- und Anreicherungsfeldeffekttransistoren,
die derart geschaltet sind, daß der Verarmungs-Feldeffekttransistor als Last für
den Anreicherungs-Feldeffekttransistor in einer Umkehrstufe wirkt, wobei beide Arten
von Feldeffekttransistoren auf einem gemeinsamen Substrat mit nur zwei Implantationen
hergestellt werden sollen und beide optimiert ausgeführt werden können, wobei ein
Substrat mit hohem spezifischen Widerstand in einem Verfahren mit möglichst wenigen
Maskierungsschritten,
mit Felddotierung zur Vermeidung einer Oberflächenumkehr
unter Leitern, Verwendung finden soll.
-
Der zur Lösung der gestellten Aufgabe vorgeschlagene integrierte Schaltungsaufbau
ist dadurch gekennzeichnet, daß er ein Substrat eines Leitungstyps mit einem spezifischen
Widerstand von etwa 10 Ohm cm oder mehr umfaßt, daß eine erste Zone mit erhöhter
Fremdstoffkonzentration des genannten einen Leitungstyps zumindest im Bereich der
Gate-Elektrode des genannten Feldeffekttransistors für Anreicherungsbetrieb und
im Bereich des umgebenden Feldes vorgesehen ist, daß eine zweite Zone einer verminderten
Fremdstoffkonzentration innerhalb des unter der Gate-Elektrode des genannten Feldeffekttransistors
für Anreicherungsbetrieb befindlichen Teils der ersten Zone liegt, daß eine dritte
Zone vom entgegengesetzten Leitungstyp sich unter der Gate-Elektrode des genannten
Feldeffekttransistors für Verarmungsbetrieb befindet, und daß Mittel zur Verbindung
dieser Transistoren miteinander und mit einer Schaltung vorgesehen sind.
-
Das zur Lösung der gestellten Aufgabe vorgeschlagene, erfindungsgemäße
Verfahren ist durch die folgenden Schritte gekennzeichnet: die Aufbringung eines
Fremdstoffes von einem Leitungstyp und in einer Konzentration, die ausreicht zur
wesentlichen Erhöhung der Leitfähigkeit in der genannten ersten Zone, in ein Halbleitersubstrat
mit einem spezifischen Widerstand von mehr als etwa 10 Ohm cm und demselben Leitungstyp
durch eine erste Maske hindurch in die genannte erste Zone,
die
Eindiffundierung des genannten Fremdstoffes desselben Leitungstyps in das genannte
Substrat, die Ausbildung einer Oxidschicht über dem genannten Halbleitermaterial,
die Einbringung eines Fremdstoffes von einem dem Leitungstyp des Substrats entgegengesetzten
Leitungstyp durch eine zweite Maske in die genannte erste und zweite Zone des genannten
Substrats in einer Konzentration, die ausreicht zur Absenkung der Leitfähigkeit
der genannten ersten Zone, die jedoch nicht ausreicht, um den Leitungstyp dieser
Zone umzukehren, die aber ausreicht, den Leitungstyp der zweiten Zone in den entgegengesetzten
Leitungstyp umzuwandeln, die Ausbildung der Source-, Drain- und Gate-Elektroden
in der genannten ersten Zone zur Bildung eines Feldeffekttransistors für Anreicherungsbetrieb
in dieser letzteren, die Ausbildung der Source-, Drain- und Gate-Elektroden in der
genannten zweiten Zone zur Bildung eines Feldeffekttransistors für Verarmungsbetrieb,
und die Ausbildung eines Verbindungsleitermusters zur Zusammenschaltung der genannten
Feldeffekttransistoren zum Aufbau einer Schaltung.
-
Die erfindungsgemäße Aufgabe wird also dadurch gelöst, daß man bei
einem Halbleiterplättchen mit hohem spezifischen Widerstand jene Gebiete, wo eine
Feldumkehr vermieden werden soll, und jene Zonen,
die Anreicherungs-Feldeffekttransistoren
enthalten sollen, einer ersten Ionenimplantation von demselben Leitungstyp wie das
Substrat aussetzt. Die Dotierungsdichte wird genau eingestellt, derart, daß nach
der Diffusion die Konzentration etwas höher ist, als man es in den Gatezonen von
Anreicherungs-Feldeffekttransistoren wünschen würde.
-
Unter Verwendung eines Fremdstoffs vom entgegengesetzten Leitungstyp
wird eine zweite Ionenimplantation ausgeführt. Diese Implantation wird dort angewandt,
wo sowohl Anreicherungs-, als auch Verarmungs-Feldeffekttransistoren sich befinden
sollen. Die Dichte wird derart eingestellt, daß der für den Kanal des Anreicherungs-Feldeffekttransistors
gewünschte Dotierungspegel geschaffen wird.
-
Bei den Anreicherungs-Feldeffekttransistorzonen hebt die zweite Implantation
die erste Implantation auf und wirkt zur Herabsetzung der Abschnürungsspannung VT
auf den gewünschten endgültigen Wert.
-
Nach der Ionenimplantation wird das Oxid der Gate-Elektrode ausgebildet
und die polykristallinen Si-Gate-Zonen aufgebracht. Dann werden Source- und Gate-Kontaktierungen
ausgebildet unter Einsatz der selbstausrichtenden Herstellungsverfahren für die
polykristalline Gate-Elektrode von herkömmlicher Art, dann wird Phosphorsilikatglas
aufgebracht und eine herkömmliche abschließende Metallisierung angewendet.
-
Der Einsatz der obigen Verfahrensschritte bedeutet, daß eng benachbarte
Verarmungs- und Anreicherungs-Feldeffekttransistoren miteinander
verbunden
werden. Beide Arten von Feldeffekttransistoren sind dabei optimiert, um die bestmögliche
Leistung zu erzielen.
-
Im folgenden wird die Erfindung beispielsweise und anhand der beigefügten
Zeichnungen ausführlich erläutert. Es zeigen: Fig. 1 ein Schaltbild einer MOSFET-Umkehrstufe
für den Anreicherungsbetrieb nach dem vorbekannten Stande der Technik, Fig. 2 ein
Schaltbild einer MOSFET-Umkehrstufe nach dem vorbekannten Stande der Technik, die
einen Lasttransistor im Verarmungsbetrieb zum Einsatz bringt, Fig. 3a-h seitliche
Schnittansichten eines Silizium-Halbleiterplättchens in verschiedenen Stadien des
erfindungsgemäßen Herstellungsverfahrens, und Fig. 4 eine seitliche Schnittansicht
einer fertiggestellten Umkehrstufe, bei der das erfindungsgemäße Herstellungsverfahren
zum Einsatz gebracht worden ist.
-
Es wird nunmehr auf Fig, 3a-h bezug genommen, um das Herstellungsverfahren
nach der Erfindung zu beschreiben. Die Abbildungen zeigen seitliche Schnittansichten
eines Teils eines Silizium-Halbleiterplättchens, in welchem die Umkehrstufe herzustellen
ist. Die Zeichnung ist nicht maßstäblich, sondern verzerrt, insbesondere für die
senkrechten Abmessungen, um die verschiedenen Schichten noch deutlicher zu zeigen.
So ist das Oxid der Gate-Elektrode beispielsweise
1000 Å stark,
oder ein Zehntel des Feldoxids. Ebenso verläuft der dargestellte Bereich um eine
einzelne Umkehrstufe, die nur einen winzigen Bruchteil eines fertiggestellten Halbleiterplättchens
ausmacht. Ein solches Halbleiterplättchen enthält viele vollständige Schaltungen,
von denen jede viele Umkehrstufen enthält.
-
Das Ausgangsmaterial 20 ist ein Silizium-Halbleiterplättchen der Orientierung
<100der Kristallachsen, vom P-Leitungstyp und hohem spezifischen Widerstand.
Nach der Erfindung ist ein spezifischer Widerstand von ungefähr 10 Ohm cm oder mehr
eingesetzt. Es wird allerdings ein spezifischer Widerstand im Bereich von 25 bis
40 Ohm cm vorgezogen. Zuerst wird das Halbleiterplättchen in eine Oxidationsatmosphäre
eingebracht bei hoher Temperatur, und eine ungefähr 0,8 /um starke Schicht 22 aus
Siliziumdioxid auf seiner Oberfläche ausgebildet (Fig. 3a). Als nächstes wird das
Oxid in denjenigen Zonen 24 entfernt, die die Feldzonen (die äußeren Randbereiche)
einschließen, sowie in der Source-, Drain- und Kanalzone des endgültigen Anreicherungs-Feldeffekttransistors.
Die zu entfernenden Flächen werden durch Fotolitografie (Maskenbildung und Atzung)
festgelegt. Das Ergebnis wird in Fig. 3b gezeigt. Die Zone 26, wo der Verarmungs-Feldeffekttransistor
auszubilden ist, wird ungeätzt gelassen.
-
Dann wird das Halbleiterplättchen in eine Ionenimplantationseinrichtung
eingelegt, und Bor wird als Fremdstoff für die Dotierung
vom P-Leitungstyp
in die Oberfläche der Struktur, wie durch die Klammer in Fig. 3b gezeigt, implantiert.
Die Bor-Fremdionen bewirken, daß eine verhältnismäßig starke Dotierung in den durch
die Maske freigelassenen und mit 24a bezeichneten Zonen erfolgt.
-
Die Zonen unter den abgedeckten Flächen, zwischen den Feldeffekttransistoren,
und dort, wo sich der Verarmungs-Feldeffekttransistor befinden soll, werden dabei
nicht verändert.
-
Nach der Ionenimplantation wird das Oxid bei 22 geätzt, um seine Stärke
auf ungefähr die Hälfte seiner anfänglichen Stärke herabzusetzen, und sodann wird
die Struktur wieder in die Oxidationsatmosphäre zurückgebracht. Das Halbleiterplättchen
wird erneut oxidiert, zur Ausbildung einer Schicht 27 aus Siliziumdioxid zur Abdeckung
der gesamten Oberfläche, wie in Fig. 3c gezeigt. Da das ursprüngliche Oxid vor der
erneuten Oxidation in seiner Stärke reduziert worden war, so werden auf der Oberseite
der Schicht 27 kleine kontrollierte Stufen geschaffen. Bei der erneuten Ausbildung
des Oxids ist das aufgebrachte Bor, wie gezeigt, diffundiert zur Bildung von P-Zonen
25. Die Borimplantation ist derart gewählt worden, daß am Ende der Bearbeitung die
Dotierung in der Zone 25 den gewünschten spezifischen Widerstand aufweist. Als nächstes
werden, wie in Fig. 3d gezeigt, auf fotolitografische Weise Einschnitte in der Oxidschicht
dort angebracht, wo sich sowohl Anreicherungs- als auch Verarmungs-Feldeffekttransistoren
befinden sollen. Diese Einschnitte werden als Uffnungen im Oxid über den Zonen 30
und 30a nach Fig. 3d gezeigt. Es ist zu bemerken, daß die
Zone
30a die Zone 25 überdeckt. Der Grund dafür wird im folgenden erläutert. Dann wird
das Halbleiterplättchen wieder in eine Ionenimplantationseinrichtung eingelegt,
und es wird Phosphor als Fremdstoff für den N-Leitungstyp in die Oberfläche der
Struktur implantiert, wie es die Klammer zeigt, um mit Phosphor dotierte Zonen 30a
für den Verarmungs-Feldeffekttransistor und Zonen 30 für den Anreicherungs-Feldeffekttransistor
zu schaffen. Da der Anreicherungs-Feldeffekttransistor über der mittigen Zone 25
verhältnismäßig stark mit Bor dotiert worden war, so hat die Bor-Implantation nur
eine geringe Auswirkung auf die Zone des Anreicherungs-Feldeffekttransistors. Da
die Zone 30a auf Material mit hohem spezifischen Widerstand liegt, so ergibt sich
ein PN-Obergang und ein Oberflächenkanal vom P-Leitungstyp. Typischerweise ist dieser
Kanal stärker dotiert als das Substrat.
-
Somit ergibt die verhältnismäßig hohe Dotierung in der Zone 25 des
Anreicherungs-Feldeffekttransistors mit anschließender Dotierung vom N-Leitungstyp
den gewünschten Wert der Schwellenspannung.
-
Die verhältnismäßig niedrige Dotierung im Substrat unter der Zone
30a des Verarmungs-Feldeffekttransistors ergibt einen Kanal, der einen Feldeffekttransistor
mit niedrigem M-Wert ergibt. Dies bedeutet, daß der Verarmungs-Feldeffekttransistor
den gewünschten Strom liefert, wenn er in einem Inverter in Verbindung mit dem Anreicherungs-Feldeffekttransistor
für niedrige Spannungen eingesetzt wird.
-
In N-Kanal-Feldeffekttransistoren ist das Substrat gewöhnlich mit
dem am stärksten negativen Potential der Schaltung angeschlossen, das es in der
Schaltung gibt. Wenn es auch nicht in der Zeichnung dargestellt ist, so würde bei
der Umkehrstufe nach Fig. 2 das Substrat mit dem Masseanschluß 16 verbunden. Es
wird ersichtlich, daß Source- und Gate-Elektrode des Verarmungs-Feldeffekttransistors
15 gegenüber dem Substrat positiv sein werden, und daher wird der PN-Übergang zwischen
Kanal und Substrat in Sperrichtung vorgespannt.
-
Die Höhe der Vorspannung in Sperrichtung wird das Potential am Ausgangsanschluß
14 bestimmt. Die derart ausgebiledete Verarmungszone wirkt auf der der Gate-Elektrode
gegenüberliegenden Seite auf den Kanal ein. Dies bedeutet, daß selbst bei der Verbindung
der Gate-Elektrode mit der Source-Elektrode die Leitfähigkeit des Verarmungskanals
vermindert wird, wenn der Ausgangsanschluß 14 sein Potential zur Speisespannung
VDD hin ändert. Diese Auswirkung vermindert das Stromeinspeisungsvermögen des Feldeffekttransistors
15 und wird als Körpereffekt bezeichnet. Seine Maßzahl ist der M-Beiwert.
-
Der M-Beiwert wird dann vermindert, wenn entweder die Stärke des Dxids
an der Gate-Elektrode vermindert wird, oder der spezifische Widerstand des Substrats
erhöht wird. Da die Stärke der Oxidschicht an der Gate-Elektrode durch überlegungen
zum auftretenden Fertigungsausstoß und zur Zuverlässigkeit bestimmt wird, ist die
Anhebung des spezifischen Widerstandes des Substrats der beste Weg zur Verminderung
des M-Beirts. Wie oben erläutert, gestattet
das erfindungsgemäße
Herstellungsverfahren die Verwendung eines Substratmaterials von wünschenswert hohem
spezifischem Widerstand.
-
Unter Einsatz herkömmlicher Herstellungsverfahren zur Selbstausrichtung
der Silizium-Gate-Elektroden in MOS-Technik wird die erfindungsgemäße Struktur vervollständigt.
Die weitere Beschreibung stellt im einzelnen dar, wie die Herstellung der Gate-Elektroden
bei Anreicherungs- und Verarmungs-Feldeffekttransistoren, bei den Source- und Drain-Elektroden
und den Kontaktierungen zu Ende geführt wird. Dies kann beispielsweise in der folgenden
Art geschehen: Nach der Ionenimplantation in den Zonen 30 und 30a nach Fig. 3d wird
das Halbleiterplättchen gereinigt und die dünne Gate-Oxidschicht ausgebildet, wie
sie bei 29 und 29a in Fig. 3e gezeigt wird. Bei 31 wird sodann, wie in Fig. 3e gezeigt,
auf fotolitografische Weise in die Gate-Oxidschicht 29a geätzt. Dann wird das Halbleiterplättchen
mit einem Niederschlag polykristallinen Siliziums in der herkömmlichen Weise beschichtet,
und diese Schicht wird auf fotolitografische Weise ausgeätzt, um wie bei 32 und
34 in Fig. 3f gezeigt, Gate-Elektroden und Gate-Kontakte übrigzulassen. Es ist festzustellen,
daß die Gate-Elektrode 32 des Anreicherungs-Feldeffekttransistors vollständig durch
das Gate-Oxid bei 29 isoliert ist. Jedoch kontaktiert die Gate-Elektrode 34 das
darunter liegende Silizium durch die Ausnehmung 31 nach Fig. 3e. Dies wird abschließend
dazu dienen, die Gate-Elektrode des Verarmungs-Feldeffekttransistors mit seiner
Source-Elektrode zu verbinden.
-
Wieder wird das Halbleiterplättchen einem ätzvorgang unterzogen, bei
welchem das polykristalline Silizium bei 32 und 34 als Maskierung
wirkt,
und die freigelegten Teile der Oxidschichten 29 und 29a werden entfernt, um die
in Fig. 3f gezeigte Struktur zu schaffen. Es ist ersichtlich, daß das bei 29 und
29a verbleibende Gate-Oxid selbsttätig mit den Gate-Elektroden 32 bzw. 34 ausgerichtet.
Dann wird das Halbleiterplättchen einer Diffusion eines Fremdstoffes vom N-Leitungstyp,
wie die Klammer zeigt, unterzogen, wobei man beispielsweise Phosphoroxidchlorid
(POCl3) zur Schaffung stark dotierter N+-Zonen bei 35-38 einsetzt, wie in Fig. 39
gezeigt.
-
Diese Zonen bilden die Source- und Drainkontaktierungen der Anreicherungs-
und Verarmungs-Feldeffekttransistoren. Gleichzeitig mit den Source- und Drain-Diffusionen
werden die Silizium-Gate-Elektroden 32 und 34 stark dotiert, so daß sie stark leitend
werden.
-
Es ist ebenfalls festzustellen, daß das polykristalline Silizium die
Diffusion eines Teils der Source-Elektrode 37 verlangsamt, eine Diffusion in das
Substrat hinein tritt unter der Gate-Elektrode 34 auf. Die direkte Kontaktierung
zwischen der Source-Elektrode 37 und der Gate-Elektrode 34 wird ohmisch und leitend.
Somit kann, wo es gewünscht wird, eine Gate-Elektrode mit polykristallinem Silizium
an Einkristall-Silizium angeschlossen werden.
-
Die Diffusion von Phosphoroxichlorid POCl3 wird in einer oxidierenden
Atmosphäre ausgeführt, so daß die Oxidschicht wieder in den freigelegten Zonen ausgebildet
wird, wie es Fig. 39 zeigt. Ein Oxid bildet auch die Beschichtung auf der Metallisierung
der polykristahl in ausgeführten Gate-Elektrode.
-
Wie in Fig. 3h gezeigt, wird das Halbleiterplättchen sodann mit einer
Schicht 39 von Siliziumdioxid beschichtet, die auch Phosphoroxid enthält. Dies wird
als Phosphorsilikatglas (PSG) bezeichnet.
-
Ein solches Glas hat einen weit unter dem Schmelzpunkt von Silizium
und Siliziumdioxid liegenden Schmelzpunkt und kann leicht aufgedampft werden. Nach
der Aufdampfung wird das Halbleiterplättchen erhitzt, damit das Phosphorsilikatglas
schmilzt und fließt und damit eine sehr glatte obere Oberfläche geschaffen wird.
Mhred der Wärmebehandlung wirkt das Phosphorsilikatglas ebenfalls als Getter zur
Aufnahme unerwunschter Fremdstoffe aus dem darunterliegenden Silizium und Siliziumdioxid.
Das Phosphorsilikatglas wirkt daher zur Erzeugung hochstabiler Isolierschicht-Feldeffekttransistoren,
als auch zur Isolation und zur Schaffung einer guten Oberfläche für die nachfolgende
Netallisierung. Wenn es auch nicht gezeigt ist, so kann die Aufbringung des Phosphorsilikatglases
und der Wärmebehandlung eine Verschiebung einiger der Schichtgrenzen hervorrufen.
Jedoch kann diese Auswirkung dadurch kompensiert werden, daß die anfängliche Lokalisierung
und Fremdstoffkonzentration dementsprechend eingestellt werden.
-
Fig. 4 zeigt eine fertiggestellte Struktur, wie sie nach den Einschnitten
für die Kontaktierungen und der Metallisierung erscheint. In diesem Teil des Herstellungsverfahrens
werden herkömmliche fotolitografische Einschnitte ausgeführt durch das Phosphorsilikatglas
und das ausgebildete Oxid an jenen Stellen, wo es gewunscht wird. Eine starke Aluminiumschicht,
die etwa 2%
Silizium enthält, wird auf das Halbleiterplättchen
aufgebracht und dann abgeätzt, um das gewünschte Metallisierungsmuster zu schaffen.
-
Wie Fig. 4 entnommen werden kann, schafft ein metallischer Kontakt
40 die Verbindung zur Source-Elektrode 35 und bildet den Masseanschluß 16, der in
Verbindung mit der Schaltung nach Fig 2 auftritt. Die Kontaktierung zur Gate-Elektrode
34 umfaßt einen Eingangsanschluß 13. Eine Metallisierung 41 verbindet die Drain-Elektrode
36 des Anreicherungs-Feldeffekttransistors mit Source-und Gate-Elektrode, 37 bzw.
34, des Verarmungs-Feldeffekttransistors zur Schaffung der Ausgangsverbindung der
Schaltung bei 14. Eine Metallisierung 42 kontaktiert die Drain-Elektrode 38 des
Verarmungs-Feldeffekttransistors zur Schaffung eines Anschlusses 12 für die Verbindung
mit der Speisespannung VDD. Die beiden Feldeffekttransistoren, die die Umkehr- oder
Inverterschaltung bilden, sind durch Randzonen 25 umgeben, die die höchste Dotierung
vom P-Leitungstyp in der Anordnung aufweisen und somit zur Unterbindung der Oberflächenumkehr
wirken, wo die Metallisierung oben die Oxidschicht überquert. Dies bedeutet, daß
selbst bei dem hohen spezifischen Widerstand des Substrats 20 es kein Problem der
Oberflächenumkehr gibt.
-
Es ist zu erkennen, daß die Elektrode 36 nur teilweise die Zone 25
überdeckt. Diese Verschiebung war zuerst in Fig 3d gezeigt worden. Wenn dies auch
nicht wesentlich für die Erfindung ist, so ergibt die Verschiebung eine verminderte
Elektrodenkapazität. Da das Substrat 20 von wesentlich höherem spezifischem Widerstand
als
die Zone 25 ist, und da nur ein Teil der Elektrode bei 36 die Zone 25 überdeckt,
wird die Kapazität der Elektrode am Obergang bei 36 auf ein Mindestmaß herabgesetzt.
Bei Feldeffekttransistoren mit großer Flächenbelegung kann diese Kapazität erheblich
sein. Bei der Schaltung nach Fig. 2 wird erkennbar, daß diese Kapazität den Ausgangsanschluß
14 nach Masse kurzschließen würde oder einen Nebenschluß bilden würde und damit
das Ansprechen der Umkehrstufe verlangsamen würde.
-
Unter Einsatz des oben erläuterten Herstellungsverfahrens sind Feldeffekttransistoren
in einem Substrat hohen spezifischen Widerstandes hergestellt worden, bei denen
die Anreicherungs-Feldeffekttransistoren eine Schwellenspannung VT von etwa 0,6
Volt aufwiesen.
-
Die Verarmungs-Feldeffekttransistoren hatten eine Abschnürspannung
VT von ungefähr -1,2 bis -1,4 Volt, und die Metallisierung hatte eine Umkehrspannung
von 12 Volt und mehr. Die direkte Verwendung eines Substrats direkt, ohne die Implantationen,
würde einen Schwellwert von etwa -0,1 Volt bei VT ergeben. Dieselbe Anordnung würde
nur mit einer Bor-Implantation (Zone 25) eine Spannung VT von 1 bis 1,2 Volt aufweisen
(unter der Annahme, daß das Gate-Oxid in Fällen das gleiche ist).
-
Während die Erfindung insbesondere unter Bezugnahme auf eine bevorzugte
Ausführungsform gezeigt und beschrieben worden ist, so ist es selbstverständlich
für den Fachmann, daß verschiedene Anderungen in der Ausgestaltung und bei Einzelheiten
vorgenommen werden können, ohne den Rahmen der Erfindung zu verlassen.