DE2747800A1 - Schaltungsanordnung zum austauschen von bits in einem datenwort - Google Patents

Description

DR. DIETER ν. UEZOLO , DIPL. ING. PETER SCHÜTZ / ' '-* ■ ^ DIPL. IN(J. WOLFCiANG IIEUSLEH

ΜΛΗΙΛ-THKHEflIA RTRASHB ta

ro»™ λα: Β «aueaa D-8OUO MCKNCUBN ββ

Οββ/«Τ·3«β «7 «Mt«

• t

RCA 71,157

TKLKORAMM SOMB(S

US-Ser.No. 754,692

Filed December 27, 1976 RCA 71157 Dr.v.ß/E

RCA Corporation

New York N.Y. (V.St.A.)

Schaltungsanordnung zum Austauschen von Bits in einem Datenwort

Die vorliegende Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1. Insbesondere betrifft die Erfindung Verknlipfungsschal twerke für die Umordnung von Bits in Steueroder Prozessorwörtern.

In Computerprogrammen ist häufig eine Bitmanipulation erwünscht, bei kleinen Maschinen, insbesondere Mikroprozessoren, sind jedoch keine Bitmanipulationsbefehle vorgesehen, u.a. da das Befehlsrepertoire begrenzt ist und die nötigen Schaltungsanordnungen nicht vorgesehen sind. Wenn ein Programm die Umordnung von Bits in einem Datenwort erfordert, werden die Bits durch mehrere Befehle, die manchmal in Unterprogrammen zusammengefaßt sind, welche einfache Datenbehandlungsoperationen, wie Verschiebung, UND-Verknüpfung und ODER-Verknüpfung enthalten können, in der gewünschten Reihenfolge angeordnet. Wenn das Progr -rm die Umordnung einer größeren Anzahl von Bits erfordert, wird dann jedoch die Schnell ig-

809826/0^1? ORIG₁NAL₁NSPECTEd

POSTaCHKCK MONCHKIf NH. eOHSHOO · Π1ΝΚΚΟΝΤΟ BVI¹OBlM mCniUKN (BLZ 7(>OaOOlO» KTO. βθβθ»»73 7β

keit der Durchführung des Programms weqen der für die Ausführung der Bi tmanipulationsunterproqramme erforderlichen Zeit erheblich veringert.

Ein Beispiel für ein Programm, das Bitmanipulationen

erfordert, ist die schnelle Fourier-Transformation (FFT) unter Verwendung des Cooley-Turkey-Algorithmus. Bei der Durchführung einer FFT müssen entweder die Eingangswerte oder -proben oder die Ausgangsdatenpunkte umgeordnet werden. Diese Umordn""g der Ausgangsdatenpunkte oder Eingangswerte ist in der einschlägigen Literatur im einzelnen beschrieben, sie ist wegen der Produkt- oder Fakultätsbildung der Exponentialmatrix und der Umordnung der Zeilen und Spalten der resultierenden faktorierten Matritzen erforderlich. Ein Verfahren zur Bestimmung der erforderlichen Umordnung besteht darin, zuerst die Indizes der Eingangswerte bzw. Probenpunkte oder der Ausgangsdatenpunkte in null-indizierter Binärform aufzuschreiben. Als nächstes werden die Bits der resultierenden Binärzahlen in ihrer Reihenfolge umgekehrt und dazu verwendet, die Datenpunkte aus dem Speicher zu wählen. Es gibt keinen bequemen Polynomialausdruck für die Durchführung der Indextransformation und das Austauschen der Indizes durch Umkehrung der Indexbits ist ohne Bitmanipulationsbefehle schwierig und zeitraubend.

Für die Bittransformation werden manchmal Tabellenachschlageprogramme verwendet. Für ein Tabellennachschlageprogramm werden 2ⁿ Speicherplätze (für Wörter mit η Bits) reserviert, zu welchen ein Zugriff unter Verwendung einer Adresse erfolgt, die aus dem umzuordnenden Wort für die niedrigstell igen Bits erfolgt, wobei die höherstell igen Bits die erste Adresse des reservierten Speicherbereichs oder der Tabelle angeben. Bei den in den jeweiligen speziellen Speicherplätzen gespeicherten Wörter sind die Bits der adressierenden Wörter in der gewünschten Reihenfolge angeordnet. Der Speicher kann ein Speicher mit wahlfreiem Zugriff sein, der als Hauptspeicher des Systems verwendet wird oder aus Festwertspeichern (RON) bestehen, die als Hilfsspeicher dienen. Für 8-Bit-Wörter müssen jedoch schon 256 Speicherplätze reserviert werden. Wenn verschiedene Umordnungen in Frage kommen, müssen für jede Noglichkeit der Umordnung 256 Speicherplätze vorgesehen sein. Dieser hohe Speicherplatzbedarf reduziert die für die Programmierung verfügbare Speicherkapazität und ist bei

^: f09826/0512

27A7800

kleinen oder mittleren Prozessoren oft nicht tragbar.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die einfach und zweckmäßig ist und die insbesondere die Umordnung von Datenbits ermöglicht, ohne daß hierfür viel Speicherplatz benötigt wird.

Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung der eingangs genannten Art mit dem kennzeichnenden Merkmal des Patentanspruchs 1 gelöst.

Ein Ausführungsbeispiel der Schaltungsanordnung gemäß der Erfindung enthält also eine für das Führen von Datensignalen bestimmte Datensammelleitung oder Datenschiene und eine zum Führen von Adressensignalen bestimmte Adressensammelleitung oder Adressenschiene. Die Adressenschiene ist in eine erste und eine zweite Leitungsgruppe unterteilt, wobei die erste Gruppe eine Anzahl von Signalen führt, die nicht größer ist als die Anzahl der Signale auf der Datenschiene, während die zweite Leitungsgruppe die restlichen Adressensignale führt. Mit einer zweiten Gruppe von Adressenleitungen ist eine Decodieranordnung gekoppelt, um ein Steuersignal zu erzeugen, wenn die zweite Leitungsgruppe eine bestimmte Signalkombination führt. Es ist ferner eine Schaltvorrichtung mit Eingangsklemmen und Ausgangsklemmen vorgesehen, die selektiv miteinander koppel bar sind, und jede Leitung der ersten Leitungsgruppe ist mit einer verschiedenen Eingangsklemme verbunden.. Die Ausgangsklemmen der Schaltvorrichtung sind mit einer Vielzahl von Verknüpfungsgliedern gekoppelt, die die Ausgangsklemmen mit der Datenschiene entsprechend dem Steuersignal von der Decodieranordnung koppeln.

Im folgenden wird ein Ausführungsbeispiel der Erfindung unter Bezugnahme auf die Zeichnung näher erläutert.

Es zeigen:

Fig. 1 ein Schaltbild eines Ausführungsbeispiels der Schaltungsanordnung gemäß der Erfindung und

809826/0512

Fig. 2 eine schematische Darstellung einer für die Schaltungsanordnung gemäß Fig. 1 geeigneten Schaltvorrichtung.

Die Schaltungsanordnung gemäß Fig. 1 enthält eine Steuereinheit oder einen Prozessor ti, dem eine Adressenschiene 13 zur übertragung von Adressensignalen an periphere Einrichtungen oder Speicher, sowie eine Datenschiene 15 zugeordnet ist, welch letztere gewöhnlich in zwei Richtungen arbeitet und zur übertragung von Daten an die peripheren Einrichtungen oder Speicher sowie zum Empfang von Daten von diesen Einrichtungen oder Speichern dient. Bei der dargestellten Ausführungsform soll die Adressenschiene 13 m-Leitungen und die Datenschiene 15 n-Leitungen haben, wobei den meisten Systemen m >n ist. übliche Werte sind 16 für m und 8 für n.

Die Schaltungsanordnung gemäß der Erfindung arbeitet folgendermaßen: Der Prozessor 11 liefert auf die Adressenschiene 13 eine Adresse, welche aus dem Datenwort, dessen Bits umgeordnet werden sollen, und angehängten Bits, die einen Platz adressieren und auf die keine andere Einrichtung anspricht, zusammengesetzt ist. Der Prozessor kann also 2^m Wörter oder Plätze mit m Bits adressieren, die meisten Anlagen haben jedoch keine komplette Speichergarnitur, so daß es viele Adressenplätze gibt, die nicht verwendet werden, obwohl sie durch die aus m Bits bestehende Adresse adressiert werden könnten. Zur Decodierung der Adressenbits, die keinen Teil des umzuordnenden Datenwortes bilden, 1st ein UND-Glied 17 mit (m - n) Eingangsklemmen vorgesehen. Die restlichen η Adressenleitungen, die die Bits des umzuordnenden Datenwortes führen, sind mit der Eingangsseite einer Schaltvorrichtung 12 verbunden. Die umgeordneten Bits werden von der Ausgangsseite der Schaltvorrichtung 12 durch eine Gruppe von η Leitungen einem Schaltnetz aus η UND-Gfledern 19 mit jeweils zwei Eingängen zugeführt, deren Ausgangssignale auf die Datenschiene 15 gekoppelt werden. Jede der η Leitungen steuert einen Eingang der verschiedenen UND-Glieder des Schaltnetzes aus den UND-Gliedern 19. Das UND-Glied-Schaltnetz 19 wird durch das Ausgangssignal vom UND-Glied 17 aufgetastet, das den anderen Eingängen aller UND-Glieder zugeflihrt 1st. Im Effekt adressiert

809826/0512

(θ

der Prozessor 11 einen nicht existenten Speicherplatz und erhält über die Datenschiene 15 ein Datenwort, das dem einen Teil der Adresse bildenden Datenwort entspricht, hinsichtlich seiner Bits jedoch in der gewünschten Weise umgeordnet ist.

Die Schaltvorrichtung 12 läßt sich auf verschiedene Weise realisieren. Bei dem dargestellten Beispiel ist erläuterungshalber hierfür lediglich eine Steckfassung für ein sogenanntes Dual-in-line-Stiftgehäuse vorgesehen, das schematisch in Fig. 2 dargestellt ist. Eine solche Fassung hat 16 Klemmen, die in zwei Reihen zu je 8 angeordnet und zum Einstecken der Ansciilußstifte einer integrierten Schaltung oder dgl. bestimmt sind. Die übliche Numerierung der Stifte oder Anschlüsse beginnt mit 1 an einem Markierungspunkt, geht dann entlang der Reihe weiter und wird dann auf der anderen Seite in der entgegengesetzten Richtung fortgesetzt. In Fig. 2 sind die Nummern für die Anschlüsse 1, 8, 9 und 16 eingetragen. Wenn man die Anschlösse 1 bis 8 als Eingangsseite verwendet, so bilden die Anschlüsse 9 bis 16 die Ausgangsseite. Die Anschlüsse der Fassung können durch Kurzschlußbügel in der gewünschten Weise verbunden werden, tine andere Möglichkeit besteht darin, einen Stecker nach Art eines DIP-Gehäuses zu verwenden, in dem die gewünschten Verbindungen fest verdrahtet sind, und diesen dann in die Fassung einzustecken. Selbstverständlich kann man auch elektrisch steuerbare Verbindungsvorrichtungen, wie Torschaltungen, verwenden und das Bitmuster bzw. das Vertauschungsschema durch den Prozessor steuern. Sch 1iei3-1 ich können gewünschtenfalls Schaltvorrichtungen, wie Scheibenschalter, verwendet werden, mit denen das gewünschte Schema von Hand einstellbar ist.

Bei Verwendung der Schaltungsanordnung für eine schnelle Fourier Transformation kann z.B. Anschluß 1 mit Anschluß 9, Anschluß 2 mit Anschluß 10, usw. und schließlich Anschluß 8 mit Anschluß 16 verbunden sein. Für eine den Eingangsanschlüssen zugeführte Zahl ρ erhält man dann also an den Ausgangsanschlüssen die Zahl ρ + 8.

809826/0512

Wenn das (Anordnungsschema fest ist, kann die Schaltvorrichtung 12 durch entsprechende Leitungsverbindungen, also eine Verdrahtung oder gedruckte Schaltung, realisiert werden.

Zur Erläuterung einer praktischen Ausführungsform sei angenommen, daß der Prozessor 11 in Fig. 1 ein Mikroprozessor des Typs COSMAC CDP1802 (RCA Corporation) ist. Der COSWC Mikroprozessor enthält eine Anordnung mit 16 Registern, die jeweils 16 Bits zu speichern vermögen. . Eines der Register 1st als Speicheradressenregister bestimmt. Ein Beispiel eines Befehls, bei dem eines dieser Register als Spei eherreferenz verwendet wird, ist der Befehl "LOAD VIA N" mit dem mnemotechnischen Befehlscode LDN und dem Operationscode ON.Der Wert von N kann 0 bis F sein, d.h. eine hexadezimale Ziffer. (Die hexadezimalen Ziffern enthalten die Dezimalziffern 0 bis 9 und die Buchstaben A bis F, welch letztere die Dezimalzahlen 10 bis 15 darstellen). Bei der Durchführung des Befehls LDN wird der Inhalt des durch N bezeichneten Registers auf die Adressenschiene 13 durchgeschleust und das auf diese Weise adressierte Datenwort in einem D-Register gespeichert, dieses Register stellt das Äquivalent eines Akkumulators dar und befindet sich im Prozessor.

Die Inhalte der Register der Registeranordnung können durch Befehle wie PUT LOW REG N (PLO) (AN) or GET LOW REG N (GLO) (8N) manipuliert werden, durch die der Inhalt des D-Registers in die unteren acht Bitstellen des durch N bezeichneten Registers eingegeben werden bzw. die Byte (8 Bits) von den unteren acht Bitstellen des Registers N herausgeholt und in das D-Register eingegeben wird. Nimmt man an, daß nur die Hälfte der adressierbaren Speicherkapazität im System verwendet wird und nimmt man ferner an, daß das Register 9 (N = 9) für den Bitaustauschprjzess verwendet werden soll und als höherstell ige Byte FF speichert, so lautet die Befehlsfolge, die die Bits eines Wortes im D-Register umordnet, wie folgt:

BEFEHLS-CODE HEX.-CODE BINKR-COOE

PLO 9 A9 1010 1001

LDN 9 09 0000 1001

809826/051?

Bei der Durchführung der ersten Befehls PLO 9 wird in der Schaltungsanordnung gemäß Fig. 1 der Inhalt des U-Registers in die Speicherplätze der niedrigeren Stellen im Register 9 gebracht. Bei der Durchführung des Befehls LDN 9 liefert das UND-Glied 17, das so verdrahtet ist, daß es auf ein Eingangssignal FF aus lauter binären Einsen anspricht, ein Ausgangssignal, das acht UND-Glieder im Schaltnetz aus den UND-Gliedern 19 auftastet. Die acht Bits der niedrigeren Stellen, die das Wort darstellen, dessen Bits auszutauschen sind, werden der Eingangsseite der Schaltvorrichtung 12 zugeführt und erscheinen an deren Ausgangsseite entsprechend der Anordnung der Kurzschiußr oder überbrückungsbügel. Sie werden von den UND-Gliedern 19 auf die Datenschiene 15 durchgeschleust und im D-Register (im Prozessor 11) durch den Befehl LDN gespeichert. Nach dem Einstellen der höherstell igen Byte des Registers werden also nur zwei Befehle benötigt, um die Bits eines Datenwortes entsprechend einem vorgegebenen Bitmuster auszutauschen.

Wenn alternative Umordnungsschemata benötigt werden, kann man zusätzliche Schaltungsanordnungen der beschriebenen Art vorsehen. Die decodierenden UND-Glieder 17 dieser Schaltungsanordnungen mlissen jedoch auf verschiedene Kombinationen der ihren Eingängen zugeführten (m - η ) Adressensignale ansprechen.

809826/051?

Claims (2)

1. Patentansprüche

   Schaltungsanordnung zum Austauschen von Bits in einem Datenwort für ein System, das eine Datenschienenanordnung zum Obertragen von Datensignalen sowie eine Adressenschienenanordnung zum Obertragen von Adressensignalen enthält, welch letztere in eine erste Gruppe von Leitungsanordnungen zum Obertragen einer vorgegebenen Anzahl N von Signalen, die nicht größer ist als die Anzahl von Datenleitungsanordnungen der Datenschienenanordnung und in eine zweite Gruppe von Leitungsanordnungen zum Obertragen der übrigen Adressensignale der Adressenschienenanordnung aufgeteilt 1st, dadurch gekennzeichnet, daß mit der zweiten Gruppe von Leitungsanordnungen eine Decodieranordnung (17) gekoppelt ist, die bei einer bestimmten Eingangssignal kombination ein Steuersignal liefert; daß das Steuersignal einem eine Mehrzahl von Verknüpfungsgliedern (19) enthaltenden Verknüpfungsschaltnetz zugeführt ist, dessen Ausgänge mit verschiedenen Leitungen der Datenschienenanordnung (15) gekoppelt ist, um Signale unter Steuerung durch das Steuersignal auf die Datenschienenanordnung zu übertragen, und daß die Leitungsanordnungen der ersten Gruppe über eine Kopplungsvorrichtung (12) mit verschiedenen Eingangsanordnungen des Verknüpfun§sscha1tnetzes (19) gekoppelt sind.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kopplungsvorrichtung (12) Eingangsklemmen (1 bis 8), die mit der ersten Gruppe von Leitungsanordnungen gekoppelt ist, und Ausgangsklemmen (9 bis 16), die mit der Eingangsanord.iung des Verknüpfungsschaltnetzes (19) gekoppelt sind, sowie eine Schaltvorrichtung zum selektiven Verbinden der Eingangs- und Ausgangsklemmen enthält.

   R09826/0S12 OR₁₆₁NAU ,NSPECTEO