DE2736473A1 - Verfahren zum herstellen einer ein- transistor-speicherzelle - Google Patents
Verfahren zum herstellen einer ein- transistor-speicherzelleInfo
- Publication number
- DE2736473A1 DE2736473A1 DE19772736473 DE2736473A DE2736473A1 DE 2736473 A1 DE2736473 A1 DE 2736473A1 DE 19772736473 DE19772736473 DE 19772736473 DE 2736473 A DE2736473 A DE 2736473A DE 2736473 A1 DE2736473 A1 DE 2736473A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- zones
- zone
- semiconductor crystal
- opposite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 64
- 239000013078 crystal Substances 0.000 claims description 45
- 230000005669 field effect Effects 0.000 claims description 12
- 239000012190 activator Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000012774 insulation material Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 32
- 239000000758 substrate Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Berlin und München O VPA 77 P 1 1 1 O BRO
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Ein-Transistor-Speicherzelle, bei dem an der Oberfläche
eines Halbleiterkristalls vom einen Leitungstyp zwei voneinander getrennte Zonen vom entgegengesetzten Leitungstyp durch
Implantation oder Diffusion erzeugt, die Halbleiteroberfläche mindestens zwischen diesen beiden Zonen mit einer Schicht aus
anorganischem Isoliermaterial abgedeckt und auf dieser Schicht eine kapazitiv die die beiden Zonen begrenzenden pn-Übergänge
steuernde Gateelektrode aufgebracht wird, bei dem ferner einer dieser beiden pn-Übergänge durch Dotierungsmaßnahmen derart
ausgestaltet wird, daß die Kapazität der Speicherzelle mindestens zum überwiegenden Teil durch diesen pn-übergang gegeben
ist und daß mindestens eine der beiden Zonen vom entgegengesetzten Leitungstyp entweder mit einem äußeren Anschluß oder
einer im Halbleiterkristall verlaufenden Verbindung zu einer anderen gleichartigen Speicherzelle im Halbleiterkristall versehen wird.
Als Stand der Technik kann die Literatursteile "IEEE Transactions
on Electron Devices (October 1976), S.1187 - 1189 genannt werden. Hier wird eine als MOS-Feldeffekttransistor ausgestaltete
Ein-Transistor-Speicherzelle beschrieben, deren Source- und Drainzone durch Implantation von Donatorionen in
einem p-dotierten Siliciumkristall hergestellt wird. Dabei wird
Stg 1 EM / 3.8.1977
909808/0366
die eine der beiden durch die Umdotierung erhaltenen Zonen, insbesondere
die Sourcezone, durch entsprechende zusätzliche Dotierungsmaßnahmen mit einem eine hohe Speicherkapazität gewährleistenden
pn-übergang ausgerüstet. Dies geschieht, indem die betreffende
Zone an der von der Gateelektrode und der anderen Zone abgewandten Seite mit einer eine merkliche Kapazitätssteigerung
bewirkenden "Vergrößerung·1 ihres pn-Übergangs und einer diesen
pn-Obergang kapazitiv beeinflussenden weiteren Gateelektrode versehen
wird. Zusätzlich kann die "Vergrößerung" des pn-Übergangs in einem durch zusätzliche Maßnahmen hochdotierten Teil des pleitenden
Halbleiterkristalls erfolgen.
Pur die Entwicklung von Halbleiterspeicherzellen ist ein möglichst
geringer Flatzbedarf bei aufrechterhaltener Leistungsfähigkeit, insbesondere Speicherkapazität von Bedeutung. Da die
Speicherkapazität bei einer Ein-Transistor-Speicherzelle durch den pn-übergang der Sourcezone bzw. Drainzone des die Speicherzelle
darstellenden MOS-Feldeffekttransistors gegeben ist und
man häufig die eine dieser beiden Zonen als Verbindungsleitung zu anderen in dem gleichen Halbleiterkristall erzeugten EinTransistor-Speicherzellen
verwendet und aus diesem Grund deren Kapazität möglichst klein macht, ist man daran interessiert, dafür
die Kapazität des die andere Zone begrenzenden pn-Übergangs möglichst groß zu machen. Man hat somit die Aufgabe, eine Ein-Transistor-Speicherzelle
herzustellen, deren Speicherkapazität praktisch nur in dem die Source-Zone begrenzenden pn-übergang
liegt und dennoch ausreichend ist und die andererseits nur einen möglichst kleinen Raum der Halbleiteroberfläche für sich beansprucht
.
Diese Aufgabe wird von der Erfindung gelöst. Diese Lösung besteht darin, daß an einem ebenen Oberflächenteil eines Halbleiterkristalls
vom einen Leitungstyp zunächst durch maskierte Diffusion und/oder Implantation eine lokal begrenzte Zone vom
entgegengesetzten Leitungstyp hergestellt und mit einer den
Leitungstyp des Halbleiterkristalls aufweisenden einkristallinen Halbleiterschicht abgedeckt wird, daß dann in der einkristallinen
Halbleiterschicht zwei getrennte Zonen vom entgegengesetzten Leitungstyp derart erzeugt werden, daß nur die eine dieser
beiden Zonen in Kontakt zu der an der ursprünglichen Oberfläche
909808/0366
des Halbleiterkristalls erzeugten Zone vom entgegengesetzten
Leitungstyp gelangt, und daß schließlich die Gateelektrode auf einer die Oberfläche der einkristallinen Halbleiterschicht zwischen
den beiden Zonen vom entgegengesetzten Leitungstyp bedeckenden Schicht aus anorganischem Isoliermaterial derart erzeugt
wird, daß sie die pn-Übergänge beider Zonen kapazitiv steuert.
Es wird also dafür gesorgt, daß eine der beiden Zonen vom entgegengesetzten
Leitungstyp von der Oberfläche der epitaktischen Halbleiterschicht bis an bzw. in die an der Oberfläche des Substrats,
also des ursprünglichen Halbleiterkristalls, erzeugte Zone vom entgegengesetzten Leitungstyp zu dem des Substrats
herangeführt wird. Auf diese Weise wird erreicht, daß die beiden Zonen miteinander verschmelzen und von einem gemeinsamen
pn-übergang begrenzt werden, während für die andere der beiden den entgegengesetzten Leitungstyp aufweisenden Zonen der Speicherzelle
eine solche Vereinigung mit der an der Oberfläche des Substrats erzeugten Zone vom entgegengesetzten Leitungstyp nicht
eintreten soll.
Um dies zu erreichen, kann man beispielsweise nach Erzeugung
der einkristallinen Halbleiterschicht an der mit der Zone mit entgegengesetztem Leitungstyp versehenen Oberfläche des HaIbleiterkristalls
zunächst in einem zweiten Dotierungsprozeß mit einem den zu dem des Halbleiterkristalls entgegengesetzten Leitungstyp
hervorrufenden Aktivator einen von der Oberfläche der einkristallinen Halbleiterschicht zu der Zone mit entgegengesetztem
Leitungstyp durchgehenden Kanal mit dem entgegengesetzten
Leitungstyp zu dem des Halbleiterkristalls erzeugen und dann in einem dritten Dotierungsprozeß mit einem den zu dem des Halbleiterkristalls
entgegengesetzten Leitungstyp hervorrufenden Aktivator die beiden voneinander getrennten Zonen vom entgegengesetzten
Leitungstyp derart erzeugen, daß nur die eine dieser beiden Zonen einen Eontakt zu dem Kanal mit entgegengesetztem
Leitungstyp bzw. zu der an der ursprünglichen Halbleiteroberfläche infolge des ersten Dotierungsprozesses entstandenen Zone
vom entgegengesetzten Leitungstyp erhält.
909808/0366
Diese Variante wird bevorzugt angewendet. Eine Alternative ist
darin zu sehen, daß man nach der Erzeugung der einkristallinen Halbleiterschicht an der mit der Zone mit entgegengesetztem
Leitungstyp versehenen Oberfläche des Halbleiterkristalls zunächst in einem zweiten Dotierungsprozeß nur die eine der beiden
voneinander getrennten Zonen im Bereich der Halbleiterschicht oberhalb der Zone mit entgegengesetztem Leitungstyp derart erzeugt,
daß eine Verbindung zwischen den beiden Zonen entsteht, und daß schließlich in einem dritten Dotierungsprozeß die zweite der beiden
getrennten Zonen an der Oberfläche der einkristallinen Halbleiterschicht derart hergestellt wird, daß keine Verbindung zwischen
ihr und der vom ersten Dotierungsprozeß herrührenden Zone vom entgegengesetzten Leitungstyp, die durch den ersten Dotierungsprozeß
an der ursprünglichen Oberfläche des Halbleiterkristalls erzeugt wurde, entsteht.
Das erfindungsgemäße Verfahren soll nun anhand der Fig. 1 und 2 beschrieben werden. Fig. 1 und Fig. 2 stellen eine erste Form
einer aufgrund dieses Verfahrens entstandenen Speicherzelle dar. 20
Grateelektrode die bekannten Möglichkeiten, also sowohl die Metall-Gatetechnik,
als auch die Silicon-Gatetechnik angewendet werden kann. Die Art der Leitfähigkeit, also die Dotierung, wird
in den meisten Fällen so gewählt, daß die beiden getrennten Zonen und die an der Oberfläche des Substrats erzeugte Zone vom
n+-Typ, das Substrat vom p+-Typ, die epitaktische Schicht vom
p-Typ ist. Ggf. kann auch die epitaktische Schicht wenigstens in den an das Substrat angrenzenden Bereichen vom p+-Typ sein.
Hinsichtlich der Herstellung der epitaktischen Schicht und deren
Dotierung insbesondere durch pyrolytische Abscheidung aus einem Reaktionsgas kann auf die zur Verfügung stehende Literatur
verwiesen werden. Schließlich können bei den beschriebenen Ausführungsbeispielen ersichtlich die durch die Dotierungsprozesse
entstandenen Zonen vom p- bzw. p+-Typ, das Substrat bzw.
die epitaktische Schicht vom η-Typ bzw. n+-Typ sein.
909808/0366
77 P 1 1 1 O BRD
An der Oberfläche 1' einer einkristallinen Siliciumscheibe 1 mit p-Dotierung oder besser mit p+-Dotierung wird durch maskierte
Diffusion bzw. Implantation von Donatoratomen bzw. Donatorionen mindestens eine n+-dotierte Oberflächenzone 2 erzeugt.
Da man gewöhnlich in dem Halbleiterkristall 1 gleichzeitig eine Vielzahl von solchen Ein-Transistor-Speicherzellen
erzeugt und für sie eine bestimmte Anordnung, nämlich nach den Zeilen und den Spalten einer Matrix, vorsieht, wird man gewöhnlich
entsprechend der Geometrie dieser Matrix eine Vielzahl Ton solchen Zonen 2 erzeugen. In den Beispielen gemäß Pig. I und 2
sind jeweils zwei benachbarte Speicherzellen dargestellt, wobei zu ersehen ist, daß sie spiegelbildlich in Bezug auf eine zwischen
ihnen angeordnete und senkrecht zur Oberfläche des Halbleiterkristalls 1 orientierte Ebene ausgebildet sind. Von oben
gesehen erscheinen die Zonen 2 als Rechtecke. Ihre Fläche entspricht etwa dem für die einzelne Speicherzelle vorgesehenen
Areal an der Oberfläche der fertigen Anordnung.
Nach der Erzeugung der Zonen 2 wird die Oberfläche I1 des Substrats
1 mit einer p- bzw. p+-dotierten einkristallinen SiIiciumschlcht
3 durch Abscheidung aus der Gasphase versehen. Ggf. kann der zunächst zur Abscheidung gelangende Bereich der epitaktischen
Schicht 3 mit höherer Dotierungskonzentration, also in diesem Falle mit p+-Dotierung, als die später abgeschiedenen
Teile, erzeugt werden. Erreicht soll damit werden, daß die an der Oberfläche 1' erzeugte Zone 2, die den wesentlichen Teil der
Speicherkapazität darstellt, eine hohe Steilheit und damit eine große spezifische Kapazität erhält.
Durch die epitaktische Schicht 3 sind die durch den ersten Dotierungsprozeß
an der ursprünglichen Oberfläche 1* des Substrats 1 entstandenen Zonen 2 zu buried layers geworden. Aue
diesem Zustand werden sie jedoch durch den nun folgenden Dotierungsprozeß wieder "befreit". Dieser und der dritte Dotierungsprozeß
werden unter Verwendung von Dotierungsmasken, also Diffusions- bzw. Implantationsmasken durchgeführt, die auf die
beim ersten Dotierungsprozeß verwendete Maske zur Erzeugung der Zonen 2 abgestimmt ist.
909808/0366
-j^- 77 P 1 1 1 O BRD
Beim zweiten Dotierungsprozeß, der ebenfalls im Beispielsfalle
mit Donatormaterial durchgeführt wird, wird pro Zone 2 je ein n+-dotierter Kanal 4 von der Oberfläche der epitaktischen Schicht
zu der Zone 2 vorgetrieben, so daß diese eine Verbindung zur Oberfläche
des aus der Schicht 3 und dem Substrat 1 bestehenden Halbleiterkörpers erhält. Dabei wird man den Kanal 4 so legen, daß
er die Zone 2 möglichst am Band erreicht, wie dies aus Pig. I ersichtlich ist, so daß ein L-förmiges Schnittprofil der aus den
Zonen 4 und 2 kombinierten n+-Zone gegeben ist. Bei benachbarten
Zonen 2 kann die zugehörige Zone 4 die bereits oben erwähnte spiegelbildliche Anordnung haben.
Wie bereits erwähnt, kann der Kanal 4 bereits mit der einen der
beiden, den Feldeffekttransistor der Speicherzelle bildenden Zonen an der Oberfläche der epitaktischen Schicht 3 identisch sein.
Bevorzugt sieht man jedoch davon ab und überläßt die Herstellung
des endgültigen Verlaufs dieser beiden Zonen dem dritten Dotierungsprozeß, in welchem nicht nur die Gestalt der anderen der beiden
getrennten Zonen, sondern auch die Geometrie des stromführenden Kanals des Feldeffekttransistors, also der Bereich zwischen
seiner Sourcezone und seiner Drainzone, festgelegt wird.
Bei der in Fig. 1 und Fig. 2 dargestellten Anordnung wird die
nicht mit der Kapazitätszone 2 zu verbindende der beiden getrennten Zonen, also die Zone 5» als Bit-Leitung der Matrix, also als
Verbindungsleitung zwischen den innerhalb einer Matrizspalte liegenden Speicherzellen verwendet. Da man an einer Lokalisierung
der Speicherkapazität bei den einzelnen Speicherzellen schon im Interesse klarer Speiche*-und Leseverhältnisse interessiert ist,
wird man die Kapazität der Zone 5 im Vergleich zu der anderen die Speicherzelle bildenden Zone vom η-Typ in vielen Fällen klein
machen. Das kann durch eine geringere Konzentration der effektiven Dotierung in den Zonen 5 bzw. ihrer unmittelbaren Umgebung
in der epitaktischen Zone 3 und/oder durch eine entsprechend geringe Kapazität zu der Kapazitätszone 2 und der mit ihr verbundenen
zweiten η-dotierten Zone geschehen.
909808/0366
->Γ - - 77Ρ 1 if O BRD
Man wird also in der epitaktischen Schicht 3 oberhalb der Zone den Bereich zwischen Source und Drain des Feldeffekttransistors
der Speicherzelle etwa oberhalb des mittleren Teils der Zone 2 vorsehen, während Source und Drain etwa oberhalb zweier einander
gegenüberliegender Bänder der Kapazitätszone 2 erzeugt werden. Außerdem empfiehlt es sich im Interesse der Verringerung
der Kapazität zwischen der Zone 5 und der die Kapazität bildenden Zone, wenn derjenige Teil dieser Zone, der unmittelbar durch
die Gateelektrode beaufschlagt wird, nicht so stark wie die übrigen Teile dieser Zone dotiert wird.
Aus den genannten Gründen wird man deshalb bei dem dritten Dotierungsprozeß
nicht nur die Zone 5, sondern auch den ihr zugewandten Teil 6' der Kapazitätazone erzeugen, so daß während des
dritten Dotierungsprozesses eine Zone 6 an der Oberfläche der epitaktischen Schicht 3 dotiert wird, die einerseits den oberen
Teil des Kanals 4 als auch einen in Richtung auf die andere Zone an den Kanal 4 angrenzenden Bereich mit umfaßt.
Die beschriebene Ausführungsform ist Tor allem dann von Bedeutung,
wenn die Gateelektrode vor der Erzeugung der Zonen 4 und 5 aufgebracht und als Dotierungsmaske mit verwendet wird, wie
dies häufig bei der Silicon-Gatetechnik der Pail ist.
Hithin hat man bei der in fig. 1 und Pig. 2 dargestellten und
aufgrund des soeben beschriebenen Verfahrens entstandenen Speicherzelle einen Feldeffekttransistor, dessen eine Zone, insbesondere
die als Drain zu betreibende Zone, vom entgegengesetzten Leitungstyp zu dem des Halbleiterkristalls in einem einzigen,
nämlich dem dritten Dotierungsprozeß entstanden ist und nur eine zu vernachlässigende Speicherkapazität aufweist, während
die andere - die volle Speicherkapazität in sich vereinigende Zone - νοπυ entgegengesetzten Leitungstyp die den Hauptteil
der Speicherkapazität mit sich bringende Zone 2 vom ersten Dotierungsprozeß, dann die Kanalzone 4 vom zweiten Dotierungspro zeß und schließlich den über die Kanalzone 4 hinausgreifenden
und den effektiven Teil der Transistorwirkung bildenden Bereich vom dritten Dotierungsprozeß in sich vereinigt.
909808/0366
Die Herstellung der auf einer dünnen SiO2-Schicht bzw. Si5Jr4-Schicht
7' aufgebrachten Gateelektrode 8 kann als Abschluß des Herstellungsverfahrens nach Erzeugung der Zonen 5 und 6
erfolgen. Sie kann aber, wie bereits angedeutet, auch vor dem dritten Dotierungsprozeß erfolgen, wobei die Gateelektrode 8
zugleich als Teil der die formung der Zonen 5 und 6 bewirkenden Dotierungsmaske verwendet wird. Im übrigen wird die Halbleiteroberfläche
außerhalb der Gateelektroden 8 mit einer im
Vergleich zu dem die Gateelektrode tragenden Oxyd dicken Isolierschicht
7, z.B. aus aufgesputtertem SiO2 und/oder Si5U4 f
abgedeckt. Die Gateelektrode 8 kann aus Metall (Aluminium) oder aus dotiertem Silicium (Polysilicium) bestehen. Man wird sie in
vielen Fällen neben ihrer eigentlichen Aufgabe, den Stromfluß zwischen den beiden Zonen 4 und 6 (Drain und Source) zu steuern,
als elektrische Verbindungsleitung zwischen innerhalb einer Matrixzeile liegenden Speicherzellen verwenden.
Häufig will man neben den Speicherzellen weitere Transistoren, d.h. im vorliegenden Fall MOS-Transistoren verschiedener Ausführungsformenj
simultan mit einer Speicherzelle gemäß dem erfindungsgemäßen Verfahren herstellen. Häufig wird man nämlich den
Speicher, die erforderlichen Dekoder und vielfach auch noch andere zum Betrieb des Speichers notwendige Transistoren in integrierter
Technik auf einem gemeinsamen Halbleiterplättchen herstellen.
Handelt es sich z.B. um die Erzeugung eines n-Kanal-MOS-Feldeffekttransistors,
so wird man an der Oberfläche des ρ "'"-dotierten
Substrats abseits der herzustellenden Speicherzellen am Ort des herzustellenden n-Kanal-MOS-FETs eine n+-Zone und auf dieser
die p-dotierte epitaktische Schicht 3 abscheiden. Schließlich werden beim dritten Dotierungsprozeß gemeinsam mit den Zonen 5
und 6 der Ein-Transistor-Speicherzellen die Source- und Drainzone des n-Kanal-MOS-FETs erzeugt. Beim zweiten Dotierungspro-
zeß bleibt also der für den n-Kanal-MOS-FET vorgesehene Teil
der epitaktischen Schicht 3 mit einer Dotierungsmaske vollständig abgedeckt. Die Herstellung der Gateelektrode und der Oxydschichten,
die den Halbleiterkristall auch am Ort des n-Kanal-
909808/0366
Feldeffekttransistors abdecken, erfolgt zusammen mit der am Ort der simultan erzeugten Ein-Transistor-Speicherzellen vorgesehenen
Oxydschicht 7.
Bei der Herstellung der Ein-Transistor-Speicherzelle unter Anwendung
des erfindungsgem£ßen Verfahrens kann man zusätzlich zu den zur Erzeugung der beiden Zonen des Feldeffekttransistors bzw.
der Speicherkapazität dienenden drei Dotierungsprozessen einen vierten Dotierungsprozeß einschalten, der zweckmäßig vor dem
letzten der zur Erzeugung der beiden Zonen vom entgegengesetzten Leitungstyp zu dem des Halbleiterkristalls und der epitaktischen
Schicht 3 dienenden Dotierungsprozeß durchgeführt wird und bei dem ein den Leitungstyp der epitaktischen Zone und des
Halbleiterkristalls 1 erzeugender Aktivator verwendet wird. Dieser Dotierungsprozeß wird auf das zwischen den Kapazitätszonen
zweier benachbarter Ein-Transistor-Speicherzellen einer aufgrund des erfindungsgemäßen Verfahrens zu erzeugenden Speichermatrix
mit dem Ziel angewendet, die p-Leitung bei Verwendung eines p-Substrats
bzw. die η-Leitung bei Verwendung eines η-Substrats I in dem Gebiet zwischen den beiden Kapazitätszonen zu verstärken.
Sie fuhrt im Beispielsfalle zur Entstehung einer p+-Zone 9. Aufgabe
dieser Zone ist eine zusätzliche Steigerung der Speicherkapazität sowie die Unterbindung von leitenden Kanälen zwischen
diesen hochdotierten Zonen 2,4, 6 benachbarter Speicherzellen.
Dieser vierte Dotierungsprozeß kann z.B. auch bei der Herstellung eines D-MOS-n-Kanal^Feldeffekttransistors in dem gleichen
Halbleiterkristall wie die Ein-Transistor-Speicherzellen zustatten kommen. Zunächst wird an der für einen solchen Transistör
vorgesehenen Stelle des Halbleiterkristalls 1 keine der Zone 2 entsprechende n+-Zone erzeugt, was durch Abdeckung dieser
Stelle durch eine entsprechend-ausgestaltete Dotierungsmaske während des ersten Dotierungsprozesses erreicht wird. Vor
dem dritten Dotierungsprozeß und ggf. auch vor dem zweiten Dotierungsprozeß wird durch den vierten Dotierungsprozeß an der
für diesen Transistor vorgesehenen Stelle eine p+-Zone erzeugt,
deren Größe und Gestalt so bemessen wird, daß sie lediglich die
909808/0366
77 P 1 1 1 O SRD
eine der für die Transistorfunktion notwendigen Zonen (Source und Drain), aber nicht beide zugleich umgibt. Die eine dieser
Zonen wird während des letzten (dritten) Dotierungsprozesses gemeinsam mit den Zonen 5 und 6 der Ein-Transistor-Speicherzellen
innerhalb der während des vierten Dotierungsprozesses entstandenen p+-Zone, die andere außerhalb dieser ρ+-Zone erzeugt.
Auf diese Weise wird das zwischen Source und Drain des herzustellenden Transistors liegende Halbleitergebiet der epitaktischen
Schicht 3 in einen p-Bereich und einen p+-Bereich unterteilt, so daß die Schaltzeit, die man mit einem solchen
D-MOS-Transistor erreichen kann, besonders kurz wird.
Will man einen p-Kanal-Feldeffekttransistor in dem gleichen Halbleiterkristall
miterzeugen, so wird man die Substratoberfläche an dem für diesen Transistor vorgesehenen Ort während des ersten
Dotierungsprozesses maskieren, so daß dort keine der Zone 2 entsprechende n+-Zone entsteht. Nach der Abscheidung der epitaktischen
Schicht 3 wird man den zweiten, der Erzeugung des Kanals dienenden Dotierungsprozeß zusätzlich verwenden, um eine n+-dotierte
Wanne innerhalb der epitaktischen Schicht 3 zu erzeugen. In dieser werden dann durch den vierten Dotierungsprozeß die
Source- und Drainzone des p-Kanal-MOS-PETs erzeugt. Der letzte
Dotierungsprozeß, also der dritte Dotierungsprozeß, kann dazu verwendet werden, um die Donatordotierung in dem Bereich zwischen
Source und Drain dieses Transistors zu verstärken. Die Gateelektrode dieses Transistors wird simultan mit der Gateelektrode der
einzelnen Ein-Transistor-Speicherzellen der integrierten Schaltung
erzeugt.
Außer den genannten vier Dotierungsprozessen braucht man somit ersichtlich nur die während der einzelnen zur Herstellung der
Speicherzellen dienenden Dotierungsprozesse anzuwendenden Dotierungsmasken am Ort der zusätzlich herzustellenden Transistoren
im Sinne der obigen Ausführungen auszugestalten. Weitere Maßnahmen sind nicht erforderlich.
2 Figuren
10 Patentansprüche
909808/0366
Claims (10)
- 2736A73Patentansprüche 77 P 1 1 1 O BRD(IJ Verfahren zum Herstellen einer Ein-Transistor-Speicherzelle, bei dem an der Oberfläche eines Halbleiterkristalls vom einen Leitungstyp zwei voneinander getrennte Zonen vom entgegengesetzten Leitungstyp durch Implantation oder Diffusion erzeugt, die Halbleiteroberfläche mindestens zwischen diesen beiden Zonen mit einer Schicht aus anorganischem Isoliermaterial abgedeckt und auf dieser Schicht eine die die beiden Zonen begrenzenden pn-Übergänge steuernde Gateelektrode aufgebracht wird, bei dem ferner einer dieser beiden pn-Übergänge durch Dotierungsmaßnahmen derart ausgestaltet wird, daß die Kapazität der Speicherzelle mindestens zum überwiegenden Teil durch diesen pn-übergang gegeben ist und daß mindestens eine der beiden Zonen vom entgegengesetzten Leitungstyp entweder mit einem äußeren Anschluß oder einer im Halbleiterkristall verlaufenden Verbindung zu einer anderen gleichartigen Speicherzelle im Halbleiterkristall versehen wird, dadurch gekennzeichnet, daß an einem ebenen Oberflächenteil eines Halbleiterkristalls vom einen Leitungstyp zunächst durch maskierte Diffusion und/oder Implantation eine lokal begrenzte Zone vom entgegengesetzten Leitungstyp hergestellt und mit einer den Leitungstyp des Halbleiterkristall aufweisenden einkristallinen Halbleiterschicht abgedeckt wird, daß At\r\n in der einkristallinen Halbleiterschicht zwei getrennte Zonen vom entgegengesetzten Leitungstyp derart erzeugt werden, daß nur die eine dieser beiden Zonen in Eontakt zu der an der ursprünglichen Oberfläche des Halbleiterkristalls erzeugten Zone vom entgegengesetzten Leitungstyp gelangt, und daß schließlich auf einer die Oberfläche der einkristallinen Halbleiterschicht zwischen den beiden Zonen vom entgegengesetzten Leitungstyp bedeckenden Schicht aus anorganischem Isoliermaterial die die pn-Übergänge beider Zonen kapazitiv steuernde Gateelektrode aufgebracht wird.909808/0366
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die einkristalline Halbleiterschicht auf einem hochdotierten Halbleiterkristall des einen Leitungstyps mit einer wenigstens an ihrer Oberfläche mit einer geringeren Dotierungskonzentration als die des Halbleiterkristalls abgeschieden wird.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die an der Oberfläche des Halbleiterkristalls vor der Abscheidung der einkristallinen Halbleiterschicht erzeugte Zone vom entgegengesetzten Leitungstyp eine höhere Konzentration an dem den entgegengesetzten Leitungstyp hervorrufenden Aktivator erhält als das an die Zone angrenzende ursprüngliche Material des Halbleiterkristalls in Bezug auf die seinen Leitungstyp bestimmende Dotierung.
- 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Grateelektrode auf der Halbleiteroberfläche unmittelbar oberhalb der an der Oberfläche des ursprünglichen Halbleiterkristalls erzeugten Zone vom entgegengesetzten Leitungstyp erzeugt wird.
- 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß nach Erzeugung der einkristallinen Halbleiterschicht an der mit der Zone mit entgegengesetztem Leitungstyp versehenen Oberfläche des Halbleiterkristalls zunächst in einem zweiten Dotierungsprozeß mit einem den zu dem des Halbleiterkristalls entgegengesetzten Leitungstyp hervorrufenden Aktivator ein von der Oberfläche der einkristallinen Halbleiterschicht zu der Zone mit entgegengesetztem Leitungstyp durchgehender Kanal mit dem entgegengesetzten Leitungstyp zu den des Halbleiterkristalls erzeugt wird und daß dann in einem dritten Dotierungsprozeß mit einem den zu dem des Halbleiterkristalls entgegengesetzten Leitungstyp hervorrufenden Aktivator die beiden voneinander getrennten Zonen vom entgegengesetzten Leitungstyp derart erzeugt werden, daß nur die eine dieser beiden Zonen einen Kontakt zu dem Kanal mit entgegengesetztem Leitungstyp bzw.909808/0366zu der an der ursprünglichen Halbleiteroberfläche entstandenen Zone vom entgegengesetzten Leitungstyp erhält.
- 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein mit einem den Leitungstyp des Halbleiterkristalls und der einkristallinen epitaktischen Halbleiterschicht erzeugenden Aktivator vorzunehmender vierter Dotierungsprozeß vorgesehen und nach der Abscheidung der einkristallinen Halbleiterschicht und vor dem letzten der mit einem den entgegengesetzten Leitungstyp erzeugenden Aktivator durchzuführenden letzten der zur Erzeugung der beiden Zonen vom entgegengesetzten Leitungstyp der einzelnen Speicherzelle dienenden Dotierungsprozesse vorgenommen wird.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß durch den vierten Dotierungsprozeß ein an die mit der an der ursprünglichen Halbleiteroberfläche erzeugten Zone vom entgegengesetzten Leitungstyp verbundene der an der Oberfläche der einkristallinen Halbleiterschicht erzeugten, voneinander getrennten Zonen vom entgegengesetzten Leitungstyp angrenzendes Gebiet der epitaktischen Schicht, insbesondere an der von der anderen dieser beiden Zonen abgewandten Seite, erfaßt wird.
- 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß mehrere, insbesondere in Form einer Matrix an der ebenen Oberfläche eines Halbleiterkristalls anzuordnende EinTransistor-Speicherzellen nebeneinander erzeugt werden, daß dabei die einzelne Speicherzelle je eine an der Oberfläche des ursprünglichen Halbleiterkristalls erzeugte Zone vom entgegengesetzten Leitungstyp und die mit dieser zusammenhängende Oberflächenzone vom entgegengesetzten Leitungstyp individuell erhält, während die andere der beiden Oberflächenzonen der einzelnen Speicherzelle gleichzeitig eine elektrische Verbindung zu einer Nachbarzelle, insbesondere als Bit-Leitung, bildet.
- 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die bei den einzelnen der drei bzw. vier Dotierungsprozesse zur Herstellung der einzelnen Ein-Transistor-Speicherzellen verwendeten Dotierungsmasken (Implantationsmasken bzw.909808/0366Diffusionsmasken) derart mit zusätzlichen Fenstern versehen werden, daß abseits von den Ein-Transistor-Speicherzellen Feldeffekttransistoren entstehen, deren Aufbau von dem der EinTransistor-Speicherzellen abweicht.
- 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Gateelektrode der einzelnen Speicherzellen vor dem dritten der mit einem den entgegengesetzten Leitungstyp zu
dem des Halbleiterkristalls hervorrufenden Aktivator vorzunehmenden Dotierungsprozesse aufgebracht wird.909808/0366
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772736473 DE2736473A1 (de) | 1977-08-12 | 1977-08-12 | Verfahren zum herstellen einer ein- transistor-speicherzelle |
| GB7832633A GB2002584A (en) | 1977-08-12 | 1978-08-08 | A process for the production of one-transistor storage cells |
| FR7823585A FR2400257A1 (fr) | 1977-08-12 | 1978-08-10 | Procede pour fabriquer une cellule de memoire a un transistor |
| JP9810778A JPS5432087A (en) | 1977-08-12 | 1978-08-11 | Method of producing one transistor memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772736473 DE2736473A1 (de) | 1977-08-12 | 1977-08-12 | Verfahren zum herstellen einer ein- transistor-speicherzelle |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2736473A1 true DE2736473A1 (de) | 1979-02-22 |
Family
ID=6016286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772736473 Withdrawn DE2736473A1 (de) | 1977-08-12 | 1977-08-12 | Verfahren zum herstellen einer ein- transistor-speicherzelle |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5432087A (de) |
| DE (1) | DE2736473A1 (de) |
| FR (1) | FR2400257A1 (de) |
| GB (1) | GB2002584A (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0160951B2 (de) * | 1978-01-03 | 1989-12-26 | Advanced Micro Devices Inc | |
| JPS55146956A (en) * | 1979-05-02 | 1980-11-15 | Fujitsu Ltd | Semiconductor element having function for avoiding generation of soft error due to alpha ray |
-
1977
- 1977-08-12 DE DE19772736473 patent/DE2736473A1/de not_active Withdrawn
-
1978
- 1978-08-08 GB GB7832633A patent/GB2002584A/en not_active Withdrawn
- 1978-08-10 FR FR7823585A patent/FR2400257A1/fr not_active Withdrawn
- 1978-08-11 JP JP9810778A patent/JPS5432087A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| FR2400257A1 (fr) | 1979-03-09 |
| JPS5432087A (en) | 1979-03-09 |
| GB2002584A (en) | 1979-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4037876C2 (de) | Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand | |
| EP0049392B1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik | |
| DE3037431C2 (de) | ||
| DE2502235C2 (de) | ||
| DE10203164B4 (de) | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE2706623C2 (de) | ||
| DE2841453C2 (de) | Halbleiterspeicherzelle | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE2705503C3 (de) | Halbleiterspeicheranordnung | |
| DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
| DE10353387A1 (de) | Leistungstransistoranordnung und Verfahren zu deren Herstellung | |
| DE2242026A1 (de) | Mis-feldeffekttransistor | |
| DE10350684A1 (de) | Leistungstransistoranordnung und Verfahren zu deren Herstellung | |
| DE1918222A1 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE2460601A1 (de) | Kapazitiver speicher fuer binaerdaten | |
| DE2503864C3 (de) | Halbleiterbauelement | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
| DE2556668A1 (de) | Halbleiter-speichervorrichtung | |
| DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE2854994A1 (de) | Halbleiteranordnung | |
| DE2316095A1 (de) | Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren | |
| DE1639349B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung | |
| DE3139169C2 (de) | ||
| DE1949523C3 (de) | Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |