DE2733257C3

DE2733257C3 - Elektrische Vorrichtung zum Zusammensetzen eines digitalen Tonsignals

Info

Publication number: DE2733257C3
Application number: DE2733257A
Authority: DE
Inventors: Norio Hamamatsu Shizuoka Tomisawa (Japan)
Original assignee: Nippon Gakki Co Ltd
Current assignee: Yamaha Corp
Priority date: 1976-07-24
Filing date: 1977-07-22
Publication date: 1980-07-17
Also published as: JPS5313913A; DE2733257B2; US4127047A; JPS5840200B2; DE2733257A1

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zum Zusammensetzen eines digitalen Tonsignals gemäß Oberbegriff des Anspruchs 1.

In der US-PS 33 15 792 ist ein tonerzeugendes System beschrieben, in dem eine Wellenform in einem Speicher, wie beispielsweise einem Festspeicher (ROM), in Form eines Amplitudenwertes oder eines inkrementalen Wertes der Amplitude für jeden Abtastpunkt gespeichert wird. Dieser Wert wird mit einer Frequenz ausgelesen, die der Anzahl von Abtastpunkten N χ f entspricht (f'isl die Frequenz des zu erzeugenden Tons), wodurch das gewünschte digitale Tonsignal erhalten wird. Ein solches digitales Tonsignal ist eine digitale Darstellung in beispielsweise einem binären Code, und sie wird mit einem digitalen Signal moduliert, welches die getastete Einhüllende darstellt. Dann wird dieses Signal mittels eines D/A-Wandlers in ein entsprechendes Analogsignal umgewandelt, verstärkt und hörbar gemacht. Ein derartiges tonerzeugendes System ist vorteilhaft, indem das gewünschte digitale Tonsignal einfach dadurch erhalten werden kann, indem in einem Festspeicher (ROM) verschiedene hörbar zu machende Wellenformen gespeichert werden. Andererseits jedoch wird eine große ROM-Speicherkapazität zur Speicherung der Wellenformen benötigt, und somit ist insgesamt ein großer Hardwareaufwand notwendig. Dieser Nachteil ist in einem derartigen System nicht vermeidbar.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs genannten Art anzugeben, die in der Lage ist, ein Tonsignal in digitaler Darstellung mit geringerem Hardwareaufwand zusammenzusetzen.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst.

Bei der erfindungsgemäßen Vorrichtung zum Zusammensetzen digitaler Töne werden die benötigten Wellenformen für zusammenzusetzende digitale Töne durch logische Operationen gebildet, ohne daß sie in einem Festspeicher gespeichert zu werden brauchen.

Die sinusförmige Wellenform wird dadurch approximiert, daß alternierend nach oben und unten geöffnete

Parabelkurven mit ihren offenen Enden verbunden werden. Diese Parabelkurven werden dadurch erhalten, daß auf ein Phasenverlauf-Signal eine Koordinatenumsetzung und eine Quadrierung angewendet werden. Das Phasenverlauf-Signal ändert sich um einen inkrementellen, vorbestimmten Wert gemäß der zu erzeugenden Note. Indem das digitale Tonsignal, das in Form einer Sinuskurve vorliegt, mit einem digitalen Eingangssignal einer Einhüllenden, welches digital eine getastete Einhüllende darstellt, multipliziert wird, wird eine Simulation eines durch Tastendruck erzeugten Tons möglicht (Anspruch 2).

Eine vorteilhafte Weiterbildung ist in Anspruch 5 angegeben. Dieses Merkmal in Verbindung mit der Tatsache, daß zur Speicherung von Wellenformen keine Festspeicher benötigt werden, wirkt sich nicht nur auf die Reduzierung des Hardware-Aufwandes aus, sondern trägt zur Heraufsetzung der Arbeitsgeschwindigkeit der gesamten Vorrichtung bei.

Die Erfindung ist besonders gut geeignet für elektronische Musikinstrumente. Dies arbeitet dann z. B. wie folgt: Nach dem Herabdrücken einer Taste wird das Phasenverlauf-Signal in digitaler Darstellung erzeugt. Dieses ändert sich in vorbestimmten, inkrernentellen Abschnitten gemäß der Frequenz der durch die herabgedrückte Taste gekennzeichneten Note. Das Phasenverlauf-Signal wird einer Koordinatenumwandlung und einer Quadrierungsoperation unterworfen, um nach oben und unten geöffnete Parabelkurven zu erzeugen, die alternierend mit ihren offenen Enden verbunden werden, um hierdurch eine sinusförmig·. Wellenform als ein digitales Tonsignal zu approxieren. Das digitale Tonsignal wird mit einem digitalen Einhüllungssignal multipliziert, um ein getastetes Musiktonsignal zu erzeugen.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 r^;n Blockdiagramm eines digital arbeitenden, elektronischen Musikinstruments gemäß der vorliegenden Erfindung,

Fig.2 eine graphische Darstellung zur Erläuterung des Prinzips der Phasenzusammensetzung,

Fig.3 eine graphische Darstellung zur Erläuterung des Prinzips der Wellenformerzeug jng,

Fig.4 eine graphische Darstellung zur Erläuterung des Prinzips der Zusammensetzung der Einhüllenden,

Fig. 5 ein Blockdiagramm der Vorrichtung für das Zusammensetzen des Phasenverlaufs gemäß dem Prinzip der Phasenverlaufszusammensetzung, das in F i g. 2 er'äutert ist,

F i g. 6 ein Blockdiagramm einer Vorrichtung zum Zusammensetzen der Einhüllenden gemäß dem Prinzip der Zusammensetzung für eine Einhüllende, wie es in F i g. 4 veranschaulicht ist,

Fig. 7a—7f graphische Darstellungen, die ein Beispiel eines Verfahrens zum Zusammensetzen einer approximierten Sinuskurve zeigen, wobei Koordinatenumwandlung und Quadrierung verwendet wird,

Fi g. 8 ein logisches Diagramm eines Eingangsschaltkreises in der Zusammensetzungsvorrichtung für digitale Töne gemäß einer Ausführungsform der vorliegenden Erfindung,

Fig.9 ein logisches Diagramm eines seriell arbeitenden Multiplikationsschaltkreises in der Vorrichtung zum Zusammensetzen von Tönen,

Fig. Iu ein logisches Diagramm eines Ausgangsschaltkreises in der Vorrichtung zum Zusammensetzen von Tönen,

Fi g. 11 a und 1 Id eine Tabelle binärer Signale und ein Diagramm einer digitalen Wellenform zur beispielhaften Veranschaulichung einer Wellenform-Zusammen-Setzung gemäß dem Prinzip der vorliegenden Erfindung, Fig. 12a—12h Schaltpläne, bzw. Impulsdiagramme zur Erläuterung der Arbeitsweise der in den F i g. 8—10 gezeigten Schaltkreise und

Fig. 13 ein Blockdiagramm eines elektronischen

in Musikinstruments gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.

Im folgenden sei Bezug genommen auf Fig. 1. Eine Tastenschalter-Schaltung 10 weist Tastenschalter auf, die entsprechend der Anzahl von Tasten vorgesehen sind. Diese Tastenschalter sind in Matrixform angeordnet und werden durch einen Abtastschaltkreis (nicht gezeigt) abgetastet, um Tastendaten K zu erzeugen. Die Tastendaten K enthalten Information sowohl eines Tasten-Code-Signals KC, welches die herabgedrückte

.'ο Taste anzeigt, als auch ein Tasten· Zustandssignal KS, welches den Ein-Aus-Zustand der Tasi*.- anzeigt Diese Signale werden voneinander mittels einer Notennamen- und Tastenzustands-Erkennungseinrichtung 11 voneinander unterschieden. Der Tastencode KC wird separat von jeaem Notennamen (Tonhöhe) bestimmt und jeder Taste entsprechend jeder Note (Tonhöhe) zugeordnet. Wenn eine spezielle Taste herabgedrückt wurde, wird ein Tasten-Code-Signal KC, das die betreffende Taste kennzeichnet (d. h., den Notenwert, welcher dieser

jn Taste entspricht) von der Erkennungseinrichtung 11 erzeugt, woraufhin ein Tastenzustandssignal KS erzeugt wird, welches den Zuss and EIN dieser Taste anzeigt.

Die Einrichtung 12 zum Zusammensetzen des Phasenverlaufs erzeugt einen digitalen Phasenverlauf-

ij Eingangswert Θ, welcher in Relation zu der speziellen Tonfrequenz steht, basierend auf dem empfangenen Tastencodesignal KC. Der digitale Phasenverlauf-Eingangswert θ definiert die Abtast-Phasenpunkte für die zu erzeugende Wellenform und ändert sich um einen inkrementellen Abschnitt, welcher gemäß der Frequenz der Note, wie sie durch die herabgedrückte Taste festgelegt ist, vorbestimmt wird. Das Eingangssignal θ entspricht dem Adresseneingang in einem herkömmlichen Gerät, bei dem ein Festspeicher (ROM) verwendet 3 wird. Andererseits zeigt das Tastenzustandssignal KS den Zeitpunkt an, an dem eine Taste herabgedrückt wurde, den Zeitpunkt, wenn die Taste losgelassen wurde, und die Zeitdauer zwischen jenen Zeitpunkten. Dieses Signal wird zu der Einrichtung 13 zum

)» Zusammensetzen der Einhüllenden geleitet. Die Zusammensetzungseinrichtung 13 setzt ein Einhüllungssigna! E in digitaler Darstellung, basierend auf dem Signal KS, zusammen. Das digitale Einhüllungssignal E wird erhalten als eine digitale Darstellung des Amplifjden-

j") Werkes oder des inkrementellen Wertes der Amplitude in jedem Abtastpunkt der Einhüllenden.

Die Einrichtung 14 zum Zusammensetzen Jer Tonwelle setzt nicht nur ein digitales Tonsignal zusammen, indem sie das digitale Phasenverlauf-Ein-

«) gangssignal θ einer Koördinätenumwändlüng und einer Quadrierung unterwirft, sondern sie multipliziert ferner das Tonsignal mit dem Einhüllungssignal E, um ein amplitudenmoduliertes digitales Tonsignal V zu erzeugen. Das Tonsigm 1 V wird mittels eines D/A-Wandlers

b5 15 in ein entsprechendes analoges Signal umgewandelt, in dem Ausgangsverstärker 16 verstärkt und durch einen elektroakustischen Wandler 17 als Ton hörbar gemacht.

In der oben erwähnten Konfiguration können die Tastenschalterschaltung 10, die Erkennungseinrichtung 11, der D/A-Wandler 15, der Ausgangsverstärker 16 und der elektroakustische Wandler 17 auf herkömmliche Weise ausgebildet sein. Derartige Einrichtungen sind dem Fachmann bekannt, und aus diesem Grund wird hier nicht auf Einzelheiten eingegangen. Im folgenden sollen nacheinander die Einrichtung 12 zum Zusammensetzen des Phasenverlaufs, die Einrichtung 13 zum Zusammensetzen der Einhüllenden und uie Einrichtung 14 zum Zusammensetzen der Tonwellc beschrieben werden, und zwar was ihren Aufbau und ihre Funktionsweise angeht.

Zuerst sei Bezug genommen auf die I" i g. 2 und 3. Das Prinzip der Zusammensetzung des Phasenvcrlaufs wird weiter unten beschrieben. Aus Gründen einer bequemen Anschauung seien zwei Fälle angenommen. In dem einen Fall beträgt das Eingangssignal H des f'hasenverlaufs Δ θ 1, in dem anderen Fall beträgt es Δ θ 2 (= 2 χ θ 1). Da die Phase θ in konstanten Werten Δ Θ 1 und Δ θ 2 zu jedem Zeitpunkt r beträgt, vorausgesetzt, daß diese Werte durch einen binären Code digital dargestellt werden, so versteht es sich, daß ein solches digitales Phasenverlauf-Eingangssignal θ die Amplitude definiert, die bei jeder Phase (oder jedem Abtastpunkt) um einen bestimmten Betrag anwächst. Ein solches digitales Phaseneingangssignal θ kann leicht dadurch erhalten werden, indem beispielsweise in einem ROM die Amplitudeninkremente. die Δ θ 1 und Δ θ 2 entsprechen, gespeichert werden, und indem wiederholt die in dem Speicher enthaltenen Werte ausgelesen und integriert werden. Der hierfür benötigte spezielle Schaltungsaufbau wird später beschrieben werden.

Wie schon erwähnt wurde, entsprechen die digitalen Phasenverlaufs-Eingangssignale Θ dem Adreßeingang, der beim Auslesen von augenblicklichen Amplituden-Abtastwerten (Daten) zum Konstruieren einer Wellenform mittels eines wellenformspeichernden Festspeichers verwendet wird. Wichtig bei den hier betrachteten Beispielen ist, daß das digitale Phasenverlauf-Eingangs-

-Ι--Π-: : ι

UI V "V

jlgllul \J ιιιν-ΐιι atj Ciinaviii

zusammengesetzt wird, sondern als ein Signal, das eine bestimmte Beziehung zu der Frequenz des zu erzeugenden Tons besitzt und das in aufeinanderfolgenden Tonwellenkompositionen verwendet wird. Hierzu werden weiter unten noch Ausführungen gemacht. Ein Phasenverlauf-Eingang Θ = 1 besitzt ein Phaseninkrement von Δ θ I, und der Wert Θ = .τ wird bei t = 12 r erreicht. Der andere Phaseneingang Θ 2, der durch eine gestrichelte Lime dargestellt ist. hat ein Phaseninkrement von 2 χ Δ 0 1, und Θ = .τ wird bei f = 6 r erreicht Wir wollen daher den Fall annehmen, daß aus einem wellenformspeichernden Festspeicher (ROM) eine sinusförmige Wellenform ausgelesen wird, in dem die zwei Phaseneingänge θ 1 und θ 2 als Adreßeingänge oder variablen Eingänge verwendet werden. Wie in F i g. 3 gezeigt ist, wird in dem Fall, daß die Daten einer augenblicklichen Amplitude AM bei jedem Abtastpunkt mit einem Phasenverlauf-Eingangssignal θ 1 gelesen werden, ein Wellenform-Ausgangssignal W\ erhalten, und in dem Fall, daß mit einem Phasenverlauf-Eingangssignal θ 2 gelesen wird, wird ein Wellenform-Ausgangssignal W2 erhalten. Die Frequenz /„i der gelesenen Wellenform W\ wird für die Frequenz Λ.2 von V/2: f„\ = Λ.2/2. Hieraus ist ersichtlich, daß die Frequenz der aus dem Festspeicher ausgelesene Wellenform abhängig davon schwankt wie das Phaseninkrement bestimmt wird. Wird demzufolge die Geschwindigkeit des Phasenzuwachses gemäß der Frequenz der Töne vorbestimmt (weicht· im obigen Beispiel durch das Verhältnis einer Oktave bestimmt wird), dann kann ein Tonsignal mit einer digitalen Wellenform mit einer Frequenz erhalten werden, die äquivalent der Frequenz des hörbar zu machenden Tons ist. In der vorliegenden Erfindung wird anstelle des Auslesens des Inhaltes eines wellenformspeichernden Festspeichers (ROM) mit Adreßeingang auf einem Phaseneingapg, der einem Adreßeingang entspricht, eine logische Operation ausgeführt, um eine durch Parabelkurven approximierte Sinuswclle zu erhalten. Durch Spezifieren des Phaseninkremcnts. wie es oben in Zusammenhang mit der Note geschildert wurc <·.. kann die Frequenz der approximierten Sinuswclle als dem Ton entsprechende Frequenz erhalten werden. Dies ist dasselbe wie in dem oben genannten Fall des Auslesens eines Festspeichers. Wie zuvor im Zu!>aiiimt;iiüiiMg ϊίίιϊ F i g. 2 beschrieben wurde, kann das digitale Phasenverlauf-Eingangssignal θ interpretiert werden als Zuwachs mit einer bestimmten Geschwindigkeit bei jeder Phase (oder bei jedem Abtastpunkt). Gemäß der vorliegenden Erfindung kann demnach auch ein digitales Phasenverlauf-Eingangssignal θ verwendet werden, das mit einer bestimmten Geschwindigkeit abfällt, falls sonst die noch zu beschreibende Koordinatenumsetzung nach Bedarf anzuwenden wäre.

Im folgenden sei Bezug genommen auf Fig.4. Das Prinzip der Zusammensetzung der Wellenform einer Einhüllenden soll nachfolgend beschrieben werden. Das Tastenzustandssignal KS zeigt, wie schon erwähnt, den Einschaltzeitpunkt der Taste. f„„, den Abschaltzeitpunkt, !„tr und die Dauer zwischen diesen beiden Zeitpunkten Tk an. Bei der Zusammensetzung einer Einhüllenden werden die Amplitudeninkremente der Einhüllenden Δ E\ und Δ Ξ2 bei jedem Abtnstzeitpunkt in einem Festspeicher, der zur Speicherung der Einhüllenden dient, gespeichert, wie es in F i g. 4 gezeigt ist. Während einer bestimmten Zeitdauer, beginnend mit dem Einschaltzeitpunkt, r„„, (Anstiegs:zeitperiode Ta) wird Δ

inlPtrnprt

Amplitudenwert Eo zu erreichen; während der Halteperiode PS, d. h., während der »EIN-Dauer« Tk vermindert um die Anstiegszeit Ta, wird der Amplitudenwert Eo; während einer bestimmten Dauer, beginnend mit dem Abschaltzeitpunkt. f„« (Abstiegszeit Td) wird Δ Ε2 wiederholt ausgelesen und von Eo subtrahiert. Durch eine derartige Verarbeitung kann die in Fig. 4 veranschaulichte Wellenform einer Einhüllenden erhalten werden.

Sei nun Bezug genommen auf die F i g. 5 und 6. Es soll nun ein Überblick über die Vorrichtung gegeben werden, mit der gemäß den oben geschilderten Prinzipien die Phasenzusammensetzung und die Zusammensetzung der Einhüllenden bewerkstelligt werden kann.

F i g. 5 zeigt ein Beispiel einer Vorrichtung 12 zum Zusammensetzen eines Phasenverlaufs, die als Baueinheit in dem in F i g. 1 gezeigten System verwendet werden kann. Ein Festspeicher (ROM) 20, der ein aus 6 Bits bestehendes Tastencodesignal KC als Adreßeingang empfängt, speichert 64 jeweils aus 8 Bits bestehende Datenworte, die das Phaseninkrement Δ θ, das jeder Taste (jedem Notennamen) entspricht, kennzeichnen. Dieser Speicher gibt ein Phaseninkrement aus, das die Frequenz der der Taste entsprechenden Note spezifiziert, und zwar gemäß der Kenntlichmachung durch das Tastencodesignal KC Die Paralle-

lenausgangsklemmen mit einer Breite von 8 Bits des Festspeichers 20 sind mit Eingangsklemmen von acht Und-Gliedern einer Verknüpfungsschaltung 21 verbunden. Die anderen Eingangsklemmen dieser Verknüpfungsschaltung 21 empfangen Taktimpulse Y16. Die Phaseninkrementdaten Δ θ, die durch die Verknüpfun^jchaltung 21 aus dem ROM ausgelesen sind, werden parallel an Eingangsklemmen eines Parallel-Serien-Wandlers gelegt. Dieser besteht aus einem achtstufigen Schieberegister 22. Die ßaten werden seriell bitweise aus dem Schieberegister 22 mit einem Taktsignal '/· ausgegeben. Die seriellen Phaseninkretneniclaien /1 W werden dann dem Hingang eines Addierers 23 zugeführt und mit seriell zurückgeführten Daten θ addiert, welche von der letzten Stufe eines achtstufigen Schieberegisters 24 abgegriffen werden. Die addierten Daten θ + Δ θ laufen durch das Schieberegister 24, das mit einem Taktsignal Φ zeitlich gesteuert wird. Die Daten werden als Phasenverlauf-Eingangssignal θ der Einrichtung 14 zum Zusammensetzen der Tonwellen in der nachfolgenden Stufe zugeführt. Die Vorrichtung gemäß Fig. 5 arbeitet wie folgt: wenn eine spezielle Taste heruntergedrückt wurde, gibt die Vorrichtung gemäß der Anzeige des Tastencodesignals KC, welche dieser Taste entspricht, aus dem Festspeicher (ROM) die Phaseninkrementdaten Δ θ gemäß der Tonfrequenz dieser Taste (ein bestimmtes Wort der insgesamt 64 Wörter) aus, wandelt diese Daten in serielle Daten um, integriert wiederholt soLiie seriellen Phaseninkrementdaten Δ θ in Synchronisation mit dem Taktsignal Φ durch ein zyklisches Durchlaufen des Addierers 23 und des Schieberegisters 24. Hierdurch wird ein Phaseneingangssignal θ zusammengesetzt, wie es oben im Zusammenhang mit den Fig.2 und 3 geschildert wurde. Bei Änderung der herabgedrückten Taste verändert sich auch der Tastencode KC. und es werden andere Phaseninkrementdaten Δ θ als Phasenverlauf-Eingangssignal auf die gleiche Weise zusammengesetzt, wobei dieses Signal der anderen Tonfrequenz entspricht.

; r- c -,«■;„! <>;_n α „;.-„;„

ntnnv UArr!/,l,liinn i "3 τ,,»-

mit Taktimpulsen Φ. Die in dem Addierer/Subtrahierer 33 ausgeführte Addition geschieht während der Anstiegszeit Ta, während die Subtraktion während der Abfallperiode Tdstattfindet. Während der Haltezeit Ts findet überhaupt keine Verarbeitung statt. Während der Halteperiode Ti werden Daten mit einer Amplitude Eo, wie in Fig.4 veranschaulicht ist, wiederholt ausgegeben.

Im folgenden sei Bezug genommen auf die Fig. 7a — 7f. Eine Folge von Verarbeitungsschritlen zum Zusammensetzen einer approximierten Sinuswelle durch Anwendung von Koordinatenumsetzung und Quadrierung soll im Nachhinein erklärt werden. In diesen Figuren ist auf der Abszisse eine Phase von 0 — 2 ,t bezüglich vier Quadranten I —IV aufgetragen. Ober die Ordinate ist die auf eins normalisierte Amplitude aufgetragen.

Der Phasenveriauieingang oder der Variabieneingang besteht aus binären Codes (von fünf Ziffern in dieser Ausführungsform) dargestellt als Zweier-Komplement, wobei das höchstwertige Bit (MSB) als Vorzeichenbit fungiert. Somit ist das Phasenverlauf-Eingangssignal ein digitaler Wert und kein Analogwert, bzw. kontinuierliche Größe. Aus Gründen der Vereinfachung wird die nachfolgende Erklärung jedoch unter der Annahme gegeben, daß die in den Fig. 7a —7f gezeigte Amplitude sich fortlaufend mit der Phasenänderung ändert. Unter dieser Voraussetzung ist in F i g. 7a der Phaseneingang in Form von geraden Linien A und B gezeigt, die eine konstante Neigung besitzen. Diese geraden Linien zeigen, daß die Amplitude jedes Phasenwertes mit einer konstanten Geschwindigkeit anwächst.

Bezüglich der durch die geraden Linien A und B approximierten Phasenverlauf-Eingänge ist, wie in Fig. 7b gezeigt, nur von den Daten der Quadranten I und III das Einer-Komplement (Komplement bezüglich 11111 in binärer Darstellung) gebildel und die Koordinatenumsetzung ausgeführt. Bei dieser Verarbeitung ändern sich die geraden Linien A und B in der „„-»„;„.„.,

Zusammensetzen einer Einhüllenden. Diese kann in dem in Fig. 1 gezeigten System verwendet werden. Alle Inkrementdaten für ein Einhüllungssignal, die aus 2 — 3 Worten bestehen und acht Bits umfassen, werden in dem ROM gespeichert und gemäß der Kenntlichmachung eines beispielsweise drei Bit umfassenden Tastenzustandsignals KS, das als Adreßeingang verwendet wird, ausgelesen. An den acht Bit aufweisenden parallelen Ausgangsklemmen ist eine Verknüpfungsschaltung 31 vorgesehen, die acht Und-Glieder derselben Art, wie sie oben schon erwähnt wurde, enthält Die zeitliche Steuerung des Auslesens der parallelen Inkrementdaten wird durch Taktimpulse Y16 gesteuert. Die ausgelesenen Daten werden parallel an Eingangsklemmen eines Parallel-Serien-Wandlers angelegt Dieser besteht aus einem achtstufigen Schieberegister 32. Die Daten werden als serielle Inkrementdaten Δ θ von der Serienausgangsklemme in Synchronisation mit Taktimpulsen Φ ausgelesen. Die seriellen Inkrementdaten Δ θ werden wiederholt in einer zyklischen Schleife addiert oder subtrahiert Diese Schleife besteht aus einem Addierer/Subtrahierer 33 und einem achtstufigen Schieberegister 34. und mit dieser Vorrichtung ist ein in Fig.4 veranschaulichtes digitales Einhüllungssignal E zusammensetzbar. Das Einhüllungssignal E wird an die Vorrichtung 14 zum Zusammensetzen von Tonwellen in der nachfolgenden Stufe übertragen, und zwar synchron Erkennung der Quadranten I und III wird dadurch ausgeführt, daß das zweite Bit von links in dem Binärcode des Phaseneingangs geprüft wird, d. h., das zweithöchste Bit (SMSB)\%\ »0«.

Als nächstes wird der Absolutwert der Amplitude gebildet, indem MSB und SMSB zu »Ziffer 0« gemacht werden. F i g. 7c zeigt die Änderung in Absolutwerte der Amplituden, die durch gerade Linien A3, A4, B3 und P 4 dargestellt sind.

Danach wird der Absolutwert der Amplitude verdoppelt, wodurch sich eine Amplitudenänderung ergibt, die in Fig. 7d durch die Linien A 5, A 6, B5 und B 6 veranschaulicht ist Dieser Vorgang wird ausgeführt, um den Approximationsgrad der Sinuskurve durch eine quadrierte Kurve zu erhöhen. Die Verarbeitungsschritte gemäß F i g. 7c und F i g. 7d können in ihrer Reihenfolge vertauscht werden. Tatsächlich wird diese Vertauschung der Reihenfolge in dem noch später zu beschreibenden Beispiel vorgenommen.

Das Quadrieren der verdoppelten Absolutwerte der Amplituden führt zu einer Änderung der Amplituden, wie sie durch die Kurven A 7, A 8, B 7 und B 8 in F i g. 7e dargestellt ist.

Wie in F i g. 7f veranschaulicht ist werden die Daten der Quadranten I und II einer Einer-Komplement-Bildung unterworfen, während die Daten in den Quadranten IH und IV modifiziert werden, indem MSB

(höchstwertiges Bit) zu »Ziffer I« gemacht werden, um hierdurch eine Koordinatenumsetzung der in Fig. 7e gezeigten Kurve zu erhalten. Hierdurch wird eine Sinuswelle, die sich über eine Periode erstreckt, durch quadrierte Kurven ,4 9, -4 10, Ö9 und SlO auf dem Wege der Approximation erhalten.

Das oben geschilderte Prinzip der Wellenformzusammensetzung unter Verwendung von Quadrierung und Koordinatentransformationen wird effizient ausgenutzt bei der Zusammensetzung von Tonwellen, die nachfolgend beschrieben wird.

Fig. 8, 9 und 10 zeigen Einzelheiten einer Vorrichtung 14 zum Zusammensetzen von Tonwellen. Die Tonwellen-Zusammensetzungsvorrichtung 14 besitzi als Hauptbaugruppen einen Eingangsschaltkreis, einen seriell arbeitenden Multipliziererschaltkreis und einen Ausgangsschnltkreis. Diese Schaltkreise sind jeweils in den Fig. 8. 9 und 10 dargestellt. All diese Schaltkreise sind so ausgelegt, daß eine Verarbeitung der Daten in 2er-Komplement-Darstellung /ligrunde liegt. Die in diesen Schaltkreisen benötigten Taktimpulse sind in F-" ig. 12a dargestellt und werden später noch ausführlich beschrieben.

Der in F i g. 8 gezeigte Eingangsschaltkrcis empfängt ein bitserielles, digitales Phasenverlauf-Eingangssignal Θ und ein bitserielles, digitales Einhüllungssignal fund unterwirft dieses Signal der vorbestimmten Operation der Koordinatenumsetzung und der Absolutwertbildung. Danach kombiniert die Schaltung beide Eingangsgrößen alternierend nacheinander und überträgt die kombinierten Eingangsgrößen als seriellen Multiplikandeneingang (MCIN) an den seriell arbeitenden Multiplikationsschaltkreis der nachfolgenden Stufe. Und-Glicder 40 und 42 empfangen den Phaseneingang Θ und das Einhüllungs-Eingangssignal fjeweils an einer Eingangsklemme. Das Und-Glied 40 empfängt direkt den Taktimpuls Kl ~ 8 an seiner anderen Eingangsklemme, und das Verknüpfungsglied 42 empfängt das Signal Kl ~8 an der anderen Eingangsklemme durch einen Negator 41, so daß die Eingangsgrößen Θ und E alternierend hindurchlanfen. Das Oder-Glied 43, welches die Ausgangsgrößen der Und-Glieder 40 und 42 empfängt, überträgt einen seriellen Eingang, IN, als alternierende Kombination der Eingangsgrößen Θ und E in einem verzögernden, achtstufigen Schieberegister 44, in dem jede Stufe ein Bit aufweist und das mit dem Taktimpuls Φ zeitlich gesteuert wird. Ein serieller Ausgang OUT des Schieberegisters 44 wird an eine Eingangsklemme eines Und-Gliedes 56 geführt. Parallel hierzu wird dieses Signal an eine Eingangsklemme eines Und-Gliedes 55 über einen Negator 52 geleitet, und es wird weiterhin parallel an eine Eingangsklemme eines Und-Gliedes 64 geführt. Der Taktimpuls Kl ~ 8 wird an die jeweils anderen Eingangsklemmen der mit drei Eingängen versehenen Und-Glieder 55 und 56 über entsprechende Negatoren 51 und 54 geführt. Die verbleibenden Eingangsklemmen der Und-Glieder 55 und 56 werden mit einem Steuereingang θ TH über einen Negator 53 auf der Seite des Verknüpfungsgliedes 55 und ohne Negator auf der Seite des Verknüpfungsgliedes 56 beaufschlagt

Die Steuereingangsgröße θ 7 H wird durch einen Sperrschaltkreis 45 erzeugt, der den abgetasteten Wert des zweithöchsten Bits (SMSB) eines Zwei-Bit-Zeitverzögerten seriellen Eingangssignals IN ( + 2) hält, sowie durch eine Zeitsteuerung eines Taktimpulses Y 9. Der Sperrschaltkreis 45, wie auch die Sperrschaltkreise 46, 48 und 50 umfassen, wie noch beschrieben wird, einen abtastenden Feldeffekttransistor (FET) und einen datenspeichernden Kondensator C, der zwischen der Source-Elektroile und Erde geschaltet ist.

Die Ausgänge der Und-Glieder 55 und 56 werden -, Oder-verknüpft durch das Oder-Glied 57, und der resultierende Oder-Ausgang X wird an den Eingang eines Ein-Bit-Verzögerungs-Flip-Flop gelegt, welches durch den Taktimpuls Φ zeitlich gesteuert wird. Das Oder-Glied 60 empfängt an seiner einen Eingangsklem me ein Ein-Bit-zeitverzögertes Ausgangssignal X(+l) von dem Flip-Flop 58. Die andere Eingangsklemme des Oder-Glieds 60 ist mit dem Ausgang des Und-Gliedes 59 verbunden, welches beim Taktimpuls Y 9 eine »Eins« erzeugt. Das Oder-Glied 60 überträgt eine verzögerte

ι, Ausgangsgröße des niedrigstwertigen Bits + »I«, A" ( + 1), zu einer Eingangsklemme eines mit drei Eingängen versehenen I Ind-Gliedes 63. Zu den anderen beiden Eingangskletnmen des Und-Gliedes 63 führen Verbindungen von den Negatoren 61 und 62, die jeweils

JH Taktimpulse Y 16 und Y 1 ~ 8 empfangen. Der Ausgang des Und-Gliedes 63, ti MCIN, und der Ausgang des Und-Gliedes 64. EMClN. werden zu den Eingangsklemmen eines mit zwei Eingängen versehenen Oder-Gliedes 65 geleitet, weiches eine Multiplikan-

.») den-Eingangsgröße MCIN für die seriell arbeitende Multiplikationsschaltung an die nachfolgende Stufe liefert. Da der Taktimpuls Kl ~ 8 an das Und-Glied 63 über einen Negator 62 und an das Und-Glied 64 ohne Negator gelegt wird, wird der Multiplikanden-Eingang

m MCIN als eine alternierende, serielle Folge des Phasen-Multiplikandeneingangs Θ MCIN und des Einhüllenden-Multiplikanden EMCINerhalten.

Im folgenden sei die Schaltungsanordnung zum Erzeugen des Phasenablauf-Eingangssignals θ aus der

)-> seriellen Ausgangsgröße OUT des Schieberegisters 44 und das Ausführen der Koordinatenumsetzung betrachtet. Der Phaseneingang θ wird bei den Und-Gliedern 55 und 56 bei einem inversen Zeitgabeimpuls K1 ~ 8 von dem seriellen Ausgang OLT genommen. Wenn der

in Steuereingang Θ 7 H »1« ist, d.h., wenn das zweithöchste Bit SMSB des Phasenverlauf-Eingangssignals ö = 1 ist; (dies bedeutet, daß sich die Eingangsdaten auf die Quadranten II und IV beziehen), dann wird ein Phasenverlauf-Eingangssignal θ mit einer

i) Breite von 8 Bit an den Oder-Ausgang X über das Und-Glied 56 gegeben. Ist andererseits der Steuereingang 0 7W= »0«, (d. h. SMSB des Phasenverlauf-Eingangssignals Θ = 0; dies bedeutet, daß sich die Eingangsdaten auf die Quadranien I und III beziehen),

Vi dann wird ein Phasenverlauf-Eingangssignal θ, das durch den Negator 52 negiert wurde, an den Oder-Ausgang X über das Und-Glied 55 gegebeji. Dieses invertierte Phasenverlauf-Ausgangssignal θ, resultiert also anders ausgedrückt dadurch, daß die zu

.) den Quadranten I und III gehörigen Daten einer Einer-Komplement-Bildung unterzogen wurden. Somit besteht der Oder-Ausgang X aus den Daten der Quadranten II und IV, die keiner Transformation unterworfen wurden, und die Daten der Quadranten I

w) und III sind einer Einer-Komplement-Transformation unterzogen worden. Eine solche Verarbeitung zur Erzeugung der Oder-Ausgangsgröße X entspricht der Verarbeitung gemäß F i g. 7d. Die Oder-Ausgangsgröße X wird dann in eine um ein Bit zeitlich verzögerte

hi Ausgangsgröße ^(+1) in dem Flip-Flop der Schiebeeinrichtung 58 umgewandelt. Der Schritt zur Bildung dieser Ausgangsgröße X{ + \) entspricht der schon in Zusammenhang mit Fig.7d erläuterten Verarbeitung.

Die Ausgangsgröße X ( + 1) ist äquivalent dem doppelten Retrag der Eingangsgröße X. Nachdem auf das kleinstwertige Bit (LSB)bei dem Oder-Glied 60 eine »1« hinzuaddiert wurde, wird SMSB beim Und Glied 63 mit einem Taktimpuls Y 16 des Negators 61 beim inversen Zeitgabeimpuls Vl ~ 8 maskiert. Nach alldem wird das höchstwertige Bit des verschobenen Ausgangssignals X (+1) mit Y 1 ~ 8 blockiert, und das zweithöchste Bit (SMSB) wird mit Y16 maskiert, so daß nach dem Durchlauf durch das Und-Glied 63 lediglich der Absolutwert der Daten vorliegt, wobei auf das LSB eine »!«addiert ist.

Eine derartige Verarbeitung zur Bildung eines Absolutwertes von Daten entspricht der schon im Zusammenhang mit Fig. 7c erklärten Verarbeitung. Hiernach besteht der Phasen-Multiplikandeneingang Θ MCINaus Daten, die den Absolutwert der Amplitude zu jeder Phase darstellen. Der Grund, warum Hau niedrigstwertige Bit LSBdcs absoluten Datenwertes auf »I« gesetzt wurde, besteht darin, daß hierdurch eine Erhöhung der Approximationsgenauigkeit der Kurven an die Sinuswellenform erreicht werden kann. Der Multiplikandeneingang MCIN wird an die seriell arbeitende Multiplikationsschaltung der nachfolgenden Stufen als alternierende, serielle Kombination aus Phasen-Multiplikandeneingang Θ MClN, bestehend aus einem solchen Absolutwert darstellenden Daten, und dem Einhüllenden-Multiplikanrleneingang EMCIN, erzeugt beim Und-Glied 64, angelegt.

Bevor eine Erklärung der seriellen Multiplikationsschaltung gegeben wird, soll noch kurz Bezug genommen werden auf d'e Bildung eines anderen Steuersignals, nämlich θ 8 //(+16), wie es in Fig. 8 angedeutet ist. Der Steuereingang Θ 8 H(+ 16) wird zur zeitlichen Steuerung der Rückführung des Produkt-Ausgangssignal Pin der Schaltung von Fig. 10 verwendet. Es handelt sich um einen um 16 Bit zeitlich verzögerte Größe des Ausgangssignal θ 8 H, wobei der Ausgang Θ 8 H durch Sperren des MSB des ¹Jm ein Bit verzögerten seriellen Eingangssignals lN(+\) erhalten wurde, und zwar mittels des Sperrschaltkreises 46 bei einer zeitlichen Steuerung durch das Taktsignal Y 9. Die zeitliche Verzögerung um 16 Bit wird dadurch erreicht, daß zuerst ein um 8 Bit zetilich verzögertes Ausgangssignal θ 8 A/( + 8) mittels eines zweiten Sperrkreises 48, dessen Eingangs- und Ausgangsseiten mit Puffern 47 und 48 versehen sind, und das durch einen Taktimpuls V 1 gesteuert wird, erhalten wird, und in dem daran anschließend diese gewonnene Ausgangsgröße durch einen dritten Sperrschaltkreis 50 geschickt wird, der durch den Taktimpuls K9 gesteuert wird.

Sei nun Bezug genommen auf Fig.9. Im folgenden soll der seriell arbeitende Multiplikationsschaltkreis näher erläutert werden. Dieser Schaltkreis empfängt bitseriell den Multiplikandeneingang MCIN und den Multiplikatoreingang MPlN, und zwar beide Größen in Zweier-Komplement-Darstellung, unterwirft diese beiden Operanden einer vorbestimmten Multiplikationsverarbeitung und gibt anschließend ein Produktausgangssignal P bitseriell aus, und zwar wiederum in Zweier-Komplement-Darstellung. Die Schaltungsanordnung umfaßt ein seriell-parallelumsetzendes Schieberegister 70, einen Sperrschaltkreis 80, einen arithmetischen Schaltkreis 90 für ein Teilprodukt, eine Teilsumme und einen Teilübertrag, eine Multiplikator-Eingangsschaltung 90a, eine Additions-Ausgangsschaltung 99 und eine Speicherschaltung 100 zum effektiven Speichern der Ziffern. CUi-CUS bedeuten Schaltungseinheiten, von denen CU 2—Ci/6 auf ähnliche Weise verschaltet sind wie CU1 oder CUT,

Das seriell-parallelumsetzende, verzögernde Schieberegister 70, welches die Multiplikanden-Eingangsgröße

> MCIN sukzessive von seinem kleinstwertigen Bit empfängt und das einerseits bitparallel und andererseits bitseriell ausgibt, umfaßt mehrere Flip-Flops 71, 72... 78, die in Kaskade geschaltet sind. Die Flip-Flop;. 71 — 78 werden zeitlich durch Taktimpulse gesteuert, so

in daß die Daten, die durch seinen Eingang D geleitet werden, um ein Bit zeitlich verzögert werden und dann als Ausgangsgröße an dem Ausgang Q erscheinen. Die Ausgange MCIN ( + 1), MCIN (+ 2),... MCIN(+ 8), die gemäß einem Intervall von einem Bit auseinanderliegen,

ϊ bilden jeweils bitparallele Multiplikandeneingänge, die durch die Sperrschaltung 80 abgetastet und gehalten werden. Der Sperrschaltkreis 80 bestellt aus sperrenden Einheilen 81. 82 ...88. wobei jede sperrende Einheit eine Kombination eines abtastenden Feldeffekttransi-

JU stors (FET) und einen datenspeichernden Kondensator (C) aufweisen, wie schon oben erläutert wurde. Die abgetasteten und gehaltenen Ausgänge, d. h. die

gesperrten Ausgänge, sind jeweils mit MC 1, MC2

MCS für jedes Bit bezeichnet, wobei MC 1 das

r> niedrigstwertige Bit (LSB) und MCS das höchstwertige Bit (MSB)und Vorzeichenbit ist.

Der Multiplikatoreingang MPINwWd einem Multiplizierer-Eingangsschaltkreis 90a sukzessive vom kleinstwertigen Bit au? zugeführt. Die Eingangsgröße wird

in unterteilt in das höchstwertige Voizeichenbit MPS und die unteren Bit MP 1—7 nach Maßgabe der Kennzeichnung durch einen Taktimpuls V8 + 16. Dann wird das Signal einer arithmetischen Schaltung 90 zugeführt. Die Eingangsschaltung 90a enthält, wie man

γ. in Fig. 9 sieht, zwei Und-Glieder und einen Negator. Jeweils eine Eingangsklemme dieser Und-Glieder ist mit dem Multiplikatoreingang MPIN verbunden. Der Taktimpuls Y 8 + 16 wird an die anderen Eingangsklemmen der Und-Glieder geführt, und zwar einmal

4(i direkt, und einmal invertiert. Von einem Und-Glied werden die Multiplikator-Bits MPl —7 entnommen, von dem anderen Und-Glied wird das Multiplikator-Vorzeichenbit MPS abgegriffen. Die arithmetische Schaltung 90 für Teilprodukt, Teilsumme und Teilübenrag

ii empfängt einerseits parallele Multiplikandeneingangsgrößen (gesperrte Ausgangsgrößen) MC 1 — MC 7 und MCS, andererseits empfängt die Schaltung Multiplikatoreingangsgrößen MP 1—7 und MPS und erzeugt Teilsummenausgangsgrößen 5 1. 5 2,... S 8 und

«ι Teilübertrags-Ausgangsgrößen Cy 2 ... Cv 9. Es sind acht arithmetische Einheiten 91, 92.... 98 vorgesehen, deren Anzahl der gewünschten effektiven Stellenzahl entspricht. Diese arithmetischen Einheiten besitzen als Hauptbestandteil Volladdierer 91a, 92a..., 98a. Jeweils

v, einem Eingang A dieser Volladdierer werden Teilprodukt-Eingangsgrößen A 1, .4 2,... A 8 zugeführt. Einem Eingang B des Volladdierers 98a für die höchstwertige Ziffer wird das Multiplikanden-Vorzeichenbit MCS als Teilprodukt beim Auftreten des Taktimpulses Vl + 9

ω) zugeführt. Den Eingängen D des Volladdierers 91a—97a werden Teilsummen-Ausgangsgrößen 52 bis 58 von den jeweiligen Volladdierern 92a—98a der vorausgehenden Stufe als Größen B i — B 7 bei der inversen Periode des Taktimpulses Y 1 + 9 zugeführt.

b5 Jeder Summenausgang 5 jedes Volladdierers 91a—98a ist mit einem Flip-Flop verbunden, das zeitlich durch einen Takt Φ gesteuert wird und eine um ein Bit zeitlich verzögerte Eingangsgröße Dan den Ausgang ζ)abgibt.

Ferner ist zwischen dem Übertrags-Ausgang CO und dem Übertragseingang C/eine Zeitverzögerung um ein Bit durch ein ähnliches, verzögerndes Flip-Flop vorgesehen. Die Teilprodukteingänge AX —A 7 sind gegeben durch eine logische Summe von AiCl, MC2, ..„ MCT, die jeweils durch MPi—7 UND-verknüpft wurden, sowie durch AiCl, MC2,..„MC7, die jeweils mit AiPS UND-verknüpft wurden. Die Teilprodukt-EingangsgröQe A 8 ist gegeben als eine logische Summe von MCS, die mit dem Taktimpuls V8+16 UND-verknüpft wurde, sowie durch MCS, UND-verknüpft mit AiPl-7undA/CS

Eine Additions-Ausgangsschaltung 99 dient zum Addieren der Daten der arithmetischen Schaltung 90, der aus dem Speicher-Schaltkreis 100, welcher zum Speichern der effektiven Ziffern dient, ausgelesenen Daten, sowie zur Addition einer Eingangsgröße AD und zur Bildung eines seriellen Produkt-Ausgangssignal P. Als wesentlichen Bestandteil weist die Schaltung 99 einen Volladdierer 99a auf. Der eine Eingang A des Voliaddierers 99a wird mit einem Teiiübertrag-Eingangssignal PC beaufschlagt. Dieses besteht aus einer logischen Summe der Ausgangsgröße MPS (+1) als Teilprodukt, wobei MPS durch ein Verzögerungs-Flip-Flop um ein Bit zeitlich verzögert ist, sowie der Teilübertrags-Ausgangsgröße der Speicherschaltung 100, die zur Speicherung der effektiven Ziffern dient Der andere Eingang B wird mit einem Teilsummen-Eingangssignal PS beaufschlagt. Dieses besteht aus einer logischen Summe eines Teilsummenausgangssignals jo GS1, welches aus der Und-Verknüpfung des niedrigstwertigen Datenbits der effektiven Ziffern 51 und des Taktimpulses YX +9 besteht, sowie der Teilsummen-Ausgangsgröße aus der Speicherschaltung 100, die zur Speicherung der effektiven Ziffern dient. Zwischen dem r> Übertragsausgang CO und dem Übertragseingang CI des Volladdierers 99a ist ein um ein Bit zeitlich verzögerndes Flip-Flop geschaltet. Die zeitlich verzögerten Daten aus diesem Flip-Flop werden bei einem inversen Intervall des Taktimpusles Kl+9 abgegriffen und dem Übertragseingang CI auf die gleiche Weise wie bei den oben beschriebenen arithmetischen Einheiten zugeführt. In den Eingangskreis von Cl ist ein Oder-Glied geschaltet. Diesem werden Übertragsdaten Cy zugeführt, die aus einer logischen Summe von 4· Größen bestehen, die einmal von einer Und-Verknüpfung des vorhergehenden Signals Vl +9 und der verzögerten Daten abgeleitet werfen, und zum anderen aus einem Additions-Eingangssignal AD bestehen, welches noch beschrieben wird. Der Produktausgang P >< > wird vom Summenausgang S des Volladdierers 99a abgegriffen.

Die Schaltung zum Speichern der effektiven Ziffern 100 liest bitparallel und simultan die Daten ein, die den effektiven Ziffern der Teilsummen und Teilüberträge >> entsprechen, welche in der arithmetischen Schaltung 90 verarbeitet wurden, und die Schaltung 100 nimmt eine Zwischenspeicherung dieser Daten vor. Diese Daten werden bitseriell ausgelesen und der zuvor erwähnten Addilions-Ausgangsschaltung 99 zugeführt. Die so Speicherschaltung 100 umfaßt 7 (eins weniger als die Anzahl der effektiven Ziffern) Speichereinheiten 102, 103, ..., 108, die mit Teilübertrags-Speicherungs-Flip-Flops 102a, 103a, .... 108a ausgestattet sind. Die Flip-Flops 102a—108a werden zeitlich durch einen Taktimpuls Φ gesteuert. Ebenso sind Teilsummen-Speicher-Flip-Flops 1026—103/),..., 1086 vorgesehen, wobei die Flip-Flops 1026-1086 zeitlich durch denselben Takt Φ gesteuert werden. Dem Eingang D des Flip-Flops 102a wird eine logische Summe von CC2 und der Ausgangsgröße des entsprechenden Flip-Flops (nicht gezeigt) der Speichereinheit 103 der vorausgehenden Stufe zugeführt Das Signal GC2 wird durch Und-Verknüpfung des Taktimpulses YX +9 und des Teilübertrags Cy 2 erhalten. Dem Eingang D des Flip-Flops 102έ wird eine logische Summe aus GS2 und der Ausgangsgröße des entsprechenden Fiip-FIops in der Speichereinheit 103 der vorausgehenden Stufe zugeführt Hierbei wird das Signal GS2 durch Und-Verknüpfung des Teilsummenausgangs S2 mit dem Taktimpuls YX +9 erhalten. Die Speichere'nheiten 103—108 besitzen ebenfalls eine derartige Ko -figuration. Für den Fall jedoch, daß die Speichereinheit 108 für die Aufnahme des höchstwertigen Bits. bzw. der höchstwertigen Ziffer vorgesehen ist, gibt es hierzu eine vorausgehende Stufe, und die betreffende Eingangsgröße für die logische Summe ist eine »Null«, die der jeweils zweiten Eingangsklemme der Oder-Glieder zugeführt wird, deren andere Eingangskiemme jeweils mit GCS und GSi beaufschlagt wird. Dieser Punkt stellt eine spezielle Konfiguration dar. Zu dem Zeitpunkt, wenn die Daten der gewünschten effektiven Ziffern vollständig in den arithmetischen Einheiten 91 —98 der arithmetischen Schaltung 90 enthalten sind und synchron mit der Zeit, wenn die kleinstwertige Ziffer (Teilsumme) Sl in solchen effektiver Ziffern an die Additions-Ausgangsschaltung 99 übertragen ist, werden die Daten Teilsumme und Teilübertrag simultan und bitparallel von den entsprechenden arithmetischen Einheiten in die Speichereinheiten 102—108 übertragen, und die Speicherschaltung 100 liest diese Daten bitseriell aus, und zwar in der Reihenfolge vom kleinstwertigen Bit, und sie überträgt diese Daten in die Additions-Ausgangsschaltung 99.

Wenn die arithmetische Schaltung 90 Daten in die speichernde Schaltung 100 übergibt, werden alle intern gespeicherten Daten der Schaltung 90 gelöscht

Fig. 10 zeigt die Ausgangsschaltung, ein weiteres Bauteil der Vorrichtung zum Zusammensetzen von Tönen. Gemäß der Schaltung von F i g. 10 empfängt ein Und-Glied 122 Taktimpulse Vl ~ 8 an einer Eingangsklemme, während die andere Eingangsklemme mit dem Produktausgangssignal P beaufschlagt wird. Von dem Verknüpfungsglied 122 wird ein zusammengesetztes Tonsignal ^abgegriffen. Der Additionseingang AD, der mit dem Übertragseingang Cl des Volladdierers 99a über ein Oder-Glied verbunden ist, wird durch ein mil zwei Eingängen versehenes Und-Glied 121 erzeugt, welches den Steuereingang θ 8 H{+16) empfängt, wie es oben im Zusammenhang mit Fig.8 geschildert wurde. Darüber hinaus empfängt es den Taktimpuls K9 Das Ziel dieses Additionseingangs besteht darin, eine »1« zu dem kleinstwertigen Bit (LSB) Act Daten, die den Quadranten Ul und IV entsprechen, zu dem Zeitpunkt der Erzeugung des Produktausgangs aufzuaddieren, um dadurch den Grad der Annäherung an die Sinuskurve durch die quadrierten Kurven zu erhöhen.

Der serielle Multiplikandenausgang MCQUl (^MCfNX + S) des Schieberegisters 70 gezeigt in F i g. 8, wird einer Eingangsklemme eines Und-Gliedes 110 zugeführt, dessen andere Eingangskiemme den Taktimpuls YX-8 empfängt. Der Ausgang CMP des Und-Gliedes HO wird einem Oder-Glied 113 zusammen mit der Ausgangsgröße RMP eines Und-Gliedes 112 zugeführt, wobei eine Eingangsklemme dieses Und-Gliedes 112 über einen Negator Hl den Taktimpuls

Y1 — 8 empfängt. Das Oder-Glied 113 überträgt zu der obenerwähnten Multiplizierer-Eingangsschaltung 90a die Multiplikanden-Eingangsgröße MCIN als eine serielle Kombination der Ausgänge CMP und RMP, die bei alternierenden inversen und nichtinversen Abschnitten des Taktimpulssignals Yi ~ 8 erzeugt werden. Somit wird in dem oben beschriebenen seriell arbeitenden Multiplikationsschaltkreis eine Multiplikation durchgeführt, bei der der Multiplikand und der Multiplikator gleich sind, d.h. es wird eine Quadrierungsoperation ausgeführt (dies entspricht der Verarbeitung gemäß F i g. 7e). Wie schon erwähnt wurde, ist es ein Merkmal der vorliegenden Erfindung, daß die Quadrierungsoperation und die Koordinatenumsetzung dazu verwendet werden, eine angenährte Sinuskurve zusammenzusetzen, in Verbindung mit einer Tonfrequenz. Ein weiteres Merkmal der vorliegenden Erfindung besteht darin, daß die erhaltene approximierte Sinuskurve mit einem Einhüllungs-Eingangssignal multipliziert wird und daß speziell eine derartige Multiplika- lion unter Ausnutzung der Hardware (serielle Mulliplikationsschaltung) ausgeführt wird, die bei der Operation des Quadrierens verwendet wurde. Um eine derartige Multiplikation auszuführen, ist in der Schaltung gemäß Fig. 10 der Produktausgang fund insbesondere der quadrierte Ausgang als Multiplikatoreingang an die Eingangsseite der seriell arbeitenden Multiplikationsschaltung zurückgeführt Bei einer solchen Rückführung ist eine Einrichtung zur Koordinatenumsetzung (die zur Ausführung der in F i g. 7f angedeuteten Verarbeitungs- jo schritte dient) in dem Rückführungspfad vorgesehen, wodurch Daten einer Sinuswelle gebildet werden, die durch quadrierte Kurven approximiert oder angenähert ist. Genauer gesagt, der Produktausgang P wird einerseits einer Eingangsklemme eines mit drei Eingängen versehenen Und-Gliedes 117 über einen Negator 116 zugeführt, und andererseits wird das Produktausgangssignal P einer Eingangsklemme eines mit zwei Eingängen versehenen Und-Gliedes 118 direkt ohne Negator zugeführt. Die Steuereingangsgröße θ 8 H(+ 16), die oben schon erwähnt wurde, resultiert aus der Verzögerung von MSB des Phaseneingangs θ um 18 Bit. Diese Größe ist »1« bezüglich der Daten der Quadranten IH und IV und ist »0« bezüglich der Daten der Quadranten 1 und II. Das Signal wird an ein Und-Glied 117 über einen Negator 115 und ebenso ohne Negator an ein Und-Glied 119 angelegt. Auf ähnliche Weise wird der Taktimpuls Y16 über einen Negator 114 an das Und-Glied 117 angelegt. Ferner gelangt der Taktimpuls yi6 ohne Inverter an das Und-Glied 119. Die Ausgänge θ N, θ Pund θ SG der Und-Glieder 117, 118 und 119 werden den Eingangsklemmen eines mit drei Eingängen versehenen Oder-Gliedes 120 zugeführt. Der Ausgang des Oder-Gliedes 120 wird als eine Rückführ-Ausgangsgröße RMP, einer angenäherten r> Sinuskurve beim inversen Intervall des Taktimpulses KI ~ 8 in dem oben genannten Und-Glied 112 abgegriffen. Der Ausgang RMP nimmt die folgenden Zustände ein: für θ 8 H (+16) = »0«, θ N = P beim inversen Intervall des Taktimpulses Y16 und. für θ 8 H m> (+16) - »!«,Θ/⁷= 7;und θ 5C - »I«, addiert auf das höchstwertige Bit (MSB) von θ Ρ beim inversen Intervall des Taktimpulses V16. Somit wird der Ausgang des Oder-Gliedes 113, d. h. der Multiplizierereingang, eine alternierende, serielle Kombination von μ CMP - MCOUT und RMP - θ N oder θ P + θ SG gemäß der zeitlichen Ablauffolge von V1 ~ 8.

Bevor die Arbeitsweise der Vorrichtung zum

Zusammensetzen von Tönen als Ganzes anhand eines Beispiels beschrieben wird, wird im folgenden unter Bezugnahme auf die Fig. lla und 11b die Operation zum Zusammensetzen einer angenäherten Sinuskurve erläutert Das Ton-zusammensetzende System, wie es oben beschrieben wurde, wurde so ausgelegt, daß es mit einer Datenbreite von acht Bit arbeitet, wobei die Daten in Zweier-Komplement-Darstellung vorliegen. Bei dem zu beschreibenden Beispiel jedoch wird aus Gründen der Vereinfachung die Zusammensetzung einer angenäherten Sinuskurve durch logische Operationen anhand von Sechs-Bit-Daten in Zweier-Komplement-Darstellung erläutert Mit anwachsender Bitzahl der Daten vermindert sich das Quantisiergeräusch, und der Grad der Anääherungsgenauigkeit wächst, jedoch ändert sich im Prinzip nichts an der Zusammensetzung einer approximierten Sinuskurve. In der Fig. lla £J*-Jlen die Bezeichnungen I, II, III und IV die Quadrantennummern dar, wie sie schon im Zusammenhang mit den Fig. 7a—7f erwähnt wurden. SP ist die Nummer des Ablastpunkies. In diesem Beispiel wird beabsichtigt, die jeweilige Amplitude AM bei 64 Abtastpunkten zusammenzusetzen. Ein digitales Phaseneingangssignal θ .W besteht aus einem Sechs-Bit-breiten Binärcode in Zweier-Komplement-Darstellung und entspricht dem obenerwähnten Phaseneingangssignal Θ. Die beiden höchstwertigen Bits des Phaseneingangs θ IN sind »00« im Quadranten I, »01« im Quadranten II, »10« im Quadranten IH und »11« im Quadranten IV. Der Phaseneingang θ IN, wie er in F i g. 11 a gezeigt ist, sollte auf gleiche Weise dargestellt sein wie in Fig.7a. In einem Eingangsschaltkreis, wie er in F i g. 8 gezeigt ist, wird das Einer-Komplement der Daten (die vier niedrigsten Bits) der Quadranten I und III gebildet. Dieser Vorgang entspricht dem Verarbeitungsschritt, der im Zusammenhang mit der Fig.7b beschrieben wurde. Diese Daten werden in allen Quadranten verdoppelt (diese Verarbeitung entspricht Fig.7b, und die Daten nach der Verarbeitung entsprechen Λ'(-ι-Ι) von Fig.8, und anschließend wird eine »1« auf das kleinstwertige Bit (LSB) addiert. Durch die bisher vorgenommenen Verarbeitungsschritte wird ein Mittelsignal MS \ erhalten. Dann wird ein Verarbeitungsschritt zum Bilden eines Absolutwertes, wie in Fig.7c angedeutet, ausgeführt, um MSB aus dem Mittelsignal MSi zu entfernen. Dann werden die Absolutwertdaten, die fünf Bits breit sind, (die X' (+1) gemäß Fig.8 entsprechen) nicht nur als Multiplikanden-Eingangsgrößen MCIN, sondern auch als Multiplikator-Eingangsgrößen MPlN dem seriell arbeitenden Multiplikatorschal'kreis zugeführt, der einen ähnlichen Aufbau hat, wie er in F i g. 9 geneigt ist. Auf diese Weise werden die Daten dort quadriert. Dieser Vorgang entspricht dem Verarbeitungsschritt, wie er im Zusammenhang mit F i g. 7e besprochen wurde. Das erhaltene Mittelsignal als Ergebnis der Quadrierungsoperation ist so beschaffen, wie es in Fig. lla unter MS2 angedeutet ist. Aus diesem Mittelsignal MS2 werden lediglich die sechs Bits der höherwertigen Ziffern ED herausgegriffen. Ein solches Herausgreifen der effektiven Daten wird automatisch ausgeführt, wenn der seriell arbeitende Multiplikationsschallkreis, wie er in F i g. 9 gezeigt ist, für eine Verwendung von Daten einer Breite von acht Bit ausgelegt ist. Bei einer solchen Ausgangsverarbeitung der effektiven Zifferndaten wird eine »I« auf das niedrigstwertige Bit LSB der effektiven Daten der Quadranten III und IV addiert, wie es schon im Zusammenhang mit dem Additions-Eingang A D in den

Fig.9 und 10 angedeutet wurde. Die quadrierten effektiven Zifferndaten, zu denen eine »1« auf das niedrigstwertige Bit bezüglich der Quadranten III und IV aufaddiert wurde, werden als Produktausgang an die Schaltung gemäß Fig. 10 gegeben, wo aus den Daten der Quadranten I und II das Einer-Komplement gebildet wird und bezüglich der Daten der Quadranten III und IV eine »1« auf das höchstwertige Bit addiert wird. Dieser Vorgang entspricht dem, was bezüglich Fig.7f schon gesagt wurde. Als Ergebnis wird eine Wellenform-Ausgangsgröße WOUT, wie sie in F i g. 11 a gezeigt ist, erhalten. In der Schaltung gemäß Fig. 10 entspricht diese Wellenform-Ausgangsgröße dem Augang des ODER-Gliedes 120. Die Wellenform-Ausgangsgröße WOUT, repräsentiert in Ausdrücken dezimaler Ziffern, ist die Amplitude AM. In F i g. 1 Ib ist die Änderung der Amplitude AM über den einzelnen Abtastpunkten SP aufgetragen. Fig. lib zeigt alle Amplituden bei jedem Abtastpunkt, die die Wellenform bis zu π/2 in Ausdrücken der Phase (entspricht dem Quadranten I) darstellen. Teile bezüglich der Quadranten II und IV sind fortgelassen. Aus F i g. 1 Ib sieht man leicht, daß der Wellenform-Ausgang WOUT eine digitale Ausgangsgröße darstellt, die eine durch quadrierte Kurven angenäherte Sinuswelle anzeigt.

Sei nun Bezug genommen auf die Fig. 12a—12h. Im folgenden wird ein Beispiel einer Gesamtoperation der Einrichtung zum Zusammensetzen von Tönen gegeben, worauf schon im Zusammenhang mit den Fig.8—10 Bezug genommen wurde.

Fig. 12a zeigt verwendete Taktimpulse, wobei der Taktimpuls Φ aus einem rechteckförmigen Impulszug mit einer Periodendauer vovi einer μ* besteht. Diese eine Periode entspricht der Zeitdauer von einem Bit. Der Taktimpuls Kl besteht aus einem Ri :nteckimpuls einer Breite von einem Bit mit einer Periodendauer von 16 μ$. Y ~ 8 besteht aus einem rechteckförmigen Impulszug von 8 μ5 (zeitliche Breite von 8 Bit) mit einer Periodendauer von 8 μ$. K9 stellt einen Impulszug dar, der bezüglich Kl um eine Zeit verzögert ist, die neun Bits entspricht. Vl+9 und K8+16 bestehen jeweils aus rechteckförmigen Impulszügen einer Breite von einem Bit mit einer Periodendauer von acht μ$, jedoch geht der letztgenannte Impulszug dem erstgenannten Impulszug um die Zeitdauer gemäß einem Bit voraus. Y16 besteht aus einem ähnlichen Impulszug wie Vl₁ jedoch geht er Kl um die Zeit von einem Bit voraus. K ist eine diagrammähnliche Darstellung einer zeitlichen Ablauffolge von Takten, die bei einer Zeit, die 16 Bit entspricht,

jeweils in Perioden Ti, T2, T3 unterteilt ist, so daß

die zeitliche Beziehung der obenerwähnten Taktimpulse leicht verstanden werden kann. Jede Periode besteht aus der ersten Hälfte einer Acht-Bit-Zeit und der letzteren Hälfte von einer Acht-Bit-Zeit. Wird jeder Takt in Zusammenhang mit einer solchen Zeitbasis K gesehen, so erkennt man, daß der Takt Kl die erste Bit-Zeit anzeigt, daß KI ~ 8 die erste bis achte Bit-Zeit anzeigt, daß K9 die neunte Bit-Zeit anzeigt, daß KI+9 die erste und neunte Bit-Zeit anzeigt, daß K8+ 16 die achte und sechzehnte Bit-Zeit anzeigt, und daß K16 die sechzehnte Bit-Zeit anzeigt. Die Zeitbasis V wird in den F i g. 12a bis 12h angezeigt, wo es notwendig ist.

Wie in Fig. 12b zu sehen ist, bestehen die digitale Phasen-Eingangsgröße θ und das digitale Einhüllungs-Eingangssignal E aus Acht-Bit-Daten ΘΙ— θ 8 und Ei-ES, jeweils in Zweier-Komplement-Darstellung. Diese Daten werden dem Eingangsschaltkreis gemäß Fig.8 seriell von der ersten Hälfte der ersten Periode 7Ί an zugeführt Der serielle Eingang IN wird, wie in Fig. 12b gezeigt ist, so verarbeitet, daß er die Phasendaten θ 1— θ 8 in der ersten Hälfte der ersten Periode Ti und die Einhüllungsdaten El — ES in der letzten Periode von Ti enthält Diese Operation wird durch die Steuerung des Taktes Kl ~ 8 für die Verknüpfungsglieder 40 und 42 ausgeführt Die verzögerten Ausgänge IN (+1), IN ( + 2) und OUT ( = IN(+S)) vom Schieberegister 44 stehen untei sinander in der in F i g. 12b gezeigten zeitlichen Beziehung. In Fig. 12b ist ferner gezeigt, daß der Ausgang θ 8 H durch das abtastende Halten des höchstwertigen Bits MSB des Ausgangs IN{+\) gemäß dem Taktimpuls K9 erzeugt wird, und daß die Ausgänge θ 8 H(+8) und θ 8

is M(+16) durch Verzögerung des genannten Ausgangs um eine Zeitdauer von acht Bit, bzw. sechzehn Bit erzeugt werden.

In F i g. 12c ist gezeigt, wie der Ausgang θ 7 H durch das Sperren des zweithöchsten Bit (SMSB des Ausgangs /A/( + 2)) mittels des Sperrschaltkreises 45 erzeugt wird. Der Ausgang X des ODER-Gliedes 57 wird entweder als θ oder 9 bei der zweiten Hälfte der ersten Periode Ti erhalten, abhängig davon, ob θ 7 A/»l« oder »C« ist (d. h, abhängig davon, ob die Daten zu den Quadranten II und IV oder zu den Quadranten I und III gehören). Die Bits des Ausgangs A'sind mit X1 — X8 angedeutet. Der Ausgang X ( + 1), -<⁴<er durch das Verzögern des Ausgangs X um die Zeitdauer von einem Bit durch das Flip-Flop 58 erzeugt wird, wird zu X'{ +1), nachdem auf sein niedrigstwertiges Bit LSB eine »1« hinzuaddiert wurde, und das zweithöchste Bit SMSB (= CS) wird durch das Und-Glied 63 maskiert, um den Phasen-Multiplikandeneingang θ MCIN zu ergeben. Man sieht, daß der Einhüllungs-Multiplikandeneingang EMCIN mit θ

j5 MCIN alternierend, seriell in der Schaltung mit den IJnd-Gliedern 63 und 64 und dem Oder-Glied 65 verbunden wird und zum Multiplikandeneingang MCIN wird.

In Fig. 12c sieht man, daß die Zeit, wenn die Phasendaten θ MCIN nach vollzogener Koordinatenumsetzung zuerst die serielle Multiplikationsschaltung (F i g. 9) betreten als MCIN, die Zeit der letzten Hälfte der ersten Periode Ti ist, und daß danach der Multiplikandeneingang MCIN fortlaufend und alternie-

Vi rend mit den EinhüHungsdaten Ei —Ei zugeführt wird.

In Fig. 12d sind die Multiplikandeneingänge MCIN

(+ 1), MCIN (+ 2),.., MCIN (+ 8) = MCOUTgezeigt, die durch das Schieberegister 90 verzögert wurden, und ebenso sind die parallelen Multiplikandenbits (Sperraus-

■vi gänge) MCi-MCl und MCS gezeigt. CMP ist eine Ausgangsgröße, die durch Und-Verknüpfung des seriellen Multiplikandenausgangs MCOUT mit dem Taktimpuls Kl ~ 8 in der Schaltung gemäß Fig. 1 erzeugt wird. Der Multiplizierereingang MPIN ergibt

ΊΊ sich aus einer seriellen Kombination durch die Und-Glieder 110 und 112 und das Oder-Glied 113 in Fig. 10, so daß er die Daten Ci-CS des Ausgangs CMP bei der ersten Hälfte der zweiten Periode TI enthält und die Daten R i-RSaes Ausgangs RMP bei

wi der letzten Hälfte dieser Periode enthält. Die Multiplikatorbits MPi-I und das Multiplikatortor-Vorzeichenbit MPS, die in der Multiplizierer-Eingangsschaltung 90e gemäß Fig.9 geteilt wurden, sind in Fig. 12e dargestellt. PT stellt Teilprodukteingänge dar; diese

h-, Daten werden an die Eingänge A 1 — AS und BS der Volladdierer 81a—98a in der Schaltung von Fig.9 geführt. Die Markierungen ».« und » + «, die zum Ausdrücken der Inhalte der Daten A i—A 7 und AS

dienen, stellen die Bedingungen UND und ODER dar.

Die Teilsummenausgänge S1 —A 8, die den arithmetischen Einheiten 91—98 entnommen werden, und die Daten GSi- GSS, die parallel zum Speichern als effektive Zifferndaten in dem Speicherschaltkreis 100 ausgegeben wurden, sind in der Fig. 12f gezeigt. Man sieht, daß in diesem Fall die Daten PSS-PSlS diejenigen Daten sind, die ate effektiven Zifferndaten darstellen. In Synchronisation mit dem Transfer des kleinstwertigen Bits LSB der effektiven Zifferndaten TSS und TS zu der Additions-Ausgangsschaltung 99 wird ein paralleler Transfer der höherwertigen Zifferndaten von PS9— PSiS an die Speicherungsschaltung 19 durchgeführt, und gleichzeitig werden alle internen Zustände jeder arithmetischen Einheit gelöscht. Dies ermöglicht den arithmetischen Einheiten 91 —98, unmittelbar die Verarbeitung des nachfolgenden Satzes der Multiplikanden-, bzw. Multiplikator-Eingänge vorzunehmen. Auf diese Weise wird eine effiziente Ausnutzung der Hardware möglich, und darüber hinaus wird die Verarbeitungsgeschwindigkeit verbessert. Aus der Fig. 12f ersieht man, daß in der ersten Hä.'fte der zweiten Periode T2 die Daten der Teilsumme am Eingang CXC gebildet werden, d. h. bei der Quadrierungsoperation zum Erzeugen der Wellenform, and daß bei der letzten Hälfte dieser Periode die Daten der Teilsumme bei der Multiplikation des Produktes R des Eingangs CXCund des Eingangs £ gebildet werden.

In Fig. 12g ist in Verbindung mit der Zeitbasis Kdie bitserielle Teilsumme PS gezeigt, wie sie zu dem Eingang des Volladdierers 99a geführt wird, ferner sind die Daten des Teilübertrags Cy2— Cy9 in den arithmetischen Einheiten 31 —38 gezeigt; ferner ist MPS (+ 1) gezeigt, das durch Verzögerung des Multiplikator-Vorzeichenbit als Teilprodukt um den Zeitabstand von einem Bit erzeugt wird, darüber hinaus sind die Übertragsdaten GC2—GCS gezeigt, die parallel gespeichert werden, sowie die Teil-Übertragungsdaten PC, die seriell zu dem Volladdierer 99a übertragen werden. Der Produktausgang P, der durch Zuführung der Teilsummendaten PS, der Teilübertragsdaten PC und der Übertragsdaten CY zu dem Volladdierer 99a des Additions-Ausgangsschaltkreises 99 erhalten wird, ist in Fig. 12h gezeigt. Man sieht, daß zu dem kleinstwertigen Bit (LSB) der Übertragsdaten Cy Θ 8 (θ 8 ist nur bsi den Quadranten III und 'V »1«) bei einem Zeitpunkt V9 addiert wird. In der Schaltung gemäß Fig.4 wird die Rückführung des Produktausgangs P zum Multiplikatoreingang MCIN vorgenommen, und der Rückführausgang RMP wird so gesteuert, daß die Bits/M-KS= θ Λ/oder θ Ρ+ Θ SG sind.

Wie in F"g. 12h zu sehen ist, wird bei der ersten Hälfte der dritten Periode T3 ein zusammengesetztes digitales Tonsignal V vom Und-Glied 122 ausgegeben, welches den Takt Yi ~ 8 und den Produktausgang P empfängt. Das Tonsignal Kbesteht aus Acht-Bit-Daten VI— VS, die durch Multiplizieren des Produkts R des Phaseneingangs CXC mit dem Einhüllungs-Eingangssignal £erzeugt werden.

Das Tonsignal K wird in einer analogen Größe durch einen Digitai/Analog-Wandler 15 umgewandelt, wie es in F i g. 1 gezeigt ist, durch den Verstärker 16 verstärkt

-, und in ein akustisches Ausgangssignal mittels eines akustischen Wandlers 17 umgewandelt

Fig. 13 zeigt eine andere Ausführung der vorliegenden Erfindung, in der ein elektronisches Musikinstrument eine erste Einrichtung zum Erzeugen von Tönen

lü 202 aufweist, die zum Erzeugen eines digitalen Tonsignals 204 dient. Ferner ist eine zweite Einrichtung 206 zum Erzeugen von Tonsignalen vorgesehen, mit der ein digitales Tonsignal 208 erzeugbar ist Eine Summiereinrichtung 210 zum Summieren beider digitaler Tonsignale 204 und 208 überführt diese in ein gemischtes digitales Tonsignal 212, welches an einen Digital/Analog-Wandler gegeben wird, wie es in F i g. 1 gezeigt worden ist Die Einrichtungen 202 und 206 zum Zusammensetzen digitaler Töne sind in ihrem Aufbau und in ihrer Wirkungsweise ähnlich der Anordnung, die oben beschrieben wurde und provozieren digitale Tonsignale 204 und 208, die sich in ihrtr Amplitude unterscheiden. Diese digitalen Tonsignale 204 und 208 werden durch die Summiereinrichtung 210 gemhcht, wodurch das digitale Tonsignal 212 entsteht, das in der Lage ist, eine Klangfarbe wiederzugeben, die sich von der durch die Signale 204 oder 208 erzeugten Klangfarbe unterscheidet. Das digitale Tonsignal 212 wird dann in eine analoge Größe umgewandelt,

j» verstärkt und in die entsprechende akustische Information oder einen Musikton umgewandelt Auf ähnliche. Weise kann ein Ton eines gewünschten Klangbildes in dem Fall erzeugt werden, in dem drei oder mehrere digital arbeitende Vorrichtungen zum Zusammensetzen

j5 von Tönen in der der Summiereinrichtung 210 vorausgehenden Stufe vorgesehen sind.

Es wurden verschiedene bevorzugte Ausführungsformen der vorliegenden Erfindung ausführlich erklärt. Gemäß der vorliegenden Erfindung können die folgenden besonderen Funktionen und Effekte erzielt werden:

(1) Da die Zusammensetzung der Wellenform durch eine logische Operation ausgeführt wird, ohne daß

4-, ein wellenformspeichernder Festspeicher (P.OM)

verwendet wird, wird der Hardware-Aufwand minimiert.

(2) Die Quadrierung, die Multiplikation des quadrierten Ergebnisses und der Einhüllungsdaten werden

-,ο in einem gemeinsamen, seriell arbeitenden Multiplikationsschaltkreis ausgeführt, wodurch im Zusammenhang mit dem oben genannten Punkt eine effiziente Ausnutzung der Hardware möglich ist und somit eine effektive Verminderung des

-,-, Hardware-Aufwandes erreicht wird.

(3) Die durch quadrierte Kurven approximierte Weilenform wird durch eine Funktion der folgenden Form ausgedrückt:

F(X) = ~_~ Um χ + _νϊ sin 3 χ + ^ sin 5 .v + _s sin 7 χ + -.., J,

Man sieht, daß eine derartige Wellenform im wesentlichen einer Sinuswelle nahekommt.
(4) Durch Erzeugen einer Mehrzahl derartiger Sinuswellen mit geeigneten Amplituden und durch das Verbinden dieser Sinuswellen kann auf einfache Weise ein Ton jedes gewünschten Klangbildes erzeugt werden.

Hierzu 24 Blatt Zcichnitimen

Claims

Patentansprüche:

1. Elektrische Vorrichtung zum Zusammensetzen eines digitalen Tonsignals, beispielsweise zur Verwendung in einem elektronischen Musikinstrument, mit einer ersten Einrichtung zum Erzeugen eines digitalen Phasenverlaufsignals, das in Form von digitalen Worten Werte spezifiziert, die sich mit einer im wesentlichen konstanten Geschwindigkeit, welche von einer Frequenz einer Note festgelegt ist, ändern, und einer zweiten Einrichtung zum Erzeugen eines digitalen Tonsignals in Abhängigkeit von dem digitalen Phasenverlaufsignal, dadurch gekennzeichnet, daß die zweite Einrichtung (14) eine Anordnung aufweist, die das digitale Phasenverlaufsignal (Θ) einer Koordinaten-Transformation unterwirft, um die Koordinaten der Werte derart umzuwandeln, daß ein umgewandeltes Signal gebildet wird, welches umgewandelte Werte spezifiziert, die alternierend zwischen einem normalisierten Maximalwert und Null schwanken, daß die zweite Einrichtung weiterhin eine Anordnung zum Quadrieren der umgewandelten Werte zwecks Bildung wiederholter parabelförmiger Kurvensegmente aufweist, sowie eine Anordnung, mittels der die wiederholten pai abeiförmigen Kurvensegmente einer Koordinatenumwandlung unterziehbar sind, um ein digitales Tonsignal zu erzeugen, das die Gestalt einer sinusförmigen Welle dadurch approximiert, daß alternierend nach unten und oben geöffnete parabelförmige Kuivensegmente verbunden werden.

2. Vorrichtung nach AnspruL ι Ι, dadurch gekennzeichnet, daß eine Einrichtung (13) vorgesehen ist zum Erzeugen eines digitalen Einhüllungssignals, welches eine getastete Hüllkurve darstellt, und daß eine Einrichtung vorgesehen ist zum Multiplizieren des digitalen Tonsignals mit dem digitalen Einhüllungssignal.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mit der zweiten Einrichtung mehrere digitale Tonsignale erzeugbar sind und daß diese Signale summiert werden, um ein gemischtes digitales Tonsignal zu erhalten.

4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß eine seriell arbeitende Multiplikationsschaltung vorgesehen ist, die Multiplikanden- und Multiplikator-Eingangsgrößen empfängt, um eine serielle Produktausgangsgröße zu bilden, und daß eine Einrichtung vorgesehen ist, mit der der Multiplikationsschaltung sukzessive ein erster Satz von Multiplikanden- und Multiplikator Eingangsgrößen zuführbar ist, die jeweils aus dem digitalen Phasenverlaufsignal besehen, und mit der der Multiplikationsschaltung ein zweiter Satz von Multiplikanden- und Multiplikator-Eingangsgrößen zuführbar ist, wobei die Multiplikanden-Eingangsgröße aus dem digitalen Tonsignal besteht, während die Multiplikator-Eingangsgröße aus dem digitalen Einhüllungssignal besteht, so daß die serielle Produktausgangsgröße eine Wellenform repräsentiert, in der die sinusförmige Welle mit der getasteten Hüllkurve amplitudenmoduliert ist.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Multiplikationsschaltung eine arithmetische Schaltung zum Berechnen eines Teiloroduktes. einer Teilsumme und eines Teilübertrags für jede Ziffer der Multiplikanden- und Multiplikator-Eingangsgrößen aufweist, daß eine Speicherschaltung (100) zum Speichern der effektiven Ziffern vorhanden ist, mit der die Daten der

ΐ Teilsummen und Teilüberträge, die zu den jeweils vorausgehenden effektiven Ziffern eines Produkts gehören, gespeichert werden, daß eine Additionsausgangsschaltung (99) vorgesehen ist, Jie zum Summieren der Teilprodukte, Teilsummen und

ίο Teilüberträge dient, welche zu den effektiven Ziffern gehören, um somit die das Produkt darstellende serielle Produktausgangsgröße zu erzeugen, und daß das digitale Tonsignal und das digitale Einhüllungssignal als zweiter Satz der Multiplikanden- und Multiplikatoreingangsgrößen der arithmetischen Schaltung zuführbar sind, nachdem die Zeit verstrichen ist, in der die Daten der Teilsuromen und Teilüberträge der effektiven Ziffern, die durch Quadrieren des digitalen Tonsignals berechnet wurden, von der arithmetischen Einheit zu der Speicherschaltung für die effektiven Ziffern (100) übertragen werden, um darin gespeichert zu werden.