DE2733257A1 - Verfahren und vorrichtung zum zusammensetzen digitaler tonsignale - Google Patents

Description

PATENTANWÄLTE A. GRÜNECKER

H. KINKELDEY mt-Ma

W. STOCKMAIR K. SCHUMANN

P. H. JAKOB

οη.-Μα

G. BEZOLD

8 MÜNCHEN 22

MAXIMIUANSTRASSC 4S

18. Juli 1977

Nippon Gakki Seizo Kabushiki Kaisha
10-1, Nakazawa-cho, Haraamatsu-shi
Shizuoka-ken, JAPAN

Verfahren und Vorrichtung zum Zusammensetzen
digitaler Tonsignale

Die vorliegende Erfindung bezieht sich allgemein auf ein
Verfahren und eine Vorrichtung zum Zusammensetzen digitaler Tonsignale, insbesondere auf ein System zum Zusammensetzen digitaler Töne, das in der Lage ist, ein Tonsignal in
digitaler Darstellung¹ mit einem Minimum an Hardware-Aufwand zusammenzusetzen, indem mit Hilfe von logischen
Operationen Tonwellen-Wellenformen gebildet werden, ohne
daß«irgendein Wellenformspeicher benötigt wird.

709886/0698

TUMMMMI ΜΟΝΛΡΛΤ

Gemäß dem Stand der Technik ist ein tonerzeugendes System vorgeschlagen worden, in dem eine Wellenform in einem Speicher, wie beispielsweise einem Pestspeicher (EOM) in Form eines Amplitudenwertes oder eines inkrementalen Wertes der Amplitude für Jeden Abtastpunkt gespeichert wird, und wobei diespr Wert mit einer Frequenz ausgelesen wird, die der Anzahl von Abtastpunkten N χ f entspricht (f ist die Frequenz des zu erzeugenden Tons), wodurch das gewünschte digitale Tonsignal erhalten wird. Ein solches digitales Tonsignal ist eine digitale Darstellung in beispielsweise einem binären Code, und sie wird mit einem digitalen Signal moduliert, welches die getastete Einhüllende darstellt. Dann wird dieses Signal mittels eines D/A-Wendlers in ein entsprechendes Analogsignal umgewandelt, verstärkt und hörbar gemacht. Ein derartiges tonerzeugendes System ist vorteilhaft, indem das gewünschte digitale Tonsignal einfach dadurch erhalten v/erden kann, indem in einem Festspeicher (ROM) verschiedene hörbar zu machende Wellenförmen gespeichert werden. Andererseits jedoch wird eine große ROM-Speicherkapazität zur Speicherung der Wellenformen benötigt, und somit ist ein großer Hardwareaufwand insgesamt notwendig. Diener Nachteil ist in einem derartigen System nicht vermeidbar.

Es ist ein Ziel der vorliegenden Erfindung, ein neues, einen digitalen Ton erzeugendes System zu schaffen, das in der Lage ist, ein Tonsignal in digitaler Darstellung mit einem Minimum an Hardwareaufwand zusammenzusetzen.

Ein weiteres Ziel der vorliegenden Erfindung ist es, ein System zum Zusammensetzen digitaler Töne zu schaffen, in dem die benötigten Wellenformen für zusammenzusetzende di gitale Töne durch logische Operationen gebildet v/erden, ohne daß sie in einem Festspeicher gespeichert zu werden brauchen. · !

709886/0699 - 3 -

Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein Cistern zum Zusammen retten digitaler Töne zu schaffen, indem ein Tonsignal erhalten wird,indem als Ton-AuDgangswellenform eine sinusförmige Wellenform verwendet wird, die dadurch approximiert wird, daß alternierend nach oben und unten geöffnete Parabelkurven mit -.ihren offenen Enden verbunden werden.

Ein Merkmal der vorliegenden Erfindung besteht darin, daß ein digitales Tonsignal, das eine durch Parabelkurven angenährte Sinuskurve darstellt, erhalten wird, indem auf ein Phasenverlauf-Signal eine Koordinatenumsetzung und eine Quadrierung angewendet werden. Das Phasenverlauf-Signal ändert sich um einen inkrementellen, vorbestimmten Wert gemäß der zu erzeugenden Note. Indem das digitale Tonsignal, das in Form einer Sinuskurve vorliegt, mit einem digitalen Eingangssignal einer Einhüllenden, welches digital eine getastete Einhüllende darstellt, multipliziert wird, wird eine Simulation eines durch Tastendruck erzeugten Tons möglich.

Gemäß einem weiteren Merkmal der vorliegenden Erfindung werden die Operation des Quadrierens eines Phasenverlauf-Signals, die Multiplikation eines digitalen Einhüllungssignals mit einem digitalen Tonsignal in einem gemeinsamen, seriell arbeitenden Multipliziererschaltkreis ausgeführt. Dieses Merkmal in Verbindung mit der Tatsache, daß zur Speicherung von Wellenformen keine Festspeicher benötigt werden, wirkt sich nicht nur auf die Reduzierung des Hardware-Aufwandes aus, sondern trögt zur Heraufsetzung der Arbeitsgeschwindigkeit des gesamten Systems bei.

Ein bevorzugter Gedanke der Erfindung liegt darin, ein System zu schaffen, das folgendermaßen arbeitet: nach dem Herabdrücken einer Taste wird ein ♦Phasenverlauf-Signal in digitaler Darstellung erzeugt. Öiese.s variiert in vorbestimmten, inkrementellen Abschnitten gemäß der Frequenz der durch die herabgedrückte Taste gekennzeichneten Note.

709886/0696

Das Phasenverlauf-Cignal wird einer Koordinatenurawandlung und einer Quadrierungsoperation unterworfen, um nach, oben und unten geöffnete Parabelkurven zu erzeugen, die alternierend mit ihren offenen Enden verbunden werden, um hierdurch eine sinusförmige Wellenform als ein digitales Tonsignal zu approxieren. Das digitale Tonsignal wird mit einem digitalen Einhüllungssignal multipliziert , um ein getastetes Musiktonsignal zu erzeugen.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Figur 1 ein Blockdiagramm eines digital arbeitenden, elektronischen Musikinstruments gemäß der vorliegenden Erfindung,

Figur 2 eine graphische Darstellung zur Erläuterung des Prinzips der Phasenzusarnmensetzung,

Figur 3 eine graphische Darstellung zur Erläuterung des Prinzips der Vellenformerzeugung,

Figur 4 eine graphische Darstellung zur Erläuterung des Prinzips der Zusammensetzung der Einhüllenden,

Figur 5 ein Blockdiagramm der Vorrichtung für das Zusammensetzen des Phasenverlaufs gemäß dem Prinzip der Phasenverlaufszusammensetzung, das in Figur 2 erläutert ist,

Figur 6 ein Blockdiagramia einer Vorrichtung zum Zusammensetzen der Einhüllenden gemäß dem Prinzip der Zusammensetzung für eine Einhüllende, v^rie es in « Figur 4 veranschaulicht ist,

- 5 709886/0696

Figuren 7a-7f

graphiFche Darstellungen, die ein Beispiel eines
Verfahrene zum Zusammensetzen einer approximierten Sinuskurve zeigen, wobei Koordinatenumwandlung und Quadrierung verwendet wird,

Figur 8 ein logisches Diagramm eines EingangsSchaltkreises in der ZuparamensetZungsvorrichtung für digitale
Töne gemäß einer Ausführungsform der vorliegenden Erfindung,

Figur 9 ein logisches Diagramm eines seriell arbeitenden
Multiplikationsschaltkreises in der Vorrichtung
zum Zusammensetzen von Tönen,

Figur 10 ein logisches Diagramm eines Ausgangsschaltkreises in der Vorrichtung zum Zusammensetzen von Tönen,

Figuren 11a
und 11d

eine Tabelle binärer Signale und ein Diagramm einer digitalen Wellenform zur beispielhaften ·Veranschaulichung einer Wellenform-Zusammensetzung gemäß dem Prinzip der vorliegenden Erfindung,

Figuren 12a- Schaltpläne, bzw. Impulsdiagramme zur Erläuterung der Arbeitsweise der in den Figuren 8-10 gezeigten Schaltkreise und

Figur .13 ein Blockdiagraram eines elektronischen Musikinstruments gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.

Im folgenden sei bezug genommen auf Figur 1. Eine ' Tastenschalter-Schaltung 10 weist Tastenschalter

auf, die entsprechend der Anzahl»von Tasten vorge sehen sind. Diese Tastenschalter sind.in Matrix-

709886/06§l

form angeordnet und werden durch einen Abtastschaltkreis (nicht gezeigt) abgetastet, um Tastendaten K zu erzeugen. Die Tastendaten K enthalten Information sowohl eines Tasten-Code-Signals KC, welches die herabgedrückte Taste anzeigt* als auch ein Tasten-Zustandssignal KS, welches den Ein-Aus-Zustand der Taste anzeigt. Diese Signale werden voneinander mittels einer Notennanen- und Tastenzustands-Erkennungseinrichtung 11 voneinander unterschieden. Der Tastencode KC wird separat von jedem Notennamen (Tonhöhe) bestimmt und jeder Taste entsprechend jeder Note (Tonhöhe) zugeordnet. Wenn eine spezielle Taste herabgedrückt wurde, wird ein Tasten-Code-Signal KC, das die betreffende Taste kennzeichnet (d. h., den Notenwert, welcher dieser Taste entspricht) von der Erkennungseinrichtung 11 erzeugt, woraufhin ein Tastenzustandssignal KS erzeugt wird, welches den Zustand EIN dieser Taste anzeigt .

Die Einrichtung 12 zum Zusammensetzen des Phasenverlaufs erzeugt einen digitalen Phasenverlaufs-Eingangswert 0, welcher in Relation zu der speziellen Tonfrequenz steht, basierend auf dem empfangenen Tastencodesignal KC. Der digitale Phasenverlauf- Eingangswert θ definiert die Abtast-Phasenpunkte für die zu erzeugende Wellenform und ändert sich um einen inkrementellen Abschnitt, welcher' gemäß der Frequenz der Note, wie sie durch die herabgedrückte Taste festgelegt ist, vorbestimmt wird. Das Eingangssignal θ entspricht dem Adresseneingang in einem herkömmlichen Gerät, bei dem ein Festspeicher (ROM) verwendet wird. Andererseits zeigt das Tastenzustandssignal KS den Zeitpunkt an, an dem eine Taste herabgedrückt wurde, den Zeitpunkt, wenn die Taste losgelassen wurde, und die Zeitdauer 'zwischen jenen Zeitpunkten. Dieses Signal wird zu der Einrichtung 13 zum Zusammensetzen der Einhüllenden geleitet . Die Zusammensetzungeeinrichtung 13 setzt ein

709116/0691

Einhüllungssignal E in digitaler Darstellung, basierend auf dem Signal KS,zusammen. Das digitale Einhüilungsrignal E wird erhalten al ε eine digitale Darstellung des Amplitudenvrerkes oder des inkrementellen Uertes der Amplitude in jedem Abtastpunkt der Einhüllenden.

Die Einrichtung 14 zum Zusammensetzen der Tonwelle setzt nicht nur ein digitales Tonsignal zusammen, indem sie das digitale Phasenverlauf-Eingangssignal θ einer Koordinatenumwandlung und einer Quadrierung unterwirft, sondern sie multipliziert ferner das Tonsignal mit dem Einhüllungssignal E, um ein amplitudenmoduliertes digitales Tonsignal V zu erzeugen. Das Tonsignal V vrird mittels eines D/A-Wandlers 15 in ein entsprechendes analoges Signal umgevandelt, in dem Ausgangsverstärker 16 verstärkt und durch einen elektroakustischen Vandler 17 als Ton hörbar gemacht.

In der oben erwähnten Konfiguration können die Tastenschalterschaltung 10, die Erkennungseinrichtung 11, der D/A-Wandler 15, der Ausgangsverstärker 16 und der elektroalcustische Wandler 17 auf herkömmliche V/eise ausgebildet sein. Derartige Einrichtungen sind dem Fachmann bekannt, und aus diesem Grund wird hier nicht auf Einzelheiten eingegangen. Im folgenden sollen nacheinander die.Einrichtung 12 zum Zusammensetzen des Phasenverlaufs, die Einrichtung 13 zum Zusammensetzen der Einhüllenden und die Einrichtung 14 zum Zusammensetzen der Tonwelle beschrieben werden, und zwar was ihren Aufbau und ihre Funktionsweise angeht.

Zuerst sei Bezug genommen auf die Figuren 2 und 3· Das Frinzip der Zusammensetzung des Phasenverlaufs wird weiter unten beschrieben. Aus Gründen einer bequeraen Anschauung seien zwei Fälle angenommen. In dem einen Fall beträgt das Eingangssignal θ des Phasenverlaufs Λ ©1% in dem anderen Fall beträgt es Δ θ 2 (= 2χθ 1). Da die Phase' θ in konstanten Werten A θ 1 und A θ 2 zu jedem Zeitpunkt ^beträgt,

709886/0696 - e, -

vorausgesetzt, daß diese Werte durch einen binären Code
digital dargestellt werden, so versteht es sich, da£ ein
solches digitales Phasenverlauf-Eingangssignal θ die
Amplitude definiert, die bei Jeder Phase (oder jedem Abtastpunkt) um einen bestimmten Betrag anwachst. Ein solcher, digitales Phaseneingangssignal θ kann leicht dadurch erhalten werden, indem bei spiel εν/ei se in einem KOM die Amplitudeninkremente, die J θ 1 und A Q 2 entsprechen, gespeichert werden, und in^/iem wiederholt die in dem Speicher enthaltenen Werte ausgelesen und integriert werden. Der
hierfür benötigte spezielle Schaltungraufbau wird später
beschrieben werden.

V/ie schon erwähnt wurde, entsprechen die digitalen Phasenverlaufs-Eingangssignale θ dem Adresseingang, der beim
Auslesen von augenblicklichen Amplituden-Abtastverten (Daten) zum Konstruieren einer Wellenform mittels eines wellenforraspeichernden Festspeichere verwendet wird. Wichtig bei den
hier betrachteten Beispielen ist, daß das digitale Phasenverlauf -Eingangs signal θ nicht als einfaches Adresseingangssignal zusammengesetzt wird, sondern als ein Signal, das eine bestimmte Beziehung zu der Frequenz des zu erzeugenden Tons besitzt und das in aufeinanderfolgenden TOnwellenkompositionen verwendet wird. Hierzu werden weiter unten noch Ausführungen gemacht. Ein Phasenverlauf-Eingang G 1 besitzt ein Phaseninkrement von ^f θ 1, und der Wert θ = J^ wird bei t = 12 ^erreicht. Der andere Phaseneingang θ 2, der durch eine gestrichelte Linie dargestellt ist, hat ein Phaseninkrement von 2x^G 1, und Q =X wird bei t = 6 J"* erreicht. Wir wollen daher den Fall annehmen, daß aus einem wellenformspeichernden Festspeicher (KOM) eine sinusförmige Wellenform ausgelesen wird, in dem
die zwei Phaseneingänge θ 1 und θ 2 als Adresseingänge oder variablen Eingänge verwendet werden. V/ie in Figur 3 gezeigt ist, \iird in dem Fall, daß die Daten einör augenblicklichen Amplitude AM bei jedem Abtactpunkt Tnit einem Phasenverlauf-Eingangs signal G 1 gelesen werden, ein Wellenform-Ausgangssignal W 1 erhalten, und in dem FpII, daß mit einem Phasenverlauf-Eingangssignal G 2 gelesen wird, wird ein Wellen-

709886/0695

- 9-

form-Ausgangssignal W 2 erhalten. Die Frequenz f_w>J der gelesenen Wellenform V/ 1 wird für die Frequenz f _r~ ^von V 2 : f . = f - /2. Hieraus ist ersichtlich, daß die Frequenz der aus dem Festspeicher ausgelesenene Wellenform abhängig davon schwankt, wie das Phoseninkretnent bestimmt wird. Wird demzufolge die Geschwindigkeit des Phasenzuwachseε gemäß der Frequenz der Töne vorbestimmt (welche im obigen Beispiel durch das Verhältnis einer Oktave bestimmt wird), dann kann ein Tonsignal mit einer digitalen Wellenform mit einer Frequenz erhalten werden, die äquivalent der Frequenz des hörbar zu machenden Tons ist. In der vorliegenden Erfindung wird anstelle des Auslesens des Inhaltes eines wellenformspeichernden Festspeichers (EOM) mit Adresseingang auf einem Phaseneingang, der einem Adresseingang entspricht, eine logische Operation ausgeführt, um eine durch Parabelkurven approximierte Sinuswelle zu erhalten. Durch Spezifieren des Fhaseninkrements, wie es oben in Zusammenhang mit der Note geschildert wurde, kann die Frequenz der approximierten Sinuswelle -als dem Ton entsprechende Frequenz erhalten werden. Dies ist dasselbe wie in dem oben genannten Fall des Auslesens eines Festspeichers. Wie zuvor im Zusammenhang mit Figur 2 beschrieben " wurde, kann das digitale Phasenverlauf-Eingangssignal θ interpretiert werden als Zuwachs mit einer bestimmten Geschwindigkeit bei jedeT Phase (oder bei jedem Abtastpunkt). Gemäß der vorliegenden Erfindung kann demnach auch ein digitales Phasenverlauf-Eingangssignal θ verwendet werden, das mit einer bestimmten Geschwindigkeit abfällt, falls sonst die noch zu beschreibende Koordinatenumsetzung nach Bedarf anzuwenden wäre.

Im «folgenden sei Bezug genommen auf Figur 4. Das Prinzip der Zusammensetzung der Wellenform einer ,Einhüllenden soll nachfolgend beschrieben werden. Das Tastenzustandssignal ES zeigt, wie schon erwähnt, den EinschaltZeitpunkt der Taste, t , den AbschaltZeitpunkt, t -_f und die Dauer zwischen diesen beiden Zeitpunkten Tk an. Bei der Zusammensetzung

7098I6/0S98. .

- 10 -^J

einer Einhüllenden werden die Aisplitudeninkremente der Einhüllenden^ E 1 und /Je P bei Jedem Abt a nt Zeitpunkt in einem Festspeicher, der zur Speicherung: der Einhüllenden dient, gespeichert, wie es in Figur 4 gezeigt ist. V.'nhrend einer bestimmten Zeitdauer, beginnend mit dem Einschaltzeitpunkt, t , (Anstiegszeitperiode Ta) wird 4 2 1 wiederholt ausgelesen und integriert, um den Araplitudenwert Eo zu erreichen; während der Halteperiode Ps, d. h., während der "EIN-Dauer" Tk vexnindert um die Anstiegszeit Ta, wird der Amplitudenwert Eo; während einer bestimmten Dauer, beginnend mit den AbschaltZeitpunkt, t -- , (Abstiegszeit Td) wird A E 2 wiederholt ausgelesen und von Eo subtrahiert. Durch eine derartige Verarbeitung kann die in Figur 4 veranschaulichte Wellenform einer Einhüllenden erhalten v/erden.

Sei nun bezug genommen auf die Figuren 5 und 6. Es soll nun ein Überblick über die Vorrichtung gegeben verden, nit der gemäß den oben geschilderten Prinzipien die.Phasenzusammensetzung und die Zusammensetzung der Einhüllenden bewerkstelligt v/erden kann.

Figur 5 zeigt ein Beispiel einer Vorrichtung 12 zun Zusammensetzen eines Phasenverlaufs, die- als Baueinheit in · dem in Figur 1 gezeigten System verwendet werden kann. Ein Festspeicher (EOM) 20, der ein aus 6 Bits bestehendes Tastencodesignal KC als Adresseingang empfängt, speichert 64 jeweils aus 8 Bits bestehende Datenworte, die das Phaseninkreraent 4 ®» das jeder Taste (Jedem Notennamen) entspricht, kennzeichnen. Dieser Speichel gibt ein Phaseninkrement aus, das die Frequenz der der Taste entsprechenden No$e spezifiziert, und zwar gemäß der Kenntlichmachung durch das Tastenpodesignal KC. Die Parallelenausgangsklemmen mit einer Breite -von 8 Bits des Fe st speichere '20 sind mit Eingangsklemmen von acht Un<i-Gliedern einer Verknüpfungsschaltung 21 verbunden. Die anderen Eingangsklemmen dieser

709886/0696

- 11 -

Verknüpf ungr> schaltung 21 empfangen Takt impulse Ϊ 16. Die Fhaseninkrementdaten /\ ©, die durch die Verknüpfungsschaltung 21 aus dem KCH ausgelesen sind, werden parallel an Eingangsklemmen eines Parallel-Serien-Wandlers gelegt. Dieser besteht aus einem achtstufigen Schieberegister 22. Die Daten werden seriell bitweise aus dem Schieberegister 22 mit einem Taktsignal 0 ausgegeben. Die seriellen Phaseninkreraentdaten ^J θ werden dann dem Eingang eines Addierers 23 zugeführt und mit seriell zurückgeführten Daten θ addiert, welche von der letzten Stufe eines acht stufigen Schieberegisters 24 abgegriffen werden. Die addierten Daten θ + Λ θ laufen durch das Schieberegister 24, das mit einem Taktsignal 0 zeitlich gesteuert wird. Die Daten werden als Phasenverlauf-Eingang ε signal θ der Einrichtung 14 zum Zusammensetzen der Tonv/ellen in der nachfolgenden Stufe zugeführt. Die Vorrichtung gemäß Figur 5 arbeitet wie folgt: wenn eine spezielle Taste heruntergedrückt wurde, gibt die Vorrichtung gemäß der Anzeige des Tastencodesignalε KC, welches dieser Taste entspricht, aus dem Festspeicher (ROM) die Phaseninkrementdaten Δ Q gemäß der Tonfrequenz dieser Taste (ein bestimmtes Wort der insgesamt 64 Wörter) aus, wandelt diese Daten in serielle Daten um, integriert wiederholt solche seriellen Phaseninkrementdaten Λ 9 in Synchronisation mit dem. Taktsignal 0 durch ein zyklisches Durchlaufen des Addierers 23 und des Schieberegisters 24. Hierdurch wird ein Phaseneingangssignal θ zusammengesetzt, v.'ie es oben im Zusammenhang mit den Figuren 2 und 3 geschildert wurde. Bei Änderung der herabgedrückten Taste verändert sich auch der Tastencode KC, und es werden andere Phaseninkrementdaten J θ als Phasenverlauf-Eingangssignal auf die gleiche V/eise zusammengesetzt, wobei dieses Signal der anderen Tonfrequenz entspricht.

Figur 6 zeigt ein Beispiel einer Vorrichtung 13 zum Zusammensetzen einer Einhüllenden. Diese kann in idem in Figur 1 gezeigten System verwendet \-;erden. Alle Inkrementdaten für ein Einhüllungssignal, die aus 2-3 Worten bestehen und acht Bits umfassen, v/erden in dem ROM gespeichert und gemäß der Kennt-

709886/0696

- 12 -

lichmachung eines beispielsweise drei Bit umfassenden Tastenzustandsignals KS, das als Adresseingang verwendet wird, ausgelesen. An den acht Bit aufweisenden parallelen Ausgangsklemmen ist eine Verknüpfungsschaltung 31 vorgesehen, die acht TJnd-rGlieder derselben Art, v;ie sie oben schon erwähnt wurde, enthält. Die zeitliche Steuerung des Auslesens der parallelen Inkrenentdaten wird durch Tr.ktirapulse Y 16 gesteuert. Die aufgelesenen Daten werden parallel an Eingangskiemmen eines Parallel-Serien-V/andlers angelegt. Dieser besteht aus einen achtstufigen Schieberegister 32. Die Daten werden als serielle Inkrementdaten 4Q Q von der Seriennusgangsklemne in Srnchronication mit TaktiTipulsen 0 ausgelesen. Die seriellen Inkrenentdaten Δ G werden wiederholt in einer zyklischen Schleife addiert oder subtrahiert. Diese Schleife besteht aus einen Addierer/ Subtrahierer 33 und einem achtstufigen Schieberegister 34, und mit dieser Vorrichtung ist ein in Figur 4 veranschaulichtes digitales Einhüllungssignal E zusammensetzbar. Das Einhüllungssignal E wird an die Vorrichtung 14 zum Zusammensetzen von Tonwellen in der nachfolgenden Stufe übertragen, und z\\^rar synchron rait Taktimpulsen 0. Die in dem Addierer/ Subtrahierer 33 ausgeführte Addition geschieht während der Anstiegszeit Ta, ivährend die Subtraktion während der Abfallperiode Td stattfindet. Während der Haltezeit Ts findet überhaupt keine Verarbeitung statt. Während der Halteperiode Ts werden Daten mit einer Amplitude Eo, wie in Figur 4 veranschaulicht ist, wiederholt ausgegeben.

Im folgenden sei Bezug genommen auf die Figuren 7a - 7f· Eine Folge von Verarbeitungsschritten zum Zusammensetzen einer approximierten Sinuewelle durch Anwendung von Koordinat'enumsetzung und Quadrierung soll im Nachhinein erklärt werden. In diesen Figuren ist auf der Abgzisse eine Phase von 0-2 $£ bezüglich vier Quadranten I-IV aufgetragen, über der Ordinate ist die auf eins normalisierte Amplitude aufgetragen.

70988G/0695

Der Phasenveriaufeingang oder der Variableneincang üestenTT aus binären Codes (von fünf Ziffern in dieser Ausführungsform) dargestellt air Z eior-Konp lein ent, wobei das höchstwertige Bit (MSB) als Vorzeichenbit fungiert. Somit ist das Phasenverlauf-Eingnngrsignal ein digitaler Wert und kein Analogwert, bzw. kontinuierliche Größe. Aus Gründen der Vereinfachung wird die nachfolgende Erklärung jedoch unter der Annahme gegeben, daß die in den Figuren 7a-7f gezeigte Amplitude sich fortlaufend mit der Phasenänderung ändert. Unter dieser Voraussetzung ist in Figur 7a der Fhaseneingang in Form von geraden Linien A und B gezeigt, die eine konstante Neigung besitzen. Diese geraden Linien zeigen, daß die Amplitude jedes Phasenwertes mit einer konstanten Geschwindigkeit anwächst.

Bezüglich der durch die geraden Linien A und B approximierten Phasenverlauf-Eingänge ist,, wie in Figur 7b gezeigt, nur von den Daten der Quadranten I und III das Einer-Komplement (Komplement bezüglich 11111 in binärer Darstellung) gebildet und die EoοrdinatenumSetzung ausgeführt. Bei dieser Verarbeitung ändern sich die geraden Linien A und B in der gezeigten V/eise in Linien Λ1, A2 und B1, B2. Die Erkennung der Quadranten I und III wird dadurch ausgeführt, daß das zv.'eite Bit von links in dem Binärcode des Phaseneingongs geprüft wird, d. h. , das zweithöchste Bit (SMSB) ist "0".

Als nächstes wird der Absolutwert der Amplitude gebildet, indem MSB und SMSB zu "Ziffer O" gemacht werden. Figur 7c zeigt die Änderung in Absolutwerte der Amplituden, die durch gerade Linien A3» A4, B3 und B4 dargestellt sind.

Danach wird der Absolutwert der Amplitude verdoppelt, wodurch sich eine AmplitudenHnderung ergibt, die in ,Figur 7d durch die Linien A5, A6, B5 und B6 veranschaulicht ist; Dieser Vorgang wird ausgeführt, um den Approximationsgrad der Sinuskurve

709886/0696

- 14 -

durch eine quadrierte Kurve zu erhöhen. Die Verarbeitungrschritte gen?.i? Figur 7c und Figur 74 können in ihrer Reihenfolge vertauscht werden. Trträchlich v:ird diece Vertnuschung der Reihenfolge in den noch später zu beschreibenden Beispiel vorgenotnraen.

Das Quadrieren der verdoppelten Absolutwerte der Amplituden führt zu einer Änderung der Amplituden, v:ie sie durch die Kurven A7, A8, B7 und B8 in Figur 7e dargestellt ist.

Wie in Figur ?£ veranschaulicht ist, werden die Daten der Quadranten I und II einer Einer-Koraplenent-Bildung unterworfen, xvährend die Daten in den Quadranten III und IV modifiziert verden, indem MSB (höchstwertiges Bit) zu "Ziffer 1" gemacht werden, um hierdurch eine Kooriinatenunretzung der in Figur 7e gezeigten Kurve zu erhalten. Hierdurch vird eine Sinuswelle, die sich über eine Periode erstreckt, durch quadrierte Kurven A9» A10, 39 und B10 auf dem Wege der Approximation erhalten.

Das oben geschilderte Prinzip der Wellenformzusammenretzung unter Vervrendung von Quadrierung und Koordinatentrancfornationen wird effizient ausgenutzt bei der Zusammensetzung von Tonv.'cllen, die nachfolgend beschrieben wird.

Figuren 8, 9 und 10 zeigen Einzelheiten einer Vorrichtung zum Zusammensetzen von Tonv.'cllen. Die Tonv/ellen-Zusammencetzungcvorrichtung 14 besitzt als üauptbaugruppen einen Eingangsschaltkreis, einen seriell arbeitenden Multipliziererschaltkreis und einen Ausgangsschaltkreis. Diese Schaltkreise sind jeweils in den Figuren 8, 9 und 10 dargestellt. All diese Schaltkreise sind so ausgelegt, dal? eine Verarbeitung der Daten in 2er-Komplement-Darstellung zugrundeliegt. Die in diesen Schaltkreisen benötigten Taktimpuls sind in Figur 12a dargestellt und vrerden später noch ausführlich beschrieben.

7098Ö6/0695

- 15 -

Der in Figur 8 gezeigte Eingangsschaltkreis empfängt ein bitserielles, digitales Fhasenverlauf-Eingangssignal θ und ein bitserielles, digitales Einhüllungssignal E und unterwirft diese Signal der vorbestimmten Operation der Eoordinatenumsetzung und der Absolutwertbildung. Danach kombiniert die Schaltung beide Eingangsgrößen alternierend nacheinander und überträgt die kombinierten Eingangsgrößen als seriellen Multiplikandeneingang (MCIN) an den seriell arbeitenden MuI-tiplikationsscbaltkreis der nachfolgenden Stufe. Und-Glieder 40 und 42 empfangen den Fbaseneingang θ und das Einhüllungs-Eingang ε signal E jeweils an einer Eingangskienme. Das Und-Glied 40 empfängt direkt den Taktimpuls YI^8 an seiner anderen Eingangskierame, und das Verknüpfungsglied 42 empfängt das Signal Y1^8 an der anderen Eingangsklemme durch einen Negator 41, sodaß die Eingangsgrößen θ und E alternierend hindurchlaufen. Das Oder-Glied 43, welches die Ausgangsgrößen der Und-Glieder 40 und 42 empfängt, überträgt einen seriellen Eingang, IN, als alternierende Kombination der Eingangsgrößen θ und E in einen! verzögernden, achtstufigen Schieberegister 44, in dem jede Stufe ein Bit aufweist und das mit dem Taktimpuls 0 zeitlich gesteuert wird. Ein serieller Ausgang OUT des Schieberegisters 44 wird an eine Eingangskiemme eines Und-Gliedes 56 geführt. Parallel hierzu wird dieses Signal an eine Eingangskiemme eines Und-Gliedes

55 über einen Negator 52 geleitet, und es wird weiterhin parallel an eine Eingangsklemme eines Und-Gliedes 64 geführt. Der Taktimpuls YI""8 wird an die jeweils anderen Eingangsklemmen der mit drei Eingängen versehenen Und-Glieder 55 und

56 über entsprechende Negatoren 51 und 54 geführt. Die verbleibenden Eingangsklemnen der Und-Glieder 55 und 56 v/erden mit einem Steuereingang θ 7K über einen Negator 53 auf der Seite des Verknüpfungεgliedes 55 und ohne Negator auf der Seite des Verknüpfungsgliedes 56 beaufschlagt.

- 16 -

709886/0695

Die Steuereingangsgröße θ 7 H wird durch einen Sperrschaltkreis 45 erzeugt, der den abgetasteten Vert des zweithöchsten Bits (SMSB) eines Zwei-Bit-Zeitverzögerten seriellen Eingangssignals IN (+2) hält, sowie durch eine Zeitsteuerung eines Taktimpulses Y 9· Der Sperrschaltkreis 45, wie auch die Sperrschaltkreise 46, 48 und 50 umfassen, wie noch beschrieben wird, einen abtastenden Feldeffekttransistor (FET) und einen datenspeichernden Kondensator C, der zv/ischen der Source -Elektrode und Erde geschaltet ist.

Die Ausgänge der Und-Glieder 55 und 56 werden Oder-verknüpft durch das Oder-Glied 57» und der resultierende Oder-Ausgang

X wird an den Eingang eines Ein-Bit-Verzögerungs-Flip-FIop gelegt, welches durch den Taktimpuls 0 zeitlich gesteuert wird. Das Oder-Glied 60 empfängt an seiner einen Eingangskieinne ein Ein-Bit-zeitverzögertes Ausgangssignal X (+1) von dem Flip-Flop 5G· Die andere Eingangskiemne des Oder-Glieds 60 ist mit dem Ausgang des Und-Gliedes. 59 verbunden, welches beim Taktimpuls Y 9 eine "Eins" erzeugt. Das Oder-Glied 60 übertrögt eine verzögerte Ausgangsgröße des niedrigstwertigen Bits + "1",

X^I (+1), zu einer Eingangskiemrae eines mit drei Eingängen versehenen Und-Gliedes 6J. Zu den anderen beiden Eingangskieramen des Und-Gliedes 63 führen Verbindungen von de,n Negatoren 61 und 62, die jeweils Taktitnpulse Y 16 und Y 1 "ν 8 empfangen. Der Ausgang dec Und-Gliedes 63, θ MCIlI, und der Ausgang des Und-Gliedes 64, EMCIN, werden zu den Eingangsklemmen eines mit zwei Eingängen versehenen Oder-Gliedes 65 geleitet, welches eine Multiplikanden-Eingangsgröße MCIN für die seriell arbeitende Hultiplikationsschaltung sn die nachfolgende Stufe liefert.

Da der Taktimpuls Y 1 *» 8 an das Und-Glied 63 über einen Negator 62 und an das Und-Glied 64 ohne Negator gelegt wird, wird der Multiplikanden-Eingang MCIN als eine alternierende, serielle Folge <ies Phasen-Multiplikandsneingangs θ MCIN und des Einhüllenden-Multiplikanden EMCIII erhalten. «

Im folgenden sei die Schaltungsanordnung zum Erzeugen des Fhasenablauf-Eingangssignals θ aus der seriellen Ausgangsgröße OUT des Schieberegisters 44 und dar Ausführen der Koordinaten-

709886/0695

- 17 -

umsetzung betrachtet. Der Fhareneing_c?ng 9 wird bei den Und-Gliedern 55 und 56 bei einem inverren Zeitgabeimpuls Y 1« 8 von dem seriellen Ausgang OUT genommen. Venn der Steuereingong θ 7 H "1" ist, d. h., wenn das zweithöchste Bit SMSB des Phr.renverlauf-ICingsngssignalr θ = 1 ist; (dies bedeutet, da.H sich die Eingangsdaten auf die Quadranten II und IV beziehen) dann wird ein Phasenverlauf-Eingangssignal θ mit einer Breite von 8 Bit an den Oder-Ausgang X über das Und-Glied 56 gegeben. Ist andererseits der Steuereingang θ 7 H = "Ο", (d. h. CMSB des Phacenverlauf- Eingangssignal ε G = O; dies bedeutet, daß sich die Eingangsdaten auf die Quadranten I und III beziehen), dann wird ein Phasenverlauf-Eingangssignal δ, das durch den Negator 52 negiert wurde, an den Oder-Ausgang X über das Und-Glied 55 gegeben. Dieses invertierte Phasenverlauf-Ausgangssignal S, resultiert also anders ausgedrückt dadurch, dnß die zu den Quadranten I und III gehörigen Daten einerSincp-Kompleraent-Bildung unterzogen wurden. Somit besteht der Oder-Ausgang X aus den Daten der Quadranten II und IV, die keinerTransforaation unterworfen wurden, und die Daten der Quadranten I .und III sind einer Einerkomplement-Transformation unterzogen worden. Eine solche Verarbeitung zur Erzeugung der Oder-Ausgangsgröße X entspricht der Verarbeitung gemäß Figur 7d. Die Oder-Ausgangsgröße X wird dann in eine um ein Bit zeitlich verzögerte Ausgangsgröße X (+1) in dem Flip-Flop der Schiebeeinrichtung 58 umgewandelt. Der Schritt zur Bildung dieser Ausgangsgröße X (+1) entspricht der schon in Zusammenhang mit Figur 7d erläuterten Verarbeitung. Die Ausgangsgröße X (+1) ist äquivalent dem doppelten Betrag der Eingangsgröße X. Nachdem auf das kleinstvrertige Bit (LSB) bei dem Oder-Glied 60 eine "1 "hinzuaddiert wurde, wird SMSB beim Und-Glied 63 mit einem Taktimpuls Y 16 des Negators 6Ί beim inversen Zeitgabeimpuls Y 1 ** 8 maskiert^ Nach alldem wird das höchstwertige Bit des verschobenen Ausgangesignalε X (+1) mit Y Ir*8 blockiert, und das zweithöchste Bit (SMSB) wird mit Y 16· maskiert, so .daß nach dem Durchlauf durch das Und-Glied 63 lediglich der Absolutwert der Daten vorliegt, wobei auf das LEB eine "1" addiert ist.

709886/0698

- 18 -

Eine derartige Verarbeitung zur Bildunc eines Absolutwertes von Daten entspricht der cchon in Zusammenhang mit Figur 7c erklärten Verarbeitung. Hiernach besteht der Fhasen-Hultiplikandeneingang G MCIiT aus Daten, die den Absolutwert der Amplitude zu jeder Fhase darstellen. Der Grund, v;arum dnc niedrigstwertige Bit LSB dec absoluten Dat entert es auf "1" ersetzt v;urde, besteht darin, daß hierdurch eine Erhöhung der Approximationrgenauigkeit der Kurven an die Sinus^irellenform erreicht ν erde η kann. Der Multiplikandeneingang HCIIT v:ird an die seriell arbeitende Multiplikationsschaltung der nachfolgenden Gtufen als alternierende, serielle Kombination aus Phasen- Hultiplikandeneingang θ M(JIIT, bestehend aus einem solchen Absolutwert darstellenden Daten, und dem Einhüllenden-Multiplikandeneingang EMCIH₁ erzeugt beim Und-Glied 64, angelegt.

Bevor eine Er-IrIrrung der seriellen Multiplikationsschaltung gegeben i-iird, soll noch Vurz Bezug genommen werden auf die Bildung eines anderen Steuersignals, n?.mlich θ 8 H (+16), vie en in Figur 8 angedeutet ist. Der Steuereingang θ δ H (+16) i:ird zur zeitlichen Steuerung der Rückführung, dec Produkt-Aiirgangrsignal P in der Schaltung von Figur 1C verv;endet. Es handelt sich um eine um 16 Bit zeitlich verzögerte GröEe des AuRgangccignnl OCH, vjobei der Ausgang θ 8 H durch Sperren dec HSB der um ein Bit verzögerten seriellen Eingangssignals IN (+1) erhalten vurde, und ZY/ar mittels des Sperrcchaltkreisec 46 bei einer zeitlichen Steuerung durch das Taktsignal Y 9·.Die zeitliche Verzögerung um 16 Bit 1-n.rd dadurch erreicht, daß zuerst ein um 8 Bit zeitlich verzögertes Auegangssignal θ 8 II (+8) mittels eines zweiten Sperrkreises 48, dessen Eingangs- und Ausgangsseiten mit Puffern 47 und 48 versehen sind, und das durch einen Taktimpuls Y 1 gesteuert wird, erhalten wird, und in den daran anschließend diese gewonnene Ausgangsgröße durch einen dritten Sperrschaltkreis '50 geschickt wird, der durch den Taktimpuls Y 9 gesteuert wird. ,

709886/0695 _

19 -

Sei nun Bezug renorarien auf Figur 9· Im folgenden soll der seriell arbeitende Multiplikationsschsltkreis näher erläutert werden. Dieser Schaltkreis empfängt bitseriell den Hultiplikandeneingang MCIII und den Multiplikatoreingang HFHi₁ und zwar beide Größen in Zweier-Komplement-Darstellung, unterwirft diese beiden Operanden einer vorbestimmten Multiplikationsverarbeitung und gibt anschließend ein Produktausgangssignal P bitseriell aus, und zwar wiederum in Zweier-Komplement-Darstellung. Die Schaltungsanordnung umfaßt ein seriell-parallelunsetzendes Schieberegister 70, einen Sperrschaltkreis 80, einen arithmetischen Schaltkreis 90 für ein Teilprodukt, eine Teilsumme und einen Teilübertrag, eine Multiplikator-Eingangsschaltung 9Ca, eine Additionc-Ausgangsschaltung 99 und eine Speicherschaltung 100 zum effektiven Speichern der Ziffern. CU 1- CU 8 bedeuten Schaltungseinheiten, von denen CU 2 CU 6 auf ähnliche Weise verschaltet sind wie CU 1 oder CU 7.

Das seriell-parallelumsetzende, verzögernde Schieberegister 70, welches die Multiplikanden-Eingangsgröße MCIM sukzessive von seinem kleinctwertigen Bit empfängt und das einerseits bitparallel und andererseits bitseriell ausgibt, urafaEt mehrere Flip-Flops 71, 72 ... 78, die in Kaskade geschaltet sind. Die Flip-Flopc 71-78 werden zeitlich durch Taktimpulse gesteuert, ro daF die Daten, die durch seinen Eingang D geleitet werden, um ein Bit zeitlich verzögert werden und dann als Ausgangsgröße an dem Ausgang Q erscheinen. Die Ausgänge HCIlT (+1)» MCIN (+2),.. MCIN (+8), die genH£ einen Intervall von einem Bit auseinanderliegen, bilden je-./eils bitparallele Multiplikandeneingänge, die durch die Sperrschaltung 80 abgetastet und gehalten werden. Der Sperrschaltkreis 80 besteht aus'sperrenden Einheiten 81, 82.. 88, wobei jede sperrende Einheit eine Kombination eines abtastenden Feldeffekttransistors (FET) und einen datenspeichernden Kondensator (C) aufweisen, wie schon oben erläutert wurde. Die abgetasteten und gehaltenen Ausgänge, d_f h. die gesperrten Ausgänge, sind jeweils mit MC 1," MC 2, ..., MCS für jedes Bit bezeichnet, wobei MC 1 das niedrigstwertige Bit (LSB) und MCS das höchstwertige Bit (HSB) und Vorzeichenbit ist.

709886/0695 _ _2Q _

Der Multiplikatorcingang HFIN v;ird einen IIultiplisierer-Eingangccchaltkrois 9Ca cukzecrive von kleinct'/ertigen Bit aus zugeführt. Die Eingnngcgröfe v;ird unterteilt in das höchstwertige Vorzeichenbit MTS und die unteren Bit MF 1-7 nach Maßgabe der Kennzeichnung durch einen Taktimpuls Y 8 + 16. Dann v;ird das Signal einer arithmetischen Schaltung 90 zugeführt. Die Eingangsschaltung 90a enthalt, wie man in Figur 9 cieht, zvei Und-Glieder und einen llegator. Jev/eils eine Eingangsklemme dieser Und-Glieder ist nit den Multiplikntoreinrang MPITT verbunden. Der Taktimpuls Y 8 + 16 v.-ird an die anderen Eingangrklemmen der Uni-Glieder geführt, und zvar einmal direkt, und einmal invertiert. Von einem Und-Glied '-'erden die Multiplikator-BitF MP t-7 entncnmen, von dem anderen Und-Glied vird das Multiplikator-Vorzeichenbit MPS abgegriffen. Die arithrnetipche Schaltung 90 für Teilprodukt, Teilrumme und Teilübertrag empfangt einerseits parallele Multiplikandeneingangsgrößen (gesperrte Ausgangsgrößen) MC 1-MC 7 und MCS, andererseits empfangt die Schaltung Multiplikatoreingrngsgröfien MP 1-7 und MPS und erzeugt Teilsummenausgangsgrößen S 1, S 2, ... S 8 und Teilübertrags-Aur.gangsgrößen Cv 2... C:^r 9· Es sind acht arithmetische Einheiten 91, 92 ..., 98 vorgesehen, deren Anzahl der gev.-ünschten effektiven Stellenzahl entspricht. Diese arithmetischen Einheiten besitzen als Hauptbestandteil Volladdierer 91a, 92a ..., 98a. Jevreils einem Eingang A dieser Volladdierer werden Teilprodukt-Eingangsgrößen A 1, A 2,-... A 8 zugeführt. Einem Eingang B des Volladierers 98a für die höchstvfertige Ziffer wird das Multiplikanden-Vorzeichenbit MCS als Teilprodukt beim Auftreten des Taktimpulses Y 1 + 9 zugeführt. Den Eingängen D der Volladdierer 91a - 97a werden Teilsummen-Ausgangsgröi?en S 2 - S 8 von den jeweiligen Volladdierern 92a-98a der vorausgehenden Stufe als Gröfen B 1 - B 7 bei der inversen Periode des Taktimpulses Y 1 + 9 zugeführt. Jeder Summenausgang S jedes Volladdierers 91a - 98a ist' mit ,einem Flip-Flop verbunden, das zeitlich durch einen Takt 0 gesteuert vird und eine um ein Bit zeitlich verzögerte Eingangsgröße D

709886/0696

- 21 -

an den Ausgang C₀ abgibt. Ferner ist zwischen dem Übertrags-Ausgang CO und dem Übertragseingang CI eine Zeitverzögerung um ein Bit durch ein ähnliches, verzögerndes Flip-Flop vorgesehen. Die Teilprodukteinginge A 1 - A 7 sind gegeben durch, eine logische Summe von MC 1, MC 2 ..., MC 7, die ^jeweils durch MP 1 - 7 UND-verknüpft wurden, sov.ie durch KC ^ , nc 2, ..., MC 7 , die ^evieils mit MPS UND-verknüpft wurden. Die Teilprodukt-Eingangsgröße A 8 ist gegeben als eine logische Summe von MSC, die mit dem Taktimpuls Y 8 + 16 UITD-verknüpft wurde, sowie durch MCS, UI-ID-verknüpft mit MP 1-7 und MCS.

Eine Additions-Aurprtngsschaltung 99 dient zun Addieren der D^ten der arithmetischen Schaltung 90, der aus dem Speicher-Schaltkreis 100, welcher zum Speichern der effektiven Ziffern dient, ausgelesenen Daten, sovrie zur Addition einer EingangsgröPe AD und zur Bildung eines seriellen Produkt-Ausgangssipnal P. Als vresentlichen Bestandteil weist die Schaltung 99 einen Volladdierer 99a auf. Der eine Eingang A des Volladdierers 99a v.'ird mit einem Teilübertrag-Eingangssignal PC beaufschlagt. Dieses besteht aus einer logischen Summe der Ausgangsgröße MTS (+1) als Teilprodukt, v;obei MPS durch ein Verzögerungs-Flip-Flop um ein Bit reit] ich verzögert ist, sovrie der Teilübertrags-AusgangsgröEe der Speichei-schaltung 100, die zur Speicherung der effektiven Ziffern dient. Der andere Eingang B v:ird mit einem Teilsummen-Eingangssignal PS beaufschlagt. Dieses besteht aus einer logischen Summe eines TeilSummenausgangssignals GS 1, welches aus der Und-Verknüpfung des niedrigstv/ertigen Datenbits der effektiven Ziffern S 1 und des Tpktimpulses Y 1+ 9 besteht» sowie der Teilsummen-Ausgangsgröf?e aus der Speicherschaltung 1CC, die zur Speicherung der effektiven Ziffern dient. Zv;isehen dem übertragsausgong CC und dem Übertragseingang CI des VoIl-

addierers 99a ist ein um ein Bit zeitlich verzögerndes Flip-Flop geschaltet. Die zeitlich verzögerten D-<ten aus diesem Flip-Flop v/erden bei einem inversen Intervall des Trktirapulses Y 1 + 9 abgegriffen und dem Ubertrsgseingang CI auf die gleiche V/ei se vie bei den oben beschriebenen arithmetischen Einheiten

709886/0695 _ _PP

zugeführt. In den Eingangskreis von CI ist ein Oder-Glied geschaltet. Diesem werden Übertrogsdaten Cy zugeführt, die ?uf einer logischen Summe von Größen bestehen, die einmal von einer Und-Verknüpfung des vorhergehenden Signals Y 1 + 9 und der verzögerten Daten abgeleitet verden, und zum anderen aus einen Additions-Eingangssignal AD bestehen, velches noch beschrieben wird. Der Froduktausgang P wird von Sumraenausgang S des Volladdierers 99a abgegriffen.

Die Schaltung zürn Speichern der effektiven Ziffern 100 liest bitparallel und simultan die Daten ein, die den effektiven Ziffern der Teilsummen und Teilüberträge entsprechen, welche in der arithmetischen Schaltung 90 verarbeitet wurden, und die Schaltung 100 nimmt eine Zwischenspeicherung dieser Daten vor. Diese Daten werden bitseriell ausgelesen und der zuvor erwähnten Additions-Ausgangsschaltung 99 zugeführt. Die Speicherschaltung 100 umfaßt 7 (eins weniger als die Anzahl der effektiven Ziffern) Speichereinheiten 102, 103, ···, 108, die mit TeiDübcrtrags-Speicherungs-Flip-Flopc 102a, 103a, ..., 108a ausgertattet rind. Die Flip-Flops 102a-i08a werden zeitlich durch einen Taktimpuls 0 gesteuert. Ebenso sind Teilsunmen-Speicher-Flip-Flops 102b, 103b, ..., 108b vorgesehen, wobei die Flip-Flops 1C2b-108b zeitlich durch denselben Takt 0 gesteuert werden. Dem Eingang D des Flip-Flops 102a wird eine logische Summe von GC 2 und der Ausgangsgröße des entsprechenden Flip-Flops (nicht gezeigt) der Speichereinheit 103 der vorausgehenden Stufe zugeführt. Das Signal GC 2 wird durch Und-Verknüpfung des Taktimpulses Y 1 + 9 und des Teilübertrags Cy 2 erhalten. Dem Eingang D des Flip-Flops 102b '."ird eine logische Summe aus GS 2 und 4er Ausgangsgröße des entsprechenden Flip-Flops in der Speichereinheit 103 der vorausgehenden Stufe'züge führt. Hierbei v.'ird das Signal GS 2 durch Und-Verknüpfung des Teil Summenausgangs S 2 mit dem Taktimpuls Y· 1 + 9 erhalten. Die Speichereinheiten 103-108 besitzen ebenfalls eine derartige Konfiguration. Für den Fall jedoch, dnß die Speichereinheit 108 für die Aufnahme des höchstwertigen

. 709886/0696

- 23 -

Bits, bzv. der hochstv.-ertigcn Ziffer vorgesehen ist, gibt es hierzu eine vorwürfen ende Stufe, und die betreffende Eingangsgröße für die logische Summe ir.t eine "Null", die der Jeweils zweiten Eingangskiemme der Oder-Glieder zugeführt wird, deren ander« Eingangr-klenm? jevreils mit GC 8 und GS 8 beaufschlagt wird, üierer Funkt stellt eine rpezielle Konfiguration dar. Zu dem Zeitpunkt, wenn die Daten der gewünschten effektiven Ziffern vollständig in den arithmetischen Einheiten 9^-98 der arithmetirchen Schaltung 9C enthalten sind und S3"nchron mit der Zeit, v;enn die kleinstwertige Ziffer (Teilsumme) £ 1 in solchen effektiven Ziffern an die Additionc-Ausgangscchaltung 99 übertragen ir.t,

v;erden die D-°ten Teilsumme und Teilübertrag simultan und bitparallel von den entsprechenden arithmetirchen Einheiten in die Speichereinheiten 1C2-1C8 übertragen, und die Speicherschaltung ICC liest diese Daten bitreriell aus, und zv;ar in der Reihenfolge von kleinstvertigen Bit, und sie übertragt diere Daten in die Addition^-AuFgangeschaltung 99·

Wenn die arithmetische Schaltung 9C Daten in die speichernde Schaltung 1CO übergibt, werden alle intern gespeicherten Daten der Schaltung 90 gelöscht.

Figur 10 zeigt die Ausgangsschaltung, ein weiteres Bauteil der Vorrichtung zum Zusammensetzen von Tönen. Gem'ii.⁰ der Schaltung von Figur 10 empfangt ein Und-Glied 122 Taktimpulse Ϊ 1" an einer Eingangsklemme, vöhrend die andere Eingangsklemme mit dem Produkt ausgangs s.ignal P beaufschlagt v/ird. Von dem Verknüpfungsglied 12? wird ein zusammengesetztes Tonsignal V abgegriffen. Der Additionseingang AD, der mit den Übertragseingang CI des Volladdierers 99a über ein Oder-Glied verbunden ist, wird durch ein mit zwei Eingängen versehenes Und-Glied 121 erzeugt, welches den Steuereingang.ö 8 H (+16) empfängt, wie es oben im Zusammenhang mit Figur_; 8 geschildert wurde. Darüberhinaus empfängt es den Taktimpuls Y 9· Das Ziel

709886/0696 - 24 -

dieses Additionseingangs besteht darin, eine "1" zu dem kleinstwertigen Bit (LSB) der Daten, die den Quadranten

111 und IV entsprechen, zu dem Zeitpunkt der Erzeugung des Produktausgangs aufzuaddieren, um dadurch den Grad der Annäherung an die Sinuskurve durch die quadrierten Kurven zu erhöhen.

Der serielle Multiplikandenausgang MCOUT .(=MCINX+ P) des Schieberegisters 70, gezeigt in Pigixr 8, wird einerSingangsklemme eines Und-Gliedes 110 zugeführt, dessen andere Eingangsklemme den Taktimpuls Y 1-8 empfängt. Der Ausgang CMP des Und-Gliedes 110 wird einen Oder-Glied zusammen mit der Ausgangsgröße EMP eines Und-Gliedes zugeführt, wobei eine Eingangsklemme dieses Und-Gliedes

112 über einen Negator 111 den Taktimpuls Y 1-8 empfängt. Das Oder-Glied 113 überträgt zu der oben erwähnten MuI-tiplizierer-EingangEFchaltung 90a die Multiplikanden-EingangsgrcEe MCIK als eine serielle Kombination der Ausgänge CMP und EMP, die bei alternierenden inversen und nichtinversen Abschnitten der Taktimpulssignals Y 1^8 erzeugt werden. Somit wird in dem oben beschriebenen seriell arbeitenden Multiplikationcschaltkreis eine Multiplikation durchgeführt, bei der der Multiplikand und de'r Multiplikator gleich sind, d. h. es wird eine Cjiadrierungsoperotion ausgeführt (dies entspricht der Verarbeitung gemäß Figur 7e). Wie schon erwähnt-wurde,ist es ein Merkmal der vorliegenden Erfindung, daß die Quadrierungsoperation und die Koordinatenumsetzung dazu verwendet werden, eine angen'^'hrte Sinuskurve zusammenzusetzen, in Verbindung mit einer Tonfrequenz. Ein weiteres Merkmal der vorliegenden Erfindung besteht darin, daß die erhaltene approximierte Sinuskurve η it einem Einhüllunjjr-Eingangssignal multipliziert wird und daß speziell eine derartige Multiplikation unter Ausnutzung der Hardware (serielle Multipliketionsscholtung) ausgeführt wird, die bei der Operation des C^uadrierens verwendet wurde. Um eine derartige Multiplikation auszuführen, irt in der Schaltung gemäE

709886/0695

-■25 -

Figur 10 der Produktausgang F und incberonderr der quadrierte Ausgang ^al^p Multiplikatoreingang an die Eingangrceite der seriell arbeitenden Multiplikationscchaltung zurückgeführt. Bei einer solchen Rückführung ist eine Einrichtung zur Koordinatenucsetzung (die zur Aurführung der in Figur 7f angedeuteten Verarbeitun^cFChritte dient) in dem Rückführung.^ fad vorgesehen, wodurch Daten einer Sinuswelle gebildet '.-'erden, die durch quadrierte Kurven approximiert oder angenähert ist. Genauer gesagt, der Produkt ausgang P v:ird einerseits einer Eingangskierame eines mit drei Eingängen versehenen Und-Gliedes 117 über einen Negator 116 zugeführt, und andererseits v:ird das Produktausgangssignal P einer Eingangskiemme eines mit zwei Eingängen versehenen Und-Gliedes 118 direkt ohne Negator zugeführt. Die SteuereingangsgröPe θ 8 H (+16), die oben schon erwähnt wurde, resultiert aus. der Verzögerung von MSB des. Phaseneingangs. 0 um 18 Bit. Diese Gröi?e ist "1" bezüglich der Daten der Quadranten III und IV.und ist "C" bezüglich der Daten der Quadranten I und II. Das Signal wird an ein Und-Glied 117 über einen Negator 115 und ebenso ohne Negator an ein Und-Glied 119 angelegt. Auf ähnliche Weise vird der Taktimpuls Y 16 über einen Negator 114 an das Und-Glied 117 angelegt. Ferner gelangt der Taktimpuls Y 16 ohne Inverter an das Und-Glied 119. Die Ausgänge ON, GP und θ EG der Und-Glieder 117, 118 und 119 werden den Eingangskiemmen eines mit drei Eingängen versehenen Oder-Gliedes 120 zugeführt. Der Ausgang des Oder-Gliedes 120 wird als eine Rückführ-Ausgangsgröße EMP einer angenäherten Sinuskurve beim inversen Intervall des Taktimpulses Y1**8 in dem oben genannten Und-Glied 112 abgegriffen. Der Ausgang RMP nimmt die folgenden Zustände ein: für θ 8 H (+16) =^M0ⁿ, ON=P beim inversen Intervall des Taktimpulses Y 16 und, für θ 8 H (+16) = "1^M, GP=T, und G SG = "1", addiert auf das höchstwertige Bit (MSB)»von G P beim inversen Intervall des Taktimpulses Y Somit wird der Ausgang des Oder-Gliedes 113» d. h. der Multiplizierereingang, eine alternierende, seriell'e !Kombination von CMP = MCCUT und RMP » G N oder G F + G SG gemäß der

709886/0696

- 26 -

-af- ■

zeitlichen Ablauf folge von Y 1^W 8.

Bevor die Arbeit εν/ei re der Vorrichtung zum Zusammen setzen von Tönen als Ganzer anhand eines Beispiels beschrieben wird, wird im folgenden unter Bezugnahme auf die Figuren 11a und 11b die Operation zum Zusammensetzen einer angenäherten Sinuskurve erläutert. Das Ton-zusammensetzende System, v;ie es oben beschrieben wurde, wurde so ausgelegt, daß es mit einer Datenbreite von acht Bit arbeitet, wobei die Daten in Zv:eier-Eonplenent-Darstellung vorliegen. Bei dem zu beschreibenden Beispiel jedoch v:ird aus Gründen der Vereinfachung die Zusammensetzung einer angenäherten Sinuskurve durch logische Operationen anhand von Sechs-Eit-Daten in Zweier-Komplement-Dsrstellung erläutert. Mit anwachsender Bitzahl der Daten vermindert rieh d?s Qunntisiergeräusch, und der Grad der Annäherungr Genauigkeit wächst, jedoch ändert sich im Prinzip nichts an der Zusammensetzung einer approximierten Sinuskurve. In der Figur 11a stellen die Bezeichnungen I, II, III und IV die Quadrantennuraraern dar, vie sie schon im Zusammenhang mit den Figuren 7c-7f erwähnt wurden. SP ist die Nummer des Abtastpunktes. In diesem Beispiel wird beabsichtigt, die jeweilige Amplitude AM bei Abtastpunliten zusammenzusetzen. Ein digitales Pheseneingangrsignal θ III besteht aus einem Sechs-Bit-breiten Binärcode in Zweier-Kompleraent-Dsrstellung und entspricht dem oben erwähnten Phaseneingangssignal Θ. Die beiden höchstwertigen Bits des Fbaseneingangs θ IN sind "00" im Quadranten I, "01" im Quadranten II, "10" im Quadranten III und "11" im Quadranten IV. Der Phaseneingang θ IN, wie er in Figur 11a gezeigt ist, sollte auf gleiche V/eise dargestellt sein wie in Figur 7a. In einem Eingangscchaltkreis, v;ie er in Figur 8 gezeigt ist, wird das Einer-Eorapleraent der Daten (die vier niedrigsten Bits) der VfcUadrcnten I und III gebildet. Dieser Vorgang entspricht dem Verarbeitung^schritt, der im Zusammenhang tait der Figur Tb beschrieben wurde. Diese D,aten Werden in allen Quadranten verdoppelt (diese Verarbeitung entspricht Figur 7b, und die Daten

709886/0698

nich der Vcrai-beitung entsprechen X (+ 1) von Figur 8), und anschließend *;ird eine "1" auf das kleinst-.:ertige Bit (LSB) addiert. Durch die bisher vorgenommenen Vcrarbeitimgcschritte v.'ird ein Mittel signal HS 1 erhalten. Dann wird ein Verarbeitung?schritt zum Bilden eine? Absolutwertes, wie in Figur 7c angedeutet, ausgeführt, um MEB aus den Mittelsignal MS 1 zu entfernen. Dann werden die Absolutvertdaten, die fünf Bits breit sind, (die X¹ (+1) gemä£ Figur 8 entsprechen) nicht nur als Multiplikanden-Eingangsgrößen MCIN, sondern auch sls MultipliVator-Eingrngrgröien MPIN dem seriell arbeitenden riultiplikatorschaltkreis zugeführt, der einen ähnlichen Aufbau hat, wie er in Figur 9 gezeigt ist. Auf diese V/eise v.'erden die Daten dort quadriert. Dieser Vorgang entspricht dem Verarbeitungcschritt, vie er im Zusammenhang mit Figur 7e besprochen wurde. Das erhaltene Mittelsignal als Ergebnis der Quadrierungsoperation ist so beschaffen, wie es in Figur 11a unter MS 2 angedeutet ist. Aus diesem Mittelsignal MS 2 werden lediglich die sechs Bits der höherwertigen Ziffern ED herausgegriffen. Ein solches Herausgreifen der effektiven Daten wird automatisch ausgeführt, .wenn der seriell arbeitende Multiplikationsschaltkreis, wie er in Figur 9 gezeigt ist, für eine Verwendung von Daten einer Breite von acht Bit ausgelegt ist. Bei einer solchen Ausgangsverarbeitung der effektiven Zifferndaten wird eine "1" auf das niedrigstwertige Bit LSB der effektiven D?ten der Quadranten III und IV addiert, wie es schon im Zusammenhang mit dem Additions-Singang AD in den Figuren 9 und 10 angedeutet vmrde. Die quadrierten effektiven Ziffernd?»ten, zu denen eine "1" auf das niedrigstwertige Bit bezüglich der Quadranten III und IV aufaddiert vmrde, werden als Produktausgang an die Schaltung gemrß Figur 10 gegeben, VO aue den Daten der Quadranten I und II das Einer-Komplement gebildet wird und bezüglich der Daten der Quadranten III und IV eine "1" auf das höchstwertige Bit addiert wird. Dieser Vorgang entspricht den, was bezüglich Figur 7f schon gesagt wurde. Als iirgebnir wird eine Wellenform-Ausgangsgröße WOUT, wie sie in Figur 11o gezeigt ist, erhalten. In der Schaltung

709886/0696

- 28 -

!"'# Figur IC entspricht diere ivP
dem Ausgang de? CDETi-Gliedes 120. Die Wellenform- Ausgangsgröße UOUT, repräsentiert in Ausdrücken dezimal ei Ziffern, ist die Amplitude AM. In Figur 11b ist die Änderung der Amplitude AM über den einzelnen Abtastpunkten SP aufgetragen. Figur 11b zeigt alle Amplituden bei jedem Abtastpunkt, die die Wellenform bic zu3#2 in Ausdrücken der Phase (entspricht dem Quadranten I) darstellen. Teile bezüglich der Quadranten II und IV sind fortgelassen. Aus Figur 11b sieht man leicht, daß der Wellenform-Ausgang V/OUT eine digitale Ausgangsgröße darstellt, die eine durch quadrierte Kurven angenäherte Einuswelle anzeigt.

Sei nun Bezug genommen auf die Figuren 12a-i2h. Im folgenden wird ein Beispiel einer Gesamtoperation der Einrichtung zum Zusammensetzen von Tönen gegeben, worauf schon im Zusammenhang mit den Figuren 8-10 Bezug genommen wurde.

Figur 12a zeigt verwendete Taktimpulse, wobei de_tr Taktimpuls 0 aus einem rechteckförmigen Impulszug mit einer Feriodendauer von einer us besteht. Diese eine Periode* entspricht der Zeitdauer von einem Bit. Der Taktimpuls Y1 besteht aus einem Eechteckimpuls einer Breite von einem Bit mit einer Periodendäuer von 16 JUe. Y ^8 besteht aus einem rechteckförmigen Impulszug von 8LLs (zeitliche Breite von 8 Bit) mit einer Periodendauer von 8W.S.

Y 9 stellt einen Impulszug dar, der bezüglich T 1 um eine Zeit verzögert ist, die neun Bits entspricht. Y 1 + 9 und

Y 8 + 16 bestehen jeweils aus rechteckförmigen Impulszügen einer Breite von einem Bit mit einer Periodendauer· von achtes, jedoch geht der letztgenannte Impulszug dem erstgenannten Impulszug um die Zeitdauer ge.m-lß einem Bit voraus Ύ 16 besteht aus einem ähnlichen Impulszug wie Y 1, jedoch geht er Y 1 um die Zeit von einem Bit voraus. Y ist eine diagrammähnliche Darstellung einer zeitlichen Ablauffolge von Takten, die bei einer Zeit, die 16 Bit entspricht, jeweils in Perioden T1, T2, T3,..., unterteilt ist, so daß

709886/0696

- 29 -

die zeitliche Beziehung; der oben en/rhnten T^.ktimpulse leicht verstanden werden kann. Jede Feriode besteht n.us der ersten Hälfte einer Acht-Bit-Zeit und der letzteren H^:;lfte von einer Acht-Bit-Zeit. Wird Jeder Tr kt in Zucn-nnenhang mit einer solchen Zeitbasis Y gesehen, so ernennt π?η, doC der Trlet Y 1 die erste Bit-Zeit anzeigt, daP Y 1 *~ 8 die erste bir achte Bit-Zeit anzeigt, da?; Y 9 die neunte Bit-Zeit anzeigt, da.ν Y 1 + 9 die erste und neunte Bit-Zeit anzeigt, daß Y 8 + 16 die achte und sechzehnte Bit-Zeit anzeigt, und daß Y 16 die sechzehnte Bit-Zeit anzeigt. Die Zeitbasis Y wird in den Figuren 12a bis 12h angezeigt, vo es notwendig ist.

Wie in Figur 12b zu sehen ist, bestehen die digitale Phasen- Eingangsgröße θ und dac digitale Einhüllungs- Eingangssignal E aus Acht-Bit-Daten G 1 - θ 8 und E 1 - E 8, Jeweils in Zv.'eiefr-Komplenent-Darstellung. Diese Daten werden dem Eingangsschaltkreis genä£ Figur 8 seriell von der ersten Hälfte der ersten Periode T 1 an zugeführt. Der serielle Eingang' IN v:ird, v:ie in Figur 12b gezeigt irt, εο verarbeitet, da.? er die Phasendaten G 1 - θ 8 in der ersten Hälfte der ersten Periode T 1 und die· Einhüllungsdaten E 1 - Ξ 8 in der letzten Periode ven T 1 enthalt. Diese Operation '-;ird durch die Steuerung des Taktes Y 1 λ* für die Verknüpfungsglieder 40 und 42 ausgeführt. Die verzögerten Ausginge IN (+1), IN (+2) und OUT (= IN (+8)) vom Schieberegister 44 stehen untereinander in der in Figur 12b gezeigten zeitlichen Beziehung. In Figur 12b ist ferner gezeigt, daß der Ausgang θ 8 H durch das abtastende Halten des höchstwertigen Bits MSB des Ausgangs IN (+1) gein'-ii? dem Taktimpuls Y 9 erzeugt vird, und daß die Ausginge G 8 H (+8) und € 8 H (+16) durch Verzögerung des genannten Ausgangi um eine Zeitdauer von acht Bit, bzw. sechzehn Bit erzeugt werden. t

709886/069B

- 5Θ- -

In Figur 12c ist gezeigt, v:ie der Ausgang θ 7 H durch dar Sperren der zvreithöchsten Bit (SMSB des Aurranps IN (+2)) mittels des Sperrschaltkreises 45 erzeugt wird. Der Ausgang X des Oder-Gliedes 57 wird entweder als θ oder θ bei der zvreiten Hälfte der ersten Periode T 1 erhalten, abhängig davon, ob θ 7 H "I"'oder "C" ist (d. h. , abhängig davon, ob die Daten zu den Quadranten II und IV oder zu den Quadranten I und III gehören). Die Bits des Ausgangs X sind mit X 1 - X 8 angedeutet. Der Ausgang X (+1), der durch das Verzögern des Ausgangs X um die Zeitdauer von einem Bit durch das Flip-Flop 58 erzeugt wird, wird zu X¹ (+1), nachdem auf sein niedrigstwertiges Bit LSB eine "1" hinzuaddiert wurde, und das zvreithöchste Bit SMSB (= CS) wird durch das Und-Glied 63 maskiert, um den Fhasen-Multiplikandeneingang θ HCIN zu ergeben. Man sieht, daß der Einhüllungs-Multiplikandeneingang EMCIN mit θ MCIN alternierend, seriell in der Schaltung mit den Und-Gliedern 63 und 64 und dem Oder-Glied 65 verbunden wird und zun Multiplikandeneingang MCIIi wird.

In Figur 12c sieht man, daP die Zeit, wenn die Phasendaten θ MCIN nach vollzogener Koordinatenumretzung zuerst die serielle Multiplikationsschaltung (Figur·9) betreten als MCIN, die Zeit der letzten Hälfte der ersten Periode T 1 ist, und daß danach der Multiplikandeneingang MCIN fortlaufend und alternierend mit den Einhüllungcdaten S 1 - E zugeführt vdrd.

In Figur 12d sind die Multiplikandeneingänge MClN (+1), MCIN (+2), ... MCIN (+8) = MCOUT gezeigt, die durch das Schieberegister 90 verzögert wurden, und ebenso sind die parallelen Multiplikandenbits (Sperrausgänge) MC 1 - MC 7 und MCG gezeigt. CMP-ist eine Ausgangsgröße, die durch Und-Verknüpfung des seriellen Multiplikfindenausgangs MCCUT nit dera Taktimpuls Y 1*^8 in der Schaltung feenäi? Figur 1

709886/0695- 31

erzeugt v'ird. Der Multiplizierereingnng MPITi ergibt sich nur einer reriellen Kombination durch die Und-Glieder und 112 und dac Cder-Glied 11? in Figur 1C, soiafi er die Daten C 1-CS des Auegangs CMP bei der ersten Hälfte der
zweiten Periode T 2 enthält und die Drten K 1 - ES des
Ausgangs ENP bei der letzten H?lfte dieser Periode enthalt. Die Multiplikatorbits MP 1 - 7 und das Multiplikator-Vorzeichenbit MFS, die in der Multiplizierer-Eingangsschaltung 90a gemäß Figur 9 geteilt wurden, sind in Figur I2e dargestellt. PT stellt Teilprodukteinginge dar; diese Daten v:erden an die Eingänge A 1 - A 8 und B 8 der Volladdierer 91a - 98a in der Schaltung von Figur 9 geführt. Die Markierungen "." und " + ", die zum Ausdrücken der Inhalte der Daten A 1- A 7 und A 8 dienen, stellen die Bedingungen UND und CDSP/ dar.

Die TeilsuTmenruisgrnge £ 1 - A 8, die den arithmetischen Einheiten 91-98 entnommen werden, und die Daten GS 1 — GS 8, die rrrallel zun Speichern als effektive Ziffemdaten in dem Speicherschaltkreis ICO ausgegeben wurden, sind in der Figur I2f gezeigt. Man sieht, dai? in diesen Fall die Daten PS 8 - PS 15 diejenigen Daten sind, die die effektiven
Ziffemdaten darstellen. In Synchronisation mit dem Transfer des kleinstwertigen Bits LSB der effektiven Ziffemdaten TS 8 und T 8 zu der Additions-Ausgangsschaltung 99 vird ein paralleler Transfer der hcherviertigen Zifferndaten von PS 9 -PS 15 an die Speicherungsschaltung 19
durchgeführt, und gleichzeitig verden alle internen Zustande jeder arithmetischen Einheit gelöscht. Dies ermöglicht den arithmetischen Einheiten 91-98» unmittelbar die Verarbeitung des nachfolgenden Satzes der Multiplikanden-, bzvj. Multiplikator-Eingr'nge vorzunehmen. Auf
diese Weise vird eine effiziente Ausnutzung der Hardware möglich, und darüberhinaus wird die VerLfbeitungsgeschv.'indigkeit verbessert. Aus der Figur 12f ersieht .rann,

709886/0695

- 32 -

daß in der errten Hälfte der zvniten Periode T 2 die Daten der Teilcunme am Eingcng CXC gebildet verden, d. h. bei der Qur.drierungsoperation. zum Erzeugen der Wellenform, und daß bei der letzten Hälfte dieser Periode die Daten der Teil summe bei der Multiplikation des Produktes R des Eingang-ε CXC und des Eingangs E gebildet v/erden.

In Figur 12g ist in Verbindung mit der Zeitbasis Y die bitserielle Teilsumme PS gezeigt, wie sie zu den Eingang des Volladdierers 99a geführt wird, ferner sind die Daten des Teilübertrags Cy 2 - Cy 9 in den arithmetischen Einheiten 31-38 gezeigt; ferner ist MPS (+1) gezeigt, das durch Verzögerung des Multiplikator-Vorzeichenbit als Teilprodukt un den Zeitabstand von einem Bit erzeugt wird, darüber hinaus sind die Übertragsdaten GC 2 - GC 8 gezeigt, die parallel' gespeichert werden, sowie die Teilübertragsdaten PC, die seriell zu dem Volladdierer 99a übertragen werden. Der Produktausgang P, der durch Zuführung der Teilsummendaten PS, der Teilübertragsdaten PC und der übertrngsdaten CY zu dem Volladdierer 99a des Additions-Aurgangsschaltkreises 99 erhalten wird, ist in Figur 12h gezeigt. Man sieht, daß zu den kleinstvertigen Bit (LSB) der Übertragsdaten Cy θ 8 (G 8 ist nur bei den Quadranten III und IV ¹¹I-") bei einen Zeitpunkt Y 9 addiert wird. In der Schaltung nremä? Figur 4 wird die Rückführung des I'roduktaucgangs P zum Multiplikatoreingang MCIlJ vorgenommen, und der Rückführausgang RMP wird so gesteuert, daß die Bits B 1 - RS = θ N oder θ P + θ SG sind.

Uie in Figur 12h zu sehen ist, wird bei der ersten Hälfte der dritten Periode T 3 ein zusammengesetztes digitales Tonsignal V vom Und-Glied 122 ausgegeben, velches den Takt Y 1λ»8 und den Produkt ausgang P empfängt. Das Tonsignal V besteht aus Acht-Bit-Drten V 1-Vt 8, die durch Multiplizieren des Produkts R des Phaseneingarigs CXC mit dem Einhüllungs-Eingangpsignal E erzeugt verden.

709886/0695

Tonsignal V wird in einer analogen Größe durch einen Digit^l/Analog-YJandler 15 umgewandelt, wie er in Figur 1 gezeigt ist, durch den Verstärker 16 verstärkt und in ein akustisches Ausgangssignal mittels eines akustischen Vandlers 17 umgewandelt.

Figur 13 zeigt eine andere Ausführung der vorliegenden Erfindung, in der ein elektronischer Ilusikinstrument eine erste Einrichtung zun Erzeugen von Tönen 202 aufweist, die ZUFi Erzeugen eines digitalen Tonsignals 2C4 dient. Ferner ist eine zweite Einrichtung 2C6 zur? Erzeugen von Tonsignal en vorgesehen, nit der ein digitales Tonsignal 2Cc erzeugter ist. Eine Sunniereinrichtung PIC zun Summieren beider digitaler Tonrigralc 204 und ?C?· überführt diese in ein gemischtes digitales Tonsignal 212, welches an einen Digital/Analog-Vandler gegeben '.;ird, vie es in Figur 1 gezeigt worden ist. Die Einrichtungen 2C2 und 206 zun Zu sann en ε et ζ er. digitaler Töne sind in ihrem Aufbau und in ihrer Wirkungsweise ähnlich der Anordnung, die oben beschrieben ;;urde u,nd produzieren digitale Tcnsignale 204 und 208, die sich in ihrer Amplitude unterscheiden. Diese digitalen Tonsignale 2C^ und 208 vrerden durch die Sunmiereinrichtung 210 getischt, wodurch das digitale Tonsignal 212 entsteht·, dr.e in der L?ge ist, eine Klangfarbe wiederzugeben, die sich von der durch die Signale 204 oder 208 erzeugten Klangfarbe unterscheidet. Das digitale Tonsignal 212 wird dann in eine analoge GröFe umgewandelt, verstärkt und in die entsprechende akustische Information oder einen Musikton umgewandelt. Auf ähnliche Weise kann ein Ton eines gevmnschten Klangbildes in dem Fall erzeugt i-'erden, in dem drei oder mehrere digital arbeitende Vorrichtungen zum Zusammensetzen von Tönen in der der_s Summiereinrichtung 210 vorausgehenden Stufe vorgesehen

sind. .·

Es wurden verschiedene bevorzugte Ausführungsformen der vorliegenden Erfindung ausführlich erklärt. Gemäß der vorliegenden Erfindung, kennen die folgenden besonderen

709886/0695

Funktionen und Effekte erzielt werden:

(1) Da die Zusammensetzung der Wellenform durch eine logische Operation ausgeführt wird, ohne daß ein wellenformspeichernder Festspeicher (KON) verwendet wird, wird der Hardware-Aufwand minimiert.

(2) Die Quadrierung, die Multiplikation des quadrierten Ergebnisses und der Einhüllungndaten werden in einem gemeinsamen, seriell arbeitenden Multiplikationsschaltkreis auegeführt, wodurch ir. Zusammenhang mit dem oben genannten Funkt eine effiziente Ausnutzung der Hardware möglich ist und somit eine effektive Verminderung der- Hardware-Aufwand es erreicht' wird.

(3) Die durch quadrierte Kurven approximierte Wellenform t/ird durch eine Funktion der folgenden I'orm ausgedrückt:

32

- ^ /1/1

F(x)= ^3 (sin χ + — -j, sin 3 x + — ₇ sin 5 x+ —₇ ein 7 "x +...)

γ y , 7-

Man sieht, dall eine derartige Wellenform im <-'esentlichen einer Sinuswelle nahekommt.

(4) Durch Erzeugen einer Mehrzahl derartiger Sinusv/ellen mit geeigneten Amplituden und durch d?s Verbinden dieser Sinuswellen kann auf einfache Weise ein Ton jedes gewünschten Klangbildes erzeugt werden.

709886/0695

Lee 39-, rse 11

Claims (5)

1. Patentansprüche

   Verfahren zum Zusammensetzen eines digitalen Tonsignals, gekennzeichnet durch folgende Schritte:

   a) Quadrieren eines digitalen Phasenverlaufsignals, das Werte definiert, die sich im wesentlichen mit einer konstanten Geschwindigkeit in Abhängigkeit von der zu einer Note gehörigen Frequenz ändern,

   b) Anwenden einer Koordinatenumsetzung bezüglich der digitalen Phasenverlaufsignale, um die Koordinaten der Amplitudenverte bei Jeder Phase so umzuwandeln, dal? sie ein digitales Tonsignal bilden, welches eine approximierte Sinuswellenform bildet, indem alternierend nach oben und unten geöffnete Parabelkurveη

   ?09ilt/0f*l

   TBLBFON (Μ·) MM «9

   TMJX M-MMO

   TU-IW)AMMI

   ORIGINAL INSPECTED

   miteinander an ihren offenen Enden verbunden werden.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daT? dar digitale Tonsignal r<iit einen digitalen Einhiillungssignal, des eine getastete Einhüllende darstellt, multipliziert v.'ird.
3. 3· Verfahren zum Zusammensetzen eines digitalen Toncignals, gekennzeichnet durch die Schritte:

   a) Erzeugen mehrerer digitaler Tonsignale, die Jeweils eine sinusförmige Welle darstellen, die dadurch approximiert werden, da£ alternierend nach oben und unten geöffnete Parabelkurven miteinander an ihren offenen Enden verbunden werden,

   b) Aufsummieren der digitalen Tonsignale, um ein gemischtes digitales Tonsignal zu bilden, dessen Klangbild sich von Jedem einzelnen der digitalen Tonsigncle unterscheidet.
4. 4. Verfahren nach Anspruch 3» dadurch gekennzeichnet , daß die digitalen Tonsignale dadurch gebildet werden, daß auf ein digitales Fhasenverlaufsignal eine Koordinatenumsetzung und eine ^uadrierungsoperation angewendet werden, wobei das digitale Phasenverlaufsignal in Form von digitalen V/orten Werte spezifiziert, die sich mit einer im wesentlichen konstanten Geschwindigkeit, die bestimmt ist durch die Frequenz einer Note, ändern.
5. 5. Vorrichtung, zum Zusammensetzen eines digitalen Tonsignals,

   gekennzeichnet .d u r c h ^{M

   70HÖß/0iÖI

   a) eine Vorrichtung (12) zum Erzeugen eines digitalen
   Phasenverlaufsignals, das in Form von digitalen Worten Werte definiert, die sich mit einer im wesentlichen
   konstanten Geschwindigkeit, die von der Frequenz einer Note abhängt, ändern,

   b) eine seriell arbeitende Multiplikationsschaltung
   (Figur 9) zum Empfangen von Multiplikanden- und Multiplikator-Eingangsgrößen, um daraus ein serielles Produktausgangssignal (P) zu erzeugen,

   c) eine Einrichtung zum Ausführen einer Koordinatenumsetzung des digitalen Phasenverlaufsignal ε, um die
   Koordinaten der Amplitudenverte umzusetzen, so daP
   ein digitales Tonsignal gebildet v/ird, das eine
   sinusförmige ^T./elle darstellt, die dadurch approximiert ist, daf alternierend nach oben und unten geöffnete
   Parabelkurven miteinander an ihren offenen Enden verbunden v;erden,

   d) eine Einrichtung (13) sum Erzeugen eines digitalen
   Einhüllungssignals, welches eine getastete Einhüllende angibt,

   e) eine Vorrichtung zum sukzessiven Zuführen eines ersten Satzes von Multiplikanden- und Multiplikator-Eingangsgrößen zu der seriell arbeitenden Multiplikationsschaltung (Figur 9)j vobei jede Eingangsgröße aus dem digitalen Pharenverlaufsignal besteht, und zum Zuführen
   eines zveiten Setzes von Multiplikanden- und MultiplikTtor-EinganrrgröHen, wobei der Multiplikand aus dem
   digitalen Tonsignal besteht, während der Multiplikator· aus dem digitalen Einhüiiunrrrignal besteht, ro daü das erhaltene serielle ProduktAusgangssignal" eine Wellenform darrteilt, bei der die angenäherte sinusförmige
   Welle mit der petcsteten Einhüllenden amplitudenmoduliert ist.

   709386/0896

   -H-

   Vorrichtung nach Anspruch 5» dadurch gekennzeichnet , da" die Multiplikationcschaltung

   a) eine arithmetische Schaltung zum Berechnen eines Teilproduktes, einer Teilsumme und eines Teilübertrags für jede Ziffer der Multiplikanden- und Multiplikator-Eingangsgrößen aufweist, daß

   b) eine Speicherschaltung (1CO) zum Speichern der effektiven Ziffern vorhanden ist, mit der die Daten der Teilsummen und Teilübertr'?.ge, die zu den jevroils vorausgehenden effektiven Ziffern eines Produkts gehören, gespeichert werden,

   c) eine Additionsausgangsschaltung (99) vorgesehen ist, die zum Summieren der Teilprodukte, Teil sunken und Teilübertr'^ge dient, v; el ehe zu den effektiven Ziffern gehören, un somit die das Produkt darstellende serielle Produktausg?ingsprc"e zu erzeugen, und dai? das digitale Tonsignal und das digitale Einhüllungssignal als z-.rc-iter Satz der Multiplikanden- und Multiplikatoreingangsgrofien an die arithmetische Schaltun'g zuführbar sind, nachdem die Zeit verstrichen ist-, bei der die Daten der Teilsummen und Teilübertrsge der effektiven Ziffern, die durch Quadrieren des digitalen Tonsignals berechnet v/urden, von der arithmetischen Einheit zu der Speicherschaltung für die effektiven Ziffern (100) übertragen sind, um darin gespeichert zu v/erden.

   709886/0096