DE2654539A1

DE2654539A1 - Nichtinvertierendes stromgesteuertes logikgatter

Info

Publication number: DE2654539A1
Application number: DE19762654539
Authority: DE
Inventors: Richard Donald Brooks
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1975-12-08
Filing date: 1976-12-02
Publication date: 1977-06-16
Also published as: FR2335105A1; FR2335105B1; JPS5271971A; US4007384A; GB1560639A; CA1056920A

Description

BLUMBACH · WESER'· BERGEN · KRAMER ZWiRNER-HIRSCH 2

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentccnsult 62 Wiesbaden. Sonnenberger Straße 43 Telelon (06121) 562943/561998 Telex 04-186237

WESTERIi ELECTRIC COMPANY Brooks - 1

INCORPORATED

NEW YORK (N.Y.) 10007 USA

Nichtinvertierend.es stromgesteuertes Logikgatter

Die Erfindung betrifft ein stromgesteuertes Logikgatter mit einer Quelle für im wesentlichen konstanten Strom, einem ersten und einem zweiten Eingangsschalttransistor, deren Leitzustand auf Eingangssignale anspricht, und einem Paar von in Differenzschaltung betriebenen, mit der Quelle verbundenen Stromsteuertransistoren.

Der Aufbau und die Arbeitsweise von stromgesteuerten (currentmode) Logikschaltungen ist bekannt. Ein stromgesteuertes logisches NOR-Gatter mit mehreren Eingängen zeigt eine Durchlaufverzögerung, die größer und stärker abhängig von Temperaturänderungen ist als die Durchlaufverzögerung eines stromgesteuerten logischen ODER-Gatter mit mehreren Eingängen. Ein Grund dafür ist, daß die maximale Vorspannung in Durchlaßrichtung am Basis-Kollektorübergang des Ausgangstransistors gleich

München: Kramer · Dr. Weser · Hirsch — Wiesbaden: Plumbach · Dr. Bergen · Zwirner

709824/07 38

dem halben Logikspannungshub für das ODER-Gatter ist, dagegen für das NOR-Gatter dem vollen Logikspannungshub entspricht. Ein zweiter Grund ist, daß die Kapazität am Ausgangsknotenpunkt für das ODER-Gatter niedriger ist, da der Kollektor nur eines Transistors mit dem Ausgangsknotenpunkt verbunden ist und alle Kollektoren der Eingangstransistoren direkt an der am meisten positiven Versorgungsspannung liegen. Für die Verwirklichung einer gegebenen logischen Funktion könnte die Anzahl nichtinvertierender ODER-Gatter maximiert werden, ohne die Anzahl der Verzögerungsstufen zu erhöhen, wenn ein kompatibles nichtinvertierendes UND-Gatter verfügbar wäre. Demgemäß will die Erfindung ein nichtinvertierendes stromgesteuertes, logisches UND-Gatter schaffen, das mit anderen stromgesteuerten Logikschaltungen kompatibel ist. Außerdem will die Erfindung stromgesteuerte Logikschaltungen des ODER/UND-Typs mit verbesserter Geschwindigkeit und größerer Packungsdichte als bisher bei solchen Logikanordnungen schaffen.

Zur Lösung der Aufgabe geht die Erfindung aus von einem stromgesteuerten Logikgatter der eingangs genannten Art und ist dadurch gekennzeichnet, daß ein Doppelemitter-Bezugsschalttransistor differentiell mit den Eingangsschalttransistoren verbunden ist, und daß die Stromsteuertransistoren so mit den Eingangsschalttransistoren verbunden sind, daß ihr Leitzustand vom Leitzustand der Eingangsschalttransistoren abhängt, wodurch Strom auf alternative Wege geführt wird, die die Ein-

709824/0738

gangsschalttransistoren oder den Bezugschalttransistor enthalten.

Entsprechend einem Ausführungsbeispiel der Erfindung enthält ein stromgesteuertes UND-Gatter ein differentielles Paar von Stromsteuertransistoren, ein Paar von Doppelemitter-Eingangstransitoren und einen Doppelemitter-Bezugstransistor. Der Bezugstransitor ist differentiell über seine beiden Emitter mit jedem der Eingangstransistoren verbunden. Jede dieser Emitterverbindungen liegt am Kollektor eines der Stromsteuertransistoren. Die anderen Emitter der Eingangstransistoren sind über Kreuz mit den Basis-Elektroden der Stromsteuertransistoren verbunden. Es liegt also ein Emitter eines Eingangstransistors am Kollektor eines Stromsteuertransistors und der andere Emitter dieses Eingangstransistors an der Basis des anderen Stromsteuertransistors.

Der Leitzustand der Stromsteuertransistoren wird so gesteuert, daß eine logische 1 an der Basis beider Eingangstransistoren eine logische 0 an einem Ausgangsanschluß bewirkt, der mit dem Kollektor des Bezugstransistors verbunden ist. Eine logische an beiden Eingängen erzeugt eine 0 am Ausgang. In dem wichtigen Fall jedoch, für den die Eingangssignale unterschiedlich sind, und zwar das eine 0 und das andere 1 ist, liefert der Ausgang eine 0 entsprechend der UND-Funktion. Dies ergibt sich durch den Stromsteuereffekt des Differenz-Transistorpaares, das im

709824/0738

Effekt im wesentlichen den gleichen Strom über den Bezugstransistor für 1-0-Eingangssignale wie für die O-0-Eingangssignale liefert.

Ein Merkmal des Logikgatters nach der Erfindung ist also ein Stromsteuerpaar von Transistoren, die durch den Zustand des Paares von Eingangstransistoren gesteuert werden.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigen:

Fig. 1 das Schaltbild eines Hauptausführungsbeispiels für das stromgesteuerte Logikgatter nach der Erfindung;

Fig. 2 das Schaltbild eines weiteren Ausführungsbeispiels unter Anwendung der Grundgedanken der Erfindung auf ein universelles stromgesteuertes Logikgatter;

Fig. 3A, 3B und 4A, 4B

Logikdiagramme zur Erläuterung von Anwendungsmöglichkeiten der vorgenannten Schaltungen.

Bei den nachfolgend beschriebenen speziellen Ausführungsbeispielen erfolgt die Erläuterung anhand positiver Logik, bei der die logische 1 dem positiveren Wert und die logische 0

709824/073S

dem negativeren Wert der binären Eingangs- oder Ausgangsspannung zugeordnet ist. Darüber hinaus verwenden diese Ausführungsbeispiele npn-Transistoren. Es könnten aber mit entsprechenden Änderungen der zugeführten Spannung ebenso gut pnp-Transistören eingesetzt werden. Außerdem kann für jeden Transistortyp auch die negative Logik benutzt werden.

Das nichtinvertierende, stromgesteuerte, logische UND-Gatter gemäß Fig. 1 weist ein Paar von Doppelemitter-Eingangstransistoren 11 und 12, einen Doppelemitter-Bezugstransistor 10 und ein Paar von in Differenzschaltung betriebenen Stromsteuertransistoren 13 und 14 auf. Eine Konstantstromquelle mit einem Transistor 15 und einem als Diode geschalteten Transistor 16 führt einen Strom I zum Knotenpunkt 17, der mit den Emittern des Differenz-Transistorpaares 13 und 14 verbunden ist. Der Strom I kann aus irgendeiner üblichen Stromquelle oder aus einer gemeinsam benutzten Quelle abgeleitet werden.

Die Gattereingänge A und B an den Anschlüssen 27 und 28 sind mit der Basis der Transistoren 11, 12 verbunden, und der Ausgangsanschluß 25 liegt am Knotenpunkt 24 zwischen dem Kollektor des Bezugstransistors 10 und einem zum Erdanschluß 23 führenden Widerstandselement R1.

Die Eingangstransistoren 11 und 12 sind differentiell mit dem Doppelemitter-Bezugstransistor 10 verbunden. Jede dieser Emit-

709824/0738

26b4539

terverbindungen liegt am Kollektor eines Transistors des Stromsteuer-Transistorpaares 13, 14. Demgemäß sind die Emitter 10a und 11a miteinander und außerdem über den Knotenpunkt 21 mit dem Kollektor des Transistors 13 verbunden. Auf entsprechende Weise sind die Emitter 10b und 12a miteinander und am Knotenpunkt 20 mit dem Kollektor des Transistors 14 verbunden.

Der andere Emitter Jedes Eingangstransistors 11, 12 ist über Kreuz mit der Basis eines der Stromsteuertransistoren 13, verbunden. Demgemäß liegt der Emitter 11b über den Knotenpunkt 18 an der Basis des Stromsteuertransistors 14 und der Emitter 12b über den Knotenpunkt 19 an der Basis des Stromsteuertransistors 13. Der Doppelemitter-Aufbau läßt sich zwar bequem in integrierter Form herstellen, falls gewünscht kann aber auch ein Paar von Transistoren benutzt werden, deren Basis- und Kollektorelektroden miteinander verbunden sind. Bei der dargestellten Auslegung läßt sich die integrierte Form jedoch außerordentlich kompakt gestalten, da der Kollektor der Eingangstransi stören 11 und 12 direkt mit Erde verbunden sind und die Transistoren 11 und 12 daher von Natur aus nicht isoliert sein müssen. Bei einem typischen Ausführungsbeispiel hat die Spannung V_EE am Anschluß 29 einen Wert von -3,0 V und die Spannung V^p am Anschluß 26 einen Wert von -215 mV. Der logische Spannungshub beträgt 400 mV. Demgemäß können die Eingangssignale A und B an den Anschlüssen

709824/0736

~^r' 26bA539

27 und 28 einen Nennwert von Null oder Erdpotential fürhohe Spannung (H) und -400 mV für niedrige Spannung (L) haben. Kleine Leckströme führen zu leichten Änderungen dieser Nennwerte. Die Widerstände R1, R4 und R5 haben 400 Ohm, die Widerstände R2 und R3 haben 2330 0hm und der Widerstand R6 hat 1786 0hm. Bei diesem Aufbau und mit diesen Werten ändert sich die Spannung an den Knotenpunkten 18 und 19 zwischen etwa -0,7 V für H und etwa -1,1 V für L.

Bei dem Ausführungsbeispiel nach Fig. 1 ist der Ausgang am Anschluß 25 auf H, wenn und nur wenn kein Signalstrom über den Widerstand R1, den Knoten 24 und den Bezugstransistor 10 fließt. Dieser Zustand liegt vor, wenn die Eingänge A und B am Anschluß c." und 28 beide auf H mit Bezug auf Vjvgp sind. Wenn also A und B beide logisch 1 sind, so ist das Ausgangssignal, das die UND-Funktion wiedergibt A-B. Alle anderen Eingangssignalkombinationen müssen einen ausreichenden Stromfluß

punkt über den Widerstand R1, den Knoten/24 und den Bezugstransistor 10 erzeugen, daß sich eine kleinere Spannung am Ausgangsanschluß 25 ergibt.

Die Grundlage für diese Betriebsweise wird durch das stromgesteuerte Transistorpaar 13,14 unter Steuerung der Eingangssignale A und B geliefert. Für alle Kombinationen logischer Eingangsspannungen an den Anschlüssen 27 und 28, d.h., alle H- oder L-Zustände von A und B, sind die den Emittern 11b und 12b

709824/0736

26b4539

zugeordneten Teile der Transistoren 11 und 12 im leitenden oder eingeschalteten Zustand. Demgemäß erscheinen die Eingangsspannungen A und B vermindert um einen Diodenspannungsabfall als Eingangsspannungen an den Knotenpunkten 18 und 19 und demgemäß an den Basis-Elektroden des stromgesteuerten Transistorpaares 14 und 13. Wenn diese Spannungen gleich sind, so teilt sich der Ausgangsstrom I der Konstantstromquelle zwischen den Kollektoren der Transistoren 13, 14 auf und erscheint entsprechend an den Knotenpunkten 21 und 20. Wenn die Basis-Eingangsspannung eines stromgesteuerten Transistors hoch und des anderen niedrig ist, so fließt im wesentlichen der gesamte Strom I über den Stromsteuertransistor mit der höheren Basisspannung.

Wenn beispielsweise die Eingangssignale A und B auf H sind, ziehen die Transistoren 13 und 14 Ströme kl bzw. (1-k)I, wobei k für genau angepaßte Transistoren 1/2 beträgt. Da A und B auf H sind, wird dieser Strom vom Emitter 11a des Transistors 11 statt vom Emitter 10a des Transistors 10 und vom Emitter 12a des Transistors 12 statt vom Emitter 10b des Transistors 10 als Folge der Differenzschaltung der Eingangstransistören 11, 12 mit dem Bezugstransistor 10 gezogen. Der Transistor 10 zieht also keinen Strom mit Ausnahme eines zulässigen Leckstromes, und der Knotenpunkt 24 ist auf H.

Wenn die Eingangs signale A und B auf L sind, werden Ströme kl und (i-k)I von den Emittern 10a und 10b des Bezugstransistors

709824/0736

2664539

gezogen und der Gesamtstrom I fließt über den Widerstand R1, so daß der Äusgangsknoten 24 auf der Spannung L mit -IR^ liegt. Wenn das Eingangssignal A auf H und das Eingangssignal B auf L liegt, wird der gesamte Strom I vom Knotenpunkt 20 gezogen, und, da das Eingangssignal B niedrig mit Bezug auf ^REF ^is^* ^{ist der Em}ü'"^{fcer 12a des} Transistors 12 ausgeschaltet und der gesamte Strom I wird vom Emitter 10b des Transistors 10 gezogen. Demgemäß ist die Spannung am Knotenpunkt 24 wiederum auf L entsprechend -IR₁. Das gleiche Ergebnis zeigt sich, wenn die Eingangssignale umgekehrt sind, A also auf L und B auf H liegt. Demgemäß wird logisch L mit -IR^ am Ausgang für die drei Eingangsbedingungen L-L, L-H und H-L erzielt, während sich logisch H bei der Eingangskombination H-H ergibt. In Verbindung mit der vorliegenden Beschreibung ist H = und L=O. Demgemäß liefert die Gatterschaltung nach Fig. 1 die logische UND-Funktion.

Die Brauchbarkeit des nichtinvertierenden UND-Gatters entsprechend der Erfindung läßt sich durch Anwendung bei der Verwirklichung einer typischen Logikfunktion zeigen. In Fig. 3A ist eine mit NOR-Gattern verwirklichte Logikfunktion gezeigt, bei der sich das Ausgangssignal in logischer Form ausdrucken läßt zu (A + B) + (C + D). Aus dem zweiten Gesetz von De Morgan ergibt sich, daß das vorgenannte logische Ausgangssignal das Äquivalent des Ausdruckes /"(A + B) (C + D^ ist. Dieses logische Ergebnis läßt sich durch die Verwirklichung gemäß

709824/0736

26b4539

Fig. 3B unter Verwendung von Eingangs-ODER-Gattern erreichen, die mit dem nichtinvertierenden UND-Gatter nach der Erfindung verbunden sind. Alle Inverterstufen sind demgemäß ausgeschaltet worden und keine zusätzlichen Verzögerungsstufen durch die Verwendung des UND-Gatters dntsprechend der Erfindung hinzugefügt worden. Allgemein gesagt, läßt sich eine mit NOR-Gattern verwirklichte logische Schaltung auf eine Schaltung mit höchstens einer Invertierung unter Verwendung nichtinvertierender ODER- und UND-Gatter reduzieren.

Das oben beschriebene nichtinvertierende, stromgesteuerte, logische UND-Gatter läßt sich erweitern auf ein universelles stromgesteuertes Logikgatter, das auf einfache Weise entweder UND/NAND-Funktionen oder alternativ ODER/NOR-Funktionen bilden kann. Ein Ausführungsbeispiel eines solchen universellen Gatters ist als Schaltbild in Fig. 2 gezeigt. Die Schaltung enthält eine Konstantstromquelle mit Transistoren 57, 58 und den in Differenzschaltung betriebenen, stromgesteuerten Transistoren 55, 56, die am Knotenpunkt 59 an die Quelle angeschaltet sind. Transistoren 51 bis 54 bilden die Eingangstransistoren und entsprechen denjenigen des Hauptausführungsbeispiels nach Fig. 1. Die Eingangstransistoren 51 bis 54 sind jedoch voneinander getrennt, um getrennte Basis- und Kollektoranschlüsse zu ermöglichen. Der Doppelemitter-Bezugstransistor 50 entspricht dem Bezugstransistor 10 in Fig. 1 hinsichtlich des Ausgangs Q am Anschluß 65.

7098 24/0738

Bei der Schaltung nach Fig. 2 sind die Kollektoren der Eingangstransistoren 51 und 52 miteinander und mit dem invertierenden Ausgang Q am Ausgangsanschluß 71 verbunden. Ein Widerstandselement R7 entspricht dem Widerstand R1 und sorgt für den erforderlichen Spannungsabfall zur Erzeugung eines Ausgangssignals L, wenn ein Strom fließt. Die Parameter dieser Schaltung entsprechen denen für das Ausführungsbeispiel nach Fig. 1, wobei zusätzlich, wie gerade angegeben, der Widerstand R7 den gleichen Wert wie der Widerstand R1 hat, nämlich 400 Ohm.

Entsprechend Fig. 4A und 4B ist das universelle Gatter gemäß Fig. 2 ein Gatter mit zwei Eingängen, das unterschiedliche logische Funktionen abhängig von der Paarung der Eingänge zeigt. Für die UND/K. ND-Funktionen gemäß Fig. 4A sind die Eingänge A und C mit-einander verbunden, so daß sich eine Schaltungsauslegung ähnlich der Schaltung in Fig. 1 ergibt. Demgemäß ist die Arbeitsweise der Schaltung nach Fig. 2 ähnlich der für die Schaltung nach Fig. 1 mit dem Zusatz, daß ein invertiertes Ausgangssignal am Anschluß 71 ansteht. Das zeigt sich sofort, da, wenn Q auf H wegen fehlenden Stromflusses über den Knotenpunkt 64 ist, ein Strom über den Knotenpunkt 65 fließt, der zu einem Spannungsabfall am Widerstand R7 führt, so daß Q auf L ist.

Bei der Anordnung nach Fig. 4B sind die Eingänge A und D einerseits und die Eingänge B und C andererseits miteinander verbun-

709824/0736

- η-

den. Dies ergibt die Standard-ODER-Funktion. Wenn die Eingänge

A, D und B, C beide auf H sind, wird der Bezugstransistor 50 ausgeschaltet gehalten, und Q ist auf H. Wenn beide Signalpaare A, D und B, C auf L sind, wird der Transistor 50 eingeschaltet sein und der aufgeteilte Strom über die stromgesteuerten Transistoren 55, 56 summiert sich im Transistor 50. Der Ausgang Q ist dann entsprechend ODER-Funktion auf L. Der Ausgang Q ist auf H entsprechend der NOR-Funktion. Wenn A, D auf H und

B, C auf L sind, dann liegt der Knotenpunkt 60 auf einer höheren Spannung als der Knotenpunkt 61, und der Strom I wird über den Transistor 56 und dann, da der Transistor 52 wegen der Differenzverbindung des Emitters 50b des Transistors 50 ausgeschaltet ist, über den Emitter 50b und den Knotenpunkt 64 geführt, so daß sich entsprechend der ODER-Funktion am Ausgang Q des Anschlusses 65 ein Signal L ergibt. Die Umkehrung dieser Eingangsbedingung führt zum gleichen Ergebnis an den Ausgängen. Die universelle Form des Gatters nach Fig. 2 erfordert eine etwas größere Trennung als das Grundausführungsbeispiel in Fig. 1, da die Kollektoren der Eingangstransistoren über den Widerstand R7 zusammengeschaltet sind. Das universelle Gatter hat jedoch das zusätzliche Merkmal, daß allein durch die externe Verbindung von Eingangsleitungen die Funktion des Gatters geändert werden kann von ODER/NOR auf UND/NAND.

Es gibt weitere mögliche Verbindungskombinationen der vier Eingänge A, B, C und D. Die beiden Ausgänge sind eine Funktion von

709824/0736

vier Eingangsvariablen und es wurden zwei Abschnitte einer vollständigen Wahrheitstabelle gezeigt, die die UND/NAND- und ODER/NOR-Logikfunktionen ergeben. Andere Eintragungen in eine solche Tabelle können spezielle Anwendungen haben, obwohl solche Eintragungen nicht zu Standard-Ausgangsspannungen führen. Außerdem lassen sich die Ausführungsbeispiele nach der Erfindung auch zur Verwendung in Standard-ECL- und CECL-Schaltungen anpassen. Im allgemeinen erfordert eine solche Anpassung die Hinzufügung einer Pegelverschiebung entweder am Eingang oder am Ausgang und eine Verdopplung entweder des Quellenstroms oder von Ausgangswiderständen.

709824/0735

Claims

BLUMBACH -WFSER · BERGEN · KRAMER ZWIRNER · HIRSCH 26b4539 PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Postadresse München: Patentconsuli 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patemconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex Ü4-186 WESTERN ELECTRIC COWMY Brooks - INCORPORATED NEW YORK (N.Y.) 10007 USA Patentansprüche

1. Stromgesteuertes Logikgatter mit einer Quelle für im wesentlichen konstanten Strom (Fig. 1: Knoten 17; Fig. 2: Knoten 29),

einem ersten (Fig. 1:11; Fig. 2:51) und einem zweiten (12; 52) Eingangsschalttransistor, deren Leitzustand auf Eingangssignale anspricht, und

einem Paar von in Differenzschaltung betriebenen, mit der Quelle verbundenen Stromsteuertransistoren (13, 14; 55, 56),

■■dadurch -gekennzeichnet, daß ein Doppelemitter-Bezugsschalttransistor (10, 50) differentiell mit den Eingangsschalttransistoren (11, 12; 51, 52) verbunden sind,
und daß die Stromsteuertransistoren (13, 14; 55, 56)

München: Kramer - Dr. Weser - Hirsch — Wiesbaden: Dlumbacn - Dr. Bergen · Zwirner

709824/0736

28b4539

so mit den Eingangsschalttransistoren verbunden sind, daß ihr Leitzustand vom Leitzustand der Eingangsschalttransistoren abhängt, wodurch Strom auf alternative ¥ege geführt wird, die die Eingangsschalttransistoren oder den Bezugsschalttransistor enthalten

2. Logikgatter nach Anspruch 1,

dadurch gekennzeichnet, daß die Eingangsschalttransistoren (11, 12; 51, 52) je ein Paar von Emittern (11a, 11b; 12a, 12b) aufweisen.

3. Logikgatter nach Anspruch 2,

dadurch gekennzeichnet, daß ein Paar von Eingangsanschlüssen (27, 28) und ein Ausgangsanschluß (25) vorgesehen sind, daß die Basis eines ersten (11) der Eingangsschalttransistoren mit einem (27) der Eingangsanschlüsse verbunden ist, daß die Basis des zweiten (12) der Eingangsschalttransistoren mit dem anderen Eingangsanschluß (28) verbunden ist, daß der Kollektor des Bezugsschalttransistors (10) mit dem Ausgangsanschluß verbunden ist,

daß ein Emitter (11a) des ersten Eingangsschalttransistors mit einem Emitter (10a) des Bezugsschalttransistors und dem Kollektor eines (13) der Stromsteuertransistoren verbunden

daß ein Emitter (12a) des zweiten Eingangsschalttransistors mit einem anderen Emitter (10b) des Bezugsschalttransistors

709824/0738

3 26b4b39

und dem Kollektor des anderen Stromsteuertransistors (14) verbunden ist,

daß der andere Emitter (11b) des ersten Eingangsschalttransistors mit der Basiselektrode des anderen Stromsteuertransistors (14) verbunden ist,

und daß der andere Emitter (12b) des zweiten Eingangsschalttransistors mit der Basiselektrode des einen Stromsteuertransistors (13) verbunden ist.

4. Logikgatter nach Anspruch 1,

dadurch gekennzeichnet, daß ein erster (69) und zweiter (70) Eingangsanschluß, ferner ein erster (71) und zweiter (65) Ausgangsanschluß und ein dritter Eingangstransistor (53), dessen Basis mit dem ersten Eingangsanschluß und dessen Emitter mit der Basis eines (56) der Stromsteuertransistoren verbunden ist, sowie ein vierter Eingangstransistor (54) vorgesehen sind, dessen Basis mit dem zweiten Eingangsanschluß und dessen Emitter mit der Basis des anderen Stromsteuertransistors (55) verbunden ist,

daß der Kollektor des Bezugsschalttransistors (50) mit dem zweiten Ausgangsanschluß (65) verbunden ist, daß die Basis eines ersten (51) der Eingangstransistoren mit dem ersten Eingangsanschluß (67), sein Kollektor mit dem ersten Ausgangsanschluß (71) und sein Emitter n>it einem Emitter (50a) des Bezugsschalttransistors verbunden sind, daß die Basis eines zweiten Eingangstransistors (52) mit dem

zweiten Eingangsanschluß (68), sein Kollektor mit dem ersten Ausgangsanschluß und sein Emitter mit dem anderen Emitter (50b) des Bezugsschalttransistors verbunden sind, daß der dritte und vierte Eingangstransistor miteinander verbundene Kollektorelektroden aufweisen, daß der Kollektor des einen Stromsteuertransistors (56) mit dem Emitter des zweiten Eingangstransistors (52) verbunden ist,

und daß der Kollektor des anderen Stromsteuertransistors (55) mit dem Emitter des ersten Eingangstransistors (51) verbunden ist.

5. Logikgatter nach Anspruch 4,

dadurch gekennzeichnet, daß die Basis des dritten Eingangstransistors (53) mit dem zweiten Eingangsanschluß (70) statt mit dem ersten Eingangsanschluß (69) verbunden ist und daß die Basis des vierten Eingangstransistors (54) mit dem ersten Eingangsanschluß (69) statt mit dem zweiten Eingangsanschluß (70) verbunden ist.

709824/0736