DE2635306B1 - System zur zeitmultiplex-uebertragung asynchroner binaerwertwechsel von datensignalen - Google Patents
System zur zeitmultiplex-uebertragung asynchroner binaerwertwechsel von datensignalenInfo
- Publication number
- DE2635306B1 DE2635306B1 DE19762635306 DE2635306A DE2635306B1 DE 2635306 B1 DE2635306 B1 DE 2635306B1 DE 19762635306 DE19762635306 DE 19762635306 DE 2635306 A DE2635306 A DE 2635306A DE 2635306 B1 DE2635306 B1 DE 2635306B1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- binary value
- time
- cells
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/225—Arrangements affording multiple use of the transmission path using time-division multiplexing combined with the use of transition coding
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Die Erfindung bezieht sich auf ein System zur Zeitmultiplex-Übertragung asynchroner Binärwertwechsel
von Datensignalen, die über mehrere Kanäle einer sendeseitigen Multiplexeinrichtung zugeführt
werden, wobei mit Hilfe eines sendeseitigen Grobrasterzählers und Feinrasterzählers Impulstelegramme
erzeugt werden, mittels derer die Binärwertwechsel von der Sendeseite zur Empfangsseite signalisiert werden,
wobei die sendeseitige Multiplexeinrichtung und eine empfangsseitige Multiplexeinrichtung mit sendeseitigen
bzw. empfangsseitigen Adressensignalen gesteuert wird, und wobei mit Hilfe eines empfangsseitigen
Feinrasterzählers ein Taktsignal abgegeben wird, das jeweils jene Kanaleinheit aktiviert, über die das
Datensignal einem Datenendgerät zugeführt wird.
Zur geschwindigkeitstransparenten Übertragung von Daten in Zeitmultiplexsystemen ist das Verfahren der
»Mehrfachabtastung mit gleitendem Index« bekannt, wonach bei Eintreffen eines Binärwertwechsels ein
Impulstelegramm gebildet und von der Sendeseite zur Empfangsseite übertragen wird. Dieses Impulstelegramm
besteht aus mehreren Bits und enthält einerseits die Information über den neuen Binärwert und
andererseits eine Information, zu welchem Zeitpunkt der betreffende Binärwertwechsel erfolgt ist. In diesem
Zusammenhang ist es bekannt, die den einzelnen Kanälen zugeordneten Impulstelegramme kanalindividucll
zu erzeugen und auszuwerten. Mit der Anzahl der Kanäle vervielfacht sich dabei der Aufwand zur
Erzeugung und Auswertung der Impulstelegramme.
Der Erfindung liegt die Aufgabe zugrunde ein System anzugeben, das eine zentralisierte Erzeugung und
Verarbeitung von Impulstelegrammen ermöglicht.
Die der Erfindung zugrunde liegende Aufgabe wird dadurch gelöst, daß pro Kanal sendeseitige bzw.
empfangsseitige Wortspeicher vorgesehen sind, die im Text der Adressensignale Speicherinhalte eines sendeseitigen
bsw. empfangsseitigen Zwischenspeichers übernehmen, daß ein sendeseitiger bzw. empfangsseitiger
Binärwertwechseldiskriminator vorgesehen ist, der einerseits über den sendeseitigen bzw. empfangsseitigen
Wortspeicher den bisherigen Binärwert des Datensignals und andererseits den jeweils neuen Binärwert des
Datensignals erhält, und der einen Binärwertwechsel mit einem sendeseitigen bzw. empfangsseitigen Binärwertwechselsignal
signalisiert, daß der sendeseitige bzw. empfangsseitige Feinrasterzähler mit dem sendeseitigen
bzw. empfangsseitigen Wortspeicher verbunden ist, und dessen Zählerstände mit dem Binärwertwechselsignal
beeinflußt werden, daß ein sendeseitiger Impulstelegrammschalter vorgesehen ist, der mit dem
Binärwertwechselsignal den neuen Binärwert des
Datensignals und den Zählerstand des Feinrasterzählers in den Zwischenspeicher einspeichert, daß der Grobrasterzähler
eingangs mit dem Wortspeicher und ausgangs mit dem Zwischenspeicher verbunden ist, daß ein
sendeseitiger Ausleseschalter vorgesehen ist, dessen Schalterstellungen mit Hilfe des sendeseitigen Grobrasterzählers
eingestellt werden, dessen Eingänge zeitlich nacheinander mit jenen Zellen des Wortspeichers
verbunden sind, in denen die einzelnen Bits des Impulstelegramms gespeichert sind und über dessen
Ausgang das Impulstelegramm abgegeben wird, und daß bei Übereinstimmung der Zeitrasterbits des
Impulstelegramms mit dem Zählerstand des empfangsseitigen Feinrasterzählers das Taktsignal abgegeben
wird, das die der Adresse zugeordnete Kanaleinheit aktiviert.
Das erfindungsgemäße System zeichnet sich insbesondere bei einer größeren Anzahl von Kanälen durch
einen vergleichsweise geringen technischen Aufwand aus, weil nur die Anzahl der sendeseitigen und
empfangsseitigen Wortspeicher mit der Anzahl der Kanäle zunimmt, wogegen der technische Aufwand für
die übrigen Bauteile, beispielsweise für die Grobrasterzähler, die Feinrasterzähler, die Adressengeber, die
Zwischenspeicher, die Binärwertwechseldiskriminatoren mit der Anzahl der Kanäle nicht zunimmt und
zeitlich nacheinander zur Erzeugung und Auswertung der Impulstelegramme verwendet werden.
Um einen besonders geringen technischen Aufwand bei geringem Platzbedarf zu erreichen, ist es zweckmäßig,
daß die sendeseitigen bzw. empfangsseitigen Wortspeicher Teile eines sendeseitigen bzw. empfangsseitigen,
adressierbaren Großspeichers sind, der mit den sendeseitigen bzw. empfangsseitigen Adressensignalen
gesteuert ist.
Um sendeseitig auftretende Binärwertwechsel besonders sicher zu signalisieren, ist es zweckmäßig, daß der
sendeseitige Binärwertwechseldiskriminator ein erstes und ein zweites Vergleichsglied enthält, daß das erste
bzw. zweite Vergleichsglied einen Binärwertwechsel zu verschiedenen Zeitpunkten signalisiert und daß das
Binärwertwechselsignal nur dann abgegeben wird, wenn das erste Vergleichsglied einen Binärwertwechsel
signalisiert und das zweite Vergleichsglied keinen Binärwertwechsel signalisiert.
Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der F i g. 1 bis 9 erläutert. Es zeigt
F i g. 1 ein System zur Zeitmultiplex-Übertragung asynchroner Binärwertwechsel von Datensignalen,
F i g. 2 ein erstes Ausführungsbeispiel einer sendeseitigen Verarbeitungseinheit zur zentralen Erzeugung der
Impulstelegramme,
F i g. 3 und 4 mehrere Signale, die beim Betrieb der in F i g. 2 dargestellten Verarbeitungseinheit auftreten,
F i g. 5 ein Blockschaltbild einer sendeseitigen Zentraleinheit,
Fig.6 ein Ausführungsbeispiel einer empfangsseitigen
Verarbeitungseinheit zur zentralen Auswertung der Impulstelegramme,
F i g. 7 mehrere Signale, die beim Betrieb der in F i g. 6 dargestellten Verarbeitungseinheit auftreten,
F i g. 8 ein weiteres Ausführungsbeispiel einer sendeseitigen Verarbeitungseinheit und
Fig.9 ein weiteres Ausführungsbeispiel einer empfangsseitigen
Verarbeitungseinheit.
F i g. 1 zeigt ein Zeitmultiplex-Datenübertragungssystem.
Auf der Sendeseite befinden sich die Datenquellen DQi, DQ2... DQn, der Multiplex MUX, der
Taktgeber TGS, die Verarbeitungseinheit VS, der Adressengeber AS, die Zentraleinheit ZS und die
Übertragungseinrichtung US.
Auf der Empfangsseite befinden sich die Übertragungseinrichtung UE, die Zentraleinheit ZE, der
Taktgeber TGE, die Verarbeitungseinheit VE, der Demultiplexer DEMUX, der Adressengeber AE, die
Kanaleinheiten KEi, KE2... KEn und die Datensenken
DSE, DS2... DSn. Zwecks einfacherer Darstellung
sind sendeseitig nur drei Datenquellen und empfangsseitig nur drei Datensenken dargestellt,
wogegen in der Praxis eine wesentlich größere Anzahl von Datenquellen bzw. Datensenken vorgesehen sind.
Die mit dem Zeitmultiplexsystem zu übertragenden Daten werden von den Datenquellen DQ1 bis DQn
ausgegeben, wobei es sich um eine geschwindigkeitstransparente, asynchrone Datenübertragung handelt.
Die einzelnen Bits der von den Datenquellen abgegebenen Daten Di bis Dn können somit zu beliebigen
Zeitpunkten auftreten und sind nicht an ein vorgegebenes Bitraster oder Zeichenraster gebunden. Der
Multiplexer MUX ist symbolisch durch einen Schalter dargestellt, der zeitlich nacheinander die an den
Eingängen des Multiplexers anliegenden Daten D1 bis
Dn über seinen Ausgang abgibt. Gesteuert wird der
Multiplexer MUX mit Adressensignalen des Adressengebers AS. Beispielsweise wird mit dem Signal Ci die
Adresse »eins« eingestellt, während der der Schalter des Multiplexers MUX die voll eingezeichnete Schaltstellung
einnimmt, wogegen mit dem Signal C2 die Adresse »zwei« und die gestrichelt dargestellte Schaltstellung
des Schalters eingestellt ist.
Im allgemeinen sind mehrere Adressenleitungen vorgesehen, wobei die über diese Adressenleitungen
übertragenen Adressensignale Binärzahlen und entsprechende Adressen darstellen.
Der Taktgeber TGS erzeugt Taktsignale zum Betrieb des Adressengebers AS und der Verarbeitungseinheit
VS. Über den Ausgang der Verarbeitungseinheit VS wird das Signal Zl an die sendeseitige Zentraleinheit
ZS abgegeben, in der ein Synchronisierwort zur Zeitmultiplexrahmensynchronisierung zum Signal Zi
hinzugefügt wird. Auf diese Weise wird das Signal Z2 gewonnen, das über die Übertragungseinrichtung US
abgegeben und von dort über die Übertragungsstrecke U zur empfangsseitigen Übertragungseinrichtung UE
übertragen wird. Das Taktsignal T5 signalisiert den Zeitmultiplexrahmen und taktet den Adressengeber AS
und die Zentraleinheit ZS.
Auf der Empfangsseite werden mit Hilfe der Zentraleinheit ZE, der Verarbeitungseinheit VE, des
Demultiplexers DEMUX und mit Hilfe des Taktgebers TGE, des Adressengebers AE die einzelnen Bits der zu
übertragenden Daten an die Kanaleinheiten KEi bis KEn abgegeben. Dabei sind diese Kanaleinheiten nur
dann zur Aufnahme der einzelnen Bits aktiviert, wenn sie vom Demultiplexer DEMUX entsprechende Taktsignale
erhalten. Über die Ausgänge der Kanaleinheiten KE1 bis KEn werden die Daten den Datensenken DS1
bis DS η zugeleitet.
F i g. 2 zeigt ausführlicher die in F i g. 1 schematisch dargestellte Verarbeitungseinheit VS. Zwecks einfacherer
Darstellung werden gemäß Fig.2 nur zwei Adressen vorausgesetzt, wobei sich die voll eingezeichnete
Schalterstellung der Schalter SW2, SW3 auf die Adresse »eins« und die gestrichelt dargestellte Schaltstellung
dieser Schalter auf die Adresse »zwei« bezieht.
Die Verarbeitungseinheit VS besteht aus den beiden
Die Verarbeitungseinheit VS besteht aus den beiden
Kippstufen Ki, K2, aus dem Exklusiv-ODER-Glied
EX1, den Invertern IN 1, IN 2, aus den Gliedern AND 1,
AND 2, ΛΜ>3, NANDi, NAND 2, aus den Schaltern
SWl, SW2, SW3, SW4, den Addierstufen ADi, AD2
und aus den Speichern SP1, SP2,SP3.
Im folgenden wird die Wirkungsweise der Verarbeitungseinheit VS an Hand der in F i g. 3 dargestellten
Diagramme erläutert. Die Abszissenrichtung bezieht sich auf die Zeit t. In F i g. 3 sind oben die Daten D1 bzw.
D2 dargestellt, die von den in Fig. 1 dargestellten
Datenquellen DQi bzw. DQ 2 abgegeben werden. Wie bereits erwähnt, erfolgen die Binärwertwechsel der
Daten Di, D2 zu beliebigen Zeitpunkten. Anschließend
an die Daten sind die Taktsignale Ti, T2, T3, TA, T5 dargestellt, die von dem in F i g. 1 dargestellten
Taktgeber TGS erzeugt werden. Die Binärwerte von Binärsignalen werden mit den Bezugszeichen 0 bzw. 1
bezeichnet. Die Diagramme Ci bzw. C2 kennzeichnen die Einstellung der Adresse »eins« bzw. »zwei«. Im
Zeitraum 1 bis 9 ist die Adresse »eins« eingestellt und mit dem Signal D1 = 0. Im Zeitraum 9 bis 13 ist die
Adresse »zwei« eingestellt und mit dem Signal D 2 = 1 ergibt sich das Signal B1 = 1. Im Zeitraum 13 bis 17 ist
wieder die Adresse »eins« eingestellt, so daß sich mit dem Signal D1 = 1 das Signal B1 = 1 ergibt. In dieser
Weise wird auch weiterhin das Signal B1 erzeugt.
Mit dem Signal Zi werden Impulstelegramme übertragen, die Binärwertwechsel der Signale D1 bzw.
D 2 signalisieren. Das Taktsignal T5 signalisiert den Zeitmultiplexrahmen. Während der Dauer jedes Zeitmultiplexrahmens
wird kanalindividuell jedem Kanal ein Zeitraster zugeordnet, das mit zwei Bits bestimmte
Zeitabschnitte signalisiert. Für jeden Kanal wird pro Zeitmultiplexrahmen ein Bit des Impulstelegramms
gesendet, das einerseits die Art der erfolgten Binärwertwechsel der Signale Di bzw. D 2 signalisiert und das
andererseits mit den zwei Bits des Zeitrasters angibt, zu welchem Zeitpunkt der betreffende Binärwertwechsel
erfolgt ist. Derartige Impulstelegramme werden zur Empfangsseite übertragen und aus den empfangenen
Informationen werden wieder Binärwertwechsel der Datensignale zu den richtigen Zeitpunkten erzeugt. In
F i g. 3 sind die einzelnen Bits eines Impulstelegramms, betreffend die Adresse »eins« mit den Bezugszeichen
115, 145, 155, bezeichnet. Dabei wird das Zeitraster durch die Zeitpunkte 7,15,27,35 und 47 festgelegt. Alle
diese Zeitpunkte treten während der Dauer der Adresse »eins« auf, wie das Diagramm Ci zeigt. Der Zeitpunkt 7
ist durch die erste positive Flanke des Taktsignals TA nach dem Impuls des Taktsignal T5 festgelegt. Die
Zeitpunkte 15, 27, 35 sind jeweils gegeben durch positive Impulsflanken des Taktsignals TA während der
Adresse »eins«. Der Zeitpunkt 47 ist wieder mit der ersten positiven Impulsflanke des Taktsignals TA nach
einem Impuls des Taktsignals T5 gegeben. Das erste Bit des Impulsdiagramms, das mit dem Bezugszeichen 115
bezeichnet ist, kennzeichnet mit dem Binärwert 0 bzw. 1 negativen bzw. positiven Binärwechsel. Die mit dem
Bezugszeichen 145 bzw. 155 gekennzeichneten Bits kennzeichnen den Zeitpunkt, zu dem der betreffende
Binärwertwechsel stattfand. In ähnlicher Weise wird auch ein die Adresse »zwei« betreffendes Impulsdiagramm
von der Sendeseite zur Empfangsseite übertragen. Die Zeitrasterbits sind unter dem Bezugszeichen
245, 255 eingetragen, wobei die einzelnen Rasterzeitpunkte zu den Zeitpunkten 11,19,31,39,51 auftreten.
Gemäß F i g. 2 wird das Signal B1 der Kippstufe K1
zugeführt, die mit dem Taktsignal T3 getaktet wird.
Über den Ausgang der Kippstufe K1 wird damit das
Signal B 2 abgegeben, dessen Flanken vom Taktsignal Γ3 abhängig sind, so daß das Signal B 2 geringfügig
gegenüber dem Signal B1 verzögert ist. Der Binärwertwechseldiskriminator
PW1 dient zur Signalisierung der Binärwertwechsel der Signale D1, D 2 und besteht aus
der Kippstufe Ki und aus den Gliedern EXi, INi,
ANDi, NANDi. Mit dem Signal B3 = 0 wird ein
Binärwertwechsel der Signale Dl bzw. D 2 angezeigt.
ίο Dazu wird zunächst das Signal B4 erzeugt, das den
Binärwert der Signale Di bzw. D 2 vor einer Periodendauer des Taktsignals T3 signalisiert. Wenn
sich ein Binärwert der Signale Di oder D 2 geändert
hat, dann wird vom Glied EX1 ein 1-Signal an das Glied
ANDi abgegeben. Das Signal £=0 signalisiert die vollständige Aussendung eines Impulstelegramms.
Wenn somit vom Glied EXi ein 1-Signal abgegeben
wird und wenn mit dem Signal E=Q auch am zweiten Eingang des Gliedes ANDi ein 1-Signal anliegt, dann
wird auch über den Ausgang des Gliedes AND 1 ein 1-Signal abgegeben, das unter Berücksichtigung des
Gliedes NAND 1 das Signal B 3 = 0 ergibt. Das Signal 53 = 0 signalisiert also einen Binärwertwechsel des
Signals Di. Die Schalter SWi nehmen mit dem Signal β 3=0 ihre 1-Schalterstellung bzw. ihre O-Schalterstellung
ein.
Die Speicherzellen 531 bis 537 speichern je ein Bit, wobei diese Bits mit einer positiven Flanke des
Taktsignals TA eingelesen werden und dann bis zur nächsten positiven Flanke des Taktsignals TA zur
Verfügung stehen. Nach dem Einlesen der Informationen in die Speicherzellen 531 bis 537 werden die
Informationen mit dem Signal TA = 1 in Abhängigkeit von der Stellung der Schalter SW2 entweder in die
Zellen des Speichers 5Pl oder in die Zellen des Speichers SP2 übernommen. Im Anschluß daran
werden die Informationen mit dem Signal TA — 0 in Abhängigkeit von der Schalterstellung der Schalter
SW3 entweder aus den Zellen des Speichers 5Pl oder
aus den Zellen des Speichers 5P2 ausgelesen.
Der Schalter 5W4 kann insgesamt vier Schalterstellungen
einnehmen, die mit den Bezugszeichen 00,01,10 und 11 bezeichnet sind. Gesteuert wird der Schalter
SWA durch die Signale, die entweder aus den Zellen 516, 517 oder aus den Zellen 526, 527 ausgelesen
werden. Wenn aus diesen Zellen die beiden Bits 00 bzw. 01 bzw. 10 bzw. 11 ausgelesen werden, dann nimmt der
Schalter 5W4 die mit gleichen Bezugszeichen gekennzeichnete Schalterstellung ein.
Der Binäraddierer AD 1 addiert die Worte a 2, a I
und b2, bi, wobei Überträge berücksichtigt werden und gibt über die beiden Ausgänge zwei Bits des
Resultats ab. Das höchstwertigste Bit wird nicht ausgegeben. Die Binärzahl a 2, a I ist variabel, wogegen
als Binärzahl b2, bi konstant die Zahl 01 zugeführt wird.
Der Binäraddierer AD2 addiert die Binärzahlen c2,
c 1 und d2,di, wobei Überträge berücksichtigt werden
und gibt über die beiden Ausgänge zwei Bits des Resultates ab, wobei die höchstwertigste Stelle nicht
berücksichtigt wird. Die Binärzahl c2, ei ist variabel.
Von der Binärzahl c/2, di ist d2 = 0 und nur di
variabel.
Die bistabile Kippstufe K 2 übernimmt als Eingangssignal das vom Schalter SWA abgegebene Signal zu den
Zeitpunkten, die durch das Taktsignal T2 gegeben sind. Über den Ausgang der Kippstufe K 2 wird das Signal
Zl abgegeben, das gemäß F i g. 1 der Zentraleinheit ZS
zugeführt wird.
Nachdem nunmehr die einzelnen Teile der in F i g. 2 dargestellten Schaltungsanordnung im wesentlichen
erläutert wurden, wird an Hand der Tabellen 1 und 2 auf die Wirkungsweise der gesamten Schaltungsanordnung
eingegangen. Dabei bezieht sich die Tabelle 1 bzw. die Tabelle 2 auf die Vorgänge in Zusammenhang mit der
Adresse »eins« bzw. »zwei«. Die Tabelle 1 bzw. 2 bezieht sich somit auf die voll eingezeichneten bzw. auf
die gestrichelt eingezeichneten Schalterstellungen der
Schalter SW2,SW 3.
In Tabelle 1 sind unter den Bezugszeichen der Zellen SIl bis 517 diejenigen Bits eingetragen, die von den
Ausgängen dieser Zellen abgegeben werden. Unter den Bezugszeichen der Zellen 531 bis 537 sind jene Bits
eingetragen, die den Eingängen dieser Zellen 531 bis 537 zugeführt werden. Es wird zunächst angenommen,
daß zum Zeitpunkt 3 in den Zellen 511 bis 517 das
Wort 0100011 gespeichert ist.
3 | 511 | 512 | 513 | a2 | al | 516 | 517 | Zl | 531 | 532 | 533 | 534 | 535 | 536 | 537 | |
f | 7 | 0 | 1 | 0 | 514 | 515 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
15 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | |
27 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | |
35 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | |
43 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | |
47 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | |
55 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | |
67 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | |
75 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | |
83 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | |
87 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | |
95 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | |
107 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | |
115 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | |
123 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 - | 1 | 0 | 0 | 1 | 0 | |
1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | ||
0 | 0 | |||||||||||||||
Der Zeitpunkt 3 ist einer der Auslesezeitpunkte, wie das Signal T2 in F i g. 3 zeigt. Zu diesen Auslesezeitpunkten
kann sich das Signal Zl eventuell ändern. Da zum Zeitpunkt 3 mit 516 = 1 und 517 = 1 der Schalter
SW 4 die Schalterstellung 11 einnimmt, wird das Signal
511 = 0 über den Schalter SW 4 in die Kippstufe K 2
eingegeben. Ab dem Zeitpunkt 3 bis zum Zeitpunkt 23 wird von der Kippstufe K2 das Signal Zi =0
abgegeben.
Zum Zeitpunkt 3 werden auch die Signale 511 =0,
512 = 1, 513 = 0 direkt in die Zellen 531, 532, 533 übernommen, da mit B 3 = 1 die Schalter 5Wl ihre
1-Schalterstellung einnehmen. Wegen des Signals Ti = 0 wird in die Zellen 534, 535 zum Zeitpunkt 3
das Wort 00 eingespeichert. Am Addierer AD 2 liegt zum Zeitpunkt 3 einerseits das Wort c2, ei = 11 und
andererseits das Wort c/2, di = 00, weil zu diesem
Zeitpunkt das Signal E = 0 ist. Über die beiden Ausgänge des Addierers AD 2 wird somit das Wort 11
in die Zellen 536,537 eingeschrieben.
Kurz nach dem Zeitpunkt 3 wird der Inhalt der Zellen 531 bis 537 in die Zellen 511 bis 517 übernommen, so
daß diese Informationen noch vor dem Zeitpunkt 7 zur Verfügung stehen. Zum Zeitpunkt 7 erscheint die
nächste positive Impulsflanke des Signals T 4, und damit werden die Informationen — teilweise geändert — in
die Zellen 531 bis 537 übernommen. Mit 53 = 1 und mit 5Wl = 1 werden die Inhalte der Zellen 511, 512,
513 direkt in die Zellen 531, 532, 533 übernommen. Am Addierer AD 1 liegt zum Zeitpunkt 7 einerseits das
Wort a 2, a 1 = 00 und andererseits das Wort b2,
b 1 = 01, so daß nunmehr das Wort 01 abgegeben und in die Zellen 534,535 übernommen wird. Der Addierer
AD 2 arbeitet zum Zeitpunkt 7 wie zum Zeitpunkt 3, so daß in die Zellen 536, 537 wieder das Wort 11
eingeschrieben wird.
Kurz nach dem Zeitpunkt 7 werden wieder die in den Zellen 531 bis 537 gespeicherten Informationen
übernommen, so daß diese Informationen bis zum Zeitpunkt 15 zur Verfügung stehen. Die zum Zeitpunkt
11 auftretende positive Impulsflanke des Signals T4
müssen wir im Augenblick nicht beachten, weil sich diese Impulsflanke auf die Adresse »zwei« bezieht. Die
nächste positive Impulsflanke des Signals T4 tritt somit zum Zeitpunkt 15 auf, und mit dieser Impulsflanke
werden Informationen in die Zellen 531 bis 537 übernommen. Mit B 3 = 0 und SWi = 0 werden die
Bits B1 = 1,514 = 0,515 = 1 in die Zellen 531,532,
533 überschrieben. Am Addierer AD 1 liegt nunmehr das Wort a2, al = 01 und außerdem das Wort 62,
b 1 = 01, so daß das Resultat 10 in die Zellen 534,535 übernommen wird. Mit B 3 = 0 speichern die Zellen
536,537 das Wort 00.
Kurz nach dem Zeitpunkt 15 wird der Inhalt der Zellen 531 bis 537 in die Zellen 511 bis 517
überschrieben, so daß sie zum Zeitpunkt 27 zur Verfügung stehen. Zum Zeitpunkt 27 wird mit B 3 = 1
und mit 5Wl = 1 das Wort 101 in die Zellen 531,532,
533 übernommen. Im Addierer ADi vollzieht sich die Addition 10 + 01 = 11, so daß mit Ti = 1 das Wort 11
in die Zellen 534, 535 übernommen wird. Das Signal Ti = 1 wird mit dem Inverter IN2 invertiert, so daß
vom Glied AND 2 ein 0-Signal abgegeben wird und im Addierer AD 2 die Addition 00 + 00 = 00 abläuft. Die
Zellen 536,537 speichern somit weiterhin das Wort 00.
Zum Zeitpunkt 35 wird mit B3 = 1 das Wort 101 in die Zellen 531 bis 533 übernommen. Im Addierer AD 1
vollzieht sich die Addition 11 + 01 = 100. Von diesem
709541/511
Resultat 100 wird die erste Stelle nicht berücksichtigt, so daß das Wort 00 in die Zellen 534, 535 gespeichert
wird. Der Inverter IN 2 gibt noch ein O-Signal ab, so daß
im Addierer AD 2 wieder die Operation 00 + 00 = 00 abläuft und in die Zellen 536, 537 das Wort 00
gespeichert wird.
Zum Zeitpunkt 43 wird mit B 3 = 1 das Wort 101 in die Zellen 531, 532, 533 übernommen. Wegen dem
Signal Tl=O wird in die Zellen 534,535 das Wort 00 eingespeichert. Das Signal Ti=O schafft aber die
Voraussetzungen, daß nunmehr der Addierer AD2 hochgezählt wird und mit der Addition 00 + 01 = 01 in
die Zellen 536,537 das Wort 01 gespeichert wird.
Der Zeitpunkt 43 ist ein Auslesezeitpunkt. Mit SW 4 = 00 wird das Bit 511 = 1 in die Kippstufe K 2
eingegeben und das Signal Zl = I abgegeben.
In der Tabelle 1 sind die Auslesezeitpunkte 3, 43, 83 und 123 unterstrichen eingetragen. Zu diesen Auslesezeitpunkten
wird ein Feinrasterzähler, bestehend aus dem Addierer AD 1 und aus den Zellen 534, 535, 514,
515, auf den Zählerstand 00 zurückgesetzt, wie die Zellen 534, 535 zeigen. Danach wird der Feinrasterzähler
hochgezählt, wobei die Zählerstände 00, 01, 10, 11 Zeitabschnitte des Zeitrasters signalisieren. Wenn ein
Binärwertwechsel auftritt und mit dem Signal B 3 = 0 signalisiert wird, dann wird das betreffende Zeitintervall
des Zeitrasters abgelesen und in das Impulstelegramm aufgenommen. Beispielsweise tritt zum Zeitpunkt 11 ein
Binärwertwechsel des Signals Di auf. Dieser Binärwertwechsel
wird aber erst ab dem Zeitpunkt 14 mit B 3 = 0 signalisiert und erst zum Zeitpunkt 15 wird in
531 = 1 die neue Polarität zwischengespeichert. Mit 532, 533 = 01 wird jenes Zeitintervall angegeben, in
das der betreffende Binärwertwechsel fällt. Diesbezüglich wird auch auf die Fig.3 verwiesen, wo dem
Binärwertwechsel des Signals Di jenes Zeitintervall zugeordnet wird, das mit dem Wort 14 5, 15 5 = 01
signalisiert wird. Zum Zeitpunkt 15 wird somit das Impulstelegramm 101 in die Zellen 531, 532, 533
gespeichert, und ab dem Zeitpunkt 27 bleibt dieses Impulstelegramm 101 sowohl in den Zellen 511, 512,
513 als auch in den Zellen 531, 532, 533 bis zum nächsten Binärwertwechsel gespeichert. Ein neues
Impulstelegramm kann erst dann gebildet werden, wenn das alte Impulstelegramm — in diesem Fall das
Impulstelegramm 101 — vollständig ausgesendet ist.
Nach dem Zeitpunkt 27 ist zum Zeitpunkt 43 der nächste Auslesezeitpunkt zu dem das Auslesen des
Impulstelegramms beginnt. Dabei bilden der Addierer AD2, die Zellen 536, 537 und die Zellen 516, 517
einen zweiten Zähler, der als Grobrasterzähler bezeichnet werden könnte und der mit seinen Zählerständen 00
bzw. 01 bzw. 11 bestimmt, welche der Zellen 511 bzw.
512 bzw. 513 gelesen wird. Zum Zeitpunkt 43 hat
dieser Grobrasterzähler mit 516, 517 = 00 den
Zählerstand 00, und das Bit 511 = 1 wird in die Kippstufe K 2 eingegeben und danach mit dem Signal
Zi = 1 weitergegeben. Dieses Signal Zi = 1 zum
Zeitpunkt 43 signalisiert somit nur die Polarität des Signals D1. Zum Zeitpunkt 83, dem nächsten Auslesezeitpunkt,
hat der Grobrasterzähler den Zählerstand 01, und mit der Schalterstellung 01 des Schalters 5W 4 wird
das Bit 512 = 0 in die Kippstufe K 2 eingegeben. Auf diese Weise wird ab dem Zeitpunkt 83 mit dem Signal
Zl das erste Bit des Zeitrasterwortes 01 abgegeben. Zum nächsten Auslesezeitpunkt 123 hat der Grobrasterzähler
den Zählerstand 10, und damit wird das Bit
513 = 1 in die Kippstufe K 2 eingegeben, und
anschließend wird mit dem Signal Zl = 1 auch das zweite Bit des Zeitrasterwortes 01 abgegeben. Zum
Zeitpunkt 123 addiert der Addierer AD2 die Worte
10 + 01 = 11, weil am Glied AND2 sowohl vom Ausgang des Gliedes NAND2 als auch vom Inverter
IN 2 jeweils 1-Signale anliegen. Damit erreicht der Grobrasterzähler den Zählerstand 11, der in die Zellen
536, 537 übernommen wird und sowohl in den Zellen 516, 517 als auch in den Zellen 536, 537 so lange
ίο gespeichert bleibt, bis der nächste Binärwertwechsel
auftritt, weil erst mit B 3 = 0 das Wort 00 in die Zellen 536, 537 eingelesen und damit der Grobrasterzähler
gelöscht wird. Solange der Grobrasterzähler seinen Zählerstand 11 einnimmt, hat der Schalter SW 4 die
Schalterstellung 11, so daß ab dem Zeitpunkt 123 bis zum nächsten Binärwertwechsel immer das Bit 511 = 1
und damit das Signal Zl = I abgegeben wird.
Die Tabelle 1 zeigt das Hochzählen des Grobrasterzählers. Zum Zeitpunkt 15 wird mit dem Signal B 3 = 0
zunächst der Zählerstand zurückgesetzt, und in die Zellen 536, 537 wird das Wort 00 gespeichert. Zum
nächsten Auslesezeitpunkt 43 wird mit dem Signal E = 1 und dem Signal IN2 = 1 im Addierer AD2 das
Wort 01 addiert, so daß sich der Zählerstand 01 ergibt.
Zu den nächsten Auslesezeitpunkten 83 bzw. 123 wird dieser Zählerstand auf 10 bzw. auf 11 erhöht. Dieser
Zählerstand 11 wird mit Hilfe des Gliedes NAND 2 decodiert, und mit dem Signal E=O wird die Ausgabe
des Signals B 3 = 0 erst dann ermöglicht, wenn das Impulstelegramm vollständig ausgelesen wurde. Um die
Wirkung eines Binärwertwechsels zu erläutern, wurde also zum Zeitpunkt 3 angenommen, daß in den Zellen
516,517 das Wort 11 gespeichert ist, womit signalisiert
wurde, daß das vorhergehende Impulstelegramm bereits vollständig ausgesendet ist.
F i g. 4 zeigt einige der in F i g. 3 dargestellten Signale in verkleinertem Maßstab. Insbesondere sind in F i g. 4
auch die in Tabelle 1 eingetragenen Auslesezeitpunkte 83 und 123 eingetragen. Aus F i g. 4 ist auch ersichtlich,
daß ein Binärwertwechsel des Signals D 2 erst zum Zeitpunkt 95 stattfindet. Im folgenden wird die
Wirkungsweise der in F i g. 2 dargestellten Schaltungsanordnung an Hand der F i g. 3 und 4 und der Tabelle 2,
betreffend die Adresse »zwei«, beschrieben.
Die Tabelle 2 bezieht sich somit auf die gestrichelt dargestellten Schalterstellungen der Schalter SW2 und
SW3 gemäß F i g. 2. Die unter den Zellen 521 bis 527 eingetragenen Bits stehen an den Ausgängen dieser
Zellen zu den eingetragenen Zeitpunkten zur Verfügung. Die unter den Zellen 531 bis 537 eingetragenen
Bits liegen an den Eingängen dieser Zellen zu den angegebenen Zeitpunkten an.
Beispielsweise wird angenommen, daß zum Zeitpunkt
11 über die Ausgänge der Zellen 521 bis 527 das Wort
1011010 abgegeben wird. Die Bits 10 der Zellen 526, 527 signalisieren, daß das Impulstelegramm 101 noch
nicht vollständig ausgesendet wurde. Zum Auslesezeitpunkt 23 hat der Schalter SW4 die Schalterstellung 10,
so daß das Bit 523 = 1 in die Kippstufe K 2 eingegeben und das Signal Zl = I abgegeben wird. Damit wird also
das letzte Bit des Impulstelegramms 101 abgegeben, so daß die vollständige Aussendung des Impulstelegramms
durch den Zählerstand 11 der Zellen 536, 537 signalisiert wird. Ab dem Zeitpunkt 23 bis zum
Zeitpunkt 51 wird der Feinrasterzähler mit dem Addierer ADi und den Zellen 524, 525, 534, 535
hochgezählt, was aber belanglos ist, da während dieser Zeit kein Binärwechsel auftritt.
Zum Zeitpunkt 63 wird einerseits mit dem Signal Zl = I das Bit 521 = 1 ausgegeben und andererseits
wird der Feinrasterzähler wieder auf den Zählerstand OO zurückgesetzt. Wie die F i g. 4 zeigt, ist zum Zeitpunkt
95 ein Binärwertwechsel des Signals D 2 aufgetreten, der aber erst zum Zeitpunkt 99 signalisiert werden kann,
weil erst zu diesem Zeitpunkt die Adresse »zwei« eingestellt ist, wie das Diagramm C2 zeigt. Zum
Zeitpunkt 99 wird also bereits das Impulstelegramm 011
in die Zellen 531, 532, 533 eingespeichert und zum nächsten Auslesezeitpunkt 103 in die Zellen 521, 522,
523 übernommen. Die Vorgänge zum Zeitpunkt 103 entsprechen den Vorgängen zum Zeitpunkt 43 gemäß
Tabelle 1. Der Grobrasterzähler hat zum Zeitpunkt 103
ίο
gemäß Tabelle 2 den Zählerstand 00, so daß das Bit
521 = 0 ausgelesen und das Signal Zl=O abgegeben wird. Gleichzeitig wird der Zählerstand dieses Auslesezählers
um eine Einheit erhöht, so daß sich der Zählerstand 01 ergibt, wie die Zellen 536, 537 zeigen.
Zu den beiden nächsten Auslesezeitpunkten, die in Tabelle 2 aber nicht eingetragen sind, werden die Bits
522 = 1 bzw. 523 = 1 mit den Signalen Zl = I bzw. Zl = 1 ausgelesen Diese Vorgänge gleichen weitgehend
jenen, wie sie an Hand der Tabelle 1 beschrieben wurden. Dabei wird durch das Bit 521 = 1 ab dem
Zeitpunkt 11 bis zum Zeitpunkt 99 der Binärwert D 2 = 1 und ab dem Zeitpunkt 103 der Binärwert
D 2 = 0 signalisiert.
a2 al
521 522 523 524 525
521 522 523 524 525
526
527 ZX 531 532 S33 534 535 536 537
11 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 |
19 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 |
23 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
31 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
39 | I 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
51 | I 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
59 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
63 | 1 0 | 1 | 0 | 0 | [ 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 |
71 | ί ο | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
79 | 0 | 1 | 0 | 4 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
91 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
99 | 0 | 1 | 1 | 1 | [ 1 | 1 | 0 | 1 | 1 | ö | ö | 0 | 0 |
103 Ql | 1 | 0 | 0 ( | ) 0 | 0 | 0 | Ϊ | i | 0 | 0 | 0 | 1 | |
111 0 1 | 1 | 0 | 0 ( | ) 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | |
119 ( | 1 | 0 | 1 ( | ) 1 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | |
) 1 |
Das Signal Zl wird der in Fig.5 dargestellten Zentraleinheit ZS zugeführt. Diese besteht im Prinzip
aus einem Umsetzer UM, einer Addierstufe AD und einem Synchronwortgenerator SYG. Mit Hilfe des
Umsetzers UM wird das Signal Zl zeitlich komprimiert, so daß pro Zeitmultiplexrahmen eine Lücke
entsteht, in die dann ein Synchronwort eingefügt wird, das mit Hilfe des Synchronwortgenerators 5FG erzeugt
wird. Die Einfügung des Synchronwortes geschieht mit Hilfe des Addierers AD, über dessen Ausgang das Signal
Z2 abgegeben wird, das einerseits die Informationen des Signals Zl enthält und andererseits das Synchronwort,
mit Hilfe dessen die Zeitmultiplexrahmensynchronisierung durchgeführt wird. Die beschriebene Zentraleinheit
ZS wird als an sich bekannt vorausgesetzt, weshalb nicht auf weitere Details eingegangen wird.
Das Signal Z2 wird mit Hilfe der sendeseitigen Übertragungseinrichtung US, mit Hilfe der Übertragungsstrecke
U und mit Hilfe der empfangsseitigen Übertragungseinrichtung UE in an sich bekannter
Weise zur Empfangsseite übertragen und wird dort der empfangsseitigen Zentraleinheit ZE zugeführt. Die
empfangsseitige Zentraleinheit ZE wird ebenfalls als bekannt vorausgesetzt, aber nicht näher beschrieben.
Mit Hilfe dieser Zentraleinheit ZE werden die Signale Zl und Γ52 abgeleitet. Das Signal Γ52 signalisiert auf
der Empfangsseite den Zeitmultiplexrahmen. Das Signal Z1 gleicht dem sendeseitigen Signal Z1.
F i g. 6 zeigt ausführlicher die in F i g. 1 schematisch dargestellte empfangsseitige Verarbeitungseinrichtung
VE für den Fall, daß nur zwei Kanäle vorgesehen sind und daher auch nur zwei Adressen ausgegeben werden.
Während der Dauer der Adresse »eins« bzw. »zwei« nehmen die Schalter SW5 und SW6 ihre voll
eingezeichneten bzw. ihre gestrichelt eingezeichneten Schalterstellungen ein. Im folgenden wird die Wirkungsweise
der in F i g. 6 dargestellten Schaltungsanordnung bei eingestellter Adresse »eins« an Hand der in F i g. 7
dargestellten Signale und an Hand der Tabelle 3 beschrieben. In Tabelle 3 sind unterhalb den Bezugszeichen
der Kippstufe K3 und der Speicherzellen 541 bis
547 die Binärwerte eingetragen, die von den Ausgängen dieser Zellen abgegeben werden. Unter die
Bezugszeichen der Zellen 561 bis 567 sind jene Binärwerte eingetragen, die den Eingängen dieser
Zellen zugeführt werden. Mit dem Taktsignal T42 = 0 werden die Informationen der Zellen 541 bis 547
gelesen, mit den positiven Impulsflanken des Signals Γ42 werden Informationen in die Zellen 561 bis 567
übernommen, und mit dem Signal Γ42 = 1 werden die in den Zellen 561 bis 567 gespeicherten Informationen
über die Schalter SW5 in die Zellen 541 bis 547 eingespeichert.
Das Signal Zl wird im Takt des Signals Γ22 in der
Kippstufe K 3 des Binärwertwechseldiskriminators PW2 zwischengespeichert, so daß sich das in F i g. 7
dargestellte Signal K 3 ergibt. Mit Hilfe des Exklusiv-ODER-GIiedes
EX 2 werden Binärwertwechsel des Signals Zl signalisiert, weil der alte Binärwert des
Signals Zl in die Zelle 541 gespeichert ist und weil der Binärwert des Signals K 3 den jeweils neuen Binärwert
des Signals Zl darstellt.
Die Schalter SWl können je vier Schalterstellungen
einnehmen, die mit den Bezugszeichen 00, 01, 10, 11
bezeichnet sind und die immer dann eingenommen werden, wenn über die beiden Steuerleitungen, die mit
den gleichen Bezugszeichen bezeichneten Steuerworte 00 bzw. 01 bzw. 10 bzw. 11 zugeführt werden.
Der Addierer AD 3 addiert das Wort e2, el zum
Wort /2, /1 = 01 und gibt unter Berücksichtigung der Überträge zwei Stellen des Resultates an die Glieder
AND 5 ab. Der Addierer AD4 addiert die Worte g2, g 1
und Λ 2, Λ1 und gibt ein zweistelliges Resultat unter
Berücksichtigung der diesbezüglich anfallenden Überträge an die Zellen 566,567 ab.
Gemäß der Tabelle 3 wird angenommen, daß zum Zeitpunkt 200 in den Zellen 541 das Wort 0101111
gespeichert ist. Der Inhalt der Zellen 541, 542, 543 wird bei den voll eingezeichneten Schalterstellungen 11
der Schalter SWl direkt in die Speicherzellen 561, 562, 563 übernommen. Dabei wird angenommen, daß
vom Ausgang des Gliedes EX 2 das Signal 56 = 0
abgegeben wird, daß vom Ausgang des Gliedes NAND 4 ein 1-Signal abgegeben wird und daß mit 546,
547 = 11 über die Ausgänge der Glieder AND 4 ebenfalls das Wort 11 an die Schalter SW7 abgegeben
wird, so daß die Schalterstellungen 11 eingestellt sind. In
den Zellen 561 bis 563 sind somit die Bits 010 gespeichert
Mit 544, 545 = 11 werden im Addierer AD3 die Worte 11+01 addiert, und mit Γ12 = 1 wird das
Resultat 11 in die Zellen 563,565 übernommen.
Am Eingang h 1 des Addierers AD 4 liegt ein 0-Signal an, weil vom Glied EX 2 ein O-Signal abgegeben wird, weil vom Glied NAND 5 ein 1-Signal abgegeben wird und weil am Glied NOR 4 damit zwei 1-Signale anliegen, die das Signal Al=O ergeben. Unter diesen Voraussetzungen addiert der Addierer AD 4 das Wort g2, g\ = 11 + h2,h 1 = 00, so daß das Resultat 11 in die Zellen 566, 567 eingespeichert wird. Die Zellen 546, 547 und der Addierer AD 4 bilden zusammen einen Grobrasterzähler, dessen Zählerstand 11 den vollständigen Empfang des Impulstelegramms signalisiert.
Am Eingang h 1 des Addierers AD 4 liegt ein 0-Signal an, weil vom Glied EX 2 ein O-Signal abgegeben wird, weil vom Glied NAND 5 ein 1-Signal abgegeben wird und weil am Glied NOR 4 damit zwei 1-Signale anliegen, die das Signal Al=O ergeben. Unter diesen Voraussetzungen addiert der Addierer AD 4 das Wort g2, g\ = 11 + h2,h 1 = 00, so daß das Resultat 11 in die Zellen 566, 567 eingespeichert wird. Die Zellen 546, 547 und der Addierer AD 4 bilden zusammen einen Grobrasterzähler, dessen Zählerstand 11 den vollständigen Empfang des Impulstelegramms signalisiert.
K3 | 541 | 542 | 543 | e2 | el | 546 | gi | Zl | 561 | 562 | 563 | 564 | S 65 | 566 | 567 | |
t | 0 | 0 | 1 | 0 | 544 | 545 | 1 | 547 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
200 | 1 | 1 | 1 | 1 | ||||||||||||
204 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | |||
208 | Ϊ | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | Ϊ | 1 | 0 | 0 | 1 | 0 | 1 |
212 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
220 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
232 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 |
240 | 1 | 1 | 1 | 0 | ||||||||||||
244 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | |||
248 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
252 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 |
260 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | 0 |
272 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
280 | 1 | 1 | 0 | 1 | ||||||||||||
284 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | |||
288 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 |
292 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | |||||||||
300 | 0 | 1 | 1 | |||||||||||||
Zur Zeit 204 erscheint eine positive Impulsflanke des Signals Zl, die aber erst zur Zeit 208 mit dem Signal
K 3 — 1 signalisiert wird, weil erst zu diesem Zeitpunkt ein Impuls des Signals T22 während der Dauer der
Adresse »eins« auftritt, wie das Diagramm C12 zeigt.
Zum Zeitpunkt 208 wird außerdem das Wort 1100001 von den Zellen 561 bis 567 in die Zellen 541 bis 547
übernommen. Mit dem Signal £3 = 1 und dem Signal
541 = 0 wird vom Ausgang des Gliedes EX2 ein 1-Signal an einen Eingang des Gliedes NAND 4
abgegeben. Mit 546,547 = 11 ergibt sich am Ausgang des Gliedes NAND 3 und an einem Eingang des Gliedes
NOR 3 ein O-Signal. Mit dem Signal 7Ί2 = 0 liegt auch
am zweiten Eingang des Gliedes NOR 3 ein 0-Signal, so daß über dessen Ausgang ein 1-Signal an das Glied
NAND 4 abgegeben wird und über den Ausgang dieses Gliedes O-Signale an den Gliedern AND 4 anliegen. Auf
diese Weise ergibt sich an den Ausgängen der Glieder AND 4 das Wort 00, das einerseits den Schalter SW7 in
die Stellung 00 steuert und das andererseits den Eingängen g 2, g\ des Addierers AD 4 zugeführt wird.
Bei der Schalterstellung 00 des Schalters SW7 wird nun das Bit K3 = \ in die Zellen 561 übernommen,
wogegen die beiden übrigen Bits 10 ungeändert in die Zellen 562,563 eingespeichert werden. Der Zeitpunkt
208 ist ein Einlesezeitpunkt und insofern wichtig, weil zu diesem Zeitpunkt das Bit K 3 = 1, das die neue Polarität
signalisiert, zunächst in den Zwischenspeicher 561 übernommen und dann später in die Zellen 541
eingespeichert wird.
Am Addierer AD 3 liegt zwar einerseits das Wort e2,
e 1 = 00 und andererseits das Wort /2, /1 = 01, so daß sich das Resultat 01 ergibt, das aber wegen dem Signal
T12 = 0 und wegen der Glieder AND 5 nicht in die Zellen 564, 565 übernommen wird. Diese Zellen 564,
565 erhalten somit das Wort 00, das anschließend in die Zellen 544, 545 übernommen wird. Dabei bilden die
Zellen 544, 545 und der Addierer AD3 wieder einen Feinrasterzähler, dessen Zählerstände 00, 01, 10, 11
einzelne Zeitrasterpunkte festlegen. Dieser Feinrasterzähler wird zu den unterstrichenen Einlesezeitpunkten
208, 248, 288 immer auf den Zählerstand 00 zurückgesetzt, weil zu diesem Zeitpunkten mit dem Signal
Γ12 - 0 die Glieder AND 5 gesperrt werden. Der
Feinrasterzähler wird somit ab den Einlesezeitpunkten hochgezählt. Beispielsweise werden zu den Zeitpunkten
212 und 252 bzw. 220 und 260 bzw. 232 und 272 die Zählerstände 01 bzw. 00 bzw. 11 eingestellt.
Zum Zeitpunkt 208 liegt an den Eingängen g2, g 1 des Addierers AD 4 das Wort 00 und mit NAND 8 = 1,
NAND 5 = 0, NOR 4 = 0 und h 1 = 1 ergibt sich das Resultat 01, das in die Zellen 566, 567 eingespeichert
wird. Der Zählerstand 01 dieses Grobrasterzählers signalisiert, daß zum Zeitpunkt 208 das erste Bit des
Impulstelegramms in die Zelle 561 des Zwischenspeichers übernommen wurde.
Zum Zeitpunkt 212 wird das Wort 1100001 der Zellen 561 bis 567 in die Zellen 541 bis 547 übernommen.
Wichtig ist vor allen Dingen das Bit 541, weil dieses Bit den erfolgten Binärwertwechsel signalisiert und zu
einem späteren Zeitpunkt mit Hilfe des Signals B 5 weitergegeben wird.
In die Zellen 561,562,563 wird zu den Zeitpunkten
212, 220, 232 und 240 immer das Wort 110 zwischengespeichert, weil der Schalter SW7 die
Schalterstellung 01 einnimmt und weil K 3 = 1 ist
Zu den Zeitpunkten 212, 220, 232, 240 wird der Feinrasterzähler mit dem Addierer AD 3, wie bereits
erwähnt, hochgezählt, so daß sich die Zählerstände 01, 10,11,00 ergeben.
Zu den Zeitpunkten 212, 220, 232, 240 wird mit Γ12 = 1 vom NOR 4-Glied ein 0-Signal abgegeben, so
daß mit h 2, h 1 = 00 der Zählerstand nicht geändert wird und über die Ausgänge des Addierers AD 4 das
Resultat 01 in die Zellen 566,567 zwischengespeichert wird.
Zum Zeitpunkt 244 ändert sich der Binärwert des Signals Zi und es ist nun Zl = 0. Der Binärwert
Zl = I zum Zeitpunkt 204 entspricht gemäß Tabelle 1 dem Binärwert Zl = 1 zum Zeitpunkt 43. Gemäß
Tabelle 1 ergibt sich aber nach 40 Zeiteinheiten zum Zeitpunkt 83 der Binärwert Zl=O, und genau diesem
Binärwert entspricht der in Tabelle 3 eingetragene Binärwert Zl = 0 zum Zeitpunkt 244. Dieser Binärwert
wird zum Zeitpunkt 248 in die Kippstufe K 3 übernommen. Zu diesem Zeitpunkt 248 gibt das Glied
EX2 ein 1-Signal ab, das Glied NAND3 gibt ebenfalls
ein 1-Signal ab, wegen Γ12 = 0 gibt das Glied NOR 3
ein 0-Signal ab und das Glied NAND 4 gibt ein 1-Signal
ab, so daß das Wort 01 der Zellen 546,547 am Schalter SW7 und am Addierer AD 4 anliegt. Bei der
Schalterstellung 01 des Schalters SW7 werden die Binärwerte der Zellen 541 bzw. 543 direkt in die Zellen
561 bzw. 563 übernommen, wogegen in die Zelle 562 das Bit K 3 = 0 zwischengespeichert wird. Damit ist das
erste Bit der Zeitrasterangabe im Zwischenspeicher und wird zum Zeitpunkt 252 in die Zelle 542 übernommen,
wo es bis zum Zeitpunkt 3,00 gespeichert bleibt. Mit Γ12 = 0 wird h 2, h 1 =01, so daß der Zähler mit dem
Addierer AD 4 hochgezählt wird und der Zählerstand 10 in die Zellen 566, 567 gespeichert wird. Dieser
Zählerstand 10 gibt gleichzeitig an, daß nunmehr das zweite Bit des Impulstelegramms, nämlich das Bit
562 = 0 in den Zwischenspeicher übernommen wurde. Zu den Zeitpunkten 252,260,272,280 wird das Wort 10
der Zellen 566, 567 nicht geändert, da zu diesen Zeitpunkten wegen 7*12 = 1 immer Al=O ist.
Ab dem Zeitpunkt 244 ändert sich nach 40 Zeiteinheiten erneut das Signal Zi, so daß zum
Zeitpunkt 284 das Signal Zl = 1 auftritt. Dieser Binärwert entspricht dem in Tabelle 1 zum Zeitpunkt
123 eingetragenen Binärwert Zl = 1. Zum Zeitpunkt 288 wird der Binärwert Zl = 1 in die Kippstufe K3
übernommen und bei der Schalterstellung 10 des Schalters SW7 wird nunmehr das Bit K 3 = 1 in den
Zwischenspeicher 563 übernommen. Damit befindet sich nun auch das dritte Bit des Impulstelegramms im
Zwischenspeicher, und zwar in Zelle 563, was durch das
Wort 11 der Zellen 566,567 signalisiert wird.
Rückschauend läßt sich erkennen, daß zum Einlese-Zeitpunkt
208 das erste Bit des Impulstelegramms in die Zelle 561 übernommen wurde, daß zum nächsten
Einlesezeitpunkt 248 das zweite Bit des Impulstelegramms in die Zelle 562 übernommen wurde und daß
das dritte Bit des Impulstelegramms zum Einlesezeitpunkt 288 in die Zelle 563 übernommen wurde. Im
Anschluß daran wird das vollständige Impulstelegramm 101 in die Zellen 541 bis 543 übernommen. Damit steht
fest, daß mit dem Bit 541 = 1 der nächste Binärwertwechsel signalisiert wird und daß dieses Bit mit dem
Signal B5 = 1 an die in Fig. 1 dargestellten Kanaleinheiten
KEi bis KEn weitergeleitet wird. Weiche der
Kanaleinheiten dieses Bit B 5 = 1 tatsächlich erhält, hängt von der Stellung des Schalters des Demultiplexers
DEMUX ab. Da im vorliegenden Fall nur die Adresse »eins« behandelt wird, hat der Schalter des Demultiplexers
DEMUX die voll eingezeichnete Schaltstellung, so daß sichergestellt ist, daß das Bit 55 = 1 in die erste
Kanaleinheit KEX übernommen wird. Der Zeitpunkt, zu dem dies geschieht, ist aber vom Signal T53 abhängig,
das vom Demultiplexer DEMUX an die Kanaleinheit KEi abgegeben wird. Der Zeitpunkt, wann dies
geschehen soll, ist durch das Impulstelegramm bereits bekannt. Es ist dies der Zeitpunkt 01, der ab dem
Zeitpunkt 292 in den Zellen 542, 543 so lange gespeichert bleibt, bis das Signal B 5 = 1 tatsächlich in
die Kanaleinheit KE1 überschrieben wurde.
Ab dem Zeitpunkt 288 beginnt der Feinrasterzähler wieder seinen Zählzyklus und erreicht zum Zeitpunkt
292 den Zählerstand 01, der zum Zeitpunkt 300 in den Zellen 544, 545 gespeichert ist. Dieser Zählerstand 01
stellt einen zeitlichen Ist-Wert dar, im Gegensatz zu den Bits 01 des Impulstelegramms, die einen zeitlichen
Sollwert darstellen. Zum Zeitpunkt 300 stimmt der Sollwert des Impulstelegramms 01 mit dem Ist-Wert 01
der Zellen 544, 545 überein, so daß nunmehr mit Hilfe des Signals Γ53 = 1 das Signal 55 = 1 in die in Fig. 1
dargestellte Kanalschaltung KEi eingespeichert werden muß.
Im einzelnen werden mit den Gliedern EX3, EX4 des Schalters SW8 dauernd die Inhalte der Zellen 542 und 544 einerseits bzw. 543 und 545 andererseits verglichen, und zum Zeitpunkt 300 geben beide Glieder EX3, EX4 0-Signale ab, so daß über das Glied NOR I an einen Eingang des Gliedes NAND 6 ein 1-Signal abgegeben wird. Das Glied NAND 3 signalisiert das Wort 11 der Zellen 546, 547 und gibt ein 0-Signal ab, das den vollständigen Empfang des Impulstelegramms signalisiert Über den Inverter /N3 wird ein 1-Signal abgegeben, so daß an beiden Eingängen des Gliedes NAND 6 1-Signale anliegen und über dessen Ausgang ein 0-Signal an einen Eingang des Gliedes NOR 2 abgegeben wird. Mit 7Ί2 = 1 und Γ42 = 1 wird vom Glied NAND 7 ein 0-Signal abgegeben, so daß das Glied NOR 2 ein 1-Signal abgibt das als Signal Γ53 = 1 die Aktivierung der in F i g. 1 dargestellten Kanaleinheit KEi bewirkt. Damit wird das Signal 55 = 1 zu dem Zeitpunkt in die Kanaleinheit KEi übernommen, zu dem es gemäß dem Impulstelegramm übernommen werden mußte.
Im einzelnen werden mit den Gliedern EX3, EX4 des Schalters SW8 dauernd die Inhalte der Zellen 542 und 544 einerseits bzw. 543 und 545 andererseits verglichen, und zum Zeitpunkt 300 geben beide Glieder EX3, EX4 0-Signale ab, so daß über das Glied NOR I an einen Eingang des Gliedes NAND 6 ein 1-Signal abgegeben wird. Das Glied NAND 3 signalisiert das Wort 11 der Zellen 546, 547 und gibt ein 0-Signal ab, das den vollständigen Empfang des Impulstelegramms signalisiert Über den Inverter /N3 wird ein 1-Signal abgegeben, so daß an beiden Eingängen des Gliedes NAND 6 1-Signale anliegen und über dessen Ausgang ein 0-Signal an einen Eingang des Gliedes NOR 2 abgegeben wird. Mit 7Ί2 = 1 und Γ42 = 1 wird vom Glied NAND 7 ein 0-Signal abgegeben, so daß das Glied NOR 2 ein 1-Signal abgibt das als Signal Γ53 = 1 die Aktivierung der in F i g. 1 dargestellten Kanaleinheit KEi bewirkt. Damit wird das Signal 55 = 1 zu dem Zeitpunkt in die Kanaleinheit KEi übernommen, zu dem es gemäß dem Impulstelegramm übernommen werden mußte.
Die auf der Sendeseite auftretenden Binärwertwechsel des in F i g. 3 dargestellten Signals D1 werden somit
zu entsprechenden Zeitpunkten der in F i g. 1 dargestellten Kanaleinheit KEi signalisiert Dabei ergeben sich
709 541/511
einerseits im wesentlichen gleichbleibender Verzögerungen, die durch die Übertragung der Signale mit Hilfe
der Übertragungseinrichtungen US und UE bedingt sind und andererseits treten kleine, unerhebliche
Zeitrasterfehler auf, weil das zeitliche Auftreten der Binärwertwechsel in digitaler Weise erfaßt und
signalisiert wird.
Die gestrichelten Schalterstellungen der in Fig.6
dargestellten Schalter SWS, SW6 und die Tabelle 4 beziehen sich auf die Adresse »zwei«. Zum Zeitpunkt
204 ist gemäß Tabelle 4 das Wort 1000101 in den Zellen 551 bis 557 gespeichert. Der Feinrasterzähler mit den
Zellen 554, 555 und dem Addierer AD 3 wird zu den Zeitpunkten 204, 216, 224 hochgezählt und mit dem
Wort 10 in den Zellen 566,567 zu den Zeitpunkten 204, 216, 224 wird signalisiert, daß bereits zwei Bits des
Impulstelegramms in den Zellen 561, 561 zwischengespeichert sind. Der Zeitpunkt 228 ist ein Einlesezeitpunkt,
zu dem auch das dritte Bit des Impulstelegramms übernommen und in der Zelle 563 zwischengespeichert
wird. Das Impulstelegramm 101 liegt nunmehr vollständig vor, was durch das Wort 11 der Zellen 566, 567
signalisiert wird.
Ab dem Zeitpunkt 236 ist das Impulstelegramm 101 in den Zellen 551 bis 553 gespeichert und es wird nun
abgewartet, bis der im Impulstelegramm angegebene Zeitpunkt 01 mit dem tatsächlich gemessenen Zeitpunkt
übereinstimmt, der jeweils in den Zellen 554, 555 gespeichert ist. Diese Übereinstimmung wird zum
Zeitpunkt 244 erzielt, so daß zu diesem Zeitpunkt das Signal Γ53 = 1 abgegeben wird. Dabei wurde bereits
ab dem Zeitpunkt 204 während der Adressen »zwei« mit dem Bit 551 = 1 das Signal B 5 an die in Fig. 1
dargestellten Kanaleinheiten KEl bis KEη abgegeben.
Aber erst zum Zeitpunkt 244 hat der Demultiplexer DEMUX die gestrichelt eingezeichnete Schalterstellung,
und erst zu diesem Zeitpunkt 244 wird das Signal Γ53 = 1 abgegeben, so daß das Signal B 5 = 1 in die
Kanaleinheit KE2 übernommen wird.
K3 | 551 | 552 | el | 0 | el | 556 | 557 | Cl | Zi | U | 561 | V | 562 | W | 563 | 564 | 565 | 566 | 567 | |
ί | 0 | 1 | 0 | 553 554 | 1 | 555 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | ||||
204 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | ||||
216 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | ||||
224 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | ||||
228 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | ||||
236 | 1 | 1 | 0 | 1 | Tabelle 5 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | ||||
244 | 1 | Π | \ | |||||||||||||||||
Cl | ||||||||||||||||||||
B3 | ||||||||||||||||||||
1 | 1 | 1 | 1 | 0 | 0 | 1 |
1 | 0 | 1 | 1 | 1 | 0 | 0 |
1 | X | 0 | 0 | 1 | 0 | 1 |
1 | X | 0 | 1 | 0 | 0 | 1 |
1 | X | 1 | 0 | 0 | 0 | 1 |
0 | X | 0 | 0 | 0 | 1 | 1 |
0 | X | 0 | 1 | 0 | 1 | 1 |
0 | X | 1 | 0 | 0 | 1 | 1 |
0 | X | 1 | 1 | 0 | 0 | 1 |
F i g. 8 zeigt ein weiteres Ausführungsbeispiel einer Verarbeitungseinheit, die an Stelle der in F i g. 1
dargestellten Verarbeitungseinheit VS verwendbar ist. Im Vergleich zu der in F i g. 2 dargestellten Verarbeitungseinheit
zeichnet sich die in Fig.8 dargestellte Verarbeitungseinheit dadurch aus, daß die Speicher
SP \, SP2 pro Adresse nur je sechs Speicherzellen haben, und daß Binärwertwechsel mit größerer
Sicherheit erkannt werden als unter Verwendung der in Fig. 2 dargestellten Schaltungsanordnung. Gemäß
Fig.8 arbeiten die Schalter SW2, SW3, SW4, die
Speicher SPi, SP2, SP3, die Kippstufen Kl, K 2 und
die Addierer AD 1, AD 2 in gleicher Weise wie die mit gleichem Bezugszeichen bezeichneten Bauteile gemäß
Fig.2. Einige dieser Bauteile sind aber anders angeschlossen. Die Schalterstellungen 0 bzw. 1 des
Schalters 5Wl sind vom Signal unabhängig und werden
mit w = 0 bzw. w = 1 eingenommen. Mit dem Signal
B 3 = 0 wird wieder ein Binärwertwechsel signalisiert.
Die Logikschaltung LOGl erhält eingangs die Signale Tl, B3,c2,cl und gibt über ihre Ausgänge die
Signale u, ν und w ab. Sie enthält die Glieder OR 1, NOR5, NOR6, AND8, NANDiO, NANDU, IN6,
IN7. Die Wirkungsweise der Logikschaltung LOG 1 ist
aus Tabelle 5 ersichtlich.
Im folgenden wird die Wirkungsweise der in F i g. 8 dargestellten Schaltungsanordnung an Hand der Tabellen
5 und 6 erläutert, wobei die Schalter 5JV2,5VV3 die
voll eingestellten Schalterstellungen gemäß der Adresse »eins« einnehmen. Es wird angenommen, daß zum
Zeitpunkt 3 in den Zellen 511 bis 516 das Wort 001011
gespeichert ist. Das Signal B 2 = 0 wird immer in die Zelle 531 übernommen. Mit Ti = 0 ist w = 1, so daß
.der Inhalt der Zelle 512 in die Zelle 532 übernommen
.vird. Mit w = 1 sind die Glieder AND 7 geöffnet und an
den Eingängen a 2, a 1 des Addierers ADl liegt das
Wort 10. Mit u = 0 liegt an den beiden anderen Eingängen b 2, b 1 das Wort 00 an, so daß über den
Ausgang des Addierers AD 1 in die Zellen 533,534 das Wort 10 abgegeben wird. Mit κ=0 addiert der
19 20
Addierer AD211 + 00 = 11, so daß mit w = lüberdie Glieder AND9 das Wort 11 in die Zellen 535, 536
zwischengespeichert wird.
7*1
511 512 513 514
ei c-2 515 516
B2 531 532 533 534 535 536 ZX
3 | 0 | 0 | 0 | 1 | 0 | 1 | 1 0 | 0 ( | ( | I | ) 1 | 1 | 0 |
7 | 1 | 0 | 0 | 1 | 0 | 1 | 1 0 | ) | 0 0 1 ( | ) 1 | 1 | 0 | |
27 | 1 | 0 | 0 | 1 | 0 | 1 | 1 1 | 10 1 ( | ) 1 | 1 | 0 | ||
35 | 1 | 1 | Q | 1 | 0 | 1 | 1 t | 1 0 | 0 | 0 | |||
43 | 0 | 1 | 1 | 1 | 1 | 0 | 0 1 | 0 | 1 | 1 | |||
47 | 1 | 1 | 1 | 1 | 1 | 1 | 1 1 | 0 | 1 | 1 | |||
83 | 0 | 1 | 1 | 1 | 1 | 0 | 1 1 | 1 | 0 | 1 | |||
87 | 1 | 1 | 1 | 1 | 1 | 1 | 0 1 | 1 | 0 | 1 | |||
95 | 1 | 1 | 1 | 1 | 1 | 1 | 0 1 | 1 | 1 | 0 | 1 | ||
107 | 1 | 1 | 1 | 1 | 1 | 1 | 0 1 | 1 | 0 | 1 | |||
115 | 1 | 1 | 1 | 1 | 1 | 1 | 0 1 | 1 | 0 | 1 | |||
123 | 0 | 1 | 1 | 1 | 1 | 1 | 0 1 | I 1 | 1 | 1 | |||
1 1 1 | |||||||||||||
1 | |||||||||||||
Zum Zeitpunkt 7 wird in die Zellen 511 bis 516 das
Wort 001011 übernommen. Mit 7*1 = 1, B 3 = 1, c2 = 1, ei = 1 ist w = 1 und dann 1, wird wieder der
Inhalt der Zelle 512 in die Zelle 532 übernommen. Mit w=l und U = O addiert der Addierer AD 1 wieder die
Worte 10 + 00 und gibt das Resultat 10 in die Zellen 533, 534 ab. Der Addierer AD2 arbeitet wie zum
Zeitpunkt 3 und gibt das Resultat 11 an die Zellen 535, 536 ab. Zum Zeitpunkt 15 vollziehen sich die gleichen
Operationen wie zum Zeitpunkt 7. Zum Zeitpunkt 27 wird in die Zellen 511 bis 516 wieder das Wort 001011
übernommen. Mit B 2 = 1 wird der neue Binärwert in die Zelle 531 übernommen. Die übrigen Operationen
verlaufen wie zu den Zeitpunkten 7 und 15.
Zum Zeitpunkt 35 ist der erfolgte Binärwertwechsel bereits in der Zelle 511 gespeichert, so daß das Glied
EX 5 ein 0-Signal und der Inverter IN4 ein 1-Signal
abgeben. In der Zelle 512 ist der neue Binärwert aber noch nicht gespeichert, so daß das Glied EX 6 ebenfalls
ein 1-Signal an das Glied NAND 9 abgibt und somit das
Signal 53=0 den Binärwertwechsel signalisiert. Dieser Binärwertwechsel wird besonders sicher ermittelt,
weil dazu nicht nur die Operationen zur Zeit 27, sondern auch die Operationen zur Zeit 35 herangezogen
werden.Mit Ti = 1, S3 = 0, c2 = c 1 = 1 wird w = 0
und damit nimmt der Schalter 5Wl seine O-Schalterstellung
ein, so daß der neue Binärwert von Zelle 511 in die Zelle 532 übernommen wird. Mit w = 0 und u = 1
addiert der Addierer AD 1 die Worte 00 und 11 und gibt das Resultat 11 in den Zellen 533, 534. Damit werden
dem in Zelle 532 zwischengespeicherten neuen Binärwert 1 die Zeitrasterbits 11 zugeordnet. Das
Impulstelegramm lautet somit 111. Der Addierer AD2 addiert weiterhin die Worte 11 + 00 = 11. Dieses
Resultat wird aber nicht ausgewertet, da mit w = 0 das Wort 00 in die Zellen 535, 536 zwischengespeichert
wird.
Zur Zeit 43 ist wieder ein Auslesezeitpunkt. Das Impulstelegramm 111 ist in den Zellen 512, 513, 514
gespeichert. Mit 7*1 = 0 ist w = 1 und damit wird der Inhalt der Zelle 512 in die Zelle 532 übernommen. Mit
w=l und u=l addiert der Addierer AD 1 die Worte
11 + 00, so daß das Resultat 11 in die Zellen 533, 534
übernommen wird. Die Zeitrasterbits des Impulstelegramms werden somit nicht geändert. Mit 515,
516 = 00 wird das Bit 511 = 1 über den Schalter SW 4
in die Kippstufe K 2 eingegeben. Die Voraussetzungen dazu schafft das Glied AND 6, an dem zwei 1-Signale
zum Zeitpunkt 43 anliegen. Auf diese Weise wird zum Zeitpunkt 43 das Bit 511 = 1, das den neuen Binärwert
signalisiert, in die Kippstufe K 2 eingegeben und als Signal Zi — ί weitergeleitet. Das erste Bit des
Impulstelegranims wird damit mit Hilfe des Signals ZX
weitergeleitet. Mit ν = 1 addiert der Addierer AD 2 die Worte 00 + 01, so daß mit w = 1 über die Glieder
AND 9 das Resultat 01 in die Zellen 535, 536 übernommen wird.
Zur Zeit 47 wird mit Ti = 1, c2 = 01, u = 0, ν = 0,
w=l und damit addiert der Addierer AD 1 die Worte 11 + 00, so daß das Resultat 11 in die Zellen 533, 534
übernommen wird. Die Zeitrasterbits des Impulstelegramms bleiben somit ungeändert. Zu den Zeiten 55,67,
75 bleiben die gleichen Speicherzustände bestehen wie zum Zeitpunkt 47.
Der Zeitpunkt 83 ist wieder ein Auslesezeitpunkt, zu dem das Bit 514 bei der Schalterstellung 01 des
Schalters SW4 üoer die Kippstufe K 2 ausgelesen wird.
Das Signal Zi = 1 signalisiert eines der beiden Zeitrasterbits. Der Addierer AD2 addiert
01 + 01 = 10 und mit w = 1 wird das Resultat 10 in die Zellen 553,536 übernommen.
Zum Zeitpunkt 87 wird das Wort 111110 in die Zeilen 511 bis 516 übernommen. Zu den Zeiten 95, 107, 115
besteht die gleiche Speicherbelegung.
Zum Zeitpunkt 123, dem nächsten Auslesezeitpunkt hat der Schalter SW4 die Stellung 10, so daß das Bit
513 gelesen und mit dem Signal Zl = 0 auch das zweite Zeitrasterbit signalisiert wird. Damit wird nun
auch das dritte Bit des Impulstelegramms abgegeben.
Der Addierer AD 1 kann wieder in Kombination mit den Zellen 513, 514 als Feinrasterzähler aufgefaßt
werden, mit Hilfe dessen die Feinrasterbits des Impulstelegramms gewonnen werden. Dieser Feinrasterzähler
wird mit Ti = 1, 53 = 0 und c2,cl = 11 und mit u = 1, w = 0 immer auf 11 zurückgesetzt, wenn
ein Binärwertwechsel signalisiert wird. Danach wird dieser Feinrasterzähler mit w = 1 und u = 1 hochgezählt.
Beim ersten Auslesezeitpunkt nach signalisiertem Binärwertwechsel wird der Zählerstand des Feinrasterzählers
festgehalten und in das Impulstelegramm übernommen. Danach bleibt der Zählerstand des
Feinrasterzählers konstant, bis zur vollständigen Aus-
sendung des Impulstelegramms.
Der Addierer AD 2 kann in Kombination mit den Zellen 515, 516 wieder als Grobrasterzähler bezeichnet
werden, dessen Zählerstand mit Ti = 1, B 3 = 0, c2 = 1, cl = l, W=O, mit dem Auftreten eines
Binärwertwechsels zurückgesetzt wird. Danach wird der Zählerstand dieses Grobrasterzählers zu den
Auslesezeitpunkten hochgezählt, so daß mit Hilfe des Schalters SWA alle Bits des Impulstelegramms ausgelesen
werden können. ι ο
Mit den gestrichelt dargestellten Schalterstellungen der Schalter SW2, SW3 ist die Adresse »zwei«
eingestellt. Der Addierer AD 1 bildet in Kombination mit den Zellen 523, 524 wieder einen Feinrasterzähler
und der Addierer AD 2 bildet in Kombination mit den Zellen 525, 526 wieder einen Grobrasterzähler. Beide
Zähler werden in gleicher Weise, wie an Hand der Adresse »eins« beschrieben wurde, betrieben.
Fig.9 zeigt ein weiteres Ausführungsbeispiel einer
empfangsseitigen Verarbeitungseinheit VE, die an Stelle der in F i g. 6 dargestellten Schaltungsanordnung verwendbar
ist. Die in F i g. 9 dargestellte Verarbeitungseinheit VE zeichnet sich dadurch aus, daß pro Adresse
nur vier Speicherzellen erforderlich sind. Beispielsweise sind für die Adresse »eins« bzw. »zwei« die Speicherzellen
541 bis 544 bzw. 551 bis 554 vorgesehen. Die Schalter SW5, SW6 und die Speicher 5P4, 5P5, 5P6
werden in gleicher Weise betrieben, wie die gemäß Fig.6 dargestellten Bauteile gleicher Bezugszeichen.
Der Addierer AD 3 addiert zu einem Wort, das über die Eingänge e2, e 1 zugeführt wird, das Wort 11, das über
die Eingänge 12, f\ zugeführt wird.
Die Arbeitsweise der Logikschaltung LOG 2 ist aus Tabelle 7 ersichtlich. Die Logikschaltung LOG 2 hat die
Eingänge Γ12, e2, e 1, B6 und die Ausgänge m, n. Das
Wort 00 wird über die Ausgänge m, π nur dann abgegeben, wenn an den in Tabelle 7 angegebenen
Eingängen das Wort 1001 anliegt. Das Wort 01 wird über die Ausgänge m, π nur dann abgegeben, wenn das
Signal 7*12 = 0 ist. Das Wort 10 wird über die Ausgänge m, η dann abgegeben, wenn mit 7*12 = 1 und
mit B6 = 1 nicht an beiden Eingängen e2, el der
Binärwert 0 anliegt. Das Wort 11 wird über die Ausgänge m, π dann abgegeben, wenn das Signal
7*12 = 1 und B 6 = 0 ist. Die mit χ bezeichneten Binärwerte sind beliebig 0 oder 1.
Die Schalter SW7 werden mit Hilfe der Signale m
und η gesteuert und nehmen in Abhängigkeit von diesen Signalen die angegebenen Schaltstellungen ein. Mit
m — 0 und π = 0 nehmen also alle Schalter die
Schaltstellungen 00 ein. Bei dieser Schaltstellung 00 wird in alle Zellen 561, 562, 563, 564 des Zwischenspeichers
5P6 der Inhalt der Zelle 543 übernommen. Wenn in dieser Zelle 543 der neue Binärwert des Signals Z\
gespeichert ist, dann wird dieser neue Binärwert in alle Zellen des Speichers SP6 zwischengespeichert. Mit
dem Wort m, η — 01 wird der Binärwert des Signals Z1
in die Zelle 561 übernommen und die Inhalte der Zellen 541 bzw. 542 bzw. 543 werden in die Zellen 562 bzw.
563 bzw. 564 übernommen. Da die Inhalte der Zellen 562 bis 567 anschließend wieder in die Zellen 542 bis
544 gespeichert werden, bewirkt das Wort m, η — 01
eine Verschiebung der Speicherinhalte um eine Zelle von den Zellen 541 bis 543 zu den Zellen 542 bis 544.
Mit dem Wort m, π = 10 werden die Ausgänge des Addierers AD3 an die Zellen 561 bzw. 562
angeschlossen. Zu den Binärwerten der Zellen 541,542 wird somit das Wort 11 addiert und das Resultat wird in
die Zellen 561, 562 übernommen. Die Inhalte der Zellen 543 bzw. 544 werden direkt in die Zellen 563
bzw. 564 übernommen.
Mit dem Wort m, η = 11 wird der Inhalt des
Speichers SP4 in den Speicher 5P6 übernommen und anschließend wird der Inhalt des Speichers 5P6 wieder
in den Speicher 5P4 übernommen.
T12 | e2 | el | B6 | /π | π |
1 | O | O | 1 | O | O |
O | χ | χ | χ | O | 1 |
1 | O | 1 | 1 | 1 | O |
1 | 1 | O | 1 | 1 | O |
1 | 1 | 1 | 1 | 1 | O |
1 | χ | χ | O | 1 | 1 |
Im folgenden wird die Wirkungsweise der in F i g. 9 dargestellten Schaltungsanordnung an Hand der Tabellen
7 und 8 für die Adresse »eins« erläutert. Es wird angenommen, daß zum Zeitpunkt 200 im Speicher 5P4
das Wort 0000 gespeichert ist und daß der Logikschaltung LOG 2 eingangs das Wort 1000 zugeführt wird,
damit ergibt sich das Wort m,n = 11, so daß das Wort 0000 des Speichers SP4 in den Speicher 5P6
übernommen wird. Zum Zeitpunkt 208 werden die Inhalte der Zellen 561 bis 564 in die Zellen 541 bis 544
übernommen. Es handelt sich hier um einen Einlesezeitpunkt und mit dem Signal 7*12 = 0 und der Schalterstellung
01 der Schalter SW7 wird das Signal ZX = 1 in die Zelle 561 und die Inhalte der Zellen 541 bis 543
werden in die Zellen 562 bis 564 übernommen.
712 | e2 | el | 543 | 544 | Zl | 561 | 562 | 563 | 564 | m | η | B5 | |
t | 1 | 541 | S42 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | |
200 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | |
208 | 1 | 0 | 0 | 0 | 0 | Ϊ | 1 | 0 | 0 | 0 | 1 | 1 | |
212 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | |
248 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | |
252 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | |
288 | 1 | 0 | 1 | 1 | 0 | 1 | Q | 1 | 1 | 0 | 1 | 0 | |
292 | 1 | I | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | |
300 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
308 | 0 | 0 | |||||||||||
Zum Zeitpunkt 212 haben die Schalter SW7 die Schalterstellung 11, bei der die Inhalte der Zellen 541
bis 544 in die Zellen 561 bis 564 übernommen werden. Die gleichen Vorgänge spielen sich auch zu den
Zeitpunkten 220,232 und 240 ab.
Der Zeitpunkt 248 ist wieder ein Einlesezeitpunkt und mit Γ12 = 0 und Zl = 0 wird der Inhalt der Zellen
541 bis 544 um eine Zelle verschoben, so daß zunächst in den Zellen 561 bis 564 und ab dem Zeitpunkt 252 in
den Zellen 541 bis 544 das Wort 0100 gespeichert ist. Auch zu den Zeitpunkten 260,272,280 sind die Zellen in
gleicher Weise belegt
Der Zeitpunkt 288 ist wieder ein Einlesezeitpunkt und mit m, η = 01, Zl = 1 werden die Informationen um
eine Speicherzelle weitergeschoben. Zum Zeitpunkt 292 wird mit m, η = 10 im Addierer AD3 die Zahl e2,
el = 10 zur Zahl /2, /1 = 11 addiert und die beiden letzten Stellen 01 des Resultates werden in die Zellen
561, 562 übernommen. Zum Zeitpunkt 300 laufen ähnliche Operationen ab, wobei die Addition 01 + 11
das Resultat 00 ergibt Zum Zeitpunkt 308 wird das Bit 1, das in Zelle 543 gespeichert ist und das den neuen
Binärwert des Signals Zl signalisiert, in alle Zellen 561
bis 564 übernommen. Damit wird einerseits das Signal B 5 = 1 abgegeben und andererseits wird in den Zellen
561 bis 564 des Zwischenspeichers die Ausgangssituation 1111 hergestellt Das Signal B 5 = 1 zur Zeit 308
entspricht dem Signal Zl = 1 zur Zeit 208.
Rückschauend läßt sich erkennen, daß das vollständige Impulstelegramm 101 mit dem Signal Zl zu den
Zeitpunkten 208, 248, 288 übertragen wurde. Davon kennzeichnet das Signal Zl = 1 zum Zeitpunkt 208 den
neuen Binärwert und diesem entsprechend wird das Signal 55 = 1 zum Zeitpunkt 308 abgegeben. Dagegen
dienen die Feinrasterbits 01 des Signals Zi zu den
Zeitpunkten 248 und 288 nur zur Kennzeichnung des Zeitpunktes, zu dem das Signal B 5 = 1 ausgegeben
wird. Wenn an Stelle des Signals B 5 = 1 des Signals B 5 = 0 ausgegeben worden wäre, dann wäre in die
Zellen 561 bis 564 das Wort 0000 eingespeichert worden und es hätte sich damit jene Ausgangssituation
ergeben, die zum Zeitpunkt 200 angenommen wurde.
Die Speicher 5P4, 5P5, SP6 werden, wie bereits erwähnt, in gleicher Weise wie die mit gleichen
Bezugszeichen bezeichneten Speicher der Fig.6 mit dem Taktsignal Γ42 gesteuert. Gemäß Fig.9 wird
dieses Taktsignal Γ42 als Taktsignal Γ53 zur Steuerung des in F i g. 1 dargestellten Demultiplexers DEMUX
verwendet.
Wenn an Stelle der Adresse »eins« die Adresse »zwei« eingestellt ist und die Schalter SWS, SW6 die
gestrichelt dargestellten Schalterstellungen einnehmen, dann wird an Stelle des Speichers 5P4 der Speicher
5P5 betrieben, wobei sich die Vorgänge im einzelnen ähnlich abspielen wie sie gemäß den Tabellen 7 und 8
bereits beschrieben wurden.
Im allgemeinen sind nicht nur zwei Datenquellen, zwei Kanäle und zwei Datensenken vorgesehen,
sondern eine größere Anzahl von Datenquellen, Kanälen und Datensenken. In diesem Fall ist auf der
Sendeseite gemäß Fig.2 und gemäß Fig.8 pro Kanal
und pro Adresse je ein Wortspeicher entsprechend den dort dargestellten Speichern 5Pl, 5P2 vorgesehen.
Diese Wortspeicher sind Teile eines adressierbaren Großspeichers, wobei mit Hilfe des in F i g. 1 dargestellten
Adressengebers AS Adressensignale abgegeben und die Umspeicherung der Daten in ähnlicher Weise
vorgenommen wird, wie es an Hand der F i g. 2 und 8 beschrieben ist Auch auf der Empfangsseite ist pro
Kanal und pro Adresse ein Wortspeicher eines adressierbaren Großspeichers vorgesehen, ähnlich den
Wortspeichern 5P4, SP5 der Fig.6 und 9. Mit der
größeren Anzahl der Kanäle und Adressen ist an Stelle der Wortspeicher 5Pl, 5P2, 5P4, 5P5 eine größere
Anzahl derartiger Wortspeicher erforderlich, wogegen der Aufwand für die übrigen Bauteile der in den F i g. 2,
6, 8 und 9 dargestellten Verarbeitungseinheiten unabhängig von der Anzahl der Kanäle und der Anzahl
der Adressen ist.
Hierzu 8 Blatt Zeichnungen
709 541/511
Claims (3)
1. System zur Zeitmultiplex-Übertragung asynchroner Binärwertwechsel von Datensignalen, die
über mehrere Kanäle einer sendeseitigen Multiplexeinrichtung zugeführt werden, wobei mit Hilfe eines
sendeseitigen Grobrasterzählers und Feinrasterzählers Impulstelegramme erzeugt werden, mittels
derer die Binärwertwechsel von der Sendeseite zur ι ο
Empfangsseite signalisiert werden, wobei die sendeseitige Multiplexeinrichtung und eine empfangsseitige
Multiplexeinrichtung mit sendeseitigen bzw. empfangsseitigen Adressensignalen gesteuert wird
und wobei mit Hilfe eines empfangsseitigen Feinrasterzählers ein Taktsignal abgegeben wird,
das jeweils jede Kanaleinheit aktiviert, über die das Datensignal einem Datenendgerät zugeführt wird,
dadurch gekennzeichnet, daß pro Kanal (DQi, DQ 2 bzw. DSl, DS 2) sendeseitige bzw.
empfangsseitige Wortspeicher (SPi, SP 2, bzw.
SP4, SP5) vorgesehen sind, die im Takt der Adressensignale (Ci, C2 bzw. C12, C22) Speicherinhalte
eines sendeseitigen bzw. empfangsseitigen Zwischenspeichers (SP3 bzw. SP6) übernehmen,
daß ein sendeseitiger bzw. empfangsseitiger Binärwertwechseldiskriminator
(PWi bzw. PW2) vorgesehen ist, der einerseits über den sendeseitigen bzw.
empfangsseitigen Wortspeicher den bisherigen Binärwert des Datensignals (Di, D 2) und andererseits
den jeweils neuen Binärwert des Datensignals erhält und der einen Binärwertwechsel mit einem
sendeseitigen bzw. empfangsseiiigen Binärwertwechselsignal (B3 bzw. B 6) signalisiert, daß der
sendeseitige bzw. empfangsseitige Feinrasterzähler (ADi bzw. AD3) mit dem sendeseitigen bzw.
empfangsseitigen Wortspeicher (SPi, SP2 bzw. SP4, SP5) verbunden ist und dessen Zählerstände
mit dem Binärwertwechselsignal (B 3 bzw. 56) beeinflußt werden, daß ein sendeseitiger Impulstelegrammschalter
(SWi) vorgesehen ist, der mit dem Binärwertwechselsignal (B 3 = 0) den neuen
Binärwert des Datensignals und den Zählerstand des Feinrasterzählers (AD 1) in den Zwischenspeicher
(SP3) einspeichert, daß der Grobrasterzähler eingangs mit dem Wortspeicher (SPi, SP2 bzw.
SP 4, SPS) und ausgangs mit dem Zwischenspeicher (SP3 bzw. SP6) verbunden ist, daß ein sendeseitiger
Ausleseschalter (SW4) vorgesehen ist, dessen Schalterstellungen mit Hilfe des sendeseitigen
Grobrasterzählers (AD 2) eingestellt werden, dessen Eingänge (00, 01, 10, 11) zeitlich nacheinander mit
jenen Zellen des Wortspeichers (SP 1, SP2) verbunden sind, in denen die einzelnen Bits des
Impulstelegramms gespeichert sind und über dessen Ausgang das Impulstelegramm abgegeben wird, und
daß bei Übereinstimmung der Zeitrasterbits des Impulstelegramms mit dem Zählerstand des empfangsseitigen
Feinrasterzählers (AD 3) das Taktsignal (T53) abgegeben wird, das die der Adresse (>o
zugeordnete Kanaleinheit (KEi, KE2) aktiviert (Fig. 1,2,6).
2. System nach Anspruch 1, dadurch gekennzeichnet, daß die sendeseitigen bzw. empfangsseitigen
Wortspeicher (SP 1, SP2 bzw. SP4, SP5) Teile eines
sendeseitigen bzw. empfangsseitigen, adressierbaren Großspeichers sind, der mit den sendeseitigen bzw.
empfangsseitigen Adressensignalen (CX, C2 bzw.
C12, C22) gesteuert ist (F i g. 1).
3. System nach Anspruch 1, dadurch gekennzeichnet, daß der sendeseitige Binärwertwechseldiskriminator
(PWi) ein erstes und ein zweites Vergleichsglied (EX 5, EX 6) enthält, daß das erste bzw. zweite
Vergleichsglied einen Binärwertwechsel zu verschiedenen Zeitpunkten signalisiert und daß das
Binärwertwechselsignal (B 3) nur dann abgegeben wird, wenn das erste Vergleichsglied (EX 5) einen
Binärwertwechsel signalisiert und das zweite Vergleichsglied (EX 6) keinen Binärwertwechsel signalisiert
(Tabelle 6, F i g. 8).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2635306A DE2635306C2 (de) | 1976-08-05 | 1976-08-05 | System zur Zeitmultiplex-Übertragung asynchroner Binärwertwechsel von Datensignalen |
US05/814,895 US4119795A (en) | 1976-08-05 | 1977-07-12 | System for transmitting asynchronous bit transitions of data signals using time-division multiplexing |
NL7708653A NL7708653A (nl) | 1976-08-05 | 1977-08-04 | Stelsel voor tijdmultiplex-overdracht van asyn- chrone binaire waardewisselingen van informatie- signalen. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2635306A DE2635306C2 (de) | 1976-08-05 | 1976-08-05 | System zur Zeitmultiplex-Übertragung asynchroner Binärwertwechsel von Datensignalen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2635306B1 true DE2635306B1 (de) | 1977-10-13 |
DE2635306C2 DE2635306C2 (de) | 1978-05-18 |
Family
ID=5984828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2635306A Expired DE2635306C2 (de) | 1976-08-05 | 1976-08-05 | System zur Zeitmultiplex-Übertragung asynchroner Binärwertwechsel von Datensignalen |
Country Status (3)
Country | Link |
---|---|
US (1) | US4119795A (de) |
DE (1) | DE2635306C2 (de) |
NL (1) | NL7708653A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4199791A (en) * | 1978-04-17 | 1980-04-22 | Umc Electronics Co. | Automatic recording system |
FR2430141A1 (fr) * | 1978-06-29 | 1980-01-25 | Glowinski Albert | Reseau de commutation numerique a division du temps bit a bit |
US4358845A (en) * | 1980-03-05 | 1982-11-09 | Societe Anonyme de Telecommunications Company | Process for the compression of signalling data or the like transmitted in a train of multiplexed PCM information |
US4325147A (en) * | 1980-06-16 | 1982-04-13 | Minnesota Mining & Manufacturing Co. | Asynchronous multiplex system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1265247B (de) * | 1966-12-08 | 1968-04-04 | Siemens Ag | Zeitmultiplex-UEbertragungsverfahren fuer die UEbertragung einer Mehrzahl von binaeren Nachrichten in einem transparenten Kanal |
DE2059411B2 (de) * | 1970-12-02 | 1972-10-19 | Siemens AG, 1000 Berlin u. 8000 München | Verfahren zum uebertragen einer vielzahl von binaeren nachrichten ueber einen transparenten kanal |
BE786094A (fr) * | 1971-07-08 | 1973-01-10 | Siemens Ag | Procede de transmission d'informations asynchrones dans un multiple de temps synchrone et en serie |
SE379909B (de) * | 1973-08-10 | 1975-10-20 | Ellemtel Utvecklings Ab |
-
1976
- 1976-08-05 DE DE2635306A patent/DE2635306C2/de not_active Expired
-
1977
- 1977-07-12 US US05/814,895 patent/US4119795A/en not_active Expired - Lifetime
- 1977-08-04 NL NL7708653A patent/NL7708653A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
NL7708653A (nl) | 1978-02-07 |
DE2635306C2 (de) | 1978-05-18 |
US4119795A (en) | 1978-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0422443B1 (de) | Multiplexer und Demultiplexer, insbesondere für Nachrichtenübertragungs-Netze mit einer synchronen Hierarchie der Digitalsignale | |
DE2925921A1 (de) | Numerische zeitmultiplexvermittlungsanlage | |
DE3232600C2 (de) | ||
DE2362010A1 (de) | Fehleralarm- und -ueberwachungsanlage und verfahren zur fehleralarmausloesung und fehlerueberwachung | |
EP0024708B1 (de) | Zeitlagenvielfach für ein Zeitmultiplexsystem zur Durchkopplung digitaler, insbesondere deltamodulierter, Nachrichtensignale | |
DE2717163B2 (de) | Verfahren und Vorrichtungen zum Hinzufügen und Abnehmen eines zusätzlichen digitalen Informationssignals bei einer mehrpegeligen Digitalübertragung | |
DE2739607C3 (de) | Einrichtung zum Verbinden einer Vielzahl von Multiplexsystemen | |
DE2455235C2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Zeitvielfachvermittlungsanlagen | |
DE2657365C2 (de) | Verfahren und Schaltungsanordnung zur Durchführung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems | |
DE2221629B2 (de) | Verfahren zur synchronisierung in zeitmultiplex-uebertragungssystemen | |
DE3640026C2 (de) | ||
DE2251257A1 (de) | Sprachdetektor fuer ein fernsprechvermittlungssystem | |
DE2740997C2 (de) | Verfahren zur Zeitmultiplex-Rahmensynchronisierung mit Hilfe variabler Synchronisierworte | |
DE3038360A1 (de) | Schaltungsanordnung zur identifizierung eines synchronisierwortes in einem digitalsignal-uebertragungssystem | |
DE2635306C2 (de) | System zur Zeitmultiplex-Übertragung asynchroner Binärwertwechsel von Datensignalen | |
DE2347731A1 (de) | Zeitmultiplex-informationsuebertragungsund -empfangssystem | |
EP0031136A1 (de) | Verfahren zur Übertragung von durch Start-Stop Signale gebildeten Daten in einem Zeitmultiplexsignal | |
DE2217178B2 (de) | Schaltungsanordnung zur Interpolation der Ausgangscodes von PCM-Übertragungssystemen | |
DE2712775C2 (de) | Schaltungsanordnung zur empfangsseitigen Auswertung von Kennbits und zur Rahmensynchroitisierung eines Zeitmultiplexsystems mit Hilfe fest vorgegebener Syncnronisierworte | |
DE2325329B2 (de) | Verfahren und Anordnung zum Betrieb von Multiplexleitungsgattern in einer Gattermatrix | |
DE2802975C2 (de) | Verfahren zur Zeitmultiplex-Rahmensynchronisierung | |
DE2734096C2 (de) | Schaltungsanordnung zur Steuerung der Übertragung von Digital-Signalen, insbesondere PCM-Signalen, zwischen Teilnehmerstellen eines Zeitmultiplex-Fernmeldenetzes, insbesondere PCM-Zeitmultiplex- Fernmeldenetzes und einer vierdrahtmäßig betriebenen Zweidraht-Multiplexleitung | |
EP0176148A2 (de) | Schaltungsanordnung zum Erzeugen eines Zeitmultiplexsignals | |
DE2512271C3 (de) | Schaltungsanordnung zur Zeitmultiplexübertragung von Binärsignalen | |
CH624806A5 (en) | Arrangement for central generation of an envelope-interleaved time division multiplex signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |