DE2618401C1 - Verfahren zur Verschluesselung eines Analogsignals und UEbertragungsvorrichtung,bei der dieses Verfahren eingesetzt wird - Google Patents
Verfahren zur Verschluesselung eines Analogsignals und UEbertragungsvorrichtung,bei der dieses Verfahren eingesetzt wirdInfo
- Publication number
- DE2618401C1 DE2618401C1 DE19762618401 DE2618401A DE2618401C1 DE 2618401 C1 DE2618401 C1 DE 2618401C1 DE 19762618401 DE19762618401 DE 19762618401 DE 2618401 A DE2618401 A DE 2618401A DE 2618401 C1 DE2618401 C1 DE 2618401C1
- Authority
- DE
- Germany
- Prior art keywords
- output
- counter
- input
- processing circuit
- key generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04K—SECRET COMMUNICATION; JAMMING OF COMMUNICATION
- H04K1/00—Secret communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Im Hauptpatent wird ein Verfahren zur Verschlüsselung eines
Analogsignals sowie eine Übertragungsvorrichtung, bei der dieses Verfahren
eingesetzt wird, beschrieben. Bezüglich dieses Verfahrens wurde
gesagt, daß das Vergleichssignal während einer gegebenen Dauer nach
dem Auftreten von Gleichheit mit einem zu verschlüsselnden Analogsignal
konstant blieb, und bezüglich der Vorrichtung wurde gesagt, daß der
zweite Zähler eine gegebene Anzahl von Taktsignalen zählte, wobei diese
Anzahl der höchsten Zählkapazität entspricht. Daraus ergibt sich, daß
die Zeit zwischen zwei vom zweiten Zähler gelieferten Impulsen gleich
der Summe einer variablen Zeitdauer t′, t′′, t′′′ usw., die gleich der zur Erreichung
von Gleichheit zwischen dem zu verschlüsselnden Analogsignal
und dem Vergleichssignal notwendigen Dauer ist, und einer Zeit t ist,
die der Zählzeit des zweiten Zählers entspricht. Die sendeseitig gelieferten
verschlüsselten Signale sind daher zwar nicht ohne weiteres
verständlich, jedoch ist es nicht ausgeschlossen, daß sie von einem
Dritten entschlüsselt werden, der nach einer Reihe von Versuchen die
Anzahl der von dem zweiten Zähler gezählten Taktsignale bestimmen könnte.
Die Erfindung will diese Möglichkeit mit Hilfe eines Verfahrens
und einer Übertragungsvorrichtung ausschalten, bei der praktisch
nicht mehr die Anzahl der vom zweiten Zähler gezählten Taktsignale
bestimmt werden kann.
Das Kodierverfahren ist dadurch gekennzeichnet, daß das
Vergleichssignal alle k Abtastproben des zu verschlüsselnden Analogsignals
während einer gegebenen Dauer konstant bleibt, wobei diese
Dauer in quasi-zufälliger Weise verändert wird und wobei k evtl. gleich 1
sein kann.
Die Übertragungsvorrichtung ist dadurch gekennzeichnet, daß
jeder zweite Zähler des Verarbeitungskreises der Sendeseite und der
Empfangsseite einem Schlüsselgenerator zugeordnet ist, der die Anzahl
der Taktsignale bestimmt, die dieser zweite Zähler zählen muß, wobei
diese Anzahl in der Zeit in zufälliger Weise verändert wird, jedoch
sende- und empfangsseitig gleich ist.
Die Erfindung wird in der nachfolgenden Beschreibung an
Hand der beiliegenden Figuren näher erläutert.
Fig. 1 zeigt ein Ausführungsbeispiel für den Sendeteil einer
erfindungsgemäßen Übertragungsvorrichtung.
Fig. 2 bis 5 stellen jeweils eine Variante des Sendeteils dar.
Fig. 6 zeigt eine Vorrichtung zur Nachverschlüsselung.
Fig. 7 stellt das Signal am Ausgang des Zweierzählers bei
nichtvorhandenem zu verschlüsselndem Analogsignal dar.
Fig. 8 zeigt ein Ausführungsbeispiel für einen Empfangsteil.
Fig. 9 stellt ein weiteres Ausführungsbeispiel für einen
Empfangsteil dar.
Fig. 1 zeigt ein Ausführungsbeispiel für den Sendeteil einer
erfindungsgemäßen Übertragungsvorrichtung; in dieser Figur finden sich
dieselben Bauteile wie bereits im Hauptpatent: ein zu verschlüsselndes
Analogsignal E₀ wird einem Verstärker- und Filterkreis 1 zugeführt,
dessen Ausgang, der ein Analogsignal E₁ liefert, an einen Eingang eines
Komparators 2 angeschlossen ist; der Ausgang des Komparators steht mit
dem Eingang 26 eines Speichers 27 in Verbindung, dessen Ausgang 30 an
einen ersten Eingang 3 eines Umschalters 4 angeschlossen ist; dieser
weist einen zweiten Eingang 5 auf, der zu einem Taktgeber 6 führt, der
Rechtecksignale mit einer Frequenz F liefert; der Umschalter 4 weist
zwei UND-Gatter 7 und 8 und einen logischen Inverter 9 auf; die UND-
Gatter 7 und 8 sind mit jeweils einem Eingang an den zweiten Eingang 5
angeschlossen; der erste Eingang 3 führt zum logischen Inverter, dessen
Ausgang mit einem anderen Eingang des UND-Gatters 7 in Verbindung steht;
der erste Eingang 3 ist außerdem mit einem anderen Eingang des UND-Gatters
8 verbunden; die ersten und zweiten Ausgänge 10 und 11 des Umschalters
bestehen aus den Ausgängen des UND-Gatters 7 bzw. 8. Der erste Ausgang 10
führt zu einem ersten Zähler 12, dessen Ausgang 29 mit einem Digital-
Analogwandler 13 verbunden ist; der zweite Ausgang 11 ist mit einem
zweiten Zähler 14 verbunden, dessen Ausgang 15 mit einem Nullrückstellungseingang
Z des Speichers 27 und jedes der ersten und zweiten Zähler
verbunden ist. Der Ausgang 16 des Digital-Analogwandlers, der ein
analoges Vergleichssignal E₂ liefert, ist an den anderen Eingang des
Komparators 2 angeschlossen. Der Taktgeber 6, der Umschalter 4, der
erste Zähler 12, der zweite Zähler 14, der Speicher 27 und ihre Verbindungen
bilden einen Verarbeitungskreis 21, der in der gleichen
Ausführung im Dekodierer des Empfangsteils der Übertragungsvorrichtung
vorliegt. Der Verarbeitungskreis besitzt einen Eingang 26, der gleich
dem Eingang des Speichers 27 ist, einen Ausgang 15, der der Ausgang des
zweiten Zählers 14 ist, einen Ausgang 29, der der des ersten Zählers 12
ist, sowie einen mit dem Ausgang des Speichers 27 verbundenen Ausgang
30. Der Ausgang 15 des zweiten Zählers 14 ist mit dem Eingang eines
Zweierzählers 17 verbunden, dessen Ausgang 18 zu einem Filter 19 führt,
das am Ausgang 20 ein nachverschlüsseltes Analogsignal Sr₀ liefert,
wobei dieses Filter beispielsweise einen Durchlaßbereich von 300 bis
3000 Hz aufweist. Erfindungsgemäß zeigt Fig. 1 eine Nachverschlüsselungsvorrichtung
45, die aus einem m-Zähler 46 besteht, der an den Ausgang
18 des Zweierzählers 17 angeschlossen ist, sowie aus einem Schlüsselgenerator
47, dessen Takteingang Ec mit dem Ausgang des m-Zählers
46 und dessen Ausgang mit einem Steuereingang des zweiten Zählers 14
verbunden ist. Der Zweierzähler 17 liefert ein Rechtecksignal, dessen
beispielsweise steigende Flanken den m-Zähler 46 steuern, der an den
Schlüsselgenerator 47 ein Rechtecksignal zur Frequenzsteuerung liefert,
das m mal kleiner ist, als das vom Zweierzähler 17 gelieferte. Der
Schlüsselgenerator 47 liefert an den zweiten Zähler 14 ein Signal, das
im Takt des m-Zählers 46 wechselt, d. h., daß dieses Signal während 2 m
verschlüsselten Abtastproben des Analogsignals gleich bleibt, da zwischen
dem vom zweiten Zähler 14 gelieferten Signal und dem vom m-Zähler 46
gelieferten Signal ein Verhältnis von 2 m besteht. Der Schlüsselgenerator
rückt daher im Takt der vom m-Zähler 46 gelieferten Signale vor, d. h.,
alle 2 m Abtastproben des zu verschlüsselnden Analogsignals E₀. Das vom
Schlüsselgenerator gelieferte Signal entspricht einer Zahl, die im
zweiten Zähler 14 angezeigt wird; dieser wird daher vorteilhafterweise
programmierbar gewählt, wie es in Fachkreisen wohlbekannt ist.
Fig. 2 zeigt eine Variante des Sendeteils einer erfindungsgemäßen
Übertragungsvorrichtung; in Fig. 1 und 2 gleiche Bezugszeichen
haben auch dieselbe Bedeutung. Das Ausgangssignal 30 des Verarbeitungskreises
21 wird dem Zweierzähler 17 mit nachfolgendem Filter
19 zugeführt, das am Ausgang 20 ein nachverschlüsseltes Analogsignal
Sr₀ liefert, das gleich dem Ausgangssignal gemäß Fig. 1 ist; die Nachverschlüsselungsvorrichtung
45 ist wie in Fig. 1 mit dem Ausgang 18 des
Zweierzählers 17 und mit dem Steuereingang des zweiten Zählers 14 verbunden;
der Zustand des Schlüsselgenerators wechselt wie im Falle gemäß
Fig. 1 alle 2 m Abtastproben des zu verschlüsselnden Signals E₀.
Fig. 3 zeigt eine weitere Variante des Sendeteils einer erfindungsgemäßen
Übertragungsvorrichtung, und auch hier haben in Fig. 1
und 3 gleiche Bezugszeichen dieselbe Bedeutung. In dieser Figur wird mit
dem am Ausgang 18 des Zweierzählers 17 vorliegenden Signal ein Radiosender
22 beaufschlagt, der über seine Antenne 23 ein nachverschlüsseltes
Funksignal Sr₁ abstrahlt. Das aus dem Zweierzähler 17 kommende
Signal wird zur Modulation einer Trägerwelle des Radiosenders 22 verwendet.
Die Nachverschlüsselungsvorrichtung 40 ist wie in Fig. 1 zwischen
dem Ausgang 18 und dem Steuereingang des zweiten Zählers angeordnet. Der
Zustand des Schlüsselgenerators wechselt wie im Falle der Fig. 1 alle
2 m Abtastproben des zu verschlüsselnden Signals E₀.
Unter Bezugnahme auf die Fig. 1, 2 und 3 wurde gesagt, daß
die Nachverschlüsselungsvorrichtung 45 einen m-Zähler 46 enthält; ist
m beispielsweise gleich 2, so zählt der m-Zähler zwei Impulse, was beim
Schlüsselgenerator alle vier Abtastproben des zu verschlüsselnden Signals
E₀ zu einem Zustandswechsel führt, da die Nachverschlüsselungsvorrichtung
45 vom Ausgang des Zweierzählers 17 gesteuert wird.
Es wurde gesagt, daß es sich bei dem m-Zähler 46 beispielsweise
um einen Zweierzähler handeln kann, indem für m der Wert "2" gewählt wird;
selbstverständlich kann m einen beliebigen Wert annehmen und gleich 1,
2, 3, 4 . . . sein. Wird für m der Wert "1" gewählt, so wird der m-Zähler
46 überflüssig, und die Nachverschlüsselungsvorrichtung 45 reduziert
sich auf einen einzigen Schlüsselgenerator 47, dessen Zustand alle zwei
Abtastproben wechselt, d. h., im Takt des Zweierzählers 17, wobei der Takteingang
Ec des Schlüsselgenerators dann direkt an den Ausgang 18 des
Zweierzählers 17 angeschlossen ist.
In den Fig. 1, 2 und 3 wird die Nachverschlüsselungsvorrichtung
durch die vom Zweierzähler 17 gelieferten Signale gesteuert. Es ist auch
möglich, wie in Fig. 4 dargestellt, die Nachverschlüsselungsvorrichtung
45 durch vom Ausgang 15 des Verarbeitungskreises 21 gelieferte Signale
zu steuern; ist m=1, so wird der Zähler 46 überflüssig, und der Takteingang
Ec des Schlüsselgenerators wird dann direkt mit dem Ausgang 15
verbunden. Der Zustand des Schlüsselgenerators wechselt dann alle m
Abtastproben oder bei jeder Abtastprobe, wenn m=1 ist.
Es ist ferner möglich, wie in Fig. 5 dargestellt, die Nachverschlüsselungsvorrichtung
45 durch am Ausgang 30 des Verarbeitungskreises
21 gelieferte Signale zu steuern, wobei das Signal am Ausgang 30
mit derselben Frequenz wechselt, wie das Signal am Ausgang 15 desselben
Zählers 14, dessen Ausgang nicht benutzt wird; der Ausgang 30 wird dann
an einen Zwischenkreis I angeschlossen, der ein Ausgangssignal nur bei
abfallenden Flanken des am Ausgang 30 bereitgestellten Signals liefert;
der Zwischenkreis I ist mit dem m-Zähler der Nachverschlüsselungsvorrichtung
40 verbunden, wobei der Ausgang des Schlüsselgenerators an den
Steuereingang des zweiten Zählers 14 angeschlossen ist. Ist m=1, so
ist der m-Zähler überflüssig, und der Takteingang Ec des Schlüsselgenerators
ist dann direkt mit dem Zwischenkreis I verbunden. Der Zustand
des Schlüsselgenerators wechselt dann alle m Abtastproben oder bei jeder
Abtastprobe, wenn m=1 ist.
Die bezüglich der Fig. 1 bis 5 gemachten Bemerkungen zeigen,
daß die Frequenz, mit der der Schlüsselgenerator seinen Zustand
wechselt, mit der Abtastfrequenz das Verhältnis k bildet; in den Fig. 1,
2 und 3 ist k=2 m, und in den Fig. 4 und 5 ist k=m, mit
m=1, 2, 3 . . . Es ist daher möglich, für den Schlüsselgenerator eine
Zustandswechselfrequenz zu wählen, die k-mal kleiner ist, als die Abtastfrequenz,
mit k=1, 2, 3 . . .
Ist das Verhältnis k größer als 1, so ist es möglich, das
dem zweiten Zähler 14 des Verarbeitungskreises 21 zugeführte Signal
variieren zu lassen, um allmählich von einer Zähldauer zur folgenden
überzugehen, anstatt k nacheinander auftretende Abtastproben mit derselben
Zähldauer des zweiten Zählers 14 vorliegen zu haben, denen ein
plötzlicher Wechsel folgt, wenn das vom Schlüsselgenerator gelieferte
Signal seinen Wert ändert. So kann das Spektrum des nachverschlüsselten
übertragenen Signals verkleinert werden, ohne dabei jedoch die Nachverschlüsselungsqualität
zu beeinträchtigen; der Übergang kann nach einer
beliebigen Gesetzmäßigkeit erfolgen.
Fig. 6 zeigt ein Ausführungsbeispiel für eine Nachverschlüsselungsvorrichtung
48, die zwischen der Nachverschlüsselungsvorrichtung
45 und dem zweiten Zähler 14 des Verarbeitungskreises 21 angeordnet ist
und beliebig für die in den Fig. 1 bis 5 gezeigten Fälle angewendet werden
kann. Die Nachverschlüsselungsvorrichtung 48 besteht aus einem Subtrahierer
50, einem Dividierer 51 und einem Addierer-Subtrahierer 52.
Der Schlüsselgenerator, der beispielsweise n Stufen aufweist,
liefert am Ausgang 53 die Ausgangssignale; der Ausgang 53 besteht aus
einer bestimmten Anzahl von parallel angeordneten Drähten, von denen
jeder an den Ausgang einer anderen Stufe angeschlossen ist; der Schlüsselgenerator
umfaßt außerdem einen Hilfsausgang 54, der aus derselben
Anzahl von Drähten wie der Ausgang 53 besteht, wobei jeder Draht des
Hilfsausgangs 54 an den Eingang einer Stufe angeschlossen ist, mit der
ein Draht des Ausgangs 53 verbunden ist. Die Eingänge e₁ und e₂ des
Subtrahierers 50 führen zum Ausgang 53 bzw. zum Hilfsausgang 54 des
Schlüsselgenerators.
So erhält man am Eingang e₁ das Ausgangssignal des Schlüsselgenerators
und am Eingang e₂ ein Signal, das am Ausgang 53 erscheint,
wenn der Schlüsselgenerator um einen Schritt vorrückt. Bezeichnet man mit
A und B zwei aufeinanderfolgende vom Schlüsselgenerator gelieferte Signale,
so erhält man also zu einem gegebenen Zeitpunkt das Signal A am Ausgang
53 und das Signal B auf der Klemme 54. Der Ausgang 55 des Subtrahierers
50 steht mit dem Eingang des Dividierers 51 in Verbindung, während
mit dem mit 58 bezeichneten Vorzeichenausgang des Subtrahierers der
Steuereingang 59 des Addierer-Subtrahierers 52 beaufschlagt wird. Der
Steuereingang 60 des Dividierers 51, der das Divisionsverhältnis des
Dividierers steuert, ist entweder an den Ausgang 15 des zweiten Zählers 14,
in den Fällen gemäß den Fig. 1, 3, 4, oder an den Ausgang 30 des Verarbeitungskreises
21, in den Fällen gemäß den Fig. 2 und 5, angeschlossen.
Der Ausgang 57 des Dividierers 51 ist mit dem Eingang 61 des Addierer-
Subtrahierers 52 verbunden, dessen Eingang 62 mit dem Ausgang 53 des
Schlüsselgenerators in Verbindung steht; der Ausgang des Addierer-Subtrahierers
ist mit dem Eingang 63 des zweiten Zählers 14 verbunden.
Die Nachverschlüsselungsvorrichtung arbeitet folgendermaßen:
Zum allmählichen Übergang eines Signals A zu einem Signal B muß dem Signal A ein zur Differenz |B-A| proportionales Signal hinzugefügt werden bzw. vom Signal A abgezogen werden; diese Differenz muß daher bekannt sein, und sie wird vom Subtrahierer 50 geliefert und dem Dividierer 51 zugeführt, der auf seinem Steuereingang 16 ein Signal empfängt, das das Teilungsverhältnis angibt; dieses Teilungsverhältnis nimmt die aufeinanderfolgenden Werte k, k/2, k/3, k/4 . . . bis 1 an, so daß das Ausgangssignal des Dividierers 51 die aufeinanderfolgenden Werte:
Zum allmählichen Übergang eines Signals A zu einem Signal B muß dem Signal A ein zur Differenz |B-A| proportionales Signal hinzugefügt werden bzw. vom Signal A abgezogen werden; diese Differenz muß daher bekannt sein, und sie wird vom Subtrahierer 50 geliefert und dem Dividierer 51 zugeführt, der auf seinem Steuereingang 16 ein Signal empfängt, das das Teilungsverhältnis angibt; dieses Teilungsverhältnis nimmt die aufeinanderfolgenden Werte k, k/2, k/3, k/4 . . . bis 1 an, so daß das Ausgangssignal des Dividierers 51 die aufeinanderfolgenden Werte:
|B-A|/k, 2|B-A|/k, 3|B-A|/k, 4|B-A|/k . . . |B-A|
annehmen, die
dem Eingang des Addierer-Subtrahierers 52 zugeführt werden, der außerdem
das Signal A empfängt, da A das vom Schlüsselgenerator gelieferte Signal
ist. Der Addierer-Subtrahierer erhält außerdem auf seinem Steuereingang
59 das Vorzeichen der Differenz B-A, das vom Vorzeichenausgang 58 des
Subtrahierers 50 für die Differenz geliefert wird. Das aus dem Addierer-
Subtrahierer 52 kommende Signal wird dem zweiten Zähler 14 zugeführt:
- - ist A kleiner als B, so nimmt das Signal die folgenden Werte an:
- - ist A größer als B, so nimmt das Signal folgende Werte an:
Es zeigt sich somit, daß die Zähldauer des zweiten Zählers 14,
die von dem ihm durch den Addierer-Subtrahierer zugeführten Signal abhängt,
k-mal ihren Wert zwischen zwei Zustandsänderungen des Schlüsselgenerators
ändert, womit der allmähliche Übergang von einer Zähldauer,
die einem Signal A entspricht, zur Zähldauer, die einem Signal B entspricht,
möglich wird. Die einzelnen Organe, wie beispielsweise der Subtrahierer
50, der Dividierer 51, der Addierer-Subtrahierer 52, sind dem
Fachmann bekannt und stellen kein Problem dar.
Fig. 7 zeigt das Signal am Ausgang 18 des Zweierzählers 17
bei nichtvorhandenem zu verschlüsselndem Analogsignal E₀, d. h., während
der Signalpausen für drei Nachverschlüsselungsfälle; die Kurve a entspricht
dem Fall, in dem der Zustand des Schlüsselgenerators 47 bei jeder
Abtastprobe wechselt, d. h., bei jedem Ausgangssignal des zweiten Zählers
14, Fig. 4 mit k=m=1, oder bei jedem vom Ausgang 30, Fig. 5 mit
k=m=1, gelieferten Signal; die Kurve b entspricht dem Fall, bei dem
der Zustand des Schlüsselgenerators alle vier Abtastproben wechselt, d. h.,
mit k=4 bei einer beliebigen der in den Fig. 1 bis 5 dargestellten
Varianten; die Kurve c entspricht dem Fall, bei dem der Schlüsselgenerator
alle vier Abtastproben wechselt, jedoch mit allmählichem Übergang
der Zähldauer des zweiten Zählers 14, die die Werte
t₁, t₁ ± t₁′, t₁ ± Δt₁′′, t₁ ± Δt₁′′′, t₂, t₂ ± Δt₂′, t₂ ± Δt₂′′ . . .
annimmt wobei
Δt₁′, Δt₁′′, Δt₁′′′, Δt₂′, Δt₂′′ . . .
durch
|B-A|/4, 2|B-A|/4, 3|B-4|/4
gegeben sind, die weiter oben
bei der Beschreibung der Fig. 6 definiert wurden, wobei hier für k der
Wert 4 gewählt wird.
Fig. 8 zeigt ein Ausführungsbeispiel für den Empfangsteil
für den Fall, daß die Zähldauer des zweiten Zählers 14 des Sendeteils
für k Abtastproben dieselbe ist. Beim Empfang des nachverschlüsselten,
vom Sendeteil der Übertragungsvorrichtung ausgesandten Signals muß
für jede Abtastprobe die Dauer der Nachverschlüsselung wieder aufgefunden
werden, d. h., die veränderliche Zähldauer des zweiten Zählers
14 des Sendeteils, genauso wie in der Vorrichtung gemäß der Hauptpatentanmeldung
die konstante Dauer t wieder aufgesucht wurde; hierzu
müssen die beiden folgenden Arbeitsgänge durchgeführt werden:
- 1. Es muß festgestellt werden, bei welcher Flanke des empfangenen Nachverschlüsselungssignals der Schlüsselgenerator sendeseitig seinen Zustand gewechselt hat; dieser Arbeitsgang wird "Phasensuche" genannt;
- 2. Es muß festgestellt werden, welcher Teil der Folge des sendeseitigen Schlüsselgenerators der Nachverschlüsselung gedient hat; dieser Vorgang wird "Synchronisationssuche" genannt.
Der in Fig. 8 dargestellte Empfangsteil umfaßt einen Aufbereitungskreis
24, einen Verarbeitungskreis 21, einen Digital-Analogwandler
13 und einen Verstärker- und Filterkreis 28, die gleich denen
in Fig. 5 der Hauptpatentanmeldung sind; ferner enthält der Empfangsteil
eine Phasensuchvorrichtung 68 und eine Synchronisationssuchvorrichtung 69.
Das dem Eingang des Aufbereitungskreises 24 zugeführte nachverschlüsselte
Signal Sr entspricht entweder dem von einem Sendeteil,
wie er in den Fig. 1, 2, 4 oder 5 gezeigt wird, ausgesandten nachverschlüsselten
Signal Sr₀ oder dem von einem Sendeteil, wie er in den
Fig. 3, 4 dargestellt wird, ausgesandten nachverschlüsselten Funksignal
Sr₁, wobei das nachverschlüsselte Signal Sr dann dasjenige ist, das beim
Empfang durch einen Funkempfänger geliefert wird, wie es in Fig. 7 der
Hauptpatentanmeldung gezeigt wird.
Die Phasensuchvorrichtung 68 besteht aus einem Phasensuchzähler
70, dem ein Differenzdetektor 71 nachgeschaltet ist; der
Phasensuchzähler 70 hat einen Nullrückstellungseingang Z mit dem Ausgang
25 des Aufbereitungskreises 24 verbunden, der Impulse liefert, die
den Nulldurchgängen des nachverschlüsselten Signals Sr entsprechen; ein
anderer Eingang E des Phasensuchzählers ist mit dem Taktgeber 6 des
Verarbeitungskreises 21 verbunden; der Ausgang des Phasensuchzählers
ist mit dem Eingang des Differenzendetektors 71 verbunden.
Die Synchronisationssuchvorrichtung umfaßt:
einen Synchronisationssuchzähler 72, dessen Eingang E mit dem Taktgeber 6 des Verarbeitungskreises 21 verbunden ist; einen ersten Synchronisationszählers 73, bei dem es sich um einen k-Zähler handelt und dessen Eingang E zum Ausgang 25 des Aufbereitungskreises 24 führt, während ein Stelleingang p an den Ausgang des Differenzdetektors 71 der Phasensuchvorrichtung 68 angeschlossen ist, während der Ausgang des ersten Synchronisationszählers 73 mit einem Nullrückstellungseingang Z des Synchronisationssuchzählers 72 verbunden ist; einen Impulszähler 74, dessen Eingang E mit dem Ausgang des ersten Synchronisationszählers 73 verbunden ist; einen Prüfzähler 75, dessen Eingang E mit dem Ausgang des ersten Synchronisationszählers 73 verbunden ist; einen Verzweigungskreis 76, der aus zwei UND-Gattern 90 und 91, einem ODER-Gatter 92 und einem Inverter 93 besteht, wobei ein Eingang des Gatters 90 mit dem Ausgang des Synchronisationssuchzählers 72 und ein anderer Eingang über den Inverter 93 mit dem Ausgang des Impulszählers 74 verbunden ist, während ein Eingang des Gatters 91 mit dem Ausgang des Impulszählers 74 und ein anderer Eingang mit dem Serienausgang S₁ eines zweiten Schlüsselgenerators 80 verbunden ist und die Ausgänge der UND-Gatter zu einem Eingang des ODER-Gatters 92 führen, dessen Ausgang an den Serieneingang Es des zweiten Schlüsselgenerators 80 angeschlossen ist; einen Komparator 77, dessen einer Eingang mit dem Ausgang des Synchronisationssuchzählers 72 und dessen Ausgang mit dem Nullrückstellungseingang Z des Differenzendetektors 71 der Phasensuchvorrichtung 68, mit dem Nullrückstellungseingang Z des Zählers 74 und mit dem Nullrückstellungseingang Z des Prüfzählers 75 verbunden ist; einen zweiten Synchronisationszähler 78, bei dem es sich um einen k-Zähler handelt, dessen Eingang E mit dem Ausgang 25 des Aufbereitungskreises 24 und dessen Nullrückstellungseingang mit dem Ausgang des Prüfzählers 75 verbunden ist; einen ersten Schlüsselgenerator 79, der mit seinem getakteten Eingang Ec mit dem Ausgang des zweiten Synchronisationszählers 78, mit seinem Serienausgang Ss mit seinem Serieneingang Es, mit seinem Ausgang 53 mit dem Steuereingang 63 des zweiten Zählers 14 des Verarbeitungskreises 21 und mit seinem Schreibsteuereingang e mit dem Ausgang des Prüfzählers 75 verbunden ist; einen zweiten Schlüsselgenerator 80, der mit seinem getakteten Eingang Ec mit dem Ausgang des ersten Synchronisationszählers 73, mit seinem Serieneingang Es mit dem Ausgang des Verzweigungskreises 76, mit seinem Serienausgang S₁ mit einem Eingang des Verzweigungskreises und mit einem Eingang des Komparators 77 und mit seinem Ausgang 53 mit dem entsprechenden Paralleleingang Ep des ersten Schlüsselgenerators 79 verbunden ist. Bei dem ersten und zweiten Synchronisationszähler 73 und 78 handelt es sich um k-Zähler, wie es bereits gesagt wurde, wobei k der Anzahl von Abtastproben entspricht, für die die Zähldauer des zweiten Zählers 14 des Sendeteils dieselbe ist, wobei der Zustand des Schlüsselgenerators 17 des Sendeteils alle k Abtastproben wechselt; wenn k=1 ist, so handelt es sich bei dem ersten und zweiten Synchronisationszähler 73 und 78 um Einerzähler, die ausgelassen werden können, da das von ihnen dann gelieferte Signal der Taktgeschwindigkeit des Signals entspricht, das sie auf ihrem Eingang E empfangen. Andererseits ist die Phasensuche nur notwendig, wenn k ungleich 1 ist, da bei k=1 der Zustand des Schlüsselgenerators 47 des Sendeteils bei jeder Abtastprobe wechselt, so daß die Phasensuchvorrichtung 68 in diesem Fall fortgelassen werden kann.
einen Synchronisationssuchzähler 72, dessen Eingang E mit dem Taktgeber 6 des Verarbeitungskreises 21 verbunden ist; einen ersten Synchronisationszählers 73, bei dem es sich um einen k-Zähler handelt und dessen Eingang E zum Ausgang 25 des Aufbereitungskreises 24 führt, während ein Stelleingang p an den Ausgang des Differenzdetektors 71 der Phasensuchvorrichtung 68 angeschlossen ist, während der Ausgang des ersten Synchronisationszählers 73 mit einem Nullrückstellungseingang Z des Synchronisationssuchzählers 72 verbunden ist; einen Impulszähler 74, dessen Eingang E mit dem Ausgang des ersten Synchronisationszählers 73 verbunden ist; einen Prüfzähler 75, dessen Eingang E mit dem Ausgang des ersten Synchronisationszählers 73 verbunden ist; einen Verzweigungskreis 76, der aus zwei UND-Gattern 90 und 91, einem ODER-Gatter 92 und einem Inverter 93 besteht, wobei ein Eingang des Gatters 90 mit dem Ausgang des Synchronisationssuchzählers 72 und ein anderer Eingang über den Inverter 93 mit dem Ausgang des Impulszählers 74 verbunden ist, während ein Eingang des Gatters 91 mit dem Ausgang des Impulszählers 74 und ein anderer Eingang mit dem Serienausgang S₁ eines zweiten Schlüsselgenerators 80 verbunden ist und die Ausgänge der UND-Gatter zu einem Eingang des ODER-Gatters 92 führen, dessen Ausgang an den Serieneingang Es des zweiten Schlüsselgenerators 80 angeschlossen ist; einen Komparator 77, dessen einer Eingang mit dem Ausgang des Synchronisationssuchzählers 72 und dessen Ausgang mit dem Nullrückstellungseingang Z des Differenzendetektors 71 der Phasensuchvorrichtung 68, mit dem Nullrückstellungseingang Z des Zählers 74 und mit dem Nullrückstellungseingang Z des Prüfzählers 75 verbunden ist; einen zweiten Synchronisationszähler 78, bei dem es sich um einen k-Zähler handelt, dessen Eingang E mit dem Ausgang 25 des Aufbereitungskreises 24 und dessen Nullrückstellungseingang mit dem Ausgang des Prüfzählers 75 verbunden ist; einen ersten Schlüsselgenerator 79, der mit seinem getakteten Eingang Ec mit dem Ausgang des zweiten Synchronisationszählers 78, mit seinem Serienausgang Ss mit seinem Serieneingang Es, mit seinem Ausgang 53 mit dem Steuereingang 63 des zweiten Zählers 14 des Verarbeitungskreises 21 und mit seinem Schreibsteuereingang e mit dem Ausgang des Prüfzählers 75 verbunden ist; einen zweiten Schlüsselgenerator 80, der mit seinem getakteten Eingang Ec mit dem Ausgang des ersten Synchronisationszählers 73, mit seinem Serieneingang Es mit dem Ausgang des Verzweigungskreises 76, mit seinem Serienausgang S₁ mit einem Eingang des Verzweigungskreises und mit einem Eingang des Komparators 77 und mit seinem Ausgang 53 mit dem entsprechenden Paralleleingang Ep des ersten Schlüsselgenerators 79 verbunden ist. Bei dem ersten und zweiten Synchronisationszähler 73 und 78 handelt es sich um k-Zähler, wie es bereits gesagt wurde, wobei k der Anzahl von Abtastproben entspricht, für die die Zähldauer des zweiten Zählers 14 des Sendeteils dieselbe ist, wobei der Zustand des Schlüsselgenerators 17 des Sendeteils alle k Abtastproben wechselt; wenn k=1 ist, so handelt es sich bei dem ersten und zweiten Synchronisationszähler 73 und 78 um Einerzähler, die ausgelassen werden können, da das von ihnen dann gelieferte Signal der Taktgeschwindigkeit des Signals entspricht, das sie auf ihrem Eingang E empfangen. Andererseits ist die Phasensuche nur notwendig, wenn k ungleich 1 ist, da bei k=1 der Zustand des Schlüsselgenerators 47 des Sendeteils bei jeder Abtastprobe wechselt, so daß die Phasensuchvorrichtung 68 in diesem Fall fortgelassen werden kann.
Folgt das Vorrücken des Schlüsselgenerators 47 des Sendeteils
nicht dem Abtastvorgang, d. h., wenn die von ihm gelieferte Anzahl alle
k Abtastproben wechselt, können sich zwei Fälle ergeben: erstens kann
der Wechsel des vom zweiten Zähler 14 des Empfangsteils empfangenen Signals
dem Zustandswechsel des Schlüsselgenerators 47 folgen; zweitens kann es
während der k Abtastproben zu einem allmählichen Übergehen von einem
Signal zum folgenden kommen, was bedeutet, daß die Zähldauer des zweiten
Zählers 14 sich allmählich zwischen k Abtastproben ändert.
Im ersten Fall besteht eine Lösung für die Phasensuche darin,
auf ein während der Signalpausen, d. h. bei Abwesenheit des sendeseitig
zu verschlüsselnden Analogsignals E₀, vom Empfangsteil empfangenes
nachverschlüsseltes Signal hin den ersten Zeitpunkt zu suchen, bei dem
es zu einer Änderung der Dauer der ersten Halbperiode des in analoger
Form empfangenen nachverschlüsselten Signals kommt; Fig. 8 entspricht
diesem Fall: denn bei Abwesenheit des sendeseitig zu verschlüsselnden
Analogsignals werden k Abtastproben übertragen, die dieselbe Dauer
haben, und die k folgenden Abtastproben haben ebenfalls eine untereinander
gleiche Dauer, die jedoch von der Dauer der vorhergehenden
k Abtastproben unterschiedlich ist, da der Schlüsselgenerator 47 des
Sendeteils inzwischen weitergerückt ist. Das Messen der Dauer der
zweiten Halbperiode des empfangenen nachverschlüsselten Signals geschieht
durch Zählen; der am Ausgang 25 des Aufbereitungskreises 24
vorhandene Impuls stellt den Phasensuchzähler 70 auf Null zurück, dessen
Eingang E die Signale des Taktgebers 6 des Verarbeitungskreises 21
empfängt. Der Zustand des Phasensuchzählers 70 wird im Differenzendetektor
71 unmittelbar vor Eintreffen eines Nullrückstellungsimpulses
eingespeichert und mit dem Zustand des Phasensuchzählers bei der folgenden
Messung verglichen. Liegt zwischen den beiden Zuständen ein Unterschied
vor, so liefert der Differenzendetektor 71 einen Impuls, der den ersten
Synchronisationszähler 73 auf "1" stellt, dessen Eingang E mit dem Ausgang
25 des Aufbereitungskreises 24 verbunden ist. Dieser erste Synchronisationszähler
liefert ein Signal in Phase mit dem Vorrücken des sendeseitigen
Schlüsselgenerators; er wird durch den Differenzendetektor 71
auf "1" eingestellt, um zu berücksichtigen, daß der Differenzendetektor
seine Feststellung am Ende einer Halbperiode des vom Empfangsteil
empfangenen nachverschlüsselten Signals durchführt und nicht zu
Beginn einer Halbperiode dieses Signals. Die Phasensuche ist lediglich
zu Beginn der Synchronisationssuche notwendig. Wenn die Synchronisation
einmal hergestellt ist, so ist die Phasensuche nicht mehr
erforderlich.
Für den zweiten Fall besteht eine einfache Lösung darin,
den Zeitpunkt zu bestimmen, bei dem die Änderung der Dauer der Halbperiode
des empfangenen nachverschlüsselten Signals während der Signalpausen
ihre Richtung wechselt; in anderen Worten stellt man den Zeitpunkt
fest, zu dem die Differenz B-A zwischen zwei aufeinanderfolgenden
Zuständen des Schlüsselgenerators des Sendeteils die Richtung wechselt.
Hierzu ist die Phasensuchvorrichtung gemäß Fig. 8 nicht mehr
geeignet; Fig. 9 zeigt den Aufbau des Empfangsteils, wenn sendeseitig
eine allmähliche Änderung der Nachverschlüsselungsdauer vorliegt.
Die Schaltung gemäß dieser Figur umfaßt einen Aufbereitungskreis
24, einen Verarbeitungskreis 21, eine Synchronisations-
Suchvorrichtung 69, wobei diese Organe gleich den in Fig. 8 gezeigten sind,
sowie eine Phasensuchvorrichtung 81. Diese Phasensuchvorrichtung 81
enthält einen Phasensuchzähler 70, der gleich dem aus Fig. 8 ist, dessen
Ausgang einerseits mit dem Eingang eines Speichers 82 und andererseits
mit dem Eingang d₂ eines Komparators 83 verbunden ist; der Phasensuchzähler
ist mit seinem Eingang E mit dem Taktgeber 6 des Verarbeitungskreises
21 und mit seinem Nullrückstellungseingang Z mit dem Ausgang
25 des Aufbereitungskreises 24 verbunden; der Schreibsteuereingang e
des Speichers 82 ist mit dem Ausgang 25 des Aufbereitungskreises 24
verbunden; der Ausgang des Speichers 82 führt zum Eingang d₁ des Komparators
83, der drei Ausgänge xy, xy und x=y aufweist, wobei
x und y die Werte der auf den Eingängen d₁ bzw. d₂ empfangenen Signale
bedeuten. Der Ausgang xy ist mit dem Eingang E eines ersten Schieberegisters
84, der Ausgang xy ist mit dem Eingang E eines zweiten
Schieberegisters 85 und der Ausgang x=y ist mit einem Nullrückstellungseingang
Z des ersten und des zweiten Schieberegisters verbunden;
jedes Schieberegister besitzt einen Schiebeeingang Ed, der mit
dem Ausgang 25 des Aufbereitungskreises 24 in Verbindung steht. Das
erste und das zweite Schieberegister umfassen jeweils zwei Stufen,
deren Ausgänge mit Komparatoren 86 und 87 verbunden sind, bei denen
es sich beispielsweise um UND-Gatter handelt; die Verbindungen sind
wie folgt aufgebaut: das erste Schieberegister 84: der Ausgang 66
der ersten Stufe ist mit dem Komparator 86, der Ausgang 67 der zweiten
Stufe mit dem Komparator 87 verbunden;
das zweite Schieberegister 85: der Ausgang 64 der ersten Stufe ist
mit dem Komparator 87, der Ausgang 65 der zweiten Stufe mit dem Komparator
86 verbunden;
die Ausgänge der Komparatoren sind mit einem ODER-Gatter 88 verbunden,
dessen Ausgang mit einem Ausgangsspeicher 89 verbunden ist; der Nullrückstellungseingang
Z des Ausgangsspeichers ist mit dem Ausgang des
Komparators 77 der Synchronisationssuchvorrichtung und der Ausgang des
Ausgangsspeichers ist mit dem Stelleingang p des ersten Synchronisationszählers
73 verbunden.
Die Phasensuchvorrichtung arbeitet folgendermaßen: der
Phasensuchzähler 70 zählt die Impulse des Taktsignals zwischen zwei
vom Aufbereitungskreis 24 gelieferten Impulsen, was einer halben Periode
des empfangenen nachverschlüsselten Signals entspricht; der Phasensuchzähler
wird bei jedem Impuls des Aufbereitungskreises auf Null
zurückgestellt; die der Zählung entsprechende Zahl wird in den Speicher
82 übertragen, im Komparator 83 mit der entsprechenden Zahl der Zählung
während der vorhergehenden Halbperiode verglichen und dem Zähler durch
den Speicher übermittelt. Da der sendeseitige Schlüsselzähler alle k
Abtastproben wechselt und der zweite Zähler 14 des Sendeteils bei allen
Abtastproben wechselt, da er allmählich zwischen zwei Zuständen des sendeseitigen
Schlüsselgenerators variiert, wird A₁, A₂, A₃ . . . Ak der Wert
jeder der Abtastproben für einen Zustand A des sendeseitigen Schlüsselgenerators
genannt; ebenso bezeichnet man mit B₁, B₂, B₃ . . . Bk den
Wert jeder der Abtastproben für den Zustand B des sendeseitigen Schlüsselgenerators.
Beispielsweise sei angenommen, daß die aufeinanderfolgenden
Zustände A, B, C des sendeseitigen Schlüsselgenerators so
beschaffen sind, daß der Zustand A kleiner als der Zustand B und der
Zustand B größer als der Zustand C ist, woraus folgt, daß die Werte
A₁, A₂ . . . Ak zunehmen und die Werte B₁, B₂ . . . Bk abnehmen; wie es
zuvor angegeben wurde, sind diese Werte proportional dem Wert des dem
zweiten Zähler 14 des Sendeteils zugeführten Signals und lassen sich
aus den folgenden Gleichungen errechnen, bei denen D ein Koeffizient
ist:
Somit erhält man Ak<B₁, was einen Richtungswechsel zwischen
den zunehmenden Werten A₁, A₂ . . . Ak und den abnehmenden Werten
B₁, B₂ . . . Bk angibt.
Wenn der Komparator 83 vom Phasensuchzähler 70 den der Zählung
der ersten Abtastprobe entsprechenden Wert B₁ erhält, empfängt er außerdem
vom Speicher 82 den der Zählung der letzten Abtastprobe des Wertes
Ak entsprechenden Wert Ak; der Ausgang xy, der Ak<B₁ entspricht,
liefert dann ein Signal 1 an das erste Schieberegister 84, dessen erste
Stufe daraufhin ein Signal 1 freisetzt.
Bei einem vorhergehenden Vergleich zwischen den Abtastproben
Ak-1 und Ak war es der Ak-1<Ak entsprechende Ausgang xy, der ein
Signal "1" auf das zweite Schieberegister 85 gegeben hat. Wenn der Aufbereitungskreis
24 einen Impuls abgegeben hat, so hat dieser den Phasensuchzähler
70 auf Null zurückgestellt, der daher bis zum Wert B₁ gezählt
hat und die Verschiebung der Schieberegister gesteuert hat, wodurch im
zweiten Schieberegister 85 das Signal "1" von der ersten in die zweite
Stufe übertragen wurde, die daraufhin ein Signal "1" liefert. Wenn daher
das erste Schieberegister 84 das Vergleichsergebnis Ak<B₁ empfängt,
so erhält der Komparator 86 ein Signal "1" von der ersten Stufe des
ersten Schieberegisters 24 und ein Signal "1" von der zweiten Stufe des
zweiten Schieberegisters 85; der Komparator 86 liefert ein Signal "1"
an das ODER-Gatter 88, das seinerseits ein Signal "1" an den Speicher
89 leitet, der den ersten Synchronisationszähler 83 mit einem Signal
beaufschlagt, um ihn auf "1" einzustellen. Hätte man die Werte A größer
B und B kleiner C gehabt, so hätte sich selbstverständlich ergeben
Ak-1<Ak<B₁, und es wäre der Komparator 87 gewesen, der ein
Signal "1" von der zweiten Stufe des ersten Schieberegisters 84 und
ein Signal "1" von der ersten Stufe des zweiten Schieberegisters 85
erhalten hätte.
Der Speicher 89 behält das vom ODER-Gatter 88 empfangene
Signal solange, wie es vom Komparator 77 der Synchronisationssuchvorrichtung
69 nicht auf Null zurückgestellt wird.
Nachfolgend wird die Funktionsweise der Synchronisationssuchvorrichtung
69 zunächst unter Bezugnahme auf Fig. 8 beschrieben,
die dem Fall entspricht, in dem der Zustand des sendeseitigen Schlüsselgenerators
alle k Abtastproben wechselt, ohne im allmählichen Übergang
des zweiten Zählers 14 des Sendeteils von einer einem Zustand A entsprechenden
Zahl zu einer einem Zustand B des sendeseitigen Schlüsselgenerators
entsprechende Zahl überzugehen. Selbstverständlich sind
der erste und der zweite Schlüsselgenerator 79 und 80 des Empfangsteils,
Fig. 8, genauso aufgebaut wie der sendeseitige Schlüsselgenerator; es
handelt sich bei diesen Schlüsselgeneratoren um Generatoren von gewöhnlichen
pseudozufälligen Folgen beliebiger Länge. Ein solcher Generator
umfaßt beispielsweise n Stufen mit verschiedenen Rückschleifen, wobei
die Folge einer Höchstlänge von 2n-1 Bits erhält; es ist bekannt, daß
man einen Generator synchronisieren kann, sobald man n aufeinanderfolgende
Bits der Folge kennt; hierzu läßt man die n Bits in den Generator
eintreten, schleift ihn auf sich selbst zurück und läßt ihn im selben
Takt vorrücken wie den Generator, mit dem er synchronisiert ist.
Zur Durchführung der Synchronisationssuche muß zunächst ausgehend
vom empfangenen nachverschlüsselten Signal die der Nachverschlüsselung
entsprechende Bitfolge gefunden werden. Während der Signalpausen
hängt die Dauer jeder Halbperiode des empfangenen nachverschlüsselten
Signals lediglich vom sendeseitigen Schlüsselgenerator ab. Es ist daher
mit Hilfe eines einfachen Zählvorgangs möglich, herauszufinden, wie der
zweite Zähler 14 des Sendeteils programmiert war, und somit den entsprechenden
Zustand des sendeseitigen Schlüsselgenerators herzustellen.
Dieser Vorgang wird mit dem Synchronisationssuchzähler 72 durchgeführt,
dessen Eingang E mit dem vom Taktgeber 6 des Verarbeitungskreises 21 gelieferten
Taktsignal beaufschlagt wird; der Synchronisationssuchzähler
72 wird durch das vom ersten Synchronisationszähler 73 kommende
Signal auf Null zurückgestellt. Theoretisch ist es möglich, auf diese
Weise bei jeder Zählung die Anzahl von Bits der Folge herauszufinden, die
zur Programmierung des zweiten Zählers 14 des Sendeteils gedient haben;
um jedoch eine größere Unempfindlichkeit gegenüber Rauschen und Phasenverzerrungen
zu erreichen, wird lediglich das der stärksten Wichtung der
vom Synchronisationssuchzähler 72 gezählten Zahl entsprechende Bit berücksichtigt.
Bei jeder Zählung gelangt über den Verzweigungskreis 76
dieses Bit in den zweiten Schlüsselgenerator 80. Der Impulszähler 74
zählt die vom ersten Synchronisationszähler 73 gelieferten Impulse;
dieser Zähler 73 liefert am Ende seines Zählvorgangs einen Impuls, d. h.,
die Anzahl von Bits, die in den zweiten Schlüsselgenerator 80 gelangen.
Sind n Bits in diesen zweiten Schlüsselgenerator gelangt, d. h., wenn der
Impulszähler 74 n Impulse gezählt hat, so liefert er ein Steuersignal
an den Verzweigungskreis 76, wodurch der zweite Schlüsselgenerator auf
sich selbst zurückgeschleift wird und sein Ausgang S₁ dann über den
Verzweigungskreis 76 mit seinem Serieneingang Es verbunden ist.
Der Komparator 77 vergleicht das Ausgangssignal des Synchronisationssuchzählers
72 mit dem vom Ausgang S₁ des zweiten Schlüsselgenerators
gelieferten Signal.
Wenn der zweite Schlüsselgenerator synchronisiert ist, d. h.,
sein Vorrücken durch den ersten Synchronisationszähler 73 gesteuert
wird, so findet der Komparator zwei gleiche Bits bei jedem Vergleich.
Ist der zweite Schlüsselgenerator nicht synchronisiert, so liefert der
Komparator 77 ein Signal, das den Differenzdetektor 71 der Phasensuchvorrichtung
68 und den Impulszähler 74 auf Null zurückstellt; der
Synchronisationssuchablauf wird dann wie zuvor weiter durchgeführt.
Wenn der zweite Schlüsselgenerator synchronisiert ist, so
zählt der Prüfzähler 75 die Anzahl von Bits, die auftreten, ohne daß
der Komparator 77 einen Fehler feststellt; erreicht man hierbei eine
Anzahl n′, so geht man davon aus, daß die aus dem zweiten Schlüsselgenerator
austretende Folge richtig der empfangenen Folge entspricht,
d. h., der des sendeseitigen Schlüsselgenerators; dann wird in den ersten
Schlüsselgenerator 79 der Zustand des zweiten Schlüsselgenerators 80
übernommen, wobei der Prüfzähler 75 ein Signal auf den Schreibsteuereingang
e des ersten Schlüsselgenerators liefert. Der zweite Synchronisationszähler
78, bei dem es sich um einen k-Zähler handelt, wie es bereits
gesagt wurde, wird durch das aus dem Prüfzähler gelangende Signal
auf Null zurückgestellt, zählt die vom Aufbereitungskreis 24 gelieferten
Impulse und steuert das Vorrücken des ersten Schlüsselgenerators 79,
der dann mit der richtigen Folge, der richtigen Synchronisierung und
der richtigen Phase weiterrückt. Der erste Schlüsselgenerator 79 programmiert
dann den zweiten Zähler 74 des Verarbeitungskreises 21 auf
dieselbe Weise wie der zweite Zähler 14 des Sendeteils durch den sendeseitigen
Schlüsselgenerator programmiert wird.
Stellt der Komparator 77 einen Fehler fest, so stellt er den
Differenzendetektor 71, den Impulszähler 74 und den Prüfzähler 75 auf
Null zurück; der Differenzenzähler, der blockiert wurde, sobald er eine Differenz
festgestellt hatte, wird freigesetzt, und der Zyklus beginnt
mit einer neuen Phasensuche mit nachfolgender Synchronisationssuche.
Wechselt der Zustand des sendeseitigen Schlüsselgenerators
alle k Abtastproben und findet ein allmählicher Übergang des zweiten
Zählers 74 des Sendeteils von einer einem Zustand A entsprechenden Zahl
zu einer einem Zustand B des sendeseitigen Schlüsselgenerators entsprechenden
Zahl statt, so sieht der entsprechende Empfangsteil aus,
wie der in Fig. 9 dargestellte; die Funktionsweise der Phasensuchvorrichtung
81 wurde bereits vorstehend beschrieben. Da die Synchronisationssuchvorrichtung
9 gleich der in Fig. 8 beschrieben ist, so ist
auch ihre Funktionsweise dieselbe; der Unterschied besteht in der Verbindung
zwischen dem ersten Schlüsselgenerator 79 und dem zweiten Zähler
14 des Verarbeitungskreises 21; der zweite Zähler muß nämlich in derselben
Weise programmiert werden wie sendeseitig; hierzu findet man
dieselbe Nachverschlüsselungsvorrichtung 48 wie im Sendeteil, die in
Fig. 6 dargestellt ist. Wie sendeseitig empfangen der Subtrahierer 50
und der Addierer-Subtrahierer 52 die Ausgangssignale des ersten
Schlüsselgenerators 79, wobei die Eingänge e₁ und e₂ des Subtrahierers
50 mit dem Ausgang 53 bzw. dem Hilfsausgang 54 des ersten Schlüsselgenerators
verbunden sind; der Eingang 62 des Addierer-Subtrahierers
52 ist mit dem Ausgang 53 des ersten Schlüsselgenerators verbunden;
der Steuereingang 60 des Dividierers ist mit dem Ausgang 25 des Aufbereitungskreises
24 verbunden. Sobald daher der erste Schlüsselgenerator
79 synchronisiert ist und mit der richtigen Taktgeschwindigkeit
vorrückt, ist die Nachverschlüsselungsvorrichtung 48 ebenfalls synchronisiert
und liegt in Phase mit dem ersten Schlüsselgenerator, was die
Sendebedingungen richtig wiedergibt.
Das Suchen der Phase und der Synchronisation geschieht ständig
sowohl im Fall gemäß Fig. 8 als auch im Fall gemäß Fig. 9. Sobald
daher der Komparator 77 einen Fehler feststellt, beginnt die Phasensuche
mit nachfolgender Synchronisationssuche von neuem; es sei jedoch darauf
hingewiesen, daß der zweite Synchronisationszähler 78 weiterarbeitet,
da er durch den Prüfzähler nur dann auf Null zurückgestellt wird, wenn
dieser bis zur Zahl n′ gezählt hat; der erste Schlüsselgenerator 79
arbeitet weiter, bis der Prüfzähler 75 bis zur Zahl n′ gezählt hat und
auf den Schreibsteuereingang e des ersten Schlüsselgenerators 79 ein
Signal geliefert hat, damit der Zustand des zweiten Schlüsselgenerators
80 in ihn übertragen wird.
Die Zahl n′, die der Prüfzähler 75 zählen kann, ist beliebig;
der Wert hängt von der Wahrscheinlichkeit der zulässigen falschen Synchronisationsfeststellung
ab, und damit diese Wahrscheinlichkeit nicht zu
groß ist, wird für n′ ein Wert von größer oder gleich n gewählt.
Das hier beschriebene Nachverschlüsselungsverfahren und die
hier beschriebenen Sende- und Empfangsvorrichtungen ermöglichen eine
automatische Phasen- und Synchronisationsregelung ausgehend vom empfangenen
nachverschlüsselten Signal, ohne daß die Übertragung von
Synchronisationssignalen notwendig ist. Die Phasen- und Synchronisationsregelung
erfolgen sehr rasch; die Synchronisationsdauer Ts des
Empfangsteils umfaßt die Phasensuchdauer, die Zähldauer bis n und
die Zähldauer bis n′ sowie die Zähldauer bis zu k des zweiten Synchronisationszählers
78. Wird mit fm die mittlere Frequenz des empfangenen
nachverschlüsselten Signals bezeichnet, so beträgt die Suchzeit höchstens
während die Zählzeit bis n′ gleich und die Zählzeit des
Impulszählers 74 gleich ist.
Die Synchronisationsdauer wird in guter Annäherung durch die
nachstehende Formel angegeben:
nimmt man für n=n′=49 und für fm=2000 Hz sowie für k=4 so
erhält man für Ts=0,1 Sekunden.
Die Sende- und Empfangsteile bestehen einzig und allein aus
herkömmlichen logischen Organen wie Speichern, Zählern, Komparatoren,
Schieberegistern, UND-Gattern, ODER-Gattern, Dividierern, Frequenzteilern,
Subtrahierern; alle diese Organe sind in Form von integrierten
Schaltkreisen erhältlich; bei den Schlüsselgeneratoren handelt es sich
um herkömmliche Generatoren von pseudo-zufälligen Folgen, die nur so
kompliziert wie notwendig ausgeführt sind.
Es braucht hier nicht, wie in bekannten Verfahren und Vorrichtungen,
das Spektrum des auszusendenden Signals in Frequenzbänder
unterteilt zu werden, was eine analoge Verarbeitung voraussetzen
würde und niedrige Vorrückgeschwindigkeiten der Schlüsselgeneratoren,
im allgemeinen 1 bis 10 Hz, erforderlich macht, während in hier beschriebenen
erfindungsgemäßen Verfahren diese Vorrückgeschwindigkeit
etwa 1 kHz beträgt und lediglich durch den Durchlaßbereich begrenzt
ist, über den man für die Übertragung des Signals verfügt.
Das Nachverschlüsselungsverfahren gemäß der Erfindung ermöglicht
bei Funkverbindungen die Herstellung von Verbindungen zwischen
einem Sender und mehreren Empfängern, und ein Empfänger kann
während der Sendung in Betrieb genommen werden, ohne daß er zu
seiner Synchronisierung lange warten muß oder vom Sender ein Synchronisationssignal
anfordern muß.
Mit dem hier verwendeten Nachverschlüsselungsverfahren und
insbesondere mit der Programmierung des zweiten sendeseitigen Zählers
für einen allmählichen Übergang von einer Zahl zu einer anderen werden
die Signalpausen derart verschlüsselt, daß es ohne geeigneten Schaltkreis
nicht möglich ist, die Perioden der Signalpausen von den Perioden
zu unterscheiden, während denen ein Nutzsignal tatsächlich übertragen
wird.
Claims (12)
1. Verfahren zur Verschlüsselung eines Analogsignals, bei dem
das Analogsignal mit einem nach einer gegebenen Gesetzmäßigkeit
von einem Anfangswert bis zu einem dem Analogsignal
gleichen Wert ansteigenden Vergleichssignal verglichen
wird, das Vergleichssignal anschließend während einer gegebenen
Dauer konstant bleibt und nach dieser Dauer den
Anfangswert wieder einnimmt, wobei ein sich aus diesem Vergleich
ergebendes Signal einem Speicher zugeführt wird, der
einen ersten konstanten Wert einnimmt, solange die Gleichheit
zwischen dem Analogsignal und dem Vergleichssignal
nicht erreicht ist, und einen zweiten konstanten Wert,
sobald diese Gleichheit erreicht ist, und wobei der hierzu
gehörige Wert während der gesamten Dauer beibehalten
wird, während der das Vergleichssignal konstant ist, und ferner ein
Rechtecksignal erarbeitet wird, indem die Übergänge vom
zweiten zum ersten Wert des Speichers modulo 2 gezählt
werden, nach Patent 26 00 635,
dadurch gekennzeichnet, daß sich die gegebene
Zeitdauer, während der das Vergleichssignal konstant
bleibt, in einer quasi-zufälligen Weise nach k Abtastproben
des Analogsignals ändert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß sich die Zeit, während der das Vergleichssignal
konstant bleibt, allmählich nach einer beliebigen
Gesetzmäßigkeit während der k Abtastproben ändert.
3. Übertragungsvorrichtung zur Ausführung des Verfahrens
nach einem der vorhergehenden Ansprüche mit einem Sende-
und einem Empfangsteil, die jeweils einen gleichartigen
Verarbeitungsschaltkreis enthalten, der aus einem Taktgeber,
einem Speicher, einem Umschalter, einem ersten und
einem zweiten Zähler besteht, wobei der Umschalter einen
ersten und einen zweiten Eingang sowie einen ersten und
einen zweiten Ausgang aufweist, wobei der erste Eingang
mit einem Ausgang des Speichers verbunden ist, dessen
einer Eingang einen Eingang zum Verarbeitungsschaltkreis
bildet, während der zweite Eingang des Umschalters zum
Taktgeber führt, der erste Ausgang mit dem ersten Zähler
und der zweite Ausgang mit dem zweiten Zähler verbunden
ist, wobei der zweite Zähler über einen Ausgang
mit einem Nullrückstellungseingang des Speichers sowie
des ersten und zweiten Zählers in Verbindung steht, wobei
der Verarbeitungsschaltkreis Ausgänge aufweist, die
aus einem Ausgang des ersten und zweiten Zählers und aus
dem Ausgang des Speichers bestehen, wobei der zweite Zähler
eine gegebene Anzahl von Taktgebersignalen zählt, nach
Anspruch 2 des Patents 26 00 635, dadurch
gekennzeichnet, daß der Sendeteil und der
Empfangsteil jeweils einen Schlüsselgenerator aufweisen,
der die Zählzeit des zweiten Zählers (14) des Verarbeitungskreises
(21) steuert.
4. Übertragungsvorrichtung zur Durchführung des Verfahrens
nach Anspruch 2, bei dem der Sende- und der Empfangsteil
jeweils einen gleichartigen Verarbeitungsschaltkreis enthalten,
der aus einem Taktgeber, einem Speicher, einem
Umschalter, einem ersten und einem zweiten Zähler besteht,
wobei der Umschalter einen ersten und einen zweiten
Eingang sowie einen ersten und einen zweiten Ausgang
aufweist, wobei der erste Eingang mit einem Ausgang des
Speichers verbunden ist, dessen einer Eingang einen Eingang
zum Verarbeitungsschaltkreis bildet, während der
zweite Eingang des Umschalters zum Taktgeber führt,
der erste Ausgang mit dem ersten Zähler und der zweite
Ausgang mit dem zweiten Zähler verbunden ist, wobei
der zweite Zähler über einen Ausgang mit einem Nullrückstellungseingang
des Speichers sowie des ersten
und zweiten Zählers in Verbindung steht, wobei der Verarbeitungsschaltkreis
Ausgänge aufweist, die aus einem
Ausgang des ersten und zweiten Zählers und aus dem Ausgang
des Speichers bestehen, wobei der zweite Zähler
eine gegebene Anzahl von Taktgebersignalen zählt,
dadurch gekennzeichnet, daß der Sendeteil
und der Empfangsteil jeweils einen Schlüsselgenerator
aufweisen, der die Zähldauer des zweiten Zählers (14)
des Verarbeitungskreises (21) steuert, und daß eine Nachverschlüsselungsvorrichtung
(48) zwischen jeden Schlüsselgenerator
und jeden zweiten Zähler eingeschaltet ist.
5. Übertragungsvorrichtung gemäß einem der Ansprüche
3 oder 4, dadurch gekennzeichnet, daß der Sendeteil
einen Zweierzähler (17) aufweist, der mit dem Ausgang des zweiten
Zählers verbunden ist, sowie einen m-Zähler (46), der durch den Zweierzähler
gesteuert wird und das Vorrücken des Schlüsselgenerators steuert.
6. Übertragungsvorrichtung gemäß einem der Ansprüche 3 oder
4, dadurch gekennzeichnet, daß der Sendeteil einen
m-Zähler (46) aufweist, der mit dem Ausgang des zweiten Zählers (14)
verbunden ist und das Vorrücken des Schlüsselgenerators bewirkt.
7. Übertragungsvorrichtung gemäß einem der Ansprüche 3
oder 4, dadurch gekennzeichnet, daß der Sendeteil
einen m-Zähler (46) aufweist, der mit dem Ausgang des Speichers
(27) des Verarbeitungskreises (21) verbunden ist und das Vorrücken des
Schlüsselgenerators steuert.
8. Übertragungsvorrichtung gemäß Anspruch 4, dadurch
gekennzeichnet, daß die Nachverschlüsselungsvorrichtung
(48) einen Subtrahierer (50) mit zwei Eingängen (e₁ und e₂), einen
Dividierer (51) und einen Addierer-Subtrahierer (52) aufweist, wobei
die beiden Eingänge (e₁ und e₂) des Subtrahierers mit einem Ausgang
(53) und einem Hilfsausgang (54) des Schlüsselgenerators verbunden sind,
wobei der Addierer-Subtrahierer mit einem Eingang (62) mit dem Ausgang
(53) und einem anderen Eingang (59) mit einem Vorzeichenausgang (58)
des Subtrahierers verbunden ist, wobei ein Steuereingang (60) des
Dividierers zu einem Ausgang (15, 30) des Verarbeitungskreises (21)
im Sendeteil und an einen Ausgang (25) eines Aufbereitungskreises (24)
im Empfangsteil führt, wobei der Ausgang des Addierer-Subtrahierers
(52) mit einem Eingang (63) des zweiten Zählers (14) des Verarbeitungskreises
verbunden ist.
9. Übertragungsvorrichtung gemäß Anspruch 3,
dadurch gekennzeichnet,
daß der Empfangsteil eine Phasensuchvorrichtung (68) aufweist, die
einen Phasensuchzähler (70) umfaßt, der mit einem Eingang (E) mit
einem Taktgeber (6) des Verarbeitungskreises und mit einem Nullrückstellungseingang
(Z) mit dem Ausgang des Aufbereitungskreises (24)
verbunden ist, sowie einen Differenzdetektor (71) aufweist, der mit
einem Eingang an den Phasensuchzähler, mit einem Ausgang und einem
Nullrückstellungseingang (Z) mit einer Synchronisationssuchvorrichtung
(69) verbunden ist und den Ausgang und Nullrückstellungseingang der
Phasensuchvorrichtung (68) bildet.
10. Übertragungsvorrichtung gemäß Anspruch 4,
dadurch gekennzeichnet,
daß der Empfangsteil eine Phasensuchvorrichtung
(81) aufweist, die einen Phasensuchzähler (70) umfaßt, der mit einem
Eingang an den Taktgeber (6) des Verarbeitungskreises (21) und mit
einem Nullrückstellungseingang mit dem Aufbereitungskreis verbunden
ist, die ferner einen Speicher (82), der an einen Ausgang des Phasensuchzählers
angeschlossen ist und mit einem Schreibsteuereingang (e)
mit dem Aufbereitungskreis verbunden ist, einen Komparator (83), der
mit einem Eingang (d₂) mit dem Ausgang des Phasensuchzählers, mit einem
anderen Eingang (d₁) mit dem Speicher verbunden ist und einen ersten
Ausgang (x=y), einen zweiten Ausgang (xy) und einen dritten Ausgang
(xy) aufweist, ein erstes Schieberegister (84), das mit einem Eingang
(E) mit dem genannten zweiten Ausgang und mit einem Nullrückstellungseingang
(Z) mit dem genannten ersten Ausgang verbunden ist, ein
zweites Schieberegister (85), das mit einem Eingang (E) mit dem genannten
dritten Ausgang und mit einem Nullrückstellungseingang (Z) mit
dem genannten ersten Ausgang verbunden ist, wobei das erste und das
zweite Schieberegister jeweils mit einem Schiebeeingang (Ed) mit dem
Aufbereitungskreis verbunden ist, einen ersten Komparator (86), der mit
einem Eingang mit der ersten Stufe des ersten Schieberegisters (84)
und mit einem Eingang mit einer zweiten Stufe des zweiten Schieberegisters
(85) verbunden ist, einen zweiten Komparator (87), der mit
einem Eingang mit einer ersten Stufe des zweiten Schieberegisters
(85) und mit einem Eingang mit einer zweiten Stufe des ersten Schieberegisters
(84) verbunden ist, ein ODER-Gatter (88), das mit einem
Eingang mit dem ersten Komparator und mit einem anderen Eingang mit dem
zweiten Komparator verbunden ist, und einen Speicher (89) enthält,
der mit dem ODER-Gatter verbunden ist und einen Nullrückstellungseingang
(Z) sowie einen Ausgang aufweist, die den Nullrückstellungseingang
bzw. Ausgang der Phasensuchvorrichtung bilden und mit der
Synchronisationssuchvorrichtung (69) verbunden sind.
11. Übertragungsvorrichtung gemäß einem der Ansprüche
9 oder 10, dadurch gekennzeichnet, daß der
Empfangsteil darüber hinaus eine Synchronisationssuchvorrichtung (69)
umfaßt, zu der ein erster Zähler (73), der mit dem Ausgang (25) des
Aufbereitungskreises verbunden ist, ein Synchronisationssuchzähler
(72), der mit dem Ausgang des Taktgebers (6) des Verarbeitungskreises
verbunden ist und durch den ersten Zähler auf Null zurückgestellt wird,
ein Impulszähler (74), der mit dem Ausgang des ersten Zählers verbunden
ist, ein Prüfzähler (75), der mit dem Ausgang des ersten Zählers verbunden
ist, ein Verzweigungskreis (76), der mit einem ersten Eingang
an den Ausgang des Synchronisationssuchzählers und mit einem zweiten
Eingang an den Ausgang des Impulszählers angeschlossen ist, ein zweiter
Schlüsselgenerator (80), der mit einem getakteten Eingang (Ec) mit dem
Ausgang des ersten Zählers und mit einem Serieneingang (Es) mit dem
Ausgang des Verzweigungskreises sowie mit einem Serienausgang (S₁) mit
einem dritten Eingang des Verzweigungskreises verbunden ist, ein Komparator
(77), der mit einem Eingang mit dem Ausgang des Synchronisationssuchzählers
und mit einem anderen Eingang mit dem Serienausgang (S₁)
des zweiten Schlüsselgenerators verbunden ist, ein zweiter Zähler (78),
der mit dem Ausgang des Aufbereitungskreises verbunden ist, sowie ein
erster Schlüsselgenerator (79) gehören, der mit einem Takteingang (Ec)
mit dem Ausgang des zweiten Zählers, mit einem Schreibbefehleingang (e)
mit dem Ausgang des Prüfzählers (75), mit einem parallelen Eingang
(Ep) mit einem parallelen Ausgang (53) des zweiten Schlüsselgenerators,
mit einem Serieneingang (Es) mit einem Serienausgang (Ss) verbunden ist
sowie einen Parallelausgang (53) zur Steuerung des zweiten Zählers (14)
des Verarbeitungskreises besitzt, wobei der Ausgang des Komparators mit
einem Nullrückstellungeingang der Phasensuchvorrichtung, des Impulszählers
und des Prüfzählers verbunden ist, wobei der Nullrückstellungseingang
des zweiten Zählers mit dem Ausgang des Prüfzählers verbunden
ist, wobei die Phasensuchvorrichtung mit ihrem Ausgang an einen Stelleingang
(p) des ersten Zählers und mit einem Nullrückstellungseingang
an den Ausgang des Aufbereitungskreises angeschlossen ist.
12. Übertragungsvorrichtung gemäß einem der Ansprüche 8,
10 und 11, dadurch gekennzeichnet, daß die
Nachverschlüsselungsvorrichtung (48) des Empfangsteils über die
Eingänge (e₁ und e₂) des Subtrahierers (50) mit dem parallelen Ausgang
(53) bzw. mit dem Hilfsausgang (54) des ersten Schlüsselgenerators
(79) verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7506395A FR2302629A1 (fr) | 1975-02-28 | 1975-02-28 | Procede de codage d'un signal et dispositif de transmission mettant en oeuvre le procede |
FR7517571 | 1975-06-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2618401C1 true DE2618401C1 (de) | 1991-02-07 |
Family
ID=26218767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762618401 Expired - Lifetime DE2618401C1 (de) | 1975-02-28 | 1976-04-27 | Verfahren zur Verschluesselung eines Analogsignals und UEbertragungsvorrichtung,bei der dieses Verfahren eingesetzt wird |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2618401C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001047598A1 (de) | 1999-12-23 | 2001-07-05 | Intelligent Implants Gmbh | Vorrichtung für den geschützten betrieb von neuroprothesen und verfahren hierzu |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2358378A1 (de) * | 1973-11-23 | 1975-06-05 | Bosch Gmbh Robert | Analog-digital-wandler |
-
1976
- 1976-04-27 DE DE19762618401 patent/DE2618401C1/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2358378A1 (de) * | 1973-11-23 | 1975-06-05 | Bosch Gmbh Robert | Analog-digital-wandler |
Non-Patent Citations (1)
Title |
---|
Hoeschele, David F.,Jr.: "Analog-to-Digital/Digital-to-Analog Coversion Techniques, New York, John Wiley and Sons Inc.,1968, S.9,10 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001047598A1 (de) | 1999-12-23 | 2001-07-05 | Intelligent Implants Gmbh | Vorrichtung für den geschützten betrieb von neuroprothesen und verfahren hierzu |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2410881C3 (de) | Automatische Entzerrungsanordnung für einen Datenübertragungskanal | |
DE2410957C2 (de) | Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge | |
DE2726277A1 (de) | Abtastsignaldetektor | |
DE2644823A1 (de) | Kreuzkorrelationsanordnung | |
DE3047942A1 (de) | Verfahren zum schalten eines empfaengers und korrelators | |
DE2653802C2 (de) | Fernsteuersystem | |
DE3743732C2 (de) | Verfahren zur Synchronisierung eines Codewortes mit einem empfangenen spektral gespreizten Signal | |
DE3427669C2 (de) | Signalverarbeitungsschaltung | |
DE2809633C3 (de) | Gesteuerter Erzeuger von Perioden-Signalbildern | |
DE3018896C2 (de) | Digital-Mehrfrequenz-Empfänger | |
DE3546307A1 (de) | Digitale speichereinrichtung | |
DE3813068A1 (de) | Filter mit geschaltetem kondensator fuer einen digital-analog-konverter | |
DE2351013B2 (de) | Nachrichtenuebermittlungssystem | |
DE2819881A1 (de) | Vorrichtung zur schaetzung bzw. messung der fehlerrate von binaerelementen einer numerischen schaltung | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
DE1537127C3 (de) | Anordnung zur Rastersynchronisiening bei der Übertragung digitaler Signale | |
DE4001265C2 (de) | Verfahren und Einrichtung zum Empfang digitaler Informationen über Stromversorgungsnetze | |
DE2618401C1 (de) | Verfahren zur Verschluesselung eines Analogsignals und UEbertragungsvorrichtung,bei der dieses Verfahren eingesetzt wird | |
DE3402076A1 (de) | Verfahren und anordnung zur datenuebertragung | |
DE3015357C2 (de) | ||
DE2842279C2 (de) | Schaltungsanordnung zur Bestimmung des Vorzeichens der gegenseitigen Phasenlage zweier zueinander in Beziehung zu setzender Flanken zweier Signale oder Impulse | |
DE2912854A1 (de) | Demodulationsverfahren fuer binaere frequenzmodulierte signale | |
DE3347216A1 (de) | Speichersystem zur bildung eines frequenzgleichen periodischen signals groesserer dauer aus tastungen eines zeitlich begrenzten abschnittes eines periodischen signals der betreffenden frequenz | |
DE2156003B2 (de) | Entzerrer und Verfahren zur Einstellung eines solchen | |
DE2748075A1 (de) | Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
AF | Is addition to no. |
Ref country code: DE Ref document number: 2600635 Format of ref document f/p: P |
|
D1 | Grant (no unexamined application published) patent law 81 | ||
8340 | Patent of addition ceased/non-payment of fee of main patent | ||
8361 | Notification of grant revoked |