DE2607042A1 - Spannungs-auswahlschaltung - Google Patents

Spannungs-auswahlschaltung

Info

Publication number
DE2607042A1
DE2607042A1 DE19762607042 DE2607042A DE2607042A1 DE 2607042 A1 DE2607042 A1 DE 2607042A1 DE 19762607042 DE19762607042 DE 19762607042 DE 2607042 A DE2607042 A DE 2607042A DE 2607042 A1 DE2607042 A1 DE 2607042A1
Authority
DE
Germany
Prior art keywords
free
circuit
channel mos
voltage
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762607042
Other languages
English (en)
Other versions
DE2607042B2 (de
DE2607042C3 (de
Inventor
Masayuki Hakata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of DE2607042A1 publication Critical patent/DE2607042A1/de
Publication of DE2607042B2 publication Critical patent/DE2607042B2/de
Application granted granted Critical
Publication of DE2607042C3 publication Critical patent/DE2607042C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electronic Switches (AREA)

Description

Spannungs-Auswahlschaltung
Die Erfindung bezieht sich auf eine Spannungs-Auswahlschaltung, mit der ein Spannungspegel aus unterschiedlichen Spannungspegeln auszuwählen ist.
In jüngster Zeit werden Flüssigkristall-Anzeigeelemente bei mehrziffrigen Anzeigeeinrichtungen, wie z.B. bei elektronischen Tischrechnern elektronischen Uhren od.dgl. benutzt, bei denen Ziffern, Markierungen od.dgl, anzuzeigen sind. Wird eine mehrziffrige Flüssigkristallanz.eigeeinrichtung für die Anzeige gespeist, so wird eine dynamische Wechselspannung als Treiberspannung benutzt, um die Lebensdauer des Flüssigkristalle zu vergrößern. Da zuB. eine Treiberanordnung, die mit einer einhalbfachen oder eindrittelfachen Vorspannung arbeitet, dazu benutzt wird, muß entsprechend der Anzeigedaten eine mehrere Pegel, z.B. vier Pegel aufweisende Spannung ausgewählt und zwischen zwei Elektroden angelegt werden, zwischen denen der Flüssigkristall angeordnet ist. Selbst bei elektronischen Schreibern oder Druckern, wie z.B. einem Tintenstrahlschreiber, muß eine Digital-An&log-Umwandlung eines Zeichensignals , d&s von einem Zeichen-
6 0 9 8 3 7/0704
-2- 2 6 0 7 0
signalgenerator erzeugt wird, durchgeführt werden und anschließend ein dem Zeichensignal entsprechendes unterschiedliche Spannungen aufweisendes Signal an eine Ablenkelektrode gegeben werden.
Eine herkömmliche Spannungs-Auswahlschaltung ist z.B., wie in der späteren Beispielsbeschreibung gezeigt ist, so aufgebaut, daß sie acht verschiedene Spannungen zur Verfügung stellen kann. Dabei besteht ein Decoder z.B. aus drei Invertern und acht NAND-Gliedern, wobei den EingangsanSchlussen des Decoders ein codiertes Signal für die Spannungsauswahl zugeführt wird. Der Decoder decodiert dieses binärcodierte Signal und erzeugt ein Ausgangssignal, das an irgendeines der NAND-Glieder gegeben wird. Die Ausgänge der ersten vier NAND-Glieder sind unmittelbar mit P-Kanal-MOS-Transistoren und die Ausgänge der übrigen vier NAND-Glieder sind über Inverter jeweils mit N-Kanal-MOS-Transistoren verbunden. Spannungen unterschiedlicher Pegel werden gleichzeitig an die Source-Elektroden der acht Transistoren gegeben, während die Drain-Elektroden der Transistoren mit einem Ausgangsanschluß verbunden sind.
Wird an diese herkömmliche Spannungs-Auswahlschaltung ein binärcodiertes Signal gegeben, so wird von einem der NAND-Glieder in dem Decoder ein Signal erzeugt, wodurch ein zugeordneter Transistor der MOS-Transistoren leitend geschaltet wird. Dadurch erscheint die an die Source-Elektrode dieses MOS-Transistors gegebene Spannung auch am Ausgangsanschluß. Auf diese Weise kann irgendeiner der unterschiedlichen Spannungspegel entsprechend dem zugeführten codierten Signal ausgewählt und ein entsprechendes Ausgangssignal an dem Ausgangsanschluß abgegeben werden.
Bei dieser herkömmlichen Spannungs-Auswahlschaltung muß ein Decode*1 und eine Gatterschaltung vorgesehen werden, die von dem Decoder betätigt wird. Außerdem ist eine große Zahl von
ORIGINAL INSPECTED
609837/0704
Bauelementen erforderlich, wodurch sich ein aufwendiger Schaltungsaufbau ergibt. Da C-MOS-Transistoren, d.h. komplementäre MOS-Transistoren, für die Gatterschaltungen, jedoch nicht für die anderen Schaltungen benutzt werden 5 tritt ein größerer Leistungsverbrauch auf.
Aufgabe der Erfindung ist es, eine neue Spannungs-Auswahlschaltung zu schaffen, bei der die erforderlichen Bauelemente vermindert, dadurch ihr Schaltungsaufbau vereinfacht und auch die Leistungsaufnahme verringert wird.
Bei einer Spannungs-Auswahlschaltung ist diese Aufgabe erfindungsgemäß gelöst durch mindestens eine erste Gruppe von in Eeihe geschalteten P-Kanal-MOS-Transistoren in Source-Drain-Schaltung mit einer freien Drain-Elektrode und einer freien Source-Elektrode, durch mindestens eine zweite Gruppe in Reihe geschalteter IT-Kanal-MOS-Transis boren in Source-Drain-Schaltung mit einer freien Drain-Elektrode und einer freien Source-Elektrode, durch einen mit einem Verbindungspunkt zwischen der freien Drain-Elektrode der ersten Gruppe und der freien Drain-Elektrode der zweiten Gruppe verbundenen Ausgangsanschluß, durch den freien Source-Elektroden der ersten und zweiten Gruppe entsprechende Anschlüsse, an jeden von denen ein unterschiedlicher Pegel von auszuwählenden Spannungen gegeben ist, und durch mit den freien Source-Elektroden in den jeweiligen Gruppen verbundene Gate-Steueranschlüsse, von denen jeder ein binärcodiertes Signal als Gate-Steuersignal erhält.
Bei dieser neuen Spannungs-Auswahlschaltung bilden die erste und zweite Gruppe jeweils eine C-I-IOS-Schaltung. Irgendeine der Spannungen kann in Abhängigkeit der Werte der binärcodierten Signale ausgewählt werden, die an die Gate-Elektroden der MOS-Transistoren in den jeweiligen, in Reihe geschalteten
f, rj 9 H 3 7 / fi 7 Π 4
26070A2
Transistorgruppen zugeführt werden, wobei die jeweils ausgewählte Spannung aus den unterschiedlichen, an die freien Source-Elektroden der MOS-Transistoren zugeführten unterschiedlichen Spannungspegeln ausgewählt wird. Die ausgewählte Spannung kann an einem Ausgangsanschluß, nämlich an einem Verbindungspunkt zwischen den freien Drain-Elektroden der miteinander in Reihe geschalteten Transistorgruppen abgenommen v/erden. Da bei dieser neuen Auswahlschaltung keine Decoderschaltung zum Auswählen der Spannungen erforderlich ist und statt ihrer nur Gatterschaltungen benutzt werden, kann die für die neue Auswahlschaltung erforderliche Anzahl an Bauelementen erheblich vermindert werden. Dadurch wird aber auch der Schaltungsaufbau vereinfacht und die Leistungsaufnahme verringert, da eine komplementäre Schaltung für jede Gatterschaltung benutzt werden kann.
Die Erfindung wird anhand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert. Im einzelnen zeigen:
Pig. 1 die Schaltung einer Ausführungsform einer herkömmlichen "Spannungs-Auswahlschaltung,
Fig. 2 die Schaltung einer ersten Ausführungsform der neuen Spannungs-Auswahlschaltung, mit der vier unterschiedliche Spannungen ausgewählt werden können, und
Fig.. 3 die Schaltung einer anderen Ausführungsform der neuen Spannungs-Auswahlschaltung, mit der acht unterschiedliche Spannungen ausgewählt werden können.
Die in Fig. 1 gezeigte herkömmliche Spannungs-Auswahlschaltung erlaubt die Auswahl von acht unterschiedlichen Spannungen VQ
609837/0704
bis V17. Bei der Auswahlschaltung besteht ein Decoder 1 z.B.aus Invertern 2a bis 2c und NAND-Gliedern 3a bis 3h. Ein binärcodiertes Signal (Aq, A., Ap) für die Spannungsauswahl wird an den Eingangsanschluß des Decoders 1 gegeben. Der Decoder 1 decodiert dieses binärcodierte Signal und erzeugt ein Ausgangssignal, das an irgendeines der NAND-Glieder 3a bis 3h gelangt. Die Ausgänge der NAND-Glieder 3a bis 3d sind unmittelbar mit P-Kanal-MOS-Transistoren 4a bis 4d und die Ausgänge der NAND-Glieder 3© bis 3h sind über Inverter 5a bis 5d mit N-Kanal-MOS-Transistoren 4e bis 4h verbunden. Spannungen Vq bis Vr7 unterschiedlichen Pegels werden gleichzeitig an die Source-Elektroden der Transistoren 4a bis 4h gegeben, während die Drain-Elektroden der Transistoren 4a bis 4h mit einem Ausgangsanschluß 6 verbunden sind.
Wenn der in Fig. 1 gezeigten Schaltung das codierte Signal (Aq,A.,A2) zugeführt wird, so wird von einem der NAND-Glieder 3a bis 3h in dem Decoder 1 ein Signal erzeugt, mit dem ein zugeordneter der MOS-Transistoren 4a bis 4h in seinen leitenden Zustand geschaltet wird. Dadurch wird eine an die Source-Elektrode dieses MOS-Transistors zugeführte Spannung an den Ausgangsanschluß 6 gegeben. Auf diese Weise kann eine der unterschiedlichen Spannungen Vq bis Vr7 entsprechend des codierten Signals (Aq,A,- ^k^) ausgewählt v/erden, und ein entsprechendes Ausgangssignal an dem Ausgangsanschluß 6 abgegeben werden.
Bei der in Fig. 2 gezeigten neuen Spanmmgs-Auswahlschaltung ist die Source-Elektrode eines P-Kanal-MOS-Transistors 11b mit der Drain-Elektrode eines P-Kanal-MOS-Transistors 11a verbunden, um eine erste in Reihe geschaltete P-Kanal-Transistorgruppe zu bilden und die Drain-Elektrode eines N-Kanal-MOS-Transistors 12a ist mit der Source-Elektrode eines N-Kanal-MOS-Transistors 12b verbunden, um eine zweite in Reihe geschaltete N-Kanal-Transistor-Gruppe zu bilden. Die
609837/0704
freien Drain-Elektroden der beiden Transistorgruppen sind miteinander verbunden, um eine erste C-MOS-Schaltung zu bilden. In gleicher Weise ist die Source-Elektrode eines P-Kanal-MOS-Transistors 13b mit der Drain-Elektrode eines P--Kanal-MOS-Transistors 13a verbunden, um eine in Reihe geschaltete P-Kanal-Transistor-Gruppe zu bilden und die Drain-Elektrode eines F-Kanal-MOS-Transistors 14a ist mit der Source-Elektrode eines ΪΓ-Kanal-MOS-Transistors 14b verbunden, um eine weitere in Reihe geschaltete N-Kanal-Transistor-Gruppe zu bilden. Die freien Drain-Elektroden beider dieser zusätzlichen Transxstorgruppen sind miteinander verbunden, um eine zweite C-MOS-Schaltung zu bilden. Auszuwählende Spannungen "Vq und V^ sind an Anschlüsse 15 und 16 jeweils gegeben, so daß sie an die freien Source-Elektroden der ersten C-MOS-Schaltung gelangen, während auszuwählende Spannungen Y* und V~ anAnschlüsse 17 und 18 jeweils gegeben werden, so daß diese an die freien Source-Elektroden in der zweiten C-MOS-Schaltung gelangen können. Die Spannung VQ gibt einen logisch hohen Pegel und die Spannung V^ gibt einen logisch niedrigen Pegel an. Die Pegel der Spannungen sind in der abfallenden Reihenfolge Vq, V^j, Vo, V, festgelegt. An einen Anschluß 19 wird ein binärcodiertes Signal Aq als ein Gate-Steuersignal an die Gate-Elektroden des P-Kanal-MOS-Transistors 11a und des M-Kanal-MOS-Transistors 12a in der ersten C-MOS-Schaltung gegeben, während ein binärcodiertes Signal A^über einen Anschluß an die Gate-Elektroden des P-Kanal-MOS-Transistors 11b und des IT-Kanal-MOS-Transistors 12b gegeben wird. Das binärcodierte Signal Aq gelangt auch an die Gate-Elektroden des P-Kanal-MOS-Transistors 13a und des N-Kanal-MOS-Transistors 14a in der zweiten C-MOS-Schaltung, während das binärcodierte Signal A^ über einen Inverter 21 an die Gate-Elektroden des P-Kanal-MOS-Transistors 13b und des U-Kanal-MOS-Transistors 14b gegeben wird. Die einem logisch hohen' Pegel entsprechende
609837/0704
Spannung VQ wird an die Substratelektroden der P-Kanal-■ MOS-Transistoren 11a, 11b sowie 13a, 13b gegeben, während die Spannung V,, die einen -logisch niedrigen Pegel dar- · stellt, an die Substratelektroden der U-Kanal-MOS-Transistoren 12a, 12b und 14-a, 14b gegeben wird. Ein Verbindungspunkt zwischen den freien Drain-Elektroden der P-Kanal-MOS-Transistorgruppe und der N-Kanal-MOS-Transistorgruppe in der ersten C-MOS-Schaltung bildet einen Ausgangsanschluß 22, an dem eine ausgewählte Spannung abgenommen werden kann, während ein Verbindungspunkt zwischen den freien Drain-Elektroden der P-Kanal-MOS-Transistorgruppe und der N-Kanal-MOS-Transistorgruppe in der zweiten C-MOS-Schaltung einen Ausgangsanschluß 23 bildet, an dem eine auszuwählende Spannung abgegeben werden kann.
Bei der so aufgebauten Schaltung haben die an die Anschlüsse 19 und 20 jeitfeils zu gebenden codierten Signale Aq und A^ solche Potentialpegel, daß wenn ein logisches "O"-Signal niedrigen Pegels bei einer positiven Logik zugeführt wird, der P-Kanal-Transistor in seinen leitenden Zustand geschaltet wird, und wenn ein logisches "1"-Signal hohen Pegels bei positiver Logik zugeführt wird, der K-Kanal-Transistor in seinen leitenden Zustand geschaltet wird. Geben beide binärcodierten Signale Aq und A^, eine logische "0", so werden beide P-Kanal-MOS-Transistoren 11a und 11b, die der Spannung Vq zugeordnet sind, in ihren leibenden Zustand geschaltet" und mindestens einer eines Paars von MOS-Transistoren in der jeweiligen MOS-Transistorgruppe, die den Spannungen V^, bis V^ zugeordnet ist, wird gesperrt« Als Folge davon erscheint die Spannung VQ am AusgangsanSchluß 22 über die P-Kanal-Transistoren 11a und 11b. Geben das codierte Signal AQ logische "1" und. das codierte Signal A^ logische "0" an, so werden die der Spannung V^. zugeordneten P~Kanal-MOS-Transistoren 13a und 13b in ihren leitenden Zustand geschaltet und mindestens
B 0 9 8 3 7 / 0 7 0
einer eines Paars von MOS-Transistoren in den geweiligen MOS-Transistorgruppen, die den Spannungen Vq, "V^ unci ^3 zugeordnet sind, wird gesperrt. Dadurch erscheint die Spannung V. am Ausgangsanschluß 23. In gleicher Weise erscheint, wenn das codierte Signal Aq eine logische "O" und das codierte Signal A^ eine logische "1" angeben, die Spannung Y^ 3^ Aus gangs an schluß 23und, wenn die codierten Signale AQ und A^ beide logische "1" angeben, die Spannung V, an dem Ausgangsanschluß 22. Die Tabelle 1 zeigt die Beziehung zwischen den codierten Signalen AQ, A^ und den Spannungen
I ΐι bis V,.
t> 		Ausgang
Tabelle 1 V0
A1 A0 V1
O O V2
O 1 γ
1 O
1 1
Fig. 5 zeigt eine weitere Ausführungsform der neuen Spannungs-Auswahl schaltung, mit der acht Spannungen Vq bis Vn unterschiedlichen Pegels ausgewählt werden können.
Bei dieser Ausführungsform weist eine erste C-MOS-Schaltung eine P-Kanal-Transistorgruppe auf, die aus drei P-Eanal-MOS-Transistoren 31a bis 31c besteht und eine N-Kanal-Transistorgruppe auf, die aus drei IT-Kanal-MOS-Transistoren 31d bis 31f besteht. Eine zweite C-MOS-Schaltung 36 weist eine aus drei P-Eanal-MOS-Transistoren 32a bis 32c bestehende P-Kanal-Transtorgruppe und eine aus drei H-Kanal-MOS-Transistoren 32d bis
6 09837/07Q4
32f bestehende IT-Kanal-Transistorgruppe auf. Eine dritte C-MOS-Schaltung 37 weist eine aus drei P-Kanal-MOS-Transistoren 33a bis 33c bestehende P-Kanal-Transistorgruppe und aus drei N-Kanal-MOS-Transistoren 33d bis 33f bestehende Η-Kanal-Transistorgruppe auf. Schließlich weist eine vierte C-MOS-Schaltung 38 eine aus drei P-Kanal-MOS-Transistoren 34a bis 34-c bestehende P-Kanal-Transistorgruppe und eine aus drei IT-Kanal-MOS-Transistoren 34-d bis 34-f bestehende N-Kanal-Transistorgruppe auf. Ein Verbindungspunkt zwischen den freien Drain-Elektroden der P-Kanal-Transistorgruppe und der IT-Kanal-Transistorgruppe in den jeweiligen C-MOS-Schaltungen führt zu einem Ausgangsanschluß 23. Da die Anzahl von P- oder N-Kanal-MOS-Transistoren nach der Anzahl von Bits des als Steuersignal benutzten codierten Signals, das an die Gate-Elektrode zu geben ist, bestimmt ist, ergibt sich die folgende Beziehung, wobei η die Anzahl von Bits ist, während ΪΤ die Anzahl der auszuwählenden Spannungen ist,
2n = Ή.
Sollen acht verschiedene Spannungen ausgewählt werden können, ist n=3.Die auszuwählenden Spannungen Vq-V? werden an die freien Source-Elektroden der IT- und P-Kanal-Transistorgruppen in den jeweiligen C-MOS-Schaltungen 35,36,37, und 38 gegeben. Die Gate-Elektroden der jeweils paarweise zusammengefaßten P- und IT-Kanal-MOS-Transistoren in den C-MOS-Schaltungen, die symmetrisch zum Verbindungspunkt der P- und N-Kanal-Transistorgruppen als Mittelpunkt angeordnet sind, sind miteinander verbunden. Die Gate-Elektroden der paarweise zusammengefaßten P- und IT-Kanal-MOS-Transistoren in der ersten C-MOS-Schaltung sind gemeinsam mit den Gate-Elektroden der zugehörigen, paarweise zusammengefaßten P- und IT-Kanal-MOS-Transistoren der übrigen C-MOS-Schaltungen verbunden, wie dieses in !Fig. 3 gezeigt ist und die Gate-
B09837/Q704
Elektroden der paarweise zusammengefaßten P- und ΪΓ-Kanal-MOS-Transistoren in der C-MOS-Schaltung sind unmittelbar oder über einen Inverter 4-2,43 mit Anschlüssen 39 »40 und 41 verbunden, an die die binärcodierten Steuersignale gegeben werden.
Werden an die in Fig. 3 gezeigte Schaltung binärcodierte Signale AQ, A^,und Ap als Gate-Steuersignale, die alle logische "O" angeben, gegeben, so werden die P-Kanal-MOS-Transistoren 31a bis 31c, die einer auszuwählenden Spannung Yq zugeordnet sind, alle in ihren leitenden Zustand geschaltet und mindestens einer der MOS-Transistoren in jeder der übrigen Transistorgruppen, die den Spannungen V,, bis Vn zugeordnet sind, gesperrt. Als Folge davon erscheint die Spannung Vq am Ausgangsanschluß 23 über die Transistoren 31a bis 31c. Gibt das Signal Aq logische "1" und geben die Signale A,, und Ap beide logische "0" an, so werden die P-Kanal-MOS-Transistoren 32a bis 32c, die der Spannung V^, zugeordnet sind, in ihren leitenden Zustand geschaltet und mindestens einer der MOS-Transistoren in jeder der übrigen Transistorgruppen, die den Spannungen Vq und Vp bis Vr7 zugeordnet sind, gesperrt. Als Folge davon erscheint die Spannung V^ am Ausgangsanschluß 23 über die P-Kanal-MOS-Transistoren 32a bis 32c. Auf diese Weise wird irgendeine der Spannungen Vq bis Vr7 entsprechend der Codierung der Signale AQ, A^ und Ap ausgewählt. Die Tabelle 2 zeigt eine Beziehung zwischen den codierten Signalen AQ, A^ und Ap und den auszuwählenden Spannungen Vq bis Vr7.
609837/0704
Tabelle 2 Αο Ausgang
A2 A, O νο
O O 1
O O O T2
O 1 1 V3
O 1 O V4
1 O 1 V5
Λ O O V6
Λ 1 1 ν
1 1
Obwohl bei dem zuvor erläuterten Ausführungsbeispiel die P- und U-Kanal-Transistorgruppen für jede Gatterschaltung in wechselseitig gegenüberliegender Beziehung angeordnet sind, kann eine Kanal-Transistorgruppe bei jeder Gatterschaltung fortgelassen werden. Dadurch kann jede beliebige Anzahl von Spannungen ausgewählt werden, ohne daß diese Anzahl von auszuwählenden Spannungen auf 2n begrenzt ist.
Die bei dem zuvor erläuterten Ausfuhrungsbeispiel auszuwählende Spannung weist einen Grundpegel auf. Obwohl dieses Ausfuhrungsbeispiel die gleiche Anzahl von P- und H-Kanal-Transistorgruppen benutzt, können die P- und N-Kanal-Transistorgruppen in ihrer Anzahl voneinander abweichen, wenn die Anzahl der auszuwählenden Spannungen nicht 2n ist.
609837/0704

Claims (2)

2607ÜA2 Patentansprüclie
1.ySpannungs-Auswahlschaltung, gekennzeich-
e t durch mindestens eine erste Gruppe von in Reihe geschalteten P-Kanal-MOS-Transistoren (11,13; 31a bis 31c, 32a bis 32c, 33a bis 33c, 34a bis 3^c) in Source-Drain-Schaltung mit einer freien Drain-Elektrode und einer freien Source-Elektrode, durch mindestens eine zweite Gruppe in Seihe geschalteter U-Kanal-MOS-Transistoren (12,14; 3id bis 31f, 32d bis 32f, 33d bis 33f, 34-d bis 34f ) in Source-Drain-Schaltung mit einer freien Drain-Elektrode und einer freien Source-Elektrode, durch einen mit einem Verbindungspunkt zwischen der freien · Drain-Elektrode der ersten Gruppe und der freien Drain-Elektrode der zweiten Gruppe verbundenen Ausgangsanschluß (22,23), durch den freien Source-Elektroden der ersten und zweiten Gruppe entsj>rechende Anschlüsse (15,16,17?18)j an jeden von denen ein unterschiedlicher Pegel (VQ bis Vr7) von auszuwählenden Spannungen gegeben ist, und durch mit den freien Source-Elektroden in den jeweiligen Gruppen verbundene Gate-Steueranschlüsse (19,20,39,40,41), von denen jeder ein binärcodiertes Signal (AQ, A^, L^) als Gate-Steuersignal erhält.
2. Auswahlschaltung nach Anspruch 1, dadurch g e k e η η zeichnet , daß die Gate-SteueranSchlüsse ein komplementär binärcodiertes Signal zum Öffnen und Sperren der Gate-Elektroden einer jeden der P- und N-Kanal-MOS-Transistorgruppen.
e α 9 8 3 7 / Q 7 Q 4
Leerseite
DE2607042A 1975-02-20 1976-02-20 Spannungsauswahlschaltung Expired DE2607042C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50021306A JPS5196275A (de) 1975-02-20 1975-02-20

Publications (3)

Publication Number Publication Date
DE2607042A1 true DE2607042A1 (de) 1976-09-09
DE2607042B2 DE2607042B2 (de) 1980-04-30
DE2607042C3 DE2607042C3 (de) 1983-11-24

Family

ID=12051456

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2607042A Expired DE2607042C3 (de) 1975-02-20 1976-02-20 Spannungsauswahlschaltung

Country Status (4)

Country Link
US (1) US4038564A (de)
JP (1) JPS5196275A (de)
CH (1) CH607662A5 (de)
DE (1) DE2607042C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2818085A1 (de) * 1977-04-26 1978-11-09 Suwa Seikosha Kk Integrierte halbleiterschaltung

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52122097A (en) * 1976-04-06 1977-10-13 Citizen Watch Co Ltd Electric optical display unit
US4158786A (en) * 1976-07-27 1979-06-19 Tokyo Shibaura Electric Co., Ltd. Display device driving voltage providing circuit
US4174541A (en) * 1976-12-01 1979-11-13 Raytheon Company Bipolar monolithic integrated circuit memory with standby power enable
JPS54150036A (en) * 1978-05-18 1979-11-24 Sharp Corp Lsi device
US4271410A (en) * 1978-08-10 1981-06-02 Rockwell International Corporation LCD Data processor driver and method
US4324991A (en) * 1979-12-12 1982-04-13 Casio Computer Co., Ltd. Voltage selector circuit
US4408135A (en) * 1979-12-26 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Multi-level signal generating circuit
JPS57129024A (en) * 1981-02-02 1982-08-10 Nec Corp Pulse generating circuit
DE3166548D1 (en) * 1981-04-01 1984-11-15 Itt Ind Gmbh Deutsche Cmos integrated selection circuit for four potentials and simplifications of it for three potentials
JPS57166713A (en) * 1981-04-08 1982-10-14 Nec Corp Output circuit
JPS5847275A (ja) * 1981-09-16 1983-03-18 Seiko Instr & Electronics Ltd 電子時計用集積回路のテスト回路
JPH0756542B2 (ja) * 1985-09-25 1995-06-14 カシオ計算機株式会社 液晶駆動回路
US4712058A (en) * 1986-07-22 1987-12-08 Tektronix, Inc. Active load network
US4912339A (en) * 1988-12-05 1990-03-27 International Business Machines Corporation Pass gate multiplexer
US5221865A (en) * 1991-06-21 1993-06-22 Crosspoint Solutions, Inc. Programmable input/output buffer circuit with test capability
US5298814A (en) * 1992-08-18 1994-03-29 Micro Power Systems, Inc. Active analog averaging circuit and ADC using same
US5703617A (en) * 1993-10-18 1997-12-30 Crystal Semiconductor Signal driver circuit for liquid crystal displays
JPH07202681A (ja) * 1993-11-30 1995-08-04 Electron & Telecommun Res Inst 論理演算器および演算方法
US5815100A (en) * 1996-06-04 1998-09-29 Hewlett-Packard Company Voltage multiplexed chip I/O for multi-chip modules
US5742181A (en) * 1996-06-04 1998-04-21 Hewlett-Packard Co. FPGA with hierarchical interconnect structure and hyperlinks
DE19844728C1 (de) * 1998-09-29 2000-03-30 Siemens Ag Decoderelement zur Erzeugung eines Ausgangssignals mit drei unterschiedlichen Potentialen
US6486697B1 (en) * 1999-03-22 2002-11-26 University Of Southern California Line reflection reduction with energy-recovery driver
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7161513B2 (en) * 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
FR2874468B1 (fr) * 2004-08-17 2007-01-05 Atmel Nantes Sa Sa Dispositif d'aiguillage d'au moins deux tensions, circuit electronique et memoire correspondants
US8026740B2 (en) * 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US8570061B2 (en) * 2011-07-05 2013-10-29 Honeywell International Inc. (N-1)-out-of-N voter mux with enhanced drive

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2158127A1 (de) * 1970-11-27 1972-05-31 Smiths Industries Ltd Teilerschaltung
US3676705A (en) * 1970-05-11 1972-07-11 Rca Corp Logic circuits employing switches such as field-effect devices
DE2337070A1 (de) * 1972-08-25 1974-03-21 Hitachi Ltd Mehrphasige logische schaltung mit komplementaeren misfets
US3877017A (en) 1973-02-09 1975-04-08 Hitachi Ltd Method of driving liquid crystal display device for numeric display
DE2448099A1 (de) * 1973-10-18 1975-04-24 Ibm Dekodierschaltung mit komplementaeren feldeffekttransistoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4977538A (de) * 1972-11-27 1974-07-26
JPS4977537A (de) * 1972-11-27 1974-07-26
JPS57509B2 (de) * 1973-04-06 1982-01-06
JPS5620734B2 (de) * 1973-07-31 1981-05-15
US3936676A (en) * 1974-05-16 1976-02-03 Hitachi, Ltd. Multi-level voltage supply circuit for liquid crystal display device
US3900742A (en) * 1974-06-24 1975-08-19 Us Navy Threshold logic using complementary mos device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676705A (en) * 1970-05-11 1972-07-11 Rca Corp Logic circuits employing switches such as field-effect devices
DE2158127A1 (de) * 1970-11-27 1972-05-31 Smiths Industries Ltd Teilerschaltung
DE2337070A1 (de) * 1972-08-25 1974-03-21 Hitachi Ltd Mehrphasige logische schaltung mit komplementaeren misfets
US3877017A (en) 1973-02-09 1975-04-08 Hitachi Ltd Method of driving liquid crystal display device for numeric display
DE2448099A1 (de) * 1973-10-18 1975-04-24 Ibm Dekodierschaltung mit komplementaeren feldeffekttransistoren

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
DE-Z. Elektronik, 1974, H.5, S.167-170 *
JP 48-13074 *
JP 49-108996 = US 38 77 017 *
JP 49-127539 *
US-Buch McMOS Handbook, Motorola Inc. Semiconductor Division Hrsg., First Edition 1973, Oktober, S.11-15 bis 11-19 *
US-Z. Electronics 1974, 26.Dezember, S.103,105 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2818085A1 (de) * 1977-04-26 1978-11-09 Suwa Seikosha Kk Integrierte halbleiterschaltung

Also Published As

Publication number Publication date
DE2607042B2 (de) 1980-04-30
DE2607042C3 (de) 1983-11-24
JPS5196275A (de) 1976-08-24
US4038564A (en) 1977-07-26
CH607662A5 (de) 1978-09-29

Similar Documents

Publication Publication Date Title
DE2607042A1 (de) Spannungs-auswahlschaltung
DE3630160C2 (de)
DE2621577C3 (de) Schaltungsanordnung zur Bereitstellung der zur Steuerung einer Flüssigkristall-Anzeigeanordnung erforderlichen Spannungen
DE2513451A1 (de) Elektronische uhr-rechner-einheit
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE2604238A1 (de) Fluessigkristallanzeigeeinrichtung
DE2309080C3 (de) Binäruntersetzerstufe
DE2459723A1 (de) Verfahren und anordnung zum betrieb einer bildanzeigevorrichtung aus matrixartig angeordneten lichtemittierfaehigen zellen
DE2165445C3 (de) Logikschaltung
DE2625351A1 (de) Matrixschaltung und daraus gebildeter dekoder
DE2159901A1 (de) Einrichtung zur Umsetzung von Anzeigesignalen
DE2106763A1 (de) Dekodierschaltung
DE2449034A1 (de) Fluessigkristall-wiedergabeanordnung
DE2534694A1 (de) Elektrische schaltung fuer eine anzeigeeinrichtung
DE2640731A1 (de) Dynamische decoderstufe
DE2022256A1 (de) Permanentspeicher
DE2437354A1 (de) Elektronische uhr
DE2307295A1 (de) Digitale schaltung
DE2921363A1 (de) Signalgenerator
DE2758012C3 (de) Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge
DE2066205C3 (de) Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen
DE2806039A1 (de) Fluessigkristallanzeigevorrichtung und verwendung der vorrichtung als oszillograph
DE19859516C1 (de) Integrierte Schaltung mit einem Decoderelement
DE3007197A1 (de) Elektronische uhr
DE4007615A1 (de) Rom schaltung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: HAKATA, MASAYUKI, OUME, TOKIO, JP

C3 Grant after two publication steps (3rd publication)