DE2531846A1 - Integrierter halbleiterschaltkreis - Google Patents
Integrierter halbleiterschaltkreisInfo
- Publication number
- DE2531846A1 DE2531846A1 DE19752531846 DE2531846A DE2531846A1 DE 2531846 A1 DE2531846 A1 DE 2531846A1 DE 19752531846 DE19752531846 DE 19752531846 DE 2531846 A DE2531846 A DE 2531846A DE 2531846 A1 DE2531846 A1 DE 2531846A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- electrode
- diode
- drain
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims description 48
- 230000015556 catabolic process Effects 0.000 claims description 42
- 239000012212 insulator Substances 0.000 claims description 31
- 230000006378 damage Effects 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims 2
- 238000009751 slip forming Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241001122315 Polites Species 0.000 description 1
- 244000166071 Shorea robusta Species 0.000 description 1
- 235000015076 Shorea robusta Nutrition 0.000 description 1
- 240000007313 Tilia cordata Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229940030850 avar Drugs 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft einen integrierten Halbleiterschaltkreis mit Feldeffekttransistoren (im folgenden FET's genannt)
mit isolierten Gates, und insbesondere betrifft die Erfindung den Schutz eines derartigen Feldeffekttransistors mit isoliertem
Gate in einem derartigen Schaltkreis.
V/enn ein elektrisches Feld an eine Drain-Elektrode eines
FET mit isoliertem Gate angelegt wird und dieses elektrische Feld eine Oberfläehendurchbruchsspannung eines pn-Übergangs
zwischen dem Drain-Bereich und dem Substrat des l'ransistors
übersteigt, tritt zwischen der Drain- und der Gate-Elektrode
509885/1004
ein Durchbruch der Isolation auf, und der Transistor wird zerstört.
Diese Erscheinung ist besonders bemerkenswert, wenn das
Gate-Potential geerdet oder der Transistor in seinem abgeschalteten
Zustand ist und wenn die Gate-Schicht dünner und die Kanallänge kürzer wird. Diese Erscheinung tritt sowohl bei nals
auch bei p-Kanal-FET's mit isoliertem Gate auf, ist jedoch
insbesondere bei η-Kanal-Transistoren bemerkenswert.
Die kürzliche Entwicklung von integrierten Schaltkreisen mit Feldeffekttransistoren (im folgenden PET-ICs genannt) mit
isoliertem Gate, die eine höhere Geschwindigkeit und eine größere Kapazität aufweisen, führt zu einer dünneren Gate-Schicht
und einer kürzeren Kanallänge der FET's mit isolierten
Gate, wodurch die Zerstörung der Transistoren auf Grund der Drain-Spannung verstärkt wird. Außerdem ist bei dem FET-IG
mit isoliertem Gate eine Ausgangselektrode mit der Drain- oder der Source-Elektrode eines Ausgangstransistors verbunden, und
eine der Verbindungsstellen oder -kissen für die Außenelektroden auf dem IC-Chip dient als Ausgangselektrode. Daher ist
der Ausgangetransistor in seinem abgeschalteten Zustand gegen
Zerstörung verletzlich auf Grund der Drain- oder Source-Spannung und wird tatsächlich oft durch elektrische Ladungen zerstört,
die sich auf der Ausgangselektrode während der Herstellung oder während der darauffolgenden nachbehandlung oder
durch eine Rauschspannung ansammeln, die an der Ausgangselektrode während des realen oder während des Testbetriebes anliegt.
Derartige Zerstörungen treten nicht nur bei Au. s gangs-
509885/1004
_ O
trensistoren, sondern auch bei anderen i'ransistoren, beispielsweise
für Adressenschaltkreise, auf. Dies erschwert die Behandlung
der Vorrichtung und verringert die Herstellungsausbeute
oov/ie die Zuverlässigkeit der Vorrichtung.
Aufgabe der vorliegenden Erfindung ist es daher, eine
Schutzeinrichtung zu schaffen, um den Durchbruch der Drain-Gate-Isolation
oder die Zerstörung eines FET mit isoliertem Gate wegen des elektrischen Feldes zu verhindern, das an der
Drain- oder Source-Elektrode des Transistors anliegt.
Erfindungsgemäß wird eine Gate-gesteuerte Mode mit einer niedrigeren Übergangsdurchbruchspannung verwendet als die
Durchbruchöspannung des Drain-Übergangs des zu schützenden
■!Transistors. Die Gate-gesteuerte Diode ist mit der Drain- oder Source-Elektrode des zu schützenden !Transistors verbunden.
V. enn der zu schützende !Transistor ein Ausgangstransistor des Schaltkreises ist, ist es vorzuziehen, daß die Gate-gesteuerte
Diode mit einem Punkt zwischen der Ausgangselektrode Drain- oder Source-Elektrode) des Transistors und der Verbindungsstelle,
wie der Äusgangselektrode, verbunden ist. Der Aufbau der Gate-gesteuerten Diode ist ähnlich einem FET mit
isoliertem Gate, außer daß sie keinen Source-Bereich aufweist. Lit anderen Worten v/eist die Gate-gesteuerte Diode zwei benachbarte
Halbleiterbereiche entgegengesetzten Leitertyps auf, zwischen denen ein pn-übergang ist, wobei zwei Elektroden mit
Ohmschem Kontakt entsprechend mit den zwei Bereichen verbun-
509885/1004
den sind, ein Gate-Isolator eine Abdeckung von einem Teil der
Oberfläche des einen Bereiches über den pn-übergang hinaus zu einem Seil der Oberfläche des anderen Bereiches bildet und
eine Gate-Elektrode über dem Gate-Isolator vorgesehen ist. Bei der vorliegenden Erfindung sind die beiden Elektroden mit Ohm-Behern
Kontakt der Gate-gesteuerten Diode elektrisch mit der Drain-Elektrode bzv.. dem Substrat des zu schützenden 'Transistors
verbunden, so daß der pn-übergang der Gate-gesteuerten Diode elektrisch parallel zu dem Drain-Übergang des 'iransistors
mit der gleichen Polarität verbunden ist. Die Durchbruchsspannung des pn-übergangs der Gate-gesteuerten Diode
kann niedriger eingestellt werden als die des Drain-Übergangs des Transistors, und zwar durch Steuerung zumindest eines Faktors
der Dotierungskonzentration eines oder beider der zwei Bereiche, der Dicke des Gate-Isolators und der Polarität und
der Amplitude der an der Gate-Elektrode der Diode angelegten Spannung. Es ist möglich, den pn-übergang der Diode in dem
Substrat auszubilden, in dem die Drain- und Source-Übergänge des Transistors ausgebildet werden, oder alle diese Übergänge
können in dem gleichen Substrat gleichzeitig ausgebildet werden. Darüber hinaus können sowohl die Gate-Isolatoren des Transistors
als auch die Gate-gesteuerte Diode gleichzeitig ausgebildet werden.
Die Erfindung wird im folgenden mit Bezug auf die anliegende Zeichnung näher erläutert. Es zeigen:
- 4 5 09885/10Oi
Fi0. 1 ein Diagramm der Durchbruchsspannung eines ^bergangs
als Funktion einer Gate-Spannung sowohl vor als auch nach dem auslösenden üreignis,
Fig. 2 ein Diagramm der Durchbruchsspannung eines tbergangs
einer Gate-gesteuerten Diode mit Gate-Isolatoren-verschiedener Dicken als Funktion einer Gate-Spannung,
Fig. 3 die Beziehung zwischen der Durchbruchaspannung
eines «bergangs und der Konzentration der Dotierung eines Substrates,
Fig. 4 ein Schaltbild einer erfindungsgemäßen Ausführungsforia,
Fig. 5 ein Beispiel des Aufbaus eines integrierten Halbleiterschaltkreises
geaäß Fig. 4,
Fig. 5(A) eine Aufsicht auf einen Schaltkreis gemäß Fig. 4,
Fig. 5(B) einen Querschnitt entlang der Linie B-B1 der
Fig. 500 in Pfei!richtung,
Fig. 6 ein Schaltbild einer anderen erfindungsgeinäßen
Ausführungsform und
- 5 -509885/ 1004
253 18AB
Fig. 7 einen Querschnitt eines Beispiels des Auf b aus eines integrierten Ilalbleiterschaltkreises gemäß Pig. 6.
Der Zerstörungsvorgang eines PEi mit isoliertem Gate wegen
der Drain-Spannung unteracheidet sich von dem wegeu der Gr ate-Spannung,
wobei ein G-at.^-Isolator durch einlegen einer sehr
hohen Gate-Spannung zerstört wird. \;enn eine Spannung, die
zumindest höher ist als die Durchbruciisßpannung des Drainuberganges,
an eine Drain-Elektrode .-angelegt wird, tritt ein Avalanche-Durchbruch an dem Drain-übergang auf, und heiße Ϊrager
werden dadurch erzeugt und in den Gate-Isolator injiziert. ',. enn der Avalanche-Burchbruch auch durch die Drain-Spannung
nach dem Auslöseereignis auftritt, wird wegen der bipolaren I'ransistorwirkung eines parasitären Transistors ein starker
Stromverstärkung sine chani emu s ausgelöst, wobei der parasitäre
transistor durch die Drain (n+)-Substrat (p)-Source (n+)-Struktur
(im !«'alle eines n-Kanal-ΐΐϊ) gebildet wird, und eine
große Anzahl dieser i'räger wird in den Gate-Isolator injiziert. Da sich die !,!enge der injizierten Ladungen in dem Gate-Isolator
nicht sättigt, so folgt daraus, daß der Gate-Isolator thermisch zerstört wird. Ua eine derartige Serstörung des
Gate-Isolators zu verhindern, ist es notwendig, 1 . den Durchbruch des Drain-Überganges zu verhindern und
2. die Source-Elektrode abzutrennen, um die Bildung des parasitären bipolaren i'ransistors zu verhindern. lürfindungsgeiiiaß
wird der Punkt 1 fur den zu schützenden Transistor dadurch erreicht,
daß eine Schutzeinrichtung verwendet wird, in der
509885/ 100/,
Punkt 2 berücksichtigt wird.
Erfindungsgemäß v/ird eine Gate-gesteuerte Diode als Schutzeinrichtung
verwendet, deren Durchbruchsspannung des pn-uberoanges
niedriger ist als die Durchbruchsspannung des Drain-Iberganges.
Daher tritt der Cbergangsdurchbruch nur bei der u-ate-gesteuerten .Liode auf. v;enn eine große Spannung an der
Divin-ilcktiOde anliegt, und kein schädlicher Durchbruch tritt
au de;.i Drain-wbei'gang auf und dadurch \.'ird die Zerstörung des
transistors verhindert. Dabei tritt eine Injektion einer großen
nnzeuil heißer „rager nicht in den Jate-Isolator der Diode
auf, und dadurch v/ird diese nicht zerstört.
Die Durchbruchsspamiung eines pn-Lberganges hängt in erster
linie von der Dotierungskonzentration der Bereiche auf beiden leiten des Überganges ab. ,Venn die Isolationsschicht auf der
freien Seite des Übergangs dünn ist, hängt sie aul3erde:.i von
der Dicke der Isolationsschicht ab. außerdem hängt sie von der
G-ate-Spannung ab, die an der 2· a te— Elektrode auf der dünnen
Gate-isolierenden Schicht in der Gate-gesteuerten Diode anliegt. Daher wird die Durchbruchssparuiung der G-a.te-gesteuerten
Diode niedriger eingestellt als die Drain-Durchbruchssparmung,
und avar durch Einstellung zumindest einer der Dctierungskonzentratiouon,
der Dicke des G-ate-Isola-tors oder der G-ate-Spannunr
·
- 7 -509885/1004
Die 3?ig. 1 bis 3 zeigen die Durchbruchsspannung von pn-über
gängen der Gate-gesteuerten Diode und des n-Kanal-PEE, die
gleichzeitig durch Erzeugung von η-dotierten Bereichen in das
gleiche p-dotierte Silicxuinsubstrat gebildet werden. Gemüß
Fig. 2 "betrafen die Dotierungskonzentration (Cp) und die Span-
15 —3 nung (Vomj) äes Substrates 1 χ 10 cm bau. -5 Volt, oo daß
die LborgangSQurchbruchsspannung (BV) niedriger wird, wenn die
Dicke (2βγ) der SiOp-G-ate-Isolatorschicht dünner wird. Palis
daher der Gate-Isolator des Transistors 1C00 il dick ist, kann
BV der Gate-gesteuerten Diode niedriger gemacht v/erden als das BV der Drain-Elektrode, indem die Dicke der Gate-Isolator-Diode
5OC L dick gemacht v/ird. Gemäß Pig. 1 und 2 wird die Übergangsdurchbruchsspannung
(BV) kleiner, wenn die an der Gate-Slektrode angelegte Gate-Spannung niedriger wird, wobei die Dicke des
Gate-Isolators die gleiche ist. Daher ist es ionier möglich, das
BV der Gate-gesteuerten Diode geringer einzustellen als das der Drain-Llektrode, und zwar durch Anlegen einer negativen Spannung
an die Gate-Elektrode der Diode, da an der Gate-L'lektrode
des n-ICanal-FSi1 keine oder eine positive Spannung cnliegt. Bei
p-Kanal-i'ransistoren niinnit BV ab bei zunehmendem Y„, und daher
sollte eine positive Spannung zu. dem genannten Zweck an dem Gate der Diode angelegt werden. Pig. 3 zeigt, daß die bbergangsdurchbruchsspannung
abnimmt, wenn die Dotierungskonzentration zunimmt, und zwar selbst dann, wenn die Dicke der Gate-Schicht
und die Gate-Spannung konstant sind (1000 A bzw. 0 Volt). Falls der Drain-Bereich des Transistors in den pdotierten
Siliciumsubstrat bei einer Dotierungskonzentration
► a.
von 1 χ 10 cm ^ ausgebildet ist, beträgt die Durehbruehss
ρ tarnung des Drain-Übergangs dieses 'transistors etv/a 25 Volt,
\;ie dies durch Punkt A gekennzeichnet ist, \.Obei der transistor
in dem abgeschalteten Zustand ist; durch Bilden des ndotiertun Bereichs der -Grate-gesteuerten Diode in einem p+-
clotierten Bereich nit der Dotierungskonzentration von 16 —3
1 χ 10 cm ^ in denselben Substrat ist es möglich, die Durchbiß
chs spannung dei" !Diode auf etwa 18 Volt einzustellen, wie
dies durch den Punkt B gekennzeichnet ist, die geringer ist als die Drain-Durchbruchsspannung bei 7 Volt. Da ein hochdotierter
Bereich, oder sogenannter "lianals topp "-Bereich ("channel
stopper"-region), der die gleiche Leitungsart wie, jedoch
eine höhere Dotierungskonzentration als das Substrat aufweist, oft zn der Gberflllche des Substrates mit Ausnahme der aktiven
Bereiche ausgebildet wird, an denen 'iransistoren deshalb angeordnet
werden, un die Erzeugung der Oberflächeninversionsschicht
zu verhindern, ist es leicht möglich, die ^"bergangsdurchbruchsspannung
der Gate-gesteuerten Diode zu verringern, ohne irgendeinen zusätzlichen Herstelluiigsschritt beim Herstellen
des pn-übergangs der Diode in diesem hochdotierten Kanalstopi^-Bereich.
Da der Durchbruch des Diain-"überganges und des
tberganges der Gate-gesteuerten Diode den gleichen Mechanismus des Cberfläehendurehbruchs eines pn-Übergmiges darstellt, der
durch eine isolierte Gate-Llektrode gesteuert wird, besteht
Lein unterschied der Zeitkonstanten des Durchbruchs. Daher
]:ann eine ^ohe Spannung an der Drain-lileLtrode wirksam durch
die Gate-gesteuerte Diode abgeschnitten werden.
5098857?004
..elin der Grate-Isolator sehr dünn ist, wird die t.borgangsdurchbruchsspannung
einmal durch Injektion von löchern in den
Gate-Isolator nach dem Avalanche-Durchbruch des Überganges erhöht.
Diese Erscheinung wird als Verschiebung ("pushing" oder "welk out"-phcnoi;!2non) bezeichnet. Die iJerstürung des ü-ate-Isolutors
tritt gleiohzeitig auf, wenn diese Verschiebungserscheinung
abgeschlossen ist. Daher kann die Zerstörung des Gate-Isolators dadurch verhindert werden, daß der schließliche
Durchbruch des Drain-überganges nach der Verschiebung verhindert
v;ird, oder indem die schließliche Durclibruchsspannung des
-bergangs der Gate-gesteuerten Diode nach der Verschiebung co gesteuert v/ird, daß sie niedriger ίεΐ als die Durchbruchs spannung
des Drain-Cberganges εη ünde. Jalls die anfängliche
Durchbruchsspannung des Diodenüberganges vor dem Auftreten der Verschiebung niedriger ist als die cec Drain-L'berganges, ist
die Durchbruchs spannung am linde nach deu Auftreten der Verschiebung
ebenfalls niedriger ::ls die den Drein-Überganges.
I?i£;. 1 zeigt, daß die Durchbruchsspannung cn ii'nde, gekeimseichnet
durch eine Line D, höher ist als dio anfängliciie
DurciibruchDspcrü'iung geuäf] linie G, jedoch noch i-.-bhängig von
der G- at ο -Sp aunung.
Hit Deaug auf die i'ig. 4 und 5 -.:ird oiiie er ο te crfindunrc-
XQaLBe iiusfülirungsfona beschrieben. Diese Ausführungsforti weist
einen PiJi1 2- mit isoliertem Gate auf, und zwar uit einer Gateülelztrode
5» einer Drain-x.lel:trode 6, einer bource-ilektrode 7
und einea Substrat 8, wobei eine Gate-gesteuerte Schutzdiode D^
- 10 -
'509 88 5/ 1 00Λ
eine jato-Elektrode ·'.-. ::incn Bereich IC eines Leitert^ps und
ein Substrat 11 des entgegengesetzten Leitertyps r,raf''..Gist. Lie
G-o.te-Elektrode 5 des xrcusistors i' ist nit einer Si~::.lloitung
2 verbunden und seine Source-Slektrode 7 ißt geerdet,
\.aixrend die Drain-Elektrode 6 mit einem Ausgang oder einer
Außenelektrode 1 und sein Substrat 8 mit einer Substrat-Elektrode
3 verbunden ist. Der Bereich 10 und das Substrat 11 entgegengesetzten
leitert^-pü der -uiode D1 sind nit der Drain-Elektrode
6 "csv:. de:„ Substrat S des iransistors ϊ. verbunden, \.lihrend
die G-ate-Llektrode 9 der Diode nit einer Gkvte-Spannungi>quelle
-; verbunden ist, die ne^tvfcive I-olaritat bei einem n-itanal-Jransistor
'U1 und die positive Polarität bei einen p-Kanal-Jri.u;.sistor
'2. auf\.cist. Der Schaltkreis der Pi^. 4 kann auf
einen und denselben Halbleitersubstrat 8 hergestellt werden, '..ic dies in den Fi^. 5(a) und 5(13) beispielhaft dargestellt
ist. In deLi p-dotierten Siliciunsubstrat 8 sind z\m± n-dotierte
Bereiche 7 und 13 mit der gleichen !riefe ausgebildet. Einer
der η-dotierten Bereiche 7 ist die Source-L'lektrode des !£ranoistors
i' , und ein 'Heil 6 des anderen Bereiches 15» der an
dtn Üource-Iereich 7 nit einer schmalen Lücke angrenzt, ist
die Lrain-lilektrode des i'ransistors 'U1. Lber dieser schmalen
Lücke sind ein dünner SiG0-G-CtC-Isolator 14 und eine PoIysiliciv.ra-0-ί.
te-ilektrode 5 des Transistors i' geschichtet. Eine
Aluniniumschicht 12 der Erdleitung steht in Verbindung mit
einen Jeil ces Source-Bereiches 1J, und eine Signt-1 leitung 2
cus iiluniinium ist nit der Gate-Elektrode 5 verbunden. Ein verlängertes
Ende 16 des η-dotierten Bereiches 13 ist mit einer
5098857fi)(H
Ausgangsleitung 1 der Aluminiumschient verbunden, während ein
anderes Ende 10 des η-dotierten Bereiches 13 den Bereich eines
Leitertyps der Diode D. bildet. Auf der Seite dieses Bereiches
10 und des benachbarten Substratbereiches, das ein Substrat 11
entgegengesetzten Leitertyps der Diode D- bildet, sind ein
dünner SiOp-Gate-Isolator 15 und eine Polysilicium-Gate-Elektrode
S der Diode D1 geschichtet. Eine Aluminiumschicht 4
steht in Berührung mit der Gate-Elektrode 9 und dem Substrat Die Substrat-Elektrode 3 ist an der Rückseite des Substrates 8
befestigt.
Falls das Potential der Gate-Signalleitung 2 null Volt beträgt, so daß der !Transistor T1 abgeschaltet ist, und falls
das Potential der Substrat-Elektrode 3 und daher das der Gate-Spannungeleitung
4 der Mode D1 bei -5 Volt festgehalten wird,
betragen die Durchbruchsspannungen des Drain-Überganges zwischen dem η-dotierten Bereich 6 und dem Substrat 8 und des
Überganges der Diode D1 zwischen dem η-dotierten Bereich 10
und dem Substrat 8 etwa 25 Volt bzw. etwa 20 Volt, wie dies aus der Linie C der Pig. 1 hervorgeht. Palis eine Rauschspannung
an der Ausgangselektrode 1 anliegt, wird der Übergang der Diode D1 zunächst unterbrochen, und seine Durchbruchsspannung
steigt bis auf etwa 25 Volt durch die Verschiebungserscheinung, wie dies auB der Linie D der Pig. 1 hervorgeht. Da hier keine
parasitäre n+ - ρ - n+ -Transistorstruktur in der llähe des Bereiches
10 vorliegt, tritt keine große Stromverstärkungswirkung auf, und der Gate-Isolator 15 der Diode wird nicht zer-
509885/1004
- 12 -
. distort. Duiior ist der Drain.-..bergung des Transistors x frei
von einen Durchbruch, -and der transistor Ϊ. ist geschützt.
3e± einer anderen Ausführungsfοrn der .:/.rfinduiig gemäß
Fig. 6 ist eine Source-L'lehtrode 1C2 eines Ausgangs eines "jW2
JJ1- i.:it isolierte... Cfate geerdet, und seine Drain-DleLtrode 1C>
ist UbDr ein I.r>cdanzelenent Z, das weggelassen v/erden l:onn,
nit einer .ausgangselektrode verbunden, Liiine a-ate-Ülolrtrode 1 Cv
einer Gk-te-gesteuerten Diode D1^ ist geerdet, und ein Bereic—
1C4 eines Leitcrt^ps und das Substrat des entgegengesetzten
rt~;os sind nit der Drain-Llelrtrode 10-3 bzw. einen Subc!es
-ausgarigstri-'iisistors 2Λι, verbunden. Dieser Ochr.ltder
Fig. S kann beispielsweise genä2 i'ig. 7 realisiert
werden. Durch selehtives Diffundieren von Phosphor in die Oberfläche
eines p-dotierten Siliciuusubstrates 101 nit einem spezifischen
..idersttiid von etw;? 10 £l -cm werden n-dotierte BereiCiC
1C2. 102 und 1C4 nit der Oberflachen-P-.osphorhonzentra-
1 -1· —5
tion von etwa 10 ' cm gebildet, die als Source- und Drainillektroden des i'rai'isistors i' ^ bzw·, als η-dotierter Boreich der Diode L-.Λ verwendet werden, üin p+-doticrter Ltreich 105 mit der Oberflächen-Dotierungskonzentratioi; von etwa 10 cc"'' wird durch selektive Diffusion von '3or gebildet, go daij ein pn-überging nit den η-dotierten Bereich 104 der Diode D1., gebildet ..ird. Dieser p+--dotierts Dereich dient ruß erden als
tion von etwa 10 ' cm gebildet, die als Source- und Drainillektroden des i'rai'isistors i' ^ bzw·, als η-dotierter Boreich der Diode L-.Λ verwendet werden, üin p+-doticrter Ltreich 105 mit der Oberflächen-Dotierungskonzentratioi; von etwa 10 cc"'' wird durch selektive Diffusion von '3or gebildet, go daij ein pn-überging nit den η-dotierten Bereich 104 der Diode D1., gebildet ..ird. Dieser p+--dotierts Dereich dient ruß erden als
!stopper" su^. Verhindern der ieldiwversion. Die aus Ki
hergestellten U--.. te-Isolatoren 106 und 116 des l'r ins is to rs ΪΛ^
und der Diode L1- "..orden durcn thernisclie Oxydation des üili-
509885/1004
- 13 -
ciumsub Streites 101 bis zu. üiner Schichtdicke von etwa. 1000 λ
gebildet, und eine Feld-SiOg-Schicht 107 v/ird außerdem durch
thermische Oxydation mit einer Dicke von etwa 1 Llikron gebildet.
Poly kristalline Silioiumschiehten 103 und 109 für die
u-cte-Llektroden des ^runsictors Ά' und der Diode D... '..'erden
durch thermische Zersetzung, von SiIL gebildet. Durch Verwendung
einer aufgedampften Aluniniunschiclit werden Erdleitungen 110
und 113, die jeweils in IContakt mit der Source-iJlektrode 102
des transistors und mit der Gate-Elektrode 109 der Diode stehen, eine G-ate-Signallcitun^ 111, die mit der Gate-jJlektrode
103 des Transistors verbunden ist, und eine Aus?jangsleitun£j
112 je-"bildet, die sowohl uit der Drain-illektrode 105 des i'ransißtors
als auch mit den η-dotierten Bereich 104 der Diode in
Verbindung steht. Llit diesem «.ufor-va, "bei eine ei Potential dec
Substrates 101 von -5 Volt und bei geerdeter Gate-Elektrode
108 des Transistors, betna^en die Durchbi-uciisspannimgen des
Draiiv-übcrganges zwischen der Drain-iJlektrode 103 und den Substrat
101 und des .bergan^et; zwischen dem n-dotierten Bereich
1C4 der Diode und dem ~j -dotierten Bereich 105 25 bzw. 10 Volt.
Die Sch'.velleriüpaiuiung, bei der eine n-arti/je Inversionsschicht
unter dei._ i'eldoxyd 107 gebildet \.ird, betrug y} Volt, -..älu-ünd
die iiauptdurchbruchsspaiaiunü^n des i-ber^cji^s Zwischen dem Here
ich 102 oder 103 und dem Substrat 101 und dea lbc.rü<:üv;s 'δ\:±-
schen den Bereichen 104 und 105 SC \>z\;. *j\, Volt bstru^cn. Ds
trat keine Zerstörung des üus^angütransistors j.·.,., wereu der
auf der ^us^mi^gelektrode r.n^cvuar.miolteii Lrdun^on und ;.egen dor
-ill die Ausgangs elektrode v:'ihrc:id des i^cb- und des realen Bo-
509885/1004
Λ ORIGINAL INSPECTM)
triebe ο cngele^ten llaiisciispunnui;^ auf.
Unter Verwendung des Prinzips der ersten Ausführungsform
ist es Höflich, die Durclibruchs spannung der G-ate-gesteuerteii
Diode weiter zu verringern, iiideu die G-cte-iilolrtrode 1C9 der
Diode nicht r.:it der Erde, sondern nit einer negativen üpannungsquelle,
beispielsweise dom Substrat 101, von -5 Volt verbunden
wird.
Die Erfindung ist hauptsächlich in Verbindung nit einem n-Kianal-Peldeffekttransistor
nit isolierten G-ate beschrieben worden. Die Serstörung des G-ate-Isolators tritt, wie oben beschrieben,
leicht bei n-Kanal-Eransistoren auf, und zwar wegen
des Unterschiedes in Injektionsvermögen von löchern und Elektronen
in den Gate-Isolator. Der gleiche Effekt tritt prinzipiell auch bei einen p-Kanal-i'ransistor auf, und datier ist die
Erfindung auch auf p-ILunal-Feldeffekttransistoren nit isolierten
Gate anwendbar. auSerden war die Beschreibung auf die Gate-Zerstörung
v/egsn der Drain-Spannung gerichtet. Falls jedoch eine Ausgangselektrode rait der Source-Elektrode verbunden ist,
tritt die gleiche Gate-Zerstörung auf Grund einer großen, an der Souree-Slektrode angelegten Spannung auf. In diesen Fall
wird die Gate-geateuerte Diode gemäß der Erfindung nicht mit
der Drain-Elektrode, sondern nit der Source-Elektrode verbunden. Obgleich die Transistoren der Ausführungsformen Silicium-Gate-2ransistoren
sind, können die erfindungsgemäßen Maßnahmen entsprechend auf Aluniniun-Gate-^ransistoren und andere Feldeffekttransistoren
mit isoliertem Gate übertragen werden.
509885/1004
Claims (18)
- PatentansprücheM.) Integrierter Schaltkreis nit einen Feldeffekttransistor mit isolierter Gate-Elektrode und einer Schutzeinrichtung zum Schutz der Gate-Isolation, dadurch β c Iz e η η ζ c i c h -■ net. daß die Schutzeinrichtung eine uit der Drain- oder der 3ource-21ektrode (6, 103 bzw. 7, 102) des transistors (S1, T10) verbundene, Gate-gesteuerte Diode (D1, D10) aufweist, deren lir.rchbruchsspannung geringer ist als die Durchbruchaspannung dec Drain- bzw. Source-Übergangs des transistors (T1, ^10) ·
- 2. Integrierter Schaltkreis mit einen Feldeffekttransistor mit isolierter Gate-Elektrode sowie Source- und Drain-Klektroce und mit einer Schutzeinrichtung, wobei jeder pn-'übergang zwischen einem Substrat und jeder Source- und Drain-Elektrode ist, dadurch gekennzeichnet , daß die Schutzeinrichtung eine Gate-gesteuerte Diode (D1, D10) mit einem pn-lbergang aufweist, der elektrisch parallel zu dem pn-Überg.ang zwischen dem Substrat (8, 101) und der Drain- oder Source-Elektrode (6, 105 bzw. 7, 102) ist, wobei die Durchbruchsspannung des pn-Übergangs der Gate-gesteuerten Diode (5, 108) niedriger ist als die des pn-Übergangs zwischen dem Substrat (8, 101) und der Drain- bzw. Source-Blektrode (6, 103 "bzw. 7, 102) des transistors (T1, U10)·509885/1004- 16 -
- 3. Schaltkreis nach Anspruch 2, dr.durch gekennzeichnet , daiJ die Drain- bzw. oource-Elektrode (G, bzv. 7, 1C2) nit oiiicr iiu slangs elektrode des Schaltkreises verbunden ist, \/obei die uate-^esteuerte Diode (D1, D.-,) vor der Zerstörung der Isolation einerseits arischen der Drain- bav;. Souree-^lektrode (6, 103 bzv/. 7, 1C2) und anderer sei ta der G;.te-21ektrode (5, 108) durch ein elektrisches PeId ?,n der Außenelektrode schützt.
- 4. Schaltkreis nc.cL· iiiicpruch 2 oder 3,· dadurch £ e - I: β ι: ii ζ e i e h η e t . da£ eier ρη-Lbergtuic der Gate-gesteuerten Diode (D., D-]-.) in den gleichen Substrat (β, 1C1) vie eiern de& xrausistors (LJ1, U1-) r:usoebildet ist.I I ν
- 5. Sciieltlroia nach eineia der jüisprüche 2 bis 4, dadurch £, e h ο ü χι ζ e i c h η e t , άεΐί der G-ate-Llektrode (4} 1CS:) der uiite-{jesteuerten Diode (D1, D-ι..Ο ein derartiges elektrisches Potential auf uhr bar ist, so dais die Dur clibruchs spannung des pn-übergancs der Gute-^esteuerten Diode (D1, £1C) kleiner ist als die des pn-Über^angs zv/ischeii der Drain- bzw. Source-Elektrode (6. 103 bz\;. 7, 1C2) und dem Substrat (8, 101) ist.
- 6. Schaltkreis nach einen der Ansprüche 2 bis 5> dadurch gekennzeichnet , daß die Schichtdicke des Isolc.-tors zwischen der Gate-Elektrode (5, 108) einerseits und der Drain- bzw. Source-Elektrode (6, 103 bzw. 7, 1C2) geringer ist als etwa 1000 A.509885/1004ORIGINAL INSPEC· 1,- 17 -
- 7. Schaltkreis nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet , daß der Gate-Isolator der Gategesteuerten Diode (D1, D10) aus im wesentlichen denselben Laterial hergestellt und im wesentlichen die gleiche Schichtdicke aufweist wie der Gate-Isolator des Transistors (I', ^10)
- 8. Schaltkreis nach einem der Ansprüche 2 bis 7, dadurch gekennz eichnet , daß der Gate-Elektrode (4, 109) der Gate-gesteuerten Diode (D.., D-iq) eine Spannung mit einer Polarität zuführbar ist, die der der Gate-Elektrode (5, 108) des Transistors (2,., 2-jq) zugeführten Spannung entgegengesetzt ist.
- 9· Schaltkreis nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet , daß die Gate-Elektrode (4, 109) der Diode (D1, D10) mit dem Substrat (8, 101) verbunden ist.
- 10. Schaltkreis nach einem der Ansprüche 2 bis 9, dadurch gekennze ichne t , daß ein Bereich des gleichen leitfähigkeitstyps wie und einer höheren Dotierungskonzentration als das Substrat (8, 101) in einem Seil des Substrates (8, 101) ausgebildet ist, in dem der pn-übergang der Gate-gesteuerten Diode (D-, 2■»/-.) ausgebildet ist.
- 11. Schaltkreis nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet , daß die Gate-Elektrode (4, 109) der Gate-gesteuerten Diode (D.., ^1 G) geerdet ist.509885/1004- 18 -
- 12. Integrierter Schaltkreis, g e 1: e η η ζ e i c ii η e t dureli ein I'albleitersubstrat dea ei-ieu Leitfähigkeitstyps, Source- unc. Drain-Eereiclie entgegengesetzten Leitfähigkeitstyps eines Feldeffekttransistors mit isolierter Gate-Elektrode, der getrennt auf der Oberfläche des Substrates mit pn-übergän- gen ausgebildet ist, durch einen Gate-Isolator des i'ransistors, aer auf der Oberfläche des Substrates zwischen den Source- und den Drain-Bereichen ausgebildet ist, v.obei eine Gate-Elektrode des i'ransistors auf den Gate-Isolator ist, durch einen Bereich entgegengesetzten leitfähigkeitεtyps einer Gate-gesteuerten Diode, die auf der Oberfläche dei> Substrates mit einem pn-übergang ausgebildet ist, durch einen Gate-Isolator der Diode, der kontinuierlich auf der überfläche des Bereichs des entgegengesetzten Leitfähigkeitstyps in der llähe des pn-Lbergangs der Diode und auf der Oberfläche des Substrates in der ITähe des pn-Ubergangs der Diode ausgebildet ist, und durch eine Gate-Elektrode der Diode auf deren Gate-Isolator, wobei der Bereich des entgegengesetzten Leitfähigkeitstyps der Diode elektrisch mit dem Drain-Bereich des i'ransistors verbunden und die Durchbruchsspannung des pn-Übergangs der Diode niedriger ist als die des pn-Übergangs zv;ischen dem Substrat und dem Drain-Bereich des Transistors.
- 13. Schaltkreis nach Anspruch 12, dadurch gekennzeichnet, daß der Drain-Bereich des Transistors elektrisch mit einer Außenelektrode des Schaltkreises verbunden ist.509885/10OA-1b1-
- 14. Schaltkreis nach Anspruch 12 oder 13» dadurch g e kennzeichne t , daß die Dicke des G-ate-Isolators des Transistors zwischen 1000 und 300 Angstrom beträgt.
- 15· Schaltkreis nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet , daß die Gate-Isolatoren des Transistors und der Diode in in wesentlichen demselben Material ausgebildet sind und im wesentlichen die gleiche Dicke aufweisen.
- 16. Schaltkreis nach einem der Ansprüche 12 bis 15» dadurch gekennzeichnet , daß die G-ate-Elektrode des Transistors mit einer Signalquelle der einen Polarität und die G-ate-Elektrode der Diode mit einer Spannungsquelle der entgegengesetzten Polarität verbunden sind.
- 17. Schaltkreis nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet , daß der Bereich des entgegengesetzten Leitfähigkeitstyps der Diode mit dem Drain-Bereich des l'ransistors in dem Substrat verbunden ist.
- 18. Schaltkreis nach einem der Ansprüche 12 bis 17» gekennzeichnet durch einen weiteren Bereich des einen Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als das Substrat, der an dessen Oberfläche in Kontakt mit dem Bereich des entgegengesetzten Leitfähigkeitstyps der Diode ausgebildet ist.509885/ 100- 20 -••to-Lee rs e ι te
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49081471A JPS5110773A (en) | 1974-07-16 | 1974-07-16 | Mos gatahandotaikairo |
JP50071767A JPS51147972A (en) | 1975-06-13 | 1975-06-13 | Insulated gate field effect semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2531846A1 true DE2531846A1 (de) | 1976-01-29 |
DE2531846C2 DE2531846C2 (de) | 1989-12-14 |
Family
ID=26412867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2531846A Expired DE2531846C2 (de) | 1974-07-16 | 1975-07-16 | Schutzschaltungsanordnung für einen Isolierschicht-Feldeffekttransistor |
Country Status (3)
Country | Link |
---|---|
US (1) | US4115709A (de) |
DE (1) | DE2531846C2 (de) |
GB (1) | GB1518984A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0034929A1 (de) * | 1980-02-22 | 1981-09-02 | Fujitsu Limited | Schutzschaltung für einen MIS-Feldeffekttransistor in einer integrierten Halbleiterschaltung |
EP0083699A2 (de) * | 1982-01-11 | 1983-07-20 | International Business Machines Corporation | Schutzschaltung für Halbleitervorrichtungen |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4333225A (en) * | 1978-12-18 | 1982-06-08 | Xerox Corporation | Method of making a circular high voltage field effect transistor |
US4308549A (en) * | 1978-12-18 | 1981-12-29 | Xerox Corporation | High voltage field effect transistor |
JPS577969A (en) * | 1980-06-18 | 1982-01-16 | Toshiba Corp | Semiconductor integrated circuit |
FR2490860B1 (fr) * | 1980-09-24 | 1986-11-28 | Nippon Telegraph & Telephone | Dispositif semi-conducteur de memorisation programmable a lecture seule, de type a jonction en court-circuit |
JPS5780774A (en) * | 1980-11-07 | 1982-05-20 | Hitachi Ltd | Semiconductor integrated circuit device |
US4523189A (en) * | 1981-05-25 | 1985-06-11 | Fujitsu Limited | El display device |
US4786956A (en) * | 1982-10-20 | 1988-11-22 | North American Philips Corporation, Signetics Division | Input protection device for integrated circuits |
EP0157389B1 (de) * | 1984-03-31 | 1991-06-26 | Kabushiki Kaisha Toshiba | Schutzanordnung für einen MOS-Transistor |
WO1987002511A1 (en) * | 1985-10-15 | 1987-04-23 | American Telephone & Telegraph Company | Protection of igfet integrated circuits from electrostatic discharge |
US5051612A (en) * | 1989-02-10 | 1991-09-24 | Texas Instruments Incorporated | Prevention of parasitic mechanisms in junction isolated devices |
US5434442A (en) * | 1990-07-02 | 1995-07-18 | Motorola, Inc. | Field plate avalanche diode |
US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
JP3111943B2 (ja) * | 1997-10-16 | 2000-11-27 | 日本電気株式会社 | 半導体集積回路 |
JP2000049338A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体 |
US6323522B1 (en) | 1999-01-08 | 2001-11-27 | International Business Machines Corporation | Silicon on insulator thick oxide structure and process of manufacture |
DE19936636A1 (de) | 1999-08-04 | 2001-02-15 | Siemens Ag | Schutzstruktur für eine integrierte Halbleiterschaltung zum Schutz vor elektrostatischer Entladung |
JP2005191161A (ja) * | 2003-12-25 | 2005-07-14 | Oki Electric Ind Co Ltd | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3395290A (en) * | 1965-10-08 | 1968-07-30 | Gen Micro Electronics Inc | Protective circuit for insulated gate metal oxide semiconductor fieldeffect device |
DE1514017B2 (de) * | 1964-06-11 | 1971-11-11 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Elektrische steuerbares halbleiterbauelement |
DE1639255B1 (de) * | 1967-02-27 | 1971-12-09 | Hitachi Ltd | Intergrierte Halbleiterschaltung mit einem Isolierschicht-Feldeffekttransistor |
DE1564920C (de) * | 1972-08-17 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Halbleiteranordnung und Verfahren zu seiner Herstellung | |
DE1805843B2 (de) * | 1967-11-02 | 1972-10-12 | The National Cash Register Co., Dayton, Ohio (VSt.A.) | Elektrische Schutzschaltung |
GB1320290A (en) * | 1971-06-08 | 1973-06-13 | Ncr Co | Protective circuit for an insulated gate field effect transistor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3470390A (en) * | 1968-02-02 | 1969-09-30 | Westinghouse Electric Corp | Integrated back-to-back diodes to prevent breakdown of mis gate dielectric |
US3673427A (en) * | 1970-02-02 | 1972-06-27 | Electronic Arrays | Input circuit structure for mos integrated circuits |
US3777216A (en) * | 1972-10-02 | 1973-12-04 | Motorola Inc | Avalanche injection input protection circuit |
US3746946A (en) * | 1972-10-02 | 1973-07-17 | Motorola Inc | Insulated gate field-effect transistor input protection circuit |
-
1975
- 1975-07-16 GB GB29886/75A patent/GB1518984A/en not_active Expired
- 1975-07-16 DE DE2531846A patent/DE2531846C2/de not_active Expired
-
1977
- 1977-02-15 US US05/768,897 patent/US4115709A/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1564920C (de) * | 1972-08-17 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Halbleiteranordnung und Verfahren zu seiner Herstellung | |
DE1514017B2 (de) * | 1964-06-11 | 1971-11-11 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Elektrische steuerbares halbleiterbauelement |
US3395290A (en) * | 1965-10-08 | 1968-07-30 | Gen Micro Electronics Inc | Protective circuit for insulated gate metal oxide semiconductor fieldeffect device |
DE1639255B1 (de) * | 1967-02-27 | 1971-12-09 | Hitachi Ltd | Intergrierte Halbleiterschaltung mit einem Isolierschicht-Feldeffekttransistor |
DE1805843B2 (de) * | 1967-11-02 | 1972-10-12 | The National Cash Register Co., Dayton, Ohio (VSt.A.) | Elektrische Schutzschaltung |
GB1320290A (en) * | 1971-06-08 | 1973-06-13 | Ncr Co | Protective circuit for an insulated gate field effect transistor |
Non-Patent Citations (11)
Title |
---|
"Denshi Zairyo", Juni 1971, S. 112-115 * |
"Electronics", 30. Mai 1966, S. 55 * |
"elektronik-industrie", Bd. 4, 1973, S. 57-60 * |
"Enatechnik", Jan. 1971, H. 13, S. 14-15 * |
"IEE Transactions on Electron Devices", Bd. ED-18,1971, Nr. 4, S. 249-257 * |
"RCA COS/MOS Integrated Circuits Manual", 1971, S. 54-56 * |
"SCP and Solid State Technology", März 1966, S. 23-29 * |
Datenblatt der Fa. General Instrument für RST-Flip-Flop MEM 1005, März 1967 * |
DE-B.: "Feldeffekttransistoren", Physik, Grundl. und Eigensch., Verl. Berliner Union GmbH, Stuttgart, 1972, S. 235-238 * |
DIN 41 858 vom November 1973 * |
R.S.C. Cobold: "Theory and Applications of Field- Effect-Transistors",New York usw. 1970, S. 267-269 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0034929A1 (de) * | 1980-02-22 | 1981-09-02 | Fujitsu Limited | Schutzschaltung für einen MIS-Feldeffekttransistor in einer integrierten Halbleiterschaltung |
EP0083699A2 (de) * | 1982-01-11 | 1983-07-20 | International Business Machines Corporation | Schutzschaltung für Halbleitervorrichtungen |
EP0083699A3 (de) * | 1982-01-11 | 1984-09-26 | International Business Machines Corporation | Schutzschaltung für Halbleitervorrichtungen |
Also Published As
Publication number | Publication date |
---|---|
GB1518984A (en) | 1978-07-26 |
US4115709A (en) | 1978-09-19 |
DE2531846C2 (de) | 1989-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2531846A1 (de) | Integrierter halbleiterschaltkreis | |
DE102008000660B4 (de) | Siliziumkarbid-Halbleitervorrichtung | |
DE2706623C2 (de) | ||
DE2143029C3 (de) | Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren | |
DE10210662B4 (de) | Halbleiterbauelement | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE2257846A1 (de) | Integrierte halbleiteranordnung zum schutz gegen ueberspannung | |
DE2047166A1 (de) | Halbleitervorrichtung | |
DE2326751A1 (de) | Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist | |
DE3145592A1 (de) | "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte" | |
DE2536277A1 (de) | Halbleiteranordnung | |
DE2348643A1 (de) | Integrierte schutzschaltung fuer einen hauptschaltkreis aus feldeffekttransistoren | |
DE2834759C2 (de) | Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements | |
DE1614145B2 (de) | ||
DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
DE2234973A1 (de) | Mis-halbleitervorrichtung | |
DE3801526C2 (de) | ||
DE69722150T2 (de) | Halbleiteranordnung mit einem Schutzmittel | |
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
DE2227697A1 (de) | Halbleiteranordnung mit einem transistoraufbau | |
EP0098496A1 (de) | IGFET mit Injektorzone | |
DE1539070A1 (de) | Halbleiteranordnungen mit kleinen Oberflaechenstroemen | |
DE4006886C2 (de) | ||
DE7312557U (de) | Hochspannungs-halbleiteranordnung | |
DE1803032A1 (de) | Steuerbares Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8380 | Miscellaneous part iii |
Free format text: ES ERFOLGT ERGAENZUNGSDRUCK DER FIG. 5 (A) UND 5 (B) IN DER BESCHREIBUNG SP. 3,Z.55 IST NACH "FIG.5" EINZUFUEGEN: "5 (A) UND (B)" IN DER BESCHREIBUNG SP. 6, Z. 9 IST NACH DEM WORT "UND" DIE ZIFFER "5" ZU STREICHEN UND DAFUER EINZUFUEGEN: "5 |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: NEC CORP., TOKIO/TOKYO, JP |
|
8328 | Change in the person/name/address of the agent |
Free format text: MOLL, W., DIPL.-PHYS. DR.RER.NAT. GLAWE, U., DIPL.-PHYS. DR.RER.NAT., 8000 MUENCHEN DELFS, K., DIPL.-ING. MENGDEHL, U., DIPL.-CHEM. DR.RER.NAT. NIEBUHR, H., DIPL.-PHYS. DR.PHIL.HABIL., PAT.-ANW., 2000 HAMBURG |
|
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D4 | Patent maintained restricted |