DE2522905C3

DE2522905C3 - Verfahren und Schaltungsanordnung zur Erkennung von Übertragungsfehlern in einem Bi-Phase-codierten Datensignal

Info

Publication number: DE2522905C3
Application number: DE19752522905
Authority: DE
Inventors: Jochen Dipl.-Ing. 6100 Darmstadt Heyd; Klaus 6101 Nieder-Ramstadt Poellath
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1975-05-23
Filing date: 1975-05-23
Publication date: 1978-03-09
Also published as: DE2522905A1; DE2522905B2

Description

I i g. 2 Spannungszeildiagramme /ur 1 jläulerung der Schaltungsanordnung.

In der Schaltungsanordnung nach Kig. I wird über eine Klemme I ein Hi Phase-codierles Datensignal einmal einer Äcjuivalcnzschalliiiig 2 und ein atideresmal einer einrichtung /ur Serien-Parallel Wandlung I zugeführt. In Fig. 2 zeigt ./ einige Hits eines Hi-Phase codierten Datensignals. Wie aus dem Spannungszeildiagranim der l'ig. 2a ersichtlich ist, besteht jedes Mit aus zwei komplementären (-!lementen, wobei in , , der Mute eines leden Bits ein Spannungsubergang von // nach i. oder umgekehrt stattfindet. Die Spaniiiings übergänge werden genutzt, um aus dem empfangenen Hi Phase codierten Datensignal ein Taktsignal mit einem Taklregenerator (nicht gezeichnet) zu regenerie- ,, ren. I"ig. 2b /c.gt ein solches regeneriertes Faklsignal. Mit den positiven f-'Linken des l'akisignuls an Klemme 5 wird das Hi-Phasecodierle Signal (1 i g. 2a) an Klemme I in ein Schieberegister 4 der Finrichiuiig zur SeIiCIi-PaIaIIeI-WaIKlIuHg geschoben. Das Schicberegi- .,, stet" 4 bestellt aus einer Reihenschaltung mehrerer I lipllops. An dem Ausgang lies ersten FlipHops dieser Reihenschaltung ist ein Signal nach F i g. 2c abnehmbar, aus welchem hervorgeht, dal! zum Zeitpunkt der positiven Hanken ties Takisignals (l'ig. 2b) die binare >., elektrische Große der ersten Hithälfte eines jeden liits im lii-l'hase-cnili ι ten Datensignal gespeichert wird. Diese gespeiclici icn binaren elektrische' Größen werden in der Äciuivalenzschallung 2 mit ik ii binären elektrischen Größen der /weiten Hiihälfle eines jeden ,,, Hits im ISi-l'hase-codierten Datensignal verglichen.

Äqiiivalenzsehaltiingeii führen logische Verknuplun gen durch. Am Ausgang einer Ä(|uivalenzschalliing ist dann ein //Signal abnehmbar, wenn beide Fingänge der Äquivalenzschaltimg gleiche binäre elektrische Größen ,, führen, Fine mit NAND Gattern aufgebaute Äciuivalenzschallung 2 nach l'ig. 1 ist aus dem Hitch »Digitale Hleklronik in der Meßtechnik und Datenverarbeitung«. Hand 2. 2. Auflage, 1472, Deutsche Philips (iinbH, Hamburg. Seiie 204, HiIcI 4. 1 bis 2, a), bekannt, und die ₍₁, logische Funktion der Ä(|iiivalen/schallimg auf den Seilen 202 bis 20b ausführlich beschrieben.

Das SpaiiMungszcitdiagranim nach l'ig. 2d zeigt den Signalverlaiif am Ausgang der Äquivalcnzsc-haltung 2. wenn ein ISi-Phase-codiertes Datensignal übertragen _)s wird, das während der Übertragung eines Dalenübertragiingsvorganges nicht gestört worden isl (vollgezeichnete Linie). Wird dagegen angenommen, daß das in Cig. 2a dargestellte HiPhase-codierte Datensignal in der ersten Hithälfle des drillen Hits gestört ist (gestrichelte Linie), so ergibt sich am Ausgang des ersten Fhpflops im Schieberegister 4 ein Signal nach l'ig. 2c mit dem gestrichelt gezeichneten Verlaul. Am Ausgang der Äquivalenzschaltung 2 ist damit ein Signal nach C i g. 2d abnehmbar, das den gestrichelt gezeichneten Verlauf während der Dauer des drillen und vierten Hits aufweist.

Das am Ausgang der Äciuivalen/schaltung 2 abnehmbare Signal wird einem liingang eines NAND-Gatters 6 zugeführt. An dem anderen liingang des NAND-GaI-lers 6 liegt an Kienime 7 ein Impulssignal nach I' i g. 2e Dieses Inipulssignal ist beispielsweise durch Differentiation und Impulsformung von dem Taktsignal (F i g. 2b) abgeleitet. Am Ausgang des NAND-Gatlers f> liegt bei ungestörtem Datensignal (vollge/eichnetc Linie des Spaniiungs/eitdiagi.imms nach F ι g. 2a) ein Signal nach Fig. 2f mil einer binaren elek irischen Groß- um //. Hei gestörtem ßi-Phase codierten Daiensign.il ergibt sich der gestrichelt gezeichnete Verlauf im Spaniiuiigszeitdiagramm nach I ig. 21. Mit der negativen I lanke des Signals nach F ig. .'I wird bei einer Störung im Hi-Phase-codierten Datensign.il ein R S I lipllop 8 gesetzt, welches am FmIe eines Datemibertragungsvorgiinges mit einem an Klemme 4 liegenden liupulssigiial (F i g. 2h) zurückgestellt wird. Mn zwei ΝΛΝΙ) (i.ntern aufgebaute R-S-I lipllops sind aus dem o.g. Hiich. Seile 12. HiId I. 2 bis 7. el), bekannt.

Am Ausgang eines solchen bekannten KS 1 lipllops 8 liegt ein Signal nach I i g. 2g. Liegt kerne Störung im lii-Phase-i'odierteii Datensignal wir. dann befindet sich der Ausgang ties R S-I lipflops 8 in //-Zustand. Hei einer Störung ändert sich der Zustand des R-S-I lipllops 8 und am Ausgang 'iegt /.. In Abhängigkeit dieser binaren elektrischen (imßen wird ein an Klemme IO liegendes Signal zur Übernahme eines von dem Schieberegister 4 parallel abnehmbaren Datensignal m einen Speit her Il eingelesen. Die in den Speit her I I eingelesenen Dalensignale liegen solange an den Ausgangsklemmen 12 bis ein neuer I Ibernahiiieiinpiils ein erneutes Linlesen von Daten in den Speicher Il bevwikt. Hei ungestört übertragenem Hi Ph.ise-codiei ten Datensignal wird das .in Kleninie 10 liegende Signal nach F ι g. 2i über ein NAND-Ciatler 1} iineriierl dem Speicher Il zugeführt. Die übertragung ties an Klemme 10 hegenden Signals unterbleibt jedoch, wenn sit^:i der Ausgang des R S-I lipllops 8 in /.-Zustand befindet.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

ΐ. Verfahren /ur Hrkennung von Übertragungsfehlcrn in einem Bi-Phnse-codiertcn Datensignal, dadurch g e k e η η / e i c h η e 1, daß von jedem übertragenen Hit des Bi-Phase-codierten Dalensi gnal die binare elektrische Größe der ersten Bitliälfte gespeichert iincl mit der binären elektrischen Größe der /weiten Bithälfte so verglichen wird, daß beim Vorliegen gleicher binärer elektrischer (irößen während einer Hitdauer ein Signal /ur Kennzeichnung eines Übertragungsfchlers erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Signal zur Kennzeichnung eines Übcrtragimgsfehlers für die Dauer eines Dateniiberiragungsvorganges gespeichert wird.
i. Verfahren nach Anspruch I und 2. dadurch gekennzeichnet, daß das gespeicherte Signal /ur Kennzeichnung eines Ubertragungsfehlers mit einem Signal /ur Übernahme eines von einem mit einem Serien-ParallelWandler (.}) umgewandelten BiPhase-codierten Datensignals in einem Speicher (8) einer logischen UND-Verknüpfung unterworfen wird.
4. Schaltungsanordnung /ur Durchführung des Verfahrens nach Anspruch 1. gekennzeichnet durch einen l'iipllop (4) zur Speicherung tier binären elektrischen Größe tier ersten Itilhiilfte eines übertragenen Hits, einer Äquivalcn/scluiltung (2) mit /w ei Hingängen und einem Ausgang, wobei dem emeu I ingang das übertragene Bi-Phasecodierie Datensignal und dem alliieren Hingang die gespeicherte binäre elektrische Ciröße Jer ersten Bithälfle zugeführt ist. und ein erstes NAND-Gatter (6) mit zwei Hingängen und einem Ausgang, wobei der eine Hingang mit dem Ausgang der Äquivalenzsehaltung (2) verbunden ist und dem anderen Hingang ein Impiilssignal (V^ zugeführt ist. dessen linpiilsfolgefre-(|uen/ der eines vom Datensignal (n) abgeleiteten Taktsignals (b) einspricht, dessen Impulsdauer kleiner als die Dauer der zweiten Bithälfte eines übertragenen Hits ist, und dessen Impulse im Bereich der /weiten Bilhällte eines übertragenen Hits liegen, und wobei am Ausgang ein Impuls (I) bei einem Übertragungsfchler im Hi Phase-codierten Datensignals (u)abnehmbar ist.
·). Schaltungsanordnung /ur Durchführung des Verfahrens nach Anspruch 2 und 4, gekennzeichnet durch ein R-S-Ilipflop (8), dessen einer Hingang mit dem Ausgang des ersten NAND-Gatters (6) verbunden ist und dessen anderer Hingang ein Imptilssignal (h)/ur Kennzeichnung des lindes eines Datenübertragungsvorganges zugeführt ist.
b. Schaltungsanordnung /ur Durchführung des Verfahrens nach Anspruch i und 5, gekennzeichnet durch ein /weites NAND-Gatter (13) mit zwei Hingängen und einem Ausgang, dessen einer Hingang mit dem Ausgang lies R-S-FTipflops (8) verbunden ist, dessen anderer Hingang das Übernahmesignal (/J zugeführt ist und an dessen Ausgang ein Signal (k) abnehmbar ist, welches einem Speicher (11) in dem Serien -Parallel-Wandler (3) zugeführt ist.
7. Schaltungsanordnung nach Anspruch i und 4, dadurch gekennzeichnet, daß das Flipflop (4) zur Speicherung der ersten binären elektrischen Größe die erste Stufe in einem Schieberegister (4) des Serien-Parallel-Wandlers (i) ist.

Die Hrfiiuliing bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Hrkennung von (Jberiragungsfehlern in einem Hi-Phase-codierten Datensign.il.

Aus der Zeitschrift »Ruiidfunktechnische Mitteilun-. gen«. Band Ib, 1472. Heft 2. Seiten 88 bis 9J. ist ein Daienübertragiingssystem bekannt, bei welchem eine Datenzeile in ein fernsehsignal eingeblendet wird. Diese Datenzeile enthält serialisierte Binürinf:>miatuinen. Die Übertragung der Informationen erfolgt in

,,, einem von der Independent Television Authority (ITA). Großbritannien, vorgeschlagenen Bi-Phase-C'ode. Hei diesem Code werden für jedes zu übertragende Bit der Information je zwei komplementäre Hlemente übertragen, so daß sich in der Mitle eines leden /u

ι, übertragenden Bils ein Übergang von // (hohe Spannung nach /. (niedrige Spannung) oder umgekehrt ergibt. Aul der Hmpfängerseite dienen die in der Mille eines jeden Hits befindlichen Übergänge zur Urzeugung Min Zcilinformaii'Missignalcn.

JD Aufgabe der vorliegenden Hrfindung ist es. ein Verfahren zur Erkennung von Übertraglingsfehlern in einem Bi-Phase codierten Datensignal anzugeben, bei welchem Fehler durch Übertragimgssiörungen mit großer Sicherheit erkannt werden. Ferner ist eine

:<i kostengünstige Schaltungsanordnung mit nur geringem Schaltungsaiifwand /ur Durchführung des Verfahrens anzugeben.

Diese Aufgabe wird erfindungsgemäU dadurch gelost, daß von jedem übertragenen Bit des Hi-Phase-codierien

in Datensignal die binäre elektrische eirolle der ersten Bitiiälfle gespeichert und mit der binären elektrischen Größe der /weilen Bilhällte so verglichen wird, dall beim Vorliegen gleicher binärer elektrischen Größen während einer Bitdauer ein Signal zur Kennzeichnung

is eines Übcrlragiingsfehlers erzeugt wird. Vorteilhafte Weiterbildungen des erfindiingsgemäßen Verfahrens sind in den Kennzeichen der l'atcntansiiriiche 2 und 5 angegeben.

Hine Schaltungsanordnung zur Durchführung des

ίο erfindungsgemäßen Verfahrens ist gekennzeichnet durch ein Flipl'lop zur Speicherung der binären elektrischen Ciröße der eisten Bitliälfte eines übertragenen Bits, eine Äquivalciizschultung mit zwei Hingängen und einem Ausgang, wobei dem einen Hir.gang das übertragene Bi-Phase codierte Datensignal und dem anderen Hingang die gespeicherte binäre elektrische Ciröße der ersten Hithälfte zugeführt ist, und ein erstes NAND-Gatter mit zwei Hingängen, wobei der eine Hingang mit dem Ausgang der Äquivalenzsehaltung

so verbunden ist und dem anderen Hingang ein Inipulssignal zugeführt ist, dessen Impulsfolgefreqiienz der eines vom Datensignal abgeleiteten Taktsignals entspricht, dessen Impulsdauer kleiner als die Dauer der zweiten Hithälfte eines übertragenen Bits ist und dessen Impulse

si im Bereich der zweiten Bilhälfte eines übertragenen Bits liegen, und wobei am Ausgang ein Impuls bei einem Übertragungsfehler im Bi-Phase-codierten Datensignal abnehmbar ist.

Weitere Ausgestaltungen der Schaltungsanordnung

<>i> zur Durchführung des erfindungsgemäßen Verfahrens sind den Kennzeichen der Ansprüche 5 bis 7 zu entnehmen.

Vorteile und nähere Hinzelheiten zu dem erfindungsgemäßen Verfahren werden im folgenden anhand eines

'·"> Ausführungsbeispieles mit Figuren beschrieben Von den Figuren /eigen:

Fig. 1 eine Schaltungsanordnung zur Durchführung iles ei findungsgemäßen Verfahrens und