DE1499842A1

DE1499842A1 - Einrichtung fuer die magnetische Aufzeichnung und Wiedergabe von einfachen statischen Informationssignalen

Info

Publication number: DE1499842A1
Application number: DE19661499842
Authority: DE
Inventors: Vallee John Amable; Jacoby Georg Victor
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1965-06-29
Filing date: 1966-06-28
Publication date: 1970-04-30
Also published as: DE1499842B2; US3422425A; US3452348A; DE1499842C3; SE329040B; GB1138609A; JPS5113007B1

Description

H998*2

6336-66/Kö/Bru
Ser.Hos. 467,841;

467,931?

467,932;

Convention date*
June 29, 1965

Radio Corporation of America, ffew York., N.Y. ,-V.St.A.

Einrichtung für die magnetische Aufzeichnung und Wiedergabe von einfachen statischen Informationssignalen

Die Erfindung betrifft Einrichtungen für die magnetische Aufzeichnung und Wiedergabe von digitalen Informationen-.

In einem elektronischen Rechner oder Datenverarbeitungsgerät werden normalerweise digitale Informationen in Registern gespeichert oder durch Register hindurchgeleitet. Wenn eine in einem Register enthaltene Information auf einem magnetischen Aufzeichnungsträger aufgezeichnet werden soll, wird diese Information mit Hilfe von Uhr- oder Taktimpulsen aus dem Register herausgeschleust. Das dabei erhaltene Serieninformationssignal ist ein einfaches Nicht-zurück-nach-Null-Signai, d.h, ein sogenanntes statisches Signal, das einen , den die Größe ⁿ0ⁿ verkörpernden Pegel sowie einen anderen, die Größe "1" verkörpernden

0098 18/1329

U99842

Pegel aufweist und zwischen zwei aufeinanderfolgenden "1" _Ä nicht auf den Pegel für ¹¹O" zurückgeht. Dieses, Informationssignal kann auf einem magnetischen Aufzeichnungsträger aufgezeichnet und später wiedergegeben werden, vorausgesetzt daß die dazugehörige Uhr- oder Taictinf ormat ion ebenfalls» und zwar entweder in einer eigenen Spur oder in der gleichen Spur susammen mit dem ⁿ0ⁿ- und "1"-Informationssignal, aufgezeichnet wird. Das -^formationssignal und das Taktsignal wurden für die Aufzeichnung in einer einzigen Spur auf verschiedene Weise miteinander vereinigt. Für die Aufzeichnung derartiger selbstsynchronisierender, d.h. selbsttaktgebender Signale war es bei dem ungünstigsten Fall entsprechender Informationsgruppierung erforderlich, pro Informationsbitzelle mindestens zwei Pegelsprünge oder Pegelübergänge aufzuzeichnen.

Bestimmte Vorteile ergeben sich, wenn man eine Aufzeiehnungseinrichtung vorsieht, bei der ein selbstsynchronisierendes Signal verwendet wird, das im ungünstigsten Fall nur einen aufgezeichneten Pegelübergang pro Informationsbitzelle aufweist und für die Aufzeichnung auf einem magnetischen Aufzeichnungsträger mit hoher Informationsdichte eingerichtet ist, und bei der die aufgezeichneten Signale abgelesen und in ihre ursprüngliche Form rückübersetzt werden können. i

Gremäss einem Ausführungsbeispiel der Erfindung ist eine

00 9818/1320

Hinrichtung für die magnetische Aufzeichnung eines einfachen statischen Informationssignals mit begleitendem Taktimpulesignal in Fora eines entsprechenden selbstsynchronisierenden Informations signale Torgesehen, in dem ein Pegelübergang in der Mitte einer Bitzelle eine *1^H und ein Pegelübergang an der Grenze zwi-

sohen zwei Bitzellen zwei aufeinanderfolgende "0" darstellt. Dieses selbstsynchronisierende Informationssignal wird auf einem magnetischen Aufzeichnungsträger aufgezeichnet und bei der Wiedergabe oder beim Ablesen rom Aufzeichnungsträger einer Extrahier- oder. Auszieheohaltung zugeleitet, um ein Taktimpulssignal abzuleiten· Eine Umsetzerschaltung übersetzt mit Hilfe dieses abgeleiteten Taktimpulssignals das wiedergegebene Informationssignal in ein einfaches statisches Signal zurück.

Sie Ausziehsohaltung extrahiert aus dem wiedergegebenen Signal ein erstes Taktsignal mit je einem Impuls in der ersten Hälfte jeder wiedergegebenen Signalbitzelle sowie e ine zweite Taktimpulsfolge mit je einem Impuls in der zweiten Hälfte jeder wiedergegebenen Signalbitzelle· Die Umsetzerschaltung empfängt das wiedergegebene Signal und wird durch die Impulse des ersten Taktsignals reranlasst, eine die erste Hälfte der wiedergegebenen. Signalbitzellen darstellende Informationsanzeigeimpulsfolge zu erzeugen· ferner wird die Umsetzerschaltung durch die Impulse des zweiten Taktsignals veranlagt, die zweite Hälfte jeder wiedergegebenen Signalbitzelle mit der die erste Hälfte der ent-

0098 18/1329

sprechenden Signalbitzelle darstellenden Informationsanzeigeimpulsfolge zu vergleichen und ein einfaches statisches Signal» das die Information des wiedergegebenen SignajLs beinhaltet» bereitzustellen. Mit der Umsetzerschaltung ist eine Informationsausfallanzeigeeinrichtung gekoppelt» die ein Warnsignal erzeugt» wenn infolge teilweiser oder gänzlicher Nichtwiedergabe einer Informationsbitzelle, beispielsweise aufgrund von Defekten im Aufzeichnungsträger» ein Fehler auftritt.

In den Zeichnungen* zeigern . ^x

Fig. 1 das Blockschaltbild einer erfindungsgemäßen magnetischen Aufzeichnungs- und Wiedergabeeinrichtung;

Fig. 2 das Schaltschema eines in der Einrichtung nach Fig. 1 vorhandenen Codeumsetzer;

Fig. 3 Spannungsverläufe, die im Zusammenhang mit der Umsetzerschaltung nach Fig. 2 von Bedeutung sind;

Fig. 4 das Schaltschema eines zweiten in der Einrichtung nach Fig. 1 vorhandenen Codeumsetzers;

Fig. 5 Spannungsverlaufe, die im Zusammenhang mit der Umsetzerschaltung nach Fig.4 von Bedeutung sind;

Fig. 6 Spannungsverläufe, die in etwas, idealisierter Form ein Eingangsinformationssignal im statischen Code (NRZ-Code), Zwischensignale sowie ein Ausgangsinformationssignal wiedergeben;

0098 18/1329

Fig. 7 das Schaltschema einer zweiten Ausführungsform des Codeumsetzers nach fig.2 für die durch die Spannungsverläufe nach Fig.6 angezeigte Codeumsetzung;

Mg. 8 das detaillierte Schaltschema einer für die Einrichtung nach Fig.2 u d 7 geeigneten Taktimpulsschaltung;

Pig. 9 etwas idealisiert dargestellte Spannungsverläufe, die im Zusammenhang mit der Wirkungsweise der Schaltung nach Fig. 8 von Bedeutung sind;

Fig. 10 Spannungsverlaufe, die ein Eingangsinformationssignal in Form eines selbstsynchronisierenden Signals hoher Informationsdichte, verschiedene Zwiachensignale und ein Ausgangsinformationssignal im einfachen NEZ-Code wiedergeben; und

Fig. 11 das Schaltschema einer zweiten Ausfünrungsform des Codeumsetzers nach Fig.4 für die durch die Spannungsverläufe nach Fig.iu angedeutete Codeumsetzung. ·

Die in Fig.1 gezeigte Aufzeichnungs- und Wiedergabeeinrichtung gemäss einer Ausführungsform der Erfindung enthält ein Schieberegister SRj, in das von einer Eingangsklemme 10 Informationen und von einer Klemme 12 ein Uhr- oder Taktimpulssignal eingegeben werden. Das Taktimpulssignal beliefert das Schieberegister SR₁ mit Schiebeimpulsen und bewirkt, daß das Register Serieninformationsbits über die leitung H zum Umsetzer

009310/1320

16 schickt. Der Umsetzer 16, der anhand der Figuren 2 und 3 im einzelnen beschrieben werden wird, setzt mit Hilfe des Taktimpuls signals das statische Informationssignal in ein selbstsynchronisierendes Informationssignal um, das in der Ausgangsleitung 18 erscheint. Das selbstsynchronisierende Signal gelangt über eine Schreibschaltung 19 zu einem Aufzeichnungsmagnetkopf 20, der das Signal auf einem vorbeitransportierten magnetischen Aufzeichnungsträger 22 aufzeichnet.

Pas aufgezeichnete Signal wird später vom Aufzeichnungsträger 22 durch einen Magnetkopf 23 wiedergegeben oder abgelesen und anschliessend über eine Verstärker- und Entzerrerschaltung 24 dem Eingang 25 eines Umsetzers 26 zugeleitet. Der Umsetzer 26, der anhand der Figuren 4 und 5 im einzelnen beschrieben werden wird, beliefert über die Leitung 2? ein Schieberegister SH₂ mit einem statischen Serieninformatlonssignal. Der Umsetzer 26 beliefert das Schieberegister SR₂ ferner mit Schiebeimpulsen, so daß die in das Schieberegister'eingegebene Information in der Ausgangsleitung 30 verfügbar gemacht wird.

Die Einrichtung nach Fig.1 übersetzt ein einfaches statisches Informationssignal in ein selbstsynchronisierendes Signal, in dem ein Pegelübergang jeweils in der Mitte einer eine "Eins" darstellenden Bitzelle und ein Fegelübergang jeweils^zwischen ι zwei aufeinanderfolgende "Nullen" darstellenden Bitzellen

00 9 818/1329 0RK»NAt inspected

treten. Das selbstsynchronisierende Signal Kann auf dem Auf-

• ■

zeiohnungsträger 22 mit rerhältnismässig hoher Informationsdichte aufgezeichnet «erden. In der Einrichtung nach Pig. 1■ wird ferner das selbstsynchronisierende Informaxionssignal nach der Wiedergabe oder Ablesung rom magnetischen Aufzeich· nungsträger in ein statisches Signal, das für die Eingabe in ein gewöhnliches Schieberegister geeignet ist, ruekübersetzt.

D.er Umsetzer 16 nach Fig.1 soll jetzt anhand der Figuren 2 und 5 1> einzelnen beschrieben «erden. Die in Fig. d gezeigte Umsetzerschaltung empfängt'an ihrer Eingangsklemme 14 das statische Informationssignal und an Inrer Eingangsklemme ein begleitendes Taktimpulssignal, dargestellt durch den Signalverlauf 3a (Fig.}). Das an der JLlemme 14 empfangene Informationssignal wird durch eine Verzögerungseinrichtung Dj verzögert, so daß sich ein verzögertes statisches Informationssignal, dargestellt in Pig.3b, ergibt. Das Informationssignal ist hler beispielsweise als die Digitalinformation 111000101011

beinhaltend dargestellt. Me Impulse des Taictsignals (Figoa) liegen zeitlich jeweils in aer zweiten Hälfte der angezeigten Informationsbitzellen im Inrormationssignal (Pigob;.

Das verzögerte Informationssignal (Fig.3b) gelangt zu einem Satter G₁, das durch die Taktimpulse (Fig.3a) aufgetastet wird, derart, daß es an seinem Ausgang das in Pig.3d wieder-

00.98

gegebene Informationsanzeigeimpulssignal erzeugt. Das Gatter G₁ sowie sämtliche anderen durch gleichartige Symbole wiedergegebenen Gatter sind übliche UND-Gatter. Man kann natürlich auch andere Gatterarten verwenden, vorausgesetzt, daß man die Polaritäten der betreffenden Signale und die durch die Gatter erfüllten Grundfunktionen entsprechend beachtet.

Das Ausgangffj3ignal des Gatters G₁ gelangt über ein QDER-Gatter G₂ zum Tasteingang T eines tastbaren Flipflops TF. Der bisher beschriebene Teil des Umsetzers bewirkt eine solche Tastung oder Steuerung des Flipflops TF, daß an dessen Ausgangs 18 immer dann ein Pegelübergang oder - wechsel auftritt, wenn im Eingangssignal an der Eingangsklemme 14 ein Infrmationsbit "1" erscheint.-

Das verzögerte Eingangssignal (Fig.3b) durchläuft einen Inverter I₁, so daß sich ein umgekehrtes verzögertes Signal (Fig»3c) ergibt. Dieses Signal gelangt zu einem Gatter G·*, das durch die Impulse des Taktsignals.(Fig.3a) aufgetastet wird und an seinem Ausgang die in Fig.3e wiedergegebenen Informationsanzeigeimpulse erzeugt. Dieses Impulssignal wird in der Verzögerungseinrichtung Do um einen Betrag verzögert, der gleich ist der Hälfte einer InformationsbitzeHe, so daß sich ein Impulssignal von der in Fig.3f gezeigten Form,ergibt. Dieses Impulssignal (Fig.3f) und das umgekehrte Informationssignal (Fig.3c) vom Inverter I₁ gelangen zu einem Gatter G.. Das

009818/1329

H99842

Auagangasignal des Gatters G_A (Fig.3g) gelangt über das ODER-Gatter G₂ ^zum Iasteingang T des tastbaren Flipflops TF. Die Impulse vom Gatter Q. (Fig,3g) werden mit den Impulsen vom Gatter G. (Fig.3d) vereinigt» so daß sich am Ausgang des ODER-Gatters Gg das in Fig.3h wiedergegebene Impulssignal ergibt» Jeder Impuls dieses Signals nach Fig.3h erzeugt im Signal am Ausgang 18 des Flipflops TF (Fig.3i) einen Pegelübergang»

Dieses Ausgangssignal (Fig.3i)· ist ein selbstsynchronisierendes Informationssignal, in dem in der Mitte jeder eine "1" darstellenden Bitzelle sowie an der Grenze zwischen zwei aufeinanderfolgenden Bitzellen, deren jede eine ^WO^M darstellt, jeweils ein Pegelübergang auftritt. Dieses selbstsynchronisierende Signal (Fig.3i) kann auf einem magnetischen Aufzeichnungsträger mit sehr hoher Informationsdichte pro Längeneinheit des Aufzeichnungsträgers aufgezeichnet werden. Die hohe Informationsdichte ergibt sich aus der !Tatsache, daß im ungünstigsten Fall, d.h. wenn die Information ausschließlich aus den Werten "1^W oder ausschließlich aus den Werten ⁿ0^M zusammengesetzt ist, lediglich ein Pegelübergang pro lnformationsbitzelle aufgezeichnet zu werden braucht.

Anhand der Figuren 4 und 5 soll jetzt der Umsetzer 26 nach Fig.1,der das vom magnetischen Aufzeichnungsträger abgelesene selbstsynchronisierende Signal in ein für die Eingabe in ein übliches Schieberegister geeignetes statisches Signal über-

00 9818/1329

U99842

-ΊΟ-

setzt, Im einzelnen beschrieben werden. Das zur Bingangsklemme

gelangende selbstsynchronisierende Informationasignal hat die in Pig.5a gezeigte Form, wenn beispielsweise die Digitalinformation die Form 00001110101 hat. Bas wiedergegebene Informationssignal gelangt zu einem Impulsgenerator 34, der an seinem Ausgang ein Impulssignal (Fig.ijb) mit je einem Impuls pro Pegelübe rgang im Eingangssignal (Pig.5a) erzeugt. Dieses Impulssignal (Fig.5b) gelangt über ein Gatter Ge und ein ODBH-Gatter G™ zum Synchronisiereingang S eines Oszillators 36· Das Impulssignal (Fig. 5b) gelangt ferner über ein Gatter Gg, ein Verzögerungsglied D, und das ODER-Gatter G-, zum Synchronisiereingang S des Oszillators 36. Das Verzögerungsglied D, liefert eine Verzögerung um die Hälfte einer Bitzellenperiode. Das Ausgangssignal des Oszillators 36 (Fig.5c).wird über die Leitung 40 zum Eingang des Gatters Gc und über die Leitung 42 sowie ein Verzögerungsglied D. zum Eingang des Gatters Gg zurückgekoppelt. Das Verzögerungsglied D* verzögert um eine halbe Bitzellenperiode. Am Ausgang des Verzögerungsgliedes D* erscheint das in Fig. 5d wiedergegebene Signal.

Die Oszillatorrückkopplungsschleife mit der Leitung 40 und dem Gatter G_c stellt sicher, daß in den Oszillator immer dann ein Synchroni eier impuls eingegeben wird, wenn an der Gren*- ze zweier Bitzellen des Eingangssignals ein Pegelübergang auf-

0098187 1329

tritt· Sie zweite Rückkoppelungsschleife mit der Leitung 42, dem Verzögerungsglied D₄, dem Gatter Gg und dem Verzögerungsglied D- stellt sicher» daß ein Synchronisierimpuls in den Oszillator 36 immer dann eingegeben wird, wenn in der Mitte einer Bitzelle des Eingangesignale ein Pegelübergang auftritt. Auf diese Weise wird die erforderliche Synchronisation des Oszillators 36 hergestellt und aufrechterhalten, ohne Rücksicht darauf, wie die Informationsbits "1" und "0" im Eingangssignal auftreten und angeordnet sind. Die richtige Phase des Oszillators 36 wird anfänglich dadurch hergestellt, daß man jeder Informationsnachrioht eine Einleitung oder einen Vorspann, bestehend aus einer Reihe von Werten "0", vorausschickt. Sobald durch diesen Vorspann die Phase des Oszillators eingestellt ist, bleibt während des anschließenden Informaxionsteila der gesamten Nachricht die Synchronisation und Phase des Oszillators erhalten.

Das,Ausgangssignal des Oszillators 36 durchläuft ein Verzögerungsglied Dg, wodurch sich ein "zweites" Taktsignal (Pig.5e) ergibt. Das Verzögerungsglied Dg verzögert um drei Viertel einer Bitzellenperiode* Die Impulse dieses "zweiten" Taktsignals liegen zeitlich jeweils in der zweiten Hälfte jeder Informationsbitzelle des Eingangssignals. Das Ausgangssignal des Oszillators wird ferner durch die Verzögerungsglieder D. und De verzögert, wodurch sich ein "erstes" Taktimpulssignal (Pig.Sf) ergibt. Das Verzögerungsglied Dc verzögert um drei Viertel einer Bitzellenperiode. Die Impulse dieses "ersten" Takt-

009818/1329

signals liegen zeitlich jeweils in der ersten Hälfte jeder Informationsbitzelle des Eingangsinformationssignals. Der bisher beschriebene Teil des Umsetzers nach Fig.4 bildet eine Taktsignalausziehschaltung, mittels deren aus dem Eingangsinformationssignal ein "erstes" Taktsignal (Fig.5f) und ein "zweites" Taktsignal (Fig.5e) zur Verwendung im nunmehr zu beschreibenden Codeumsetzerteil des Umsetzers abgeleitet.

Das Eingangsinformationssignal gelangt von der Eingangsklemme 25 zu einem Gatter ü-g sowie über einen Inverter I₂ zu einem Gatter Gg. Die zu den Gattern Gq und Gg gelangenden Informationssignale haben die in Fig.5a dzw. 5a gezeigte Form. Die Gatter G_Q und G« werden durch das "erste" Taktsignal (Fig.5f) aufgetastet, so'daß sie die in Fig.5h bzw. 53 gezeigten Informationsanzeigeimpulssignale erzeugen. Diese Impulssignale werden durch Verzögerungsglieder D™ bzw. Dg um jeweils eine halbe Bitzellenperiode verzögert und ergeben somit die in Fig. 5i bzw. 5k wiedergegebenen verzögerten Informationsanzeigeimpulssignale.

Das Verzögerungsglied D^ ist ausgangsseitig an Gatter G₁₁ und Gr₁- angeschaltet, und das Verzögerungsglied Dg ist ausgangsseitig an Gatter G₁₀ und G₁₂ angeschaltet. Das Eingangssignal von der Klemme 25 gelangt zu den Gattern G₁₀ und G₁₁, während das umgekehrte Eingangssignal vom Inverter I₂ zu den Gattern G₁₂ und G₁₅ gelangt. Jedes der Gatter G₁₀ bis G₁₃ empfängt ausserdem vom Verzögerungsglied Dg Auftastimpulse des "zweiten" Taktsignals (Fig.5e).

00 98 18/1329

BIe Ausgänge der Gatter JJ₁₀ und G^, sind an den Setzeingang S eines !Flipflops P₁ angeschaltet. Die Ausgänge der Gatter G₁₁ und G₁₂ sind an den Zurücksetzeingang B des Flipflops F₁ angeschaltet« Am Ausgang 27 des Flipflops F₁ erscheint das- in Fig.5m wiedergegebene statische Ausgangesignal. Sie Ausgangsleitung führt das Uhr- oder Taktimpulssignal (Fig.5e).

Sie von den Verzögerungsgliedern S~ und D_Q bereitgestellten Impulssignale (Fig.51 und 5k) verkörpern die erste Hälfte jeder Informationsbitzelle des Eingangsinformationssignals. Diese Impulssignale werden durch die Gatter G₁Q bis G₁, mit*dem Eingangsinformationssignal in der zweiten Hälfte jeder Informationsbitzelle, wie durch das "zweite¹¹ Taktimpulssignal (Fig.5e) abgetastet, verglichen. Sie Gatter G₁₁ und G₁₂ sind ausgangsseitig so zusammenge3ehaltet, daß sie am Funkt 38 ein das Flipflop F₁ zurücksetzendes "Gleich¹¹-Signal bereitstellen, wenn die erwte und die zweite Hälfte der betreffenden Informationsbitzelle gleich sind. Sie Gatter G₁Q und G₁, sind ausgangsseitig so zusammengeschaltet, daß sie am Punkt 39 ein das Flipflop F₁ setzendes "Verschieden" -Signal bereitstellen, wenn die erste und die zweite Hälfte der betreffenden Informationsbitzelle verschieden sind. Sas Gatter G₁₁ liefert ein "Gleich"-Signal, wenn die erste und die zweite Hälfte einer Informationsbitzelle beide hochpegelig sind. Sas Gatter G₁₂ liefert ein "GIeich"-Signal, wenn die erste und die zweite Hälfte einer Bitzelle beide niederpegelig

00981871329

sind. Das Gatter G₁₀ liefert ein "Verschiedeη"-Signal, wenn die erste Hälfte niederpegelig, die zweite Hälfte dagegen hochpegelig ist. Bas Gatter G₁, liefert ein "Verschieden"-Signal» wenn die erste Hälfte hochpegelig, die zweite Hälfte dagegen niederpegelig ist. Bas heißt« es wird, falls vorhanden» ein Pegelübergang in der Mitte der Bitzelle wahrgenommen und entsprechend das Flipflop F₁ gesetzt, so daß bei 27 ein eine "1" anzeigender Ausgangspegel erscheint. Wird in der Mitte der betreffenden Bitzelle kein Pegelübergang wahrgenommen» so wird das Flipflop F₁ zurückgesetzt, so daß sein Ausgang 27 einen eine ⁿ0" anzeigenden Pegel aufweist. Ss erscheint somit am Ausgang des Flipflops Fj ein einfaches «tatisches' Informationssignal von der in Fig.5m gezeigten Form·

Sodann ist eine Informationsauafallanzelgeschaltung vorgesehen. Biese Schaltung enthält einen Inverter I*, der eingangsseitig an den "Gleich"-Ausgang 38 der Gatter G₁₁ und G₁₂ und ausgangsseitig über ein Gatter G₁. an den Setzeingang S eines Flipflops F₂ angeschaltet ist. Ferner ist ein Inverter I* eingangsaeitig an den "Verschieden"-Ausgang 39 der Gatter G₁₀ und G₁, und ausgangsseitig über das Gatter G₁. an den Setzeingang S des Flipflops F₂ angeschaltet. Bas Gatter G₁^ empfängt an einem dritten Eingang 40 Auftas timpul se des "zweiten" !Taktsignal (Fig.5e). Schliesslich ist der Ausgang des uszillators' 36 über die Leitung 42 an den Zurücksetzeingang R des FlipfJLops F₂ angeschaltet.

009818/1329

U998Λ 2

Im Betrieb der Schaltung wird das Flipflop P₂ durch die Ausgangsimpulse des Oszillators 36 (Fig.5c) jeweils zurückgesetzt. Das Gatter G₁ _A wird während der Dauer eines anschliessenden Impulses des "zweiten" Taktsignals (Fig.5e) durch ein Signal über die Inverter I, und I. aufgetastet, wenn das Flipflop F₁ weder-einen Setzimpuls noch einen Zurücksetzimpuls empfängt. Das heißt, das Flipflop F₂ wird dann gesetzt und erzeugt an seinem Ausgang 44 ein einen Informationsausfall anzeigendes Fehlersignalt wenn weder das Gatter G-J₁ oder das Gatter. ein "GIeich"-Signal noch das Gatter G₁Q oder das Gatter G₁, ein "Verschieden"-Signal liefern.

Der Zustand, daß keines der Gatter G₁₀ bis G₁, ein Ausgangssignal liefert, tritt aber dann ein, wenn die erste Hälfte oder die zweite Hälfte oder beide Hälften der betreffenden Informationsbitzelle einen Zwischenpegel oder Zwischenwert zwischen denVfetten "hoch¹¹ und "niedrig" annimmt bzw. annehmen. Bin SignajL des Wertes "niedrig" erscheint am Eingang eines Gatters als positives Signal , das durch Umkehrung im Inverter I₂ erhalten worden, ist. Die gewünschte Ansprechcharakteristik kann dadurch erhalten werden,daß man für G_Q bis G₁₅ solche Gatter verwendet, die auf einen gegebenen Schwellenwert übersteigende Signale ansprechen, dagegen auf Signale, die einen "Zwischenwert" unterhalb dieses Schwellenwertes aufweisen, nicht ansprechen. Wenn dann ein vom magnetischen Aufzeichnungsträger abgelesenes Signal infolge eines Fehxers oder Defekts im

009818/1329

Aufzeichnungsträger einen Teil mit einem Zwischenwert zwischen "hoch" und ''niedrig" aufweist, so wirkt sich dies als Abwesenheit sowohl eines "G-Ieich"-Signals als auch eines "Verschieden"-Signals am Ausgang der Gatter G₁Q bis G-, aus, und es wird am Ausgang 44 des Flipflops Fp ein "Ausfall"-Fehlersignal erzeugt. Die Einrichtung ist somit in der lage, eine Warnung zu geben, wenn ein Fehler sich daraus ergibt, daß eine Informationsbitzelle teilweise oder gänzlich, beispielsweise infolge eines Defekts im Aufzeichnungsträger, ausfällt.

Fig. 7 zeigt schematisch eine abgewandelte Ausführungsform des Godeumsetzers 16 nach Fig. 1 und 2, Dieser Umsetzer übersetzt ebenfalls ein einfaches NRZ-Signal (statisches Signal), das von einem bchieDeregister geliefert wird, in ein selbstsynchronisierendes Ausgangssignal, das auf einem magnetischen Aufzeichnungsträger mit verhältnismassig hoher Informationspackungsdichte aufgezeichnet werden kann.

Fig. 6a zeigt den Verlauf eines einfachen statischen Signals, das in diesem falle beispielsweise die isinärinforma-τίοη 101000 beinhaltet. Fig.6b zeigt.des Verlauf eines das InlOrmationssignal begleitenden Taktsignals zum Ableiten der Informations Bits aus dem Informationssignal in regelmässig beabstandeten Intervallen. Die Signale nach Fig. 6a und 6b sind von <ler Art, wie sie üblicherweise von einer elektronischen Ziffernanlage mit Schieberegister geliefert werden. Das Informationssignal (Fig.6a) wird dem Eingang 10 des Umsetzers nach Fig. 7

0098 18/1329

zugeleitet, während das Taktsignal (Fig.bb) zum Taktgebereingang 12 des Umsetzers gelangt.

Der Umsetzer (Fig.7) enthält eine an den Eingang 10 ' angeschaltete inverterstufe I^, die das Eingangsinformationssignal in ein umgekehrtes informationssignai überführt. Das Eingangssignal von der Klemme 10 gelangt ferner über ein Gatter G-- zum Setzeingang eines ersten Flipflops F.j. Das Satter G^ sowie sämtliche anderen mit dem gleichen Symbol versehenen Gatter sind übliche UND-Gatter. Wie bereits erwähnt, kann man natürlich auch andersartige Gatter verwenden, vorausgesetzt, daß man aie Polaritäten der betreffenden Signale und die Grundiunictionen der Gatter entsprechend berücksichtigt. Der Inverter I .j ist ausgangsseitig über ein Gatter G£ mit dem Zurücksetzeingang des Flipflops Fj verbunden. Die Gatter Gj und Gg werden durch das Ausgangssignal c einer Taktgeberschaltung 14 aufgeta3teto '■■-"..

Der "1"-Ausgang des Flipflops F₁ ist über ein Gatter G, mit dem Setzeingang eines zweiten Flipflops F2 verbunden. Der O-Ausgang des Flipflops F^ ist über ein Gatter G. mit dem Zurückset zeingang des Flipflops F₂ verbunden. Die Gatter G^ und G, werden durch ein von der Taktgeberschaltüng 14 geliefertes Taktimpulssignal d aufgetastet.

Der Ausgang des Gatters G, ist ferner über eine Leitung 16 mit dem Tasteingang T eines tastbaren Flipflops F, verbunden.

009818/1329

Der O-Ausgang des Flipflops Fp ist über ein Gatter G₅ mit dem Tasteingang des Flipflops F, verbunden. Das Gatter G₅ empfängt ferner über die Leitung 18 das umgekehrte Eingangssignal vom Inverter-I« sowie von der Taktgeberschaltung 14 das Taktimpulssignal c. In der an den 1-Ausgang des tastbaren Flipflops F^ angeschalteten Ausgangsleitung 20 erscheint das in,Fig. 6k wiedergegebene selbstsynchronisierende Ausgangsinformationssignal. Dieses Signal enthält Pegelübergänge, die jeweils die Grosse ^W1" verkörpern, sowie Pegelübergänge jeweils an der Grenze zwischen zwei aufeinander folgenden Größen "0" .

Die Arbeitsweise des Umsetzers soll anhand der Figuren und 7 erläutert werden. Eine später zu beschreibende Ausführungsform der im Block 14 in Fig.7 enthaltenen TaktgeDerschaltung ist in Fig. 8 gezeigt. Die Taktgeberschältung 14 liefert das erste Taktimpulssignal c (Fig.6c) und das zweite T.aktimpulssignal d (Fig.öd). Die Impulse des ersten Taktimpulssignals (Fig.6c) liegen jeweils in der Mitte der Informationsbitzellen des Eingangsinformationssignals (Fig.6a). Die Impulse des zweiten Taktimpulssignals (Fig.6d) liegen jeweils an den Grenzen der Informationsbitzellen des Eingangsinformationssignals (Fig.6a).

Die Gatter G- und Gp werden durch die Impulse des ersten Taktimpulssignals c aufgetastet, so daß sie das Eingangsinformationssignal (Fig.6a und 6e) und das umgekehrte Eingangs-

003018/1329

U 9-9-84 2

informationssignal (Fig.6f) an den Setzeingang bzw. den Zurücksetzeingang des ersten Flipflops F₁ weiterleiten. Daraufhin erzeugt das Flipflop F₁ aas in Fig.6g wiedergegebene verzögerte Eingangsinformationssignal sowie das in Fig.6h wiedergegebene verzögerte und umgekehrte Informationssignal. Die Ausgangesignale des Flipflops F₁ sind gegenüber dem Eingangsinformationssignal um eine halbe Bitzellenperiode verzögert.

verzögerten Ausgangssignale des Flipflops F₁ gelangen über die entsprechenden Gutter G^ und G^ zum Setzeingang bzw. Zurüekaetzeingang des zweiten Flipflops F₂* Die Gatter G* und ö·* werden jeweils durch die Impulse des Taktimpuls signals d (Fig.öd) aufgetastet, so daß die Ausgänge des zweiten Flipflops F« ei*¹ zusätzlich verzögertes informationssignal bereitstellen. Dieses Signal ist gegenüber dem Eingangsinformationssignal um eine Bitzellenperiode verzögert. Verwendet wird lediglich das umgekehrte ,und zusätzlich verzögerte Signal (Fig.6i) am O-Ausgang des zweiten Flipflops F₂.

Das Gatter fr* ist ausgangsseitig ferner über die Leitung 16 und ein- ODER-Gatter 17 mit dem Tasteingang T des tastbaren Flipflops F, verbunden. Das Gatter G, stellt, wenn es aktiviert ist_t in der Leitung 16 die Tast- oder Steuerimpuls« 16· (Fig.63) bereit. Die Tastimpulse 16« bewidcen jeweils ein Umkippen des tastbaren Flipflops F^, so daß an dessen Ausgang

009818/1329

U99842

ein Signal von der in Fig.6k gezeigten Form mit Pegelübergängen bei 16" erscheint.

Die Pegelübergänge 16" im Ausgangs signal 6k stellen jeweils Informationsbits des Wertes "1" dar, die den Informationsbits "1" des Eingangsinformationssignals (Fig.6a) entsprechen. Diese den Wert "1" anzeigende Pegeliibergänge 16" liegen jeweils in der Mitte der Bitzellen des Ausgangssignals (Fig.6k). Die im Ausgangssignal enthaltene Information ist in der Weise codiert,- daß ein Pegelübergang in der Mitte einer Bitzelle eine "1", dagegen die Abwesenheit eines Pegelübergangs in der Mitte einer Bitzelle eine "0" verkörpert.

Der Ausgang des Gatters Gr ist ferner über das ODER-Gatter 17 mit dem Tasteingang T des tastbaren Flipflops F* verbunden. Das Gatter Gc stellt in seiner Ausgangsleitung 22 nur dann einen Tastimpuls bereit, wenn es eingangsseitig einen Taktimpuls c (Fig.6c) und zugleich ein umgekehrtes Eingangsinformationssignal (Fig. 6f) über die Leitung 18 sowie ein zusätzlich verzögertes und umgekehrtes Informationssignal (Pig..61) vom zweiten Flipflop F₂" empfängt. Die resultierenden Tastimpulse 2.2< (Fig.6j) rufen im Ausgangssignal 6k des Flipflops F-* Pegelübergänge 22"· hervor.

Die Tastimpulse 22' sowie axe Pegelübergänge 22" erscheinen jeweils nur an der Grenze zwischen zwei aufeinanderfolgenden Informationsbits ¹¹O" im Ausgangsignal 6k. Die Mitten der

Q 0 9 (M 8/1329

Bitzellen des Ausgangssignals verkörpern jeweils den Wert "O" und weisen Iceine Pegelübergänge auf, entsprechend dem obengenannten Codierungsschema. Die Häufigkeit des Auftretens von Pegelübergangen hängt von der im Signal enthaltenen Information ab. Im Ausgangsinformationssignal (Fig.6k) haben die Pegelübergänge einen Abstand von jeweils zwei Bitzellen, wenn die Information aus abwechselnd den vierten "1" und "0ⁿ bestehen. Besteht die Information durchwegs aus den Werten "1 "oder "¹¹O¹S so beträgt der Abstand jeweils eine Bitzelle, während, wenn die Information die Form 100100100 hat, der Abstand jeweils eineinhalb Bitzellen beträgt.

Das Ausgangsinformationssignal nach Fig.6k ist besonders gut für die Aufzeichnung auf einem magnetischen Aufzeichnungsträger mit hoher Informationspackungsdiehte geeignet. Gemessen an der G-rösse des Informationsinhalts hat das Signal verhaltnismässig wenig Pege!übergänge, indem pro Informationsbitzelie niemals mehr als ein Pegelübergang vorhanden ist. Ferner kann aus dem Signal ein Taktsignal zum Abfragen oder Auswerten des Informationsinhalts des Signals abgeleitet werden. In mindestens jeder zweiten oder übernächsten Bitzelle des Signals tritt ein Pegelübergang auf. Will man ein Taktsignal aus dem vom magnetischen Aufzeichnungsträger abgelesenen Signal ableiten, so kann dies mit hilfe einer Einleitung oder eines Torspanns zu jeder aufgezeichneten Hachricht, und zwar vorzugs-

BAD OR(GINAt 00981871329 . .

i r £

weise in Form von mehreren aufeinanderfolgenden Werten "0^M
(oder "1"), geschehen. Mit einem aolchen genormten Vorspann
lässt sich die richtige Phase des abgeleiteten Taktsignals sicherstellen.

Fig. 8 zeigt ein Ausführungsbeispiel einer für die Taktgeber schaltung 14 nach Fig. 7 geeigneten Anordnung·' Die Eingangsklemme 12 (Fig.8) empfängt ein .Eingangstaktsignal von der in Fig.9a"gezeigten Form. Der Inverter Ig kehrt dieses Signal um (Fig.9b). Im nachgeschalteten Verzögerungsglied D-· wird das
umgekehrte Taktsignal verzögert (Fig.9c). Das Gatter G-g empfängt das Eingangstaktsignal (Fig.9a)' sowie das umgekehrte und verzögerte Eingangstaktsignal (Fig..9c) und erzeugt an seinem Ausgang ein Signal von der in Fig.9d gezeigten Form.

Der Inverter I, erzeugt aus dem Eingangstaktsignal (Fig.9a) ebenfalls das umgekenrte Taktsignal (Fig.9b). Im nachgeschalteten Inverter I, wird das Signal abermals umgekehrt, und das'nachgeschaltete Verzögerungsglied Dg liefert an seinem Ausgang ein

verzögertes Taktsignal (Fig.9e). Die Signale 9e und 9b gelangen zum Satter G₇, das an seinem Ausgang ein Signal von der in Fig.9f gezeigten Form liefert. Durch Vereinigung der Signale nach Fig. 9d und 9f erhält man das Signal nach Fig.9g.Durch entsprechende .Einstellung der Verzogerungsglieder D^ und D₂ kann erreichi/ werden, daß das Signal nach Fig.9g die Form einer vollkommen
symmetrischen Eechteckschwingung hat.

00 98 18/1328

Das Signal nach Fig.9g wird einerseits im inverter Ic umgekehrt (Fig.yh) und andererseits im Verzögerungsglied D- verzögert (Pig.9i). Diese beiden Signale gelangen zum Gatter G₈, das ausgangsseitig ein Signal von der in Fig.9j gezeigten Form liefert, das für die Verwendung als Signal d in der Schaltung nach Fig.? geeignet ist. Das Signal nach ü'ig.93 wird im nachgeschalueten Verzögerungsglied D, verzögert. Das resultierende verzögerte Signal (Fig.9k) ist für die Verwendung als Signal c in aer ochaltung nach Fig.7 geeignet.

Fig.*11 zeigt das Schaltschema einer abgewandelten Ausführungsform des Codeumsetzers d6 nach Fig. 1 und 4· Der Umsetzer nach Fig.i1 übersetzt ebenxalis ein selbstsynchronisierendes Eingangsinformationssignal in ein einfaches statisches Ausgangssignal mit dem gleichen digitalen Iriformationsinhalt.

Fig.10a zeigt den Verlauf eines selbstsynchronisierenden Eingangsinformationssignal hoher Packungsdichte, in dem ein Pegelübergahg jeweils in der Mitte einer den Wert "1" verkörpernden Bitzelle und ein Pegelübergang jeweils zwischen zwei aufeiaanderfolgenie Werte "O¹' verkörpernden Bitzellen auftreten» Das Eingangsinformationssignal nach Fig.10 a beinhaltet in diesem beispielsweisen Falle die Binärinformation 000010111. Die ersten vier ^MO"-Bits sollen hier einen gänzlich aus "0"-BItS zusammengesetzten Vorspann für eine mit der Information 10111 beginnende Nachricht repräsentieren. Sin solcher Vorspann dient

0098 18/1329

zur Sicherstellung der richtigen Phasenlage der aus dem Eingangssignal abgeleiteten Taktimpulssignale* Fig. 1Ov zeigt das Ausgangssignal im einfachen NRZ-Code, das für die Eingabe in ein normales Schieberegister geeignet ist. Fig. 1Oq. zeigt ein Taktsignal, das als Schiebesignal für das Schieberegister geeignet ist. .

Der obere Teil der Fig.11 zeigt denjenigen Teil des Umsetzers, der aus dem Eingangssignal Taktimpulssignale ableitet. Der Signaleingang 10 (Fig.11) empfängt das Eingangssignal (Fig.10a). Der Inverter Iv.. kehrt dieses Signal um (Fig.10b). Das nachgeschaltete Verzögerungsglied D.. liefert eine umgekehrte und verzögerte Version des Eingangssignals (Fig.10c). Das Gatter Gr- empfängt das Eingangssignal (10a) und das umgekehrte und verzögerte Eingangssignal (Fig.10c) und erzeugt an seinem Ausgang ein Signal von der in Fig. 10 d gezeigten Form. Das Gatter Gr^ sowie sämtliche anderen mit dem gleichen Symbol versehenen Gatter sind übliche UND-Gatter.

Der Inverter Ip liefert an seinem Ausgang ebenfalls die umgekehrte Version (Fig.10b) des Eingangssignals (Fig.10a).-Der Inverter I, kehrt dieses Signal abermals um, und am Ausgang des nachgeschalteten Verzögerungsgliedes Dg erscheint eine verzögerte Version (Fig.1Oe) des Eingangssignals. Die Signale nach Fig.1Oe und 10b gelangen zum Gatter G_2r ^{das an} seinem Ausgang ein Signal nach Fig.10 f bereitstellt. Durch Vereinigen der

QÖ9818/1329

Signale nach Fig.10 d und 10f erhält man das Signal nach Fig.10g.

Aus dem Signal nach Fig.10 g wird im Inverter I/ eine umgekehrte Version (Fig.1Oh) und im Verzögerungsglied D* eine verzögerte Version (Fig.1Oi) erzeugt. Diese beiden Signalversionen werden in das Gatter G~ eingegeben und erzeugen an dessen Ausgang ein Signal nach Fig.1Oj, das anschliessend an jeden Pegelübefgang des .Eingangs signales (Fig.10a) einen Impuls enthält. Das Signal nach Fig.1Oj gelangt zum Synchronisiereingang des Oszillators 10 mit dem ODER-Gatter Ga, dem Verzögerungsglied D. und dem Verstärker A. Der Ausgang des Verstärkers A ist auf einen Eingang des ODER-Gatters G. rückgekoppelt.

Jeder Impuls des zum ODER-Gatter G. gelangenden Signals nach Fig.10g erscheint in der Ausgangsleitung 12 des Oszillators. Außerdem wird jeder am Ausgang 12 erscheinende Impuls im Verzögerungsglied D. verzögert, im Verstärker A verstärkt und durch das ODSR-Gatter G. geschickt, so daß es abermals in der Ausgangsleitung 12 erscheint. Einmal in Gang gesetzt, erzeugt der Oszillator fortlaufend eine Ausgangsimpulsfolge (Fig.10k) mit einer Periode gleich der halben Dauer einer Bitzelle des Eingangssignals. Durch die verdoppelte Freq.ue.nz des Oszillatorausgangssignals wird sichergestellt, daß jeder vom Gatter G* zum Oszillator gelangende Impuls als Synchronisierimpuls für die Frequenzsteuerung des Oszillators wirkt.

009318/1329

Der Ausgang 12 des Oszillators ist einerseits an dien Tasteingang Φ des tastbaren Flipflops TF und andererseits an den Eingang des Gatters Gc angeschaltet· Der Zurücksetzeingang E des Flipflopa TP erhält vor Beginn der Einleitung oder des Vorspanns einer Nachricht einen Zurücksetzimpuls, der sicherstellt, daß das Flipflop TF mit der richtigen Phase auf die auf seinen Tasteingang T gelangenden Oszillatorimpulse anspricht. Das Ausgangsimpulssignal des Flipflops TF (Fig.10m) hat eine Folgefrequenz, die gleich der halben Folgefrequenz des Oszillatorausgangssignals ist. Das frequenzhalbierte Aus«« gangssig'nal des Flipflops TF gelangt zum Gatter Gc und bewirkt, daß dieses Gatter jfeden zweiten der Oszillatorausgangsimpuise durchläßt« wodurch am Gatterausgang das Signal nach Fig.1On erhalten wird. Aus diesem Ausgangssignal des Gatters Gc wird durch Verzögern im Verzögerungsglied Dc ein "zweites" Taktimpulssignal (Fig.10p) und durch nochmalige Verzögerung im Verzögerungsglied Dg ein "erstes" TaJctimpulssignal (Fig.1Oq) erhalten.

Der untere Teil von Fig.11 umfasst diejenige Schaltungsanordnung, die das Eingangsinformationssignal in ein Ausgangsinformationssignal umsetzt. Die Signaleingangsklemme 10 ist einerseits an einen Eingang des Gatters Gg und andererseits über den Inverter Ic an einen Eingang des Gatters G« ange- ^l schaltet· Is liegen daher an diesen Eingängen der Gatter Gg und G« das Eingangssignal (Fig.10a) bezw. das umgekehrte Ein-

009818/1329

gangaeignal (Pig.1Ob). Diese Signale sind im Anschluß an Pig. 1Oq. noch einmal gezeigt» um ihren Einfluß auf die Gatter Gg und G» besser zu verdeutlichen. Die Gatter Gg und G« empfangen ferner das erste Taktsignal (Fig.1Oq).

Der Ausgang des Gatters Gg ist an den Setzeingang S des

Flipflope P₁ angeschlossen, während der Ausgang des Gatters G^ alt dem ZurUclcsetzeingang R des Flipflops F₁ verbunden ist. Die entsprechenden Ausgangssignale t und u des Flipflops F₁ sind in Fig.10t bezw. 10u gezeigt. Diese Ausgangssignale stellen verzögerte Versionen des Eingangssignals (Fig.10a) bzew. des umgekehrten Eingangssignals (Fig.10b) dar. Die Verzögerung beträgt ungefähr die halbe Dauer einer Bitzelle des Eingangssignal. Der Zustand des Eingangssignals nach Fig.10 a zum ' Zeitpunkt 20 des Auftretens eines Impulses des ersten Taktsignals (Fig. 1Oq.) wird im Zustand des verzögerten Eingangssignals nach Fig.10t zum Zeitpunkt 22 des Auftretens des nächstfolgenden Impulses des zweiten Taktsignals (Fig.10p) reflektiert oder erinnert»

Die Gatter Gq, Gq, G₁ _q und G₁₁ werden sämtlich durch Impulse des zweiten Taktsignals (Fig.10p) aufgetastet. Das Gatter Gq empfängt ferner als Aktivierungssignale das verzögerte umgekehrte Eingangs signal u vom Flipflop F₁ und das Eingangssignal a von der Eingangsklemme 10. Das Gatter G« empfängt als

009818/1329

Aktivierungssignale aas Eingangsignal a und das verzögerte Eingangssignal t vom Flipflop F₁. Das Gatter G 10 empfängt als weitere Aktivierungssignale das umgekehrte'verzögerte Eingangssignal u vom Flipflop F₁ und das umgekehrte Eingangssignal b vom Inverter Ις. Das Gatter G₁₁ empfängt als weitere Aktivierungssignale das umgekehrte Eingangssignal b und das verzögerte Eingangssignal t vom Flipflop F₁.

Die Ausgänge der Gatter G₈ und G₁^ sind an den Setzeingang S des zweiten Flipflops F₂ angeschaltet. Die Ausgänge der Gatter G„ und G₁₀ sind an den Zurücksetzeingang E des Flipflops F₂ angeschaltet· Am Ausgang 30 des Flipflops F₂ erscheint ein einfaches statisches Signal (Fig.1Ov) mit dem Informationsinhalt des Eingangsinformationssignals nach Fig.10a*

Das zweite Flipflop F₂ wird durch ein Ausgangssignal des Gatters G« oder des Gatters G₁Q zum Zeitpunkt des Auftretens eines Impulses des zweiten !Eaktsignals (Fig. 1p) dann zurückgesetzt, wenn zu diesem Zeitpunkt das Eingangssignal (Fig.10a und 10b) das gleiche ist wie aas verzögerte Eingangssignal (Fig.10t und 1Ou). Wenn aas Flipflop F₂ zuvor zurückgesetzt worden ist, hat ein zusätzliches Zurücksetzeingangssignal natürlich keinen Einfluß auf aen Ausgangszustand aieses Flipflops. uas flipflop F₂ wird vom Gatter G₀ oder vom Gatter G₁₁ zum Zeltpunkt des Auftretens eines Impulses des zweiten Taktsignais Atfig'IOq.) dann gesetzt, wenn das Eingangssignal (Fig. 10a

009818/13 29

H99842

und 1Ob) zu diesem Zeitpunkt einen vom verzögerten Eingangssignal (fig.10t und 1Ou) abweichenden Pegel hat. Durch den Vergleich des Eingangssignals mit dem verzögerten Eingangssignal wird ermittelt, ob das Eingangssignal jeweils.zwischen den beiden Hälften einer Bitzelle einen Fegelübergang aufweist« Wenn zwischen dem Eingangsignal und dem verzögerten Eingangssignal kein Unterschied besteht, so enthält die betreffende Bitzelle eine "0", die durch einen niedrigen Pegel ν am Ausgang 30 des Flipflops F₂ repräsentiert wird. Wenn zwischen dem Eingangssignal und dem verzögerten Eingangssignal ein Unterschied besteht, so befindet sich zwischen den beiden Hälften der betreffenden Bitzelle ein Pegelübergang im Eingangssignal. Ein solcher Pegelübergang zeigt eine ^M1^M an, die durch einen hohen Pegel ν am Ausgang 30 des Flipflops P₂ repräsentiert. '

Am Ausgang 30 des Flipflops F₂ erscheint ein einfaches statisches Signal, das auf den Signaleingang eines üblichen . Schieberegisters gegeben werden kann« Das am Ausgang des 7erzögerungsgliedes Dg erzeugte "erste¹* Taktsignal (Fig. 10g) wird dem Taktausgang 32 zur Weiterleitung an den Schiebeeingang des Schieberegisters zugeleitet.

Es ist klar, daß das einfache statische Signal nicht ohne weiteres für die magnetische Ziffernwertaufzeichnung ohne eine eigene taktgebende. Steuerspur verwendet werden kann, da nämlich

9818/1329

149984?

bei der Aufzeichnung einer langen Folge von "0"-Werten kein Signal anwesend ist und die aufgezeichnete Information entweder die Abwesenheit eines Signals oder die Anwesenheit eines oder mehrerer ¹¹O"-Werte beim gleichen Signalabwesenheitspegel bedeuten kann. Es wäre daher unmöglich, die Abwesenheit eines Signals infolge eines Fehlers von der Abwesenheit eines Signals infolge des Vorhandenseins mehrerer aufeinanderfolgender "0^M-Werte zu unterscheiden. Da ferner weder eine Folge von ⁿO^M~Werten noch eine Folge von "1"-Werten in einem NRZ-Signal irgendein !Taktsignal bereitzustellen vermag, ist es erforderlich, in einer getrennten Spur ein solches Taktsignal aufzuzeichnen» Wenn daher Zifferninformationen magnetisch aufgezeichnet werden sollen, ist es vorteilhaft, das NRZ-Signal in ein selbstsynchronisierendes Signal, und zwar ein solches, das für jeden Ziffernwert ein Signalbit bereitstellt, umzuwandeln. Eine hierfür bekannte Codierungsmethode ist die Frequenzverdopplung, bei der die eine Binärgrb'sse durch einen Pegelübergang und die andere Binärgrösse durch einen nichtvorhandenen Fegelübergang dargestellt wird. Um ein selbstsynchronisierendes Signal bereitzustellen, wird dabei aber an der Grenze jeder Bitzelle jeweils ein Pegelübergang vorgesehen. Der maximale Abstand zwischen zwei Pegelübergängen, der mit T bezeichnet werden kann, entspricht zugleich dem Zeitintervall eines Bits. Eine andere bekannte Codierungsart ist die Phasenaufzeichnung, die der obenerwähnten Frequenzverdopplungsmethode weitgehend

009316/1329

ähnlich 1st, wobei jedoch die Pegelübergänge in der Mitte der Bitzellen statt an deren Grenzen liegen* !Der maximale Abstand T zwischen den Pegelübergängen entspricht ebenfalls dem Zeitintervall eines Bits.

Im Gegensatz zu den bekannten Methoden der PhasenaufZeichnung und der FrequenzVerdopplung wird erfindungsgemäss'eine Methode der "Verzögerungsmodulation" vorgeschlagen, bei der für die eine Binärgrösse ("1") ein Pegelübergang und für die andere Binärgrösse (ⁿ0ⁿ) ein verzögerter Pegelübergang vorgesehen ist. Der Betrag der Verzögerung für die ⁿO^H-Pegelübergänge hängt von der Aufeinanderfolge der Bits ab. An der Grenze der einzelnen Bitzellen kann ein Pegelübergang vorhanden sein oder auch nicht. Bei der Aufzeichnung mit Yerzögerungsmodulation braucht an der Grenze der einzelnen Bitzellen kein Übergang zum niedrigeren Signalpegel vorhanden zu sein, um die nächste Binargrösse aufzuzeichnen. Sas heißt bei den bekannten Einrichtungen sind für jedes Bit zwei Pegelübergänge erforderlich, während bei der erfindungsgemässen Einrichtung mit Verzögerungsmodulation nur ein einziger Pegelübergang für die Aufzeichnung der einen Binärgrösse oder einer Folge von mindestens zwei der anderen Binärgrössen verwendet wird. Pies ergibt einen maximalen zeitlichen Abstand T zwischen den einzelnen Pegelübergängen, bei dem mindestens ein Pegelübergang für jeweils zwei Bits vorhanden ist. Man kann daher mit der

BAD ORfQlNAL 009818/1329

erfindungsgemäßen Verzögerungsmodulationseinrichtung zweimal soviel an Information mit der gleichen Frequenz, wie sie bei den bekannten Einrichtungen verwendet wird, aufzeichnen. Beispielsweise ergibt das Verzögerungsmodulationssignal nach Pig.3i eine Signalrorm, in der die doppelte Menge an Information mit der gleichen Aufzeichnungsfrequenz enthalten ist, wobei gleichwohl für eine einwandfrei genaue Taktinformation gesorgt ist. Wie oben ausgeführt, kann bei einem derartigen Signal zwischen der durch die Binärgrösse "0^rt bedingten Signalabwesenheit und der durch einen Fehler bei der Aufzeichnung bedingten Signalabwesenheit unterschieden werden.

In den Schaltungsanordnungen nach Fig.2 und 7 werden die ankommenden Informations- und Taktsignale empfangen und so gegeneinander verschoben, daß diejenigen Fegelübergänge, die die Größe ^W1" repräsentieren, in der Mitte der entsprechenden Bitzellen verbleiben und für jede "1" ein eigener Pegelübergang vorhanden ist. Diejenigen Pegelübergänge, die die Größe "Ο" repräsentieren, werden so verzögert, daß sie an die entsprechenden Bitzellengrenzen zu liegen kommen· Die Pegelübergänge zwischen zwei aufeinanderfolgenden ^M0^M-werten werden beibehalten, während die eine einzige "0" repräsentierenden Pegelübergänge eliminiert werden, so daß kein eine "0" repräsentierender Pegelübergang zwischen zwei "1 "-Werten eingeschoben ist. JübenfalJLs sind für zwei aufeinanderfolgende "1"-Werte keine Pegelübergänge an den Bitzeliengrenzen vorhanden.

009818/1329

Die Schaltungsanordnung©!! nach Fig.4 und 11 erzeugen aus dem verzogerungsmoüuiierten Eingangssignal ein einfaches statisches Ausgangssignal mit sämtlichen erforderlichen Informationen. Dabei wird das selbstsynchronisierende Signal in der Weise decodiert, daß die positiven und"negativen Hälften des Eingangssignals voneinander getrennt werden und die Schaltung getrennt durchlaufen.- Man erhält auf diese Weise aus jedem Binärbit Ausgangsgruppierungen in zwei Kombinationen. Die entsprechenden Kombinationen werden durch die Decodiermatrix deeodiert, wobei die Gresamtenergie jeder Sleitzelle durch zweimaliges Abfragen innerhalb jeder Zelle erfaßt wira· Ein durch einen Pehier bedingter Ausfall liefert daher keine Energie, was eindeutig von entweder einer "0" oder einer ⁿ1" unterschieden werden kann. Ebenso wird ein etwaiger Störimpuls unterdrückt oder als Fehler indentifiziert,_ da ein solcher . impuls nicht eine derjenigen Ausgangsgruppierungen erzeugen kann, die von der Matrix als isinärbit erkannt werden.

0 098 18/1329

Claims

Patentansprüche

1. Einrichtung für die magnetische Aufzeichnung und Wiedergabe von einfachen statischen Informationssignalen mit begleitenden Taktimpulssignalen, gekennzeichnet durch einen ersten Umsetzer (16), der mit Hilfe des Taktimpulesignals das Informationssignal in ein selbstsynchronisierendes Informationssignal, in dem jeweils ein Pegelübergang, der ein Binärbit des einen Wertes repräsentiert, in der Mitte einer Bitzelle und ein Pegelübergang, der zwei aufeinanderfolgende Binärbits des anderen Wertes repräsentiert, zwischen zwei benachbarten Bitzellen auftreten, übersetzt? eine Einrichtung (20) zum Aufzeichnen des selbstsynchronisierenden Informationssignals auf einem magnetischen Aufzeichnungsträger; eine Einrichtung (23) zum Ablesen des selbstsynchronisierenden Informationssignals vom magnetischen Aufzeichnungsträger; eine an die Ableseeinrichtung angeschaltete Schaltungsanordnung (36, Pig.4), die aus dem abgelesenen Informationssignal das laktimpulssignal ableitet; und einen zweiten Umsetzer (26), der mit Hilfe des abgeleiteten Taktimpulssignals das abgelesene informations signal in ein einfaches statisches Signal rticJcübersetzt. /

98187 1329

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mit der Schaltungsanordnung zum Ableiten des Taktimpulssignals und dem zweiten Umsetzer eine Informationsausfallanzeigeschaltung gekoppelt ist, die ein Fehlersignal erzeugt, wenn eine Informationsbitzel^e,beim Ablesen, rom magnetischen Aufzeichnungsträger teilweise oder gänzlich ausfällt.

3. Einrichtung nach Anspruch !,dadurch g e k e η nze i c h η e t , daß der erste Umsetzer folgende Schaltungselemente enthält: eine erste Gatteranordnung, die das Informationssignal so mit dem !Taktimpulssignal vereinigt, daß für jedes Informationsbit Pegelübergänge erzeugt werden, wobei ein solcher Pegelübergang in der Mitte der entsprechenden Bitseil· ein Binärbit des einen Wertes repräsentiertj ein Verzögerungsglied» das .diejenigen Pegelübergänge, die Binärbits des anderen Wertes repräsentieren, an die entsprechenden Bitzellengrenzen verschiebt; eine zweite Gatteranordnung, die solche Pegelübergänge eliminiert, die ein einzelnes Binärbit des anderen Wertes zwischen zwei Binärbits des einen Wer-, tes repräsentieren; und eine an die beiden Gatteranordnungen angeschaltete tastbare Schaltungsanordnung, welche die Ausgangssignale der Gatteranordnungen in das selbstsynchronisierende Informations signal Übersetzt.

00 98 18/13 29

4· Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Umsetzer folgende Schaltungselemente enthält! ein tastbares Flipflopj eine erste Gatteranordiiung, die Jeweils bei Empfang eines "!"-Wertes des Informationssignals den Taktimpuls zum Tasteingang des tastbaren Flipflops weiterleitet; eine Einrichtung, die das Taktimpulssignal um eine halbe Bitzellenperiode des Informationseignale verzögert; und eine zweite Gatteranordnung, diedem Tasteingangdes tastbaren Flipflops ein verzögertes Impulssignal zuleitet, derart, daß am Ausgang des tastbaren· Flipflops das selbstsynchronisierende Informationssignal erscheint, in dem ein Pegelübergang für jeden "!"-Wert und ein Pegeltibergang jeweils an der Grenze zwischen zwei aufeinanderfolgenden "O«-Werten vorbanden sind.

5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erst« Umsetzer aus folgenden Schaltungselementen besteht ρ einer ersten Gatteranordnung und einem Inverter, die an den beta- bezw« Zurücksetzeingang eines ersten Flipflopβ angeschlossen sind, um das Informationssignal zu verzögern} einer durch das Tastimpulseignal aufgetasteten zweiten Gatteranordnung, die zwischen den einen Ausgang des ersten Flipflops und den Tasteingang einee tastbaren Flipflops geschaltet ist, um ein Informaxionseignal bereitzustellen, in dem der eine Binärwert durch einen Pegelübergang in der Mitte einer Bitzelle repräsentiert wird; einer dritten Gatteranordnung und einem

00981871329

zweiten Plipflop, die,an den anderen Ausgang dee ersten Flipflops angeschaltet sind, um denjenigen Teil des Informationesignals, der den zweiten Binärwert repräsentiert, zusätzlich zu verzögern; und einer durch das Taktimpuleeignal aufgetasteten vierten Gatteranordnung, die zwischen einen Ausgang des zweiten Flipflops und den Tasteingang des tastbaren Flipflops geschaltet ist, um ein Informationseignal bereitzustellen, in dem jeweils zwei aufeinanderfolgende Binärbits des anderen Wertes durch einen Pegelübergang zwischen zwei Bitzellen repräsentiert werden.

6., Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite umsetzer eine Vergleiehersehaltung enthält, welche die Information in der ersten Hälfte leder Bitzelle des abgelesenen selbstsynchronisierenden Informationssignals jeweils mit der Information in der zweiten Hälf/c© der gleichen Bitzelle vergleicht und, wenn die beiden Informationen gleich sind, ein "G-leieh¹¹-Ausgangssignal, dagegea wenn die beiaen InformaTionen verschieden sind, ein "Verschieden"-Ausgangssignal erzeugt, wobei diese Ausgangssignale dem Setzeingang bzw» dem Zurücksetzeingang eines yiipfioi-s zugeleitet werden, das an seinem Auegang das statische Sigaal /bereitstellt. ' _ _ ."."■■■■;

7. Jfiinriöatttng naoh Anspruch 6, dadurch gtfeennzeichket, daß da» ^H(Jleiohⁿ-Ausgangeeign«l und dme ⁿVer»©ßi9den"-Auigangsaignal einer Warneignalschaltüng zugeleitet und dort

BAD GRIGINAL

O0981$/132Ö

1*990.4?

ait tine» Taktsignal Terelatgi w€n€®»t iOTaÄ fi~ ä ein Warnsignal erzeugt wird, wenn wedtr ein "eieich^ u ^augBeignal noch ein ^N79reohieden*-Au8gangsBlgiial erscheint»

8. Einrichtung nach Anspruch 6_S dadurch gekennzeichnet» daß die Vergleicherschaltung die positiven und di« negativen Hälften des abgelesenen Signale voneinander trennt und eine Gatteranordnung enthält, die sowohl die positive ale auch die negative Information in der ersten Hälfte jeder Bitzelle mit der positiven bzw» der negativen Information in der zweiten Hälfte der betreffenden Bitzelle vergleicht«

9. Einrichtung nach Anspruch 0, dadurch gekennzeichnet, daß der zweite Umsetzer einem durafe das abgeleitete Taktimpuls signal synchronisierten oscillator enthält, der @lft 9rstes Taktsignal mit jeweils einem in d@sf ersten Hälfte jeder Bingangsbitzelle auftretend®« Impuls sowie,etm sweitee Taktsignal mit jeweils einem in der zweiten Hälft® ^sder Eingangsbitzelle auftretenden Impuls

to» Sinriehtung nach ijsspruclL 9, dadurch gekennzeichnet» d&6 die Periode See Oep-.illatore gleich äer halben Dauer jeder Bitzell9 ist. j

11 · ü»f!*taerauhaltung »u» Üfcersetien «ineβ einfachen ■t*tieoö<iii InformationeeignalB mit eitttH bereitenden fakt* φ in ein eelbstgynehroniiieseM«· Iiifoxsationc-

_BAD

149984? j

signal, gekennzeichnet durch eine erste. Gatteranordnung, di· durch 7treinigtη dee Xnformationssignale mit den Taktimpulssignal Ptgtlübergängt lir jedes Informationsbit erzeugt,' «obei ein toloher Pegelübergang in der Mitte der entsprechen-

♦ -

den Bitteile ein Binärbit des einen Wertes repräsentiert; eine Verzögerungseinrichtung, die diejenigen Pegelübergänge, die ' ' Binärbitβ des anderen Wertes repräsentieren» an die entsprechenden Bitsellengrenzen Terechiebtj eine zweite Gatteranord- llung, die diejenigen Fegelübergänge eliminiert» die ein ein- j

- ■ ■ ' s

»einte Binärbit des anderen Wertes zwisohen zwei Binärbits !

des einen Wertes repräsentieren} und eine an die beiden Satter* anordnungen angeeoniossene tastbare Schaltung, welche die AuegAngesignale der Gatttranordnungen in das stibetsynchronieierende Informationieignal ilbersetst·

12· Uasetierschaltung sum Übersetzen eines einfachen statischen Inforaationeeignals mit einem begleitenden Taktiapuloeignal in ein selbstsynohronisierendes Infonaationeeignal, gek^nmeiohnet durch ein erstes Jlipflop, das die posit ire n und negatiren Teilt des Informationssignale, welche die beiden Binärwerte repräsentieren, verzögert; eine erste Gatteranordnung, die mit einen Eingang zwecks Vereinigung des verzögerten Teils des Xnformationssignals mit dem laktimpulssignai an das erste Plipflop angeschaltet und ferner mit dem Xafcteingang eines tastbaren Ilipflope verbunden ist, um ein

""-■ Q09818M329

Informationssignal bereitsuetelien, in dem der durch den einen verzögerten Teil repräsentierte Binärwort als Pegel-

übergang in der Mitte einer Bitzelle erseheintj und eine zwischen den Ausgang des ersten Flipflops und den Tasteingang des tastbaren Flipflops geschaltete zweite Gatter- und Verzögerungsanordnung, die den anderen verzögerten Teil des Informationseignale fcueätslich verzögert und mit einem verzögerten Taktimpuls vereinigt, wobei das Informationssignal am Ausgang des tastbaren Flipflops jeweils zwei aufeinanderfolgende Binärbits des anderen wertes durch einen Pegelübergang zwischen,zwei Bits repräsentiert. «—~

13. Umsetzerschaltung zum tibersetzen eines selbetsynchronisierenden Informationseignale in ein einfaches statisches Informationssignal, gekennzeichnet durch eine Vergleicherschaltung, welche die Information in der ersten Hälfte jeder Bitselle des abgelesenen selbstsynehronisierenden Informationssignals jeweils mit der Information in der zweiten Hälfte der gleichen Bitselle vergleicht und, wenn die beiden Informationen gleich sind, ein "gleich"-Ausgangssignal, dagegen wenn die beiden Informationen verschieden sind, ein "Verschieden"-Ausgangesignal erzeugt, wobei diese beiden Ausgangseignale auf den Setzeingang oezw. den Zurücksetzeingang, eines Flipflops gekoppelt werden, um das statische Signal zu erzeugen.

Ö0 9818/T3 29

149984?

14· Umsetzerschaltung nach Anspruch 15» dadurch gekennzeichnet, daß das ^HGrleich^M-Ausgangssignal und das "Verschieden"-Aus gangs signal einer Warnsignalschaltung zugeleitet und dort mit einem Taktsignal vereinigt werden, derart, daß ein Warnsignal erzeugt wird, wenn weder ein ^MQ-leich^w-Ausgangssignal noch ein "Verschieden"-Ausgangssignal anwesend ist«

15. Umsetzerschaltung nach Anspruch 13, dadurch gekennzeichnet, daß die Vergleichsschaltung die positiven und die negativen Hälften des abgelesenen Signals voneinander trennt und eine Gatteranordnung enthält, die sowohl die positive als auch die negative Information in aer ersten Hälfte jeder Bitzelle mit der positiven bzw. der negativen Information in der zweiten Hälfte der betreffenden BitzeHe vergleicht.

16. Verfahren zum Übersetzen eines einfachen statischen Informationssignals mit einem begleitenden Taktimpulssignal in ein selbstsynchronisierendes Informationssignal, dadurch gekennzeichnet« daß das Informationssignal mit dem Taktimpulssignal so vereinigt wird» daß Pegelübergäage für jedes Informationsbit erzeugt werden, wobei ein solcher Pegelübergang

in aer mitte einer Bitzelle ein Binärbit dee ©Inta Wertete repräsentiert! daß diejenigen Pegelübergänge, di· Binärbite des anderen Wertes repräsentieren, durch Verengerung an djle entsprechenden tiitzellengrenzen verschoben werden? daß di*jeni-

BAD

ν ;

gen Pegelübergänge, dl® ein eisselmts BinärMt des anderen Wertes zwischen zwei Binärbite des einen Wertes repräsentieren, eliminiert werden* und daß die resultierenden Signal» ^! in das selbstsynehronlsierende Inforaationssignel übersetzt werden«

17· Verfahren zum Übersetzen eines einfachen statischen Informationssignals alt einem begleitenden Ta'Jetimpulesiga&l in ein selbetsynchronlsierendes Informatlonssignal» dadurch gekennzeichnet, daß sowohl die positiven als auch die negativen

feile des Informationseignais, welche die beiden Binärwerte repräsentieren, verzögert werden| daß durch Vereinigen des einen verzögerten Seils des Informationssignals mit dem Taktimpulssignal ein Informationssignal bereitgestellt wird, in dem der den einen Binärwert repräsentierende verzögerte Teil durch einen Pegellibergang in der Mitte einer Bitzelle wiedergegeben ist! und daß der andere verzögerte feil des Informationssignale zusätzlich verzögert und alt einem verzögerten Taktiapula vereinigt wird, wobei im Informationssignal je zwei aufeinanderfolgend« Bits des andere» Binärwertes durch einen Pegelübergang: zwischen swei Bits repräsentiert wird·

18· Yeriahraa sum 8fetrs#tze» einee aelbetayncferonisierenden. Informationssignali In ein «iafa^h·« stmliiachee^informa- i tlomsslgnalJ- dadug-eit gekenn^eiehajy| _a ^; imf die Information in ~^: d«r e*it«n Hilft· !«fifts Bitaelle dta afegeleaefteß a#lbet»yn-

i.· ^l · -"it·

H9984?

oni'onieier enden Informationesignale mit der Information in der «weiten Hälfte der gleichen. Bit zeflle rergliehen wird - und daß,* wenn die beiden Informationen gleioh sind, ein "Gleioh"-auigangeeignal, dagegen wenn die beiden Informationenverschieden sind, ein "Verschieden"-Ausgangssignal er- stttgt wird, und daß aus diesen Ausgangrosignalen das stati-

eohe Signal abgeleitet wird.

19* Verfahren naoh Anspruch 18, dadurch gekennzeichnet» daß das "öleich"-Auegangesignal und das "Verschieden"-Auegange-Bignal Mit eines Taktsignal vereinigt werden, derart, daß ein Warnsignal erzeugt wird, wenn weder ein "aleich"«-AuBgang8-signal noch ein "Verschieden"-Auegangseignal anwesend ist.

20* Verfahren nach Anspruch 18, ftfr^ujgh

daß die positiren und die negativen Hälften des abgelesenen Signale Toneinander getrennt werden und daß sowohl die positire als auch die negatire Information in der ersten Hälfte 3eder BitBelle »it der positiren bzw« der negativen Information in der »weiten Halfte der betreffenden Bitzelle verglichen wird·

00 9818/13 29