DE2520990A1 - Geraete zum stauchen und dehnen der wortlaenge an den enden einer leitung zur uebertragung digitaler daten - Google Patents

Description

ERA-2246 ρ 169Ü24

SPERRY RAND CORPORATION, New York, N, Y./U. S. A.

Geräte sum Stauchen und Dehnen der Wortlänge an den Enden einer Leitung zur übertragung digitaler Daten

Die Erfindung betrifft das Verschlüsseln eines Zeichenformates mit einer feststehenden Anzahl Bits in ein Zeichenformat veränderlicher Länge zu Übertragungszwecken.

Die Mehrzahl der übertragenen. Nachrichten sind bei der digitalen Datenübertragung zwischen den datenverarbeitenden Stationen aus einigen Wörsern odar Seichen zusammengesetzt* Auf eiaeia ScIIiMi einer entfernten Rechenanlage werden beispielsweise am häufigsten alpha-numerische Zeichen zur Schau gestellt. Das Alphabet und die dezimalen Ziffern ü bis 9 geben jedoch nur 36 der 128 maximal möglichen unterschiedlichen Bitzusammenstollungen mit je 7 Bits im Zeichenformat wieder. Daher können die restlichen BitZusammenstellungen Steuer- und Interpunktionszeichen darstellen.

609817/1044

Die Geräte an den Endstationen von Wachrichtenleitungen arbeiten in typischer weise mit einer feststehenden Anzahl Niveaus bzw. Bits, aus denen alle übertragenen Zeichen aufgebaut sind. Dementsprechend haben alle Zeichen unabhängig von der Häufigkeit ihrer Benutzung ein festes Format, das längere Übertragungszeiten benötigt, als für einen Block nachrichten notwendig wäre«

Gemäß der Erfindung wird ein veränderbares Zeichenformat angowendet, damit die am häufigsten benutzten Zeichen in einem gekürzten Zeichenformat übertragen werden und somit die gesamte übertra~ gungszeit eines Nachrichtenblockes möglichst gering gehalten wird. Das feststehende Zeichenformat, das von den Rechenanlagen an den entfernten Stationen und an der Zentralstation eines datenverarbeitenden Systems ausgewertet wird, wird daher aa der Übertragungsstation für die Übermittlung auf der ilachrichtenleitung in ein Zeichenformat mit einer anderen Anzahl Bits konvertiert und an der iönpfangsstation in das ursprüngliche Format rückkonvertiert. Bei der veranschaulichten bevorzugten Ausführungsform wird das bisherige Zeichenformat mit acht Bits in zwei kurze Zeichenlängen mit sechs und fünf Bits konvertiert, denen ein zusätzliches "Kürzungsbit" 2 vorausgeht. Die Länge der au übertragenden kürzeren Zeichen wird durch eine Prüfung des feststehenden Zeichens von seinem bedeutsamsten Bit 2' bis zu seined Bit 2 von geringster Bedeutung festgelegt, das von der sendenden Rechenanlage her empfangen wird» Falls die Bits 2* bis 2

609817/104

7 5 eine ungerade Zahl 3.-Bits und die Bits 2 bis 2' O-Bits enthalten, werden nur die Bits 2^:' bis 2 als Zeichen aus 5 Bits mit dem Kürzungsbit übertragen- das ein O«Bit ist« tfenn dagegen die Bits 2* bi.° 2 eine gerade Ansah! l-Bäts aufweisen und die Bits 2' und 2^ O-Bits sind« werden nur die. Bits 2.^? bis 2 als Zeichen ar.?. 6 Bits mit. dem Süraimgsbit gesendet, das ein Ü-Bit ist«, In

7 Q

eilen anderen Fällen werden alle Bits 2^! bis 2 als Zeichen aus Bits übermittelts wobei das Kürzungsbit '£ ein 1-Bit isto Die an der- Empfangsstation eingehenden Daten werden geprüft und zu dem Zeichenformat mit acht Bits rekonstruiert. Falls also das Kürzungsbit 2 ein Ü-Bit ist und die Bits 7, bis 2 eine ungerade Anzahl l~Bits aufweisen,, x^erden die Bits 2^f bis 2? zu O-Bits gemacht, und das rekonstruierte Zeichen mit acht Bits wird zur empfangenden Rechenanlage befördert, nachdem das Kürzungsbit 2" beseitigt istο In dem Falle, daß das Kürzungsbit ein O-Bit ist und die Bits Z'^x bis 2 eine gerade Anzahl 1-Bits aufweisen, v/erden die Bits ?J und 2 zu O-Bits gemacht, so daß nunmehr ein Zeichen aus 8 Bits zur empfangenden Rechenanlage weitergegeben wird_o V/enn jedoch das Kürzungsbit ein 1-Bit ist, laufen alle acht Bits 2¹ bis 2 zur empfangenden Rechenanlage hindurch,,

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher erläutert. Es zeigen:

609817/1QU BAD ORIGINAL

Figur 3. ein allgemeines Blockschaltbild des bisherigen datenverarbeitenden Systems» in dem die Erfindung anwendbar ist,,

Figur 2 den Modul am Ende einer Kachrichten-Übertragungsleitung, der aus dem System der Figur 1 herausgezeichnet ist..

Figur .3 das bisherige, zur Übertragung x^ron Datenzeichen in dem System der Figur 1 benutzte Zeichenformat mit einer feststehenden Anzahl von Bits,

Figur 4 andere Zeichenformate_s die das der Figur 3 ersetzen,

Figur 5 Wortformate für die Informationsübertragung zwischen Rechenanlagen und den CTM-Steuerungen der Moduln,

Figur 6 den bisherigen Nachrichtenblock für die Informationsübertragung im System der Figur 1,

Figur 7 die vom Format des äußeren Funktionswortes der Figur 5b bislang benutzte Kodierung,

die Figuren 8a bis 8d und 9a bis 9f Flußbilder für die an den Endgeräten der Figur 2 erfolgende Ausgabe bzw«

Eingabe,

die Figuren 10a bis 10c logische Schaltbilder des Q-, O- und

S-Registersj die zum CT-Ausgang gemäß der Erfindung gehörenj

60981 7/1044

Figur 11 das logische Schaltbild des Markier-/Kürzungsbit-Generators gemäß der Erfindung,

die Figuren 12a und 12b die Abgabe-Steuerschaltung die die Arbeitsweise der Geräte der Figuren 10 und 11 steuert _t

Figur 13 zeitliche Auftragungen aur Veranschaulichung der in der Schaltung der Figur 12 benutzten Ausgabefolge,

die Figuren 14a bis 14c Formate von Datenzeichen bei der Konvertierung und Serienbildung,

die Figuren 15 und 16a bis 16c das bisherige feststehende Format eines Zeichens bzw*, andere Formate der Datenzei~ chen, die im O-Register angewendet werden,

die Figuren l?a bis 17d logische Schaltbilder der I-, S- und Q-Register, die auia CT-Eingang der Erfindung gehören,

Figur 18 dtas logische Schaltbild des Datenzeichen-Generators,

die Figuren 19a und 19b die Eingabe-Steuerschaltung, die die Arbeitsweise der Geräte der Figuren 17 und 18 steuert,

Figur 20 zeitliche Auftragungen zur Veranschaulichung der in der Schaltung der Figur 19 für die unterschiedlichen Formate benutzten Empfangsfolge und

die Figuren 21a bis 21c das Format der vom CT-Ausgang bitseriell als Bitgruppen in Reihe empfangenen Datenzeichen,

60981 7/1044

In der Figur 1 ist ein Blockschaltbild nines datenverarbeitenden Systems dargestellt; in dem eine entfernte Rechenanlage 36 an einer Stat ion 12 mit einer zentralen Rechenanlage 16 an einer Zentralstation 10 durch Übertragungsleitungen. 14, 15 verbunden ist, wie a« B. auch aus der USA-Patentschrift Nr, 3_O528.000 von Dc (Κ Streif hervorgeht. In den Übertragungsleitungen 14% 15 können "bis au 50„000 Bits/sec synchron zwischen der zentralen und entfernten Rochenanlage 10, 12 direkt im zweifachen Duplexverkehr übermittelt werden, Xm einzelnen werden die Zeichen aus mehreren Bit bitparallel und der Reihe nach zwischen der zentralen Rechenanlage 3.6. einer CTM-Steuerung 18 und einem CT-Modul 20, sowie swischen der entfernten Rechenanlage 36, einer weiteren CTM-Steuerung 38 und einem GT-Modul 40 übertragen , während die Zeichenüberraittiung zv/ischen den beiden CT-Moduln 20 und 40 seriell hinsichtlich der Zeichen und Bits vorgenommen wird. Wie an sich bekannt ist, werden bis zu 16 CT-Moduln, zu denen je zwei Sätze 1 und 2 mit einem CT-Ein- und Ausgang gehören» von einer einzigen CTM-Steuerung im Multiplexbetrieb geschaltet, so daß eine Übertragung über bis zu 64 Übertragungsleitungen möglich ist.

Die Erfindung betrifft innerhalb dieses Blockschaltbildes der Figur 1 die Schaltung des CT-Moduls 20, des CT-Ausganges 21, des GT-Einganges 23, sowie des CT-Moduls 40 und seines CT-Ausganges 41 und CT-Einganges 43 an den beiden Stationen 10 und 12.

6 ~

60981 7/10U

BAD ORIGINAL

Die CTM~Steuerung 18 ist ein Gerät am Leitungsende für den zweifachen Duplexverkehr und stellt ein direktes Übertragungsglied zwischen der zentraleii Rechenanlage 16 und den Übertraguiigslöitungen 14_f 15 dar, zu denen die Informationen ferner über den CT~Modul 20, ein C-Zwischenglied 22 und einen Datensatz 24 gelangen, der eine Frequenz aussendet, di«s als Funktion eines eingegebenen Bit- auf den Übertragungsleitungen 14 mit Morsezeichen und Abständen moduliert ist. Zur überiaittlung in den Über-

7 0 tragungsleitungen 14 werden die acht Bits 2' - 2 des in den Rechenanlagen benutzten Zeichenformates im CT-$odul 20 in ein anderes Zeichenformat konvertiert, und ira GT~Modul 4ü wird das ursprüngliche Zoichenforniat rekonstruiert, damit es der entfernten Rechenanlage 36 zur Verfügung steht.

In der Figur 2 ist ein ausführliches Blockschaltbild der wesentlichen Abschnitte des CT-Moduls 20 einschließlich des CT-Ausganges 21, der die Funktion eines Serienbildners übernimmt, und des CT-Einganges 23 wiedergegeben, der von seiner Funktion her ein Serien-Parallel-Umordner ist« Der CT-Ausgang 21 eiapfängt die Daten aus der zentralen Rechenanlage 16 und der CTM-Steuerung 18 in Form des in der Figur 3 veranschaulichten, feststehenden Zeichenformates,* das eine Bitzusamraenstellung aus acht Bits 2? bis 2° enthält«, Da andere Bits als Datenbits, z_o B. Steuerbits, Paritätsbits usw. für die Erfindung bedeutungslos sind, seien sie weiterhin in allgemeinen vernachlässigt; daher

60981 7 / 1 0 Λ Λ

wird in der nachfolgenden Beschreibung auüer auf die Datenbits im allgemeinen nur noch auf ein Kürzungsbit, sov/ie das an sich bekannte Jiarkiertdt bezuggenoiamen. Die aus der Rechenanlage 16

7 ü

hintereinander empfangenen Datenbits 2^l bis 2 treten parallel in ein Q-Register 50 ein und werden dann parallel an ein O-Register 52 weitergegeben, von dem aus sie unter der Mitwirkung von zv/ei aufeinanderfolgenden Taktpulsen ,um eine Bitposition abwärts verschoben, in ein S-Register 54 eingelassen und von letzteren hintereinander zum C-Zwischenglied 22 hin abgegeben werden. Diese Folge wird von einer Abgabe-Steuerschaltung 56 herbeigeführt»

Der CT-Eingang 23 übernimmt die umgekehrte Funktion; er empfängt

7 O

also die acht Datenbits 2 bis 2 aus dem C-Zwischenglied hintereinander j.n eineml-Register 51» wobei das erste Datenbit 2 des Zeichens in die höchste Stufe beim Taktpuls 0g eingelassen wird und dann in ein S-Register 53 beim nachfolgenden Taktpuls 0^ gelangt und beim nächsten Taktpuls 0₂ in die nächstniedrigere Stufe eines I-Registers 51 verschoben wird, wahrend gleichzeitig das nachfolgende Bit 2¹ in die höchste Stufe des I-Registers 51 eintritt» Dieses Verfahren läuft in dieser Weise weiter, bis alle Datenbits 2? bis 2° in das S-Register 53 eingeführt

7 O sind; in diesem Zeitpunkt worden die Bits 2' bis 2 parallel in ein Q-Register 55 gebracht, von dem aus sie als Zeichen zur CTM-Steuerung 18 gelangen, Diese Eingabefolge wird von einer Eingabe-Steuerschaltung 57 bewirkt.

60981 7/1 044

Gegenüber dem bisherigen Stand der Technik unterscheiden sich die CT-Moduln 20 und 40 durch ausätzliche Schaltungen in den CT-Ausgängen 21 und 41 und CT-Eingängen 23 und 43; die Ausgänge 21 und 41 konvertieren nämlich das feste Zeichenformat an der Sendestation swecks Übermittlung auf den übertragungsleitungen aur Empfangsstation in ein anderes Zeichenformat, das an der letzteren von den Eingängen 43 und 23 in das ursprüngliche., feste Zeichenformat rückkonvertiert wird»

In den Figuren 4a_s 4b und 4c sind drei andere Zeichenformate wiedergegeben, die von der bevorzugten Ausführungsform der Erfindung benutat werden; au ihnen gehört das ursprüngliche Zeichenformat der Figur 3, das durch ein Kürzungsbit erweitert istJ ferner zählen zu ihnen Zeichen mit einer auf 6 bzw« 5 Bits gekürzten Länge, denen ebenfalls das Kürzungsbit 2 vorausgeht*. Der CT-Ausgang 21 bzWo 41 prüft die von der sendenden Rechenan-

7 O
lage ausgegebenen Bits 2' bis 2 des Zeichens nach der Figur

3S falls die Bits 2^ bis 2° eine ungerade Anzahl von 1-Bits

7 6 ζ
aufweisen und die Bits 2' _f 2 und 2^J O-Bits sind, werden allein

die Bits 2^ bis 2° zum Zwischenglied 22und das Kürzungsbit 2 als O~Bit übertragen (Figur 4a). V/enn jedoch die Bits 2* bis

7 6

eine gerade Anzahl 1-Bits enthalten und die Bits 2 und 2 0-

Bits sind, werden nur die Datenbits 2^ bis 2 als Zeichen aus

6 Bits und das Kürzungsbit 2^S als O-Bit übermittelt (Figur 4b)»

7 O Alle anderen Zusammenstellungen der Datenbits 2' bis 2 werden

- 9

609817/104A

rait dem Kürzungsbit 2 als i-B.it „ also in Form einer Zusammenstellung aus 9 Bits übertragen (Figur 4c)- Die an der Empfangsstation vom CT~Bir?gang 43 baw, 23 angenommenen Daten werden in das ursprüngliche Zeichenformat mit acht Bits rückkonvertiert, das von der empfangenden Rechenanlage ausgewertet wird» Wenn das Eüraungsbit 2'" ein O-Bit ist und die Datenbits ?r bis 2 eine

7 5

ungerade Anzahl λ-Bits aufweisen_? werden die Bits 2' bis 2*^ zu O~Bits gemacht, und das somit rekonstruierte Zeichen aus 3 Bits gelangt aur Reihenanlage_f während das Kürzungsbit 2 vor dieser letzten Übertragung unterdrückt wird«, Falls das Kürzungsbit ein O-Bit ist und die Bits 2^ bis 2 eine gerade Anzahl 1-Bits enthalten, werden die Datenbits 2' und 2 zu O-Bits gemacht» Im

FaIIe₅ daß das Kürzungsbit 2^S ein 1-Bit ist, treter. alle Bits

7 O

2' bis 2 in die empfangende Rechenanlage ein.

Die Übertragungen zwischen der zentralen Rechenanlägo 16 und der CTM-Steuerung 18 erfolgen im Zeichenformat der Figuren 5a bis 5 c und zwischen dem Zwischenglied 22, dem Datensatz 24 und den Übertragungsleitungen 14 im Format eines Nachrichtenblockes der Figur 6, in dem mehrere synchronisierende Zeichen, mehrere Datenzeichen und ein das Ende der Nachricht angebendes Zeichen EOT hintereinander liegen, von denen die Datenzeichen in Abhängigkeit von der jeweiligen Bitzusammenstellung in einer gekürzten Form übertragen werden.

- 10 -

609817/1044

BAD ORIGINAL™

Die Synchronisation der Bits und Zeichen erfolgt mit den synchronisierenden am Anfang eines Nachrichfcenblockes (Figur 6) und wiz'd dann während der Folge der Übertragungen ohne Start- und Stoppimpuise beibehalten. Die Daten werden mit einer Geschwindigkeit von 2K b?s 5OK Bits/seeο die von einem Taktgeber des Datensatzes 2k- bzv.% 42 festgelegt wird, derart übermittelt, daß das Bit 2 des Zeichen?, von niederster Bedeutung zuerst erscheint-

Wenn ein EF-Steuersignal gemeinsam mit einem 1-Bit in der Posi-

2 10

tion 2 und mit einem O-Bit in den Bitpositionen 2 und 2 innerhalb des Formates des äußeren Funktionswortes (Figur 7) auftritt, geht der CT-Modul zum Suchen der synchronisierenden Zeichen über. Durch das EF-Steuersignal wird gemeinsam mit einem 1-Bit in der Bitposition 2 und mit O-Bits in den Bitposi-

2 0

tionen 2 und 2 die- Fernfreigabefunktion ausgewählt, und schließlich werden vom EF-Steuersignal gemeinsam mit

"L 2 je einem 1-Bit in den Bitpositionen 2 und 2 und mit einem 0-Bit in der Bitposition 2 des äußeren Funktionswortes das Suchen und die Fernfreigabefunktion eingeleitet. Von der Fernfreigäbe werden im Zwischenglied entweder die Bereitschaft des Datensatzes, die Fernfreigabe selbst oder neue synchronisierende Zeichen beeinflußt=.

11

60981 7/1QU

BAD ORIGINAL

Im CT-Ausgang 21 der Figur 2 bildet das Q-Register 50 einen Puffer zur vorübergehenden Speicherung der parallelen Datenbits, die dann zum Serienbildner mit den beiden Schieberegistern, nämlich dem 0- und S»Register übertragen werden_f worauf sie in bitserieller Form auf die Übertragungsleitungen 14 gelegt werden.

Die grundlegende Übertragungsfolge, die durch die Figuren 8a bis 8d anschaulich gemacht ist, ist eine Reihe von Ereignissen, die auftretenj nenn die sendende Rechenanlage über die DTK-Steuerung und den CT-Modul Informationen an die Übertragungsleitungen aus gibt j. und sie ist gültig j falls das Nachrichten-Subsystem und der Datensatz zu arbeiten bereit sind»

1) Die sendende Rechenanlage leitet eine Übertragung eines äußeren Funktionswortes zum Senden der Daten ein, das mit einem EF-Steuersignal über die CTM-Steuerung zum CT-Ausgang gelangt,

2) Das äußere Funktionswort und das EF-Steuersignal werden im CT-Ausgang entschlüsselt,

3) Ein Aufforderungssignal zum Senden wird vom CT-Ausgang an den Datensatz gegeben, der seinerseits ein Bereitschaftssignal zum Senden zurückschickt,

4) Die CTM-Steuerung bestimmt, welcher der acht Ausgange von den bis zu 64 Ausgängen in den bis zu 16 CT-Koduln, die

- 12 ~

60981 7/10U

im Multiplexbetrieb mit der CTM-Steuerung geschaltet sind, die größte von den acht möglichen Prioritäten aufv/eist, und überträgt ein erstes PS-Wahlsignal an den CT-Ausgang mit der höchsten Priorität»

5} Nach dem Empfang des ersten PS-fcfahlsignals erzeugt der CT-Ausgang ein zweites Aufforderungssignal_f das zur CTM-Steuerung gelangt«

6) Die CTM~Steuerung legt dann fest, welcher CT-Ausgang die höchste zweite Priorität unter den acht möglichen besitzt und schickt ein zweites SS-Wahlsignal zurück, das unter den bis zu 64 CT-Ausgängen den von größtem Vorrang auswählt.

7) Nach der Auswahl dieses einen CT-Ausganges bietet die CTM-Steuerung ein Aufforderungswort zur Ausgabe der Daten und ein von außen vorgeschriebenes Indexwort der sendenden Rechenanlage an» Nach dem Empfang dieses Aufforderungswortes gibt die Rechenanlage über die CTM-Steuerung ein Anerkenntnissignal und ein Datenzeichen an den CT-Ausgang zurück.

8) Nach der Annahme des Anerkenntnissignals sendet der CT-Ausgang ein Q-Eintrittssignal zum Q-Register, das mit dem Datenzeichen beladen wird, Die beiden Aufforderungssignale, die zur CTM-Steuerung geleitet werden_s werden dann beendet.

- 13 60981 7/1 044

9) Der Inhalt des Q-Registerswird in den Serienbildner eingelassen,damit das in ihm vorhandene Datenzeichen bitseriell zum Zv/ischenglied -and weiter au den Übertragungsleitungen hinausgeschoben wird«. Der CT«Ausgang nimmt wahr, wann die übertragung ¥om Q-Register zum Serienbildner stattgefunden hat«und löscht dann das Q»Register_o

10} Die Schritte 3 bis 9 werden wiederholt„ Da zu Anfang Ber übertragung kein Datenzeichen im Serienbildner vorhanden ist, findet die Übertragung zum letzteren dann unmittelbar statt« Die .Serienbildung wiederholt sich_s bis das das Ende der übertragung anzeigende EOT-Zeichen erscheint,

11) Beim Empfang des EOT-Zeichens hört die Datenanforderung des CT-Ausganges von der CTM-Steuerung auf, bis ein weiteres äußeres Funktionswort und ein EF-Steuersignal auftreten· Zugleich endet das Aufforderungssignal zum Senden.

Die Abgabe-Steuerschaltung 56 (Figur 2) erkennt drei äußere Funktionswörter im Format der Figur 7, deren Identifizierbits den einen gewählten CT-Ausgang angeben« Ferner erzeugt sie die ersten und zweiten Aufforderungssignale, nimmt die ersten und aweiten PS- und SS-Wahlsignale wahr und beendet bei der Aufnahme des Anerkenntnissignals aus der CTM-Steuerung die beiden Aufforderungssignaleo Im einzelnen gibt die Ausgabe-Steuerschaltung 56 die in der nachfolgenden Tabelle aufgezählten Signale weiter,,

60981 7/1044

SIGNALE zwischen dem CT-Ausgang des CT-Moduls und der CTM-Steuenmg Bereitschaft zeigt die totale Löschung und Betriebsbereitschaft des Subsystems, EF-Signal erregt den CT-Ausgang und zeigt ein äußeres Funktionswort an,

erstes Auffor- GTM~Steuerung wird vom CT-Modul zum Dienst aufgefordert= Jedem

^ derungssignal CT-Modul wird im Multiplexbetrieb eine Priorität zugewiesen,

ο
to
oo ' erstes PS-Uahl- von der CTM-Steuerung zum CT-Ausgang des GT~Moduls mit der höch-

^ ^ signal sten Priorität,

4>. zweites Auf- vom CT-Modul, der das erste PS-Wahlsignal empfangen hat- zur

forderungsign. CTM-Steuerungj

zweites SS- von der CTM-Steuerung zum CT-Ausgang des CT-Moduls mit der höch- Wahlsignal sten zweiten Priorität, die von der CTM-Steuerung bestimmt ist.

Anerkenntnis- bei der Übertragung jedes Datenzeichens von der sendenden Re-

signal chenanlage zum CT~Modul; es unterbricht die Aufforderungssignale σ

vom CT-Modul zur CTM-Steuerung. cd

SIGNALE

sswischen dem CT-Ausgang des CT-Moduls und dem G-Zwischenglied

σ>	I	Fernfreigabe
ο	H	signal
CD CO	S
\
CD
-P--

Aufforderungs- unterrichtet den Datensatz_s daß der CT-Modul ein äußeres Funktisignal z„ Senden onswort zum Senden der Daten empfangen hat}

Bereitschafts- der Datensatz zeigt an, daß er zur Datenübertragung bereit ist_;
signal z. Senden

beeinflußt das Datenbereitschaftssignal im C-Zwischenglied, das
im Datenphone-Dienst die Aufhängefolge des Datensatzes einleitet;
es wird vom C-Zwischenglied zur Erzeugung eines neuen synchronisierenden Signals für den Datensatz benötigt;

Taktübertra- ein im Datensatz erzeugtes Signal zur Zeitvorgabe_s das zum CT-gungssignal Ausgang gelangt

O CD CD O

Die Abgabe-Steuerschaltung 56 erzeugt bei jedem Taktübertragungssignal, das vom Datensatz mit einer Frequenz von einem Zyklus je Datenbit gebildet wird, awei Zeitfestsetzungssignale, nämlich die Taktpulse 0-, und $L« Der CT~Ausgang arbeitet mit Geschv/indigkeiten im Bereich von 2K bis 5OK Bits/sec. Das Takt-Übertragungssignal des Datensatzes beginnt beim Empfang des Aufforderungssignals auni Senden. Von der Abgabe-Steuerschaltung werden ferner die folgenden, zusätzlichen Funktionen übernommen:

1) das Einschleusen der Datenzeichen in das Q-Register,

2} das Einschalten des Datensatzes zur Datenübertragung über die Übertragungsleitungen,

3) das Unterbrechen des ersten und aweiten Aufforderungssignals be im Empfang des das Knde der Übertragung angebenden EOT-Zeichens,,

Wie bereits erwähnt, empfängt das Q-Register als Puffer die synchronisierenden Zeichen und die Datenzeichen bitparallel aus der CTM-Steuerung und überträgt sie zum Serienbildner.Sobald das Q-Register mit den Daten gefüllt ist und der Serienbildner keine Daten enthält, überträgt ein Q-^O -Signal den Inhalt des Q-Registers zum O-Registor des Serienbildners«

- 17 -

609817/1044

252Q990

Mit der Übertragung des Inhaltes aus dem Q-Register wird zugleich in das O-Register ein 1-IIarkierbit eingefügt« Wenn das letztere aus der· Bitposition 2 entfernt ist, ist das Datenzeichen über das C-Zwischenglied völlig zu den Übertragungsleitungen hinausgeschoben« Der Taktpuls 0₂ der Abgabe-Steuerschaltung 56 bewirkt die übertragung des 'inhaltes des O-Registers zum S-RegisterSs das gemeinsam mit dem ersteren nun als Schieberegister arbeitet .Bei jedem Taktpuls 0-, wird der Inhalt des S-Registers um eine Bitposition verschoben und zu den nächstniederen Stellen übertragen, wobei jeweils ein Bit des Datenzeichens

sum G-Zwischenglied gelangt. Auf diese rfeise wird die Bitzusamraenstellung des Datenzeichens bitseriell in das (/-Zwischenglied unter der Zeitvorgabe durch den CT-Ausgang gebracht.

Der GT»Eingang des CT-Moduls nimmt die aus den Übertragungsleitungen bitseriell eingehenden Daten auf und bringt sie durch Verschieben in den I- und S-Registern in die bitparallele Form, Sobald ein vollständiges Datenzeichen zusammengesetzt und in das puffernde Q-Register überführt ist₉ zeigt der CT-Eingang der CTM-Steuerung an, daß das Datenzeichen in bitparalleler Form zur empfangenden Rechenanlage übertragen werden soll.

Die grundlegende Eingabefolge besteht aus einer Reihe von Ereignissen ;, die auftreten, wenn der CT-Modul über das C-Zwischenglied aus den Übertragungsleitungen Informationen empfängt.

- 18 -

6098 17/1044

Diese Folge bleibt gültig, so lange das Nachrichten-Subsystem und der Datensatz betriebsbereit sind, und ist in den Figuren 9a bis 9f als Flußbild anschaulich gemacht.

1) Der GT~Eingang ist zum Suchen synchronisiert. Die Taktpulse des .Taktempfangssignals aus dem Datensatz dauern an»

2} Der CT-Eingang nimmt zumindest zwei zusammengehörige synchronisieren*Zeichen als Vorläufer des ersten,auf den Ubertragungsleitimgen herankommenden Datenzeichens wahr, wobei die Taktpulse jö-, und 0_? vom CT-Eingang erzeugt werden.

3) Die ersten beiden synchronisierenden Zeichen setzen ein Empfangs-Flipilop, und das erste Datenzeichen setzt ein ISR-Flipflop.

k) Das erste Datenzeichen folgt den beiden letzten synchronisierenden Zeichen bitseriell über die Leitung zur Eingabe der Daten_s die von den sich abwechselnden Taktpulsen 0-, und 0g durch das I- und S-Register geschleust werden«

5) Die I- und S-Register bringen als Schieberegister das Datenzeichen in die bitparallele Form, wobei im S-Register ein S08-Flipflop gesetzt wird. Hierdurch

- 19 -

609817/10U BAD ORIGINAL

wird sin S ~* Q -Signal hervorgerufen und das ISR-Flip-

fiep gesetst«

6) Mit de»? Setzen des ISR-Flipflup entsteht ein Eingabe~-Aiif.forderungssignal, das vom CT-Eingang zur CTM-Steuen.ing gesendet wird; wobei die folgenden Signale ausgetauscht werden; Das erste Aufforderungssignal läuft zur CTÜ-Steuer-ung. die deai CT-Eingang mit einem ersten i/fahlsignal antwortet; ein zweites Aufforderungssignal läuft zur CT&I-Steuerung, die dem CT-Eingang mit einem zweiten V/ahlsignal antwortet·

7) Das S ·> Q -Signal aus dem CT-Eingang überträgt das Datenseichen vom S-Register bitparallel zwecks Speicherung zum Q-Register,

8} Ein Q ·» CTM -Signal des CT-Einganges erregt Leitungstreiber; das Datenzeichen gelangt auf die Dateneingabe -leitungen über die CTIi-Steuerung zur empfangenden Rech£nanlage_o

} Diese Rechenanlage sendet dem CT-Eingang ein Anerkenntnissignal nach dem Empfang jedes Datenzeichons.

10} Die Schritte 4) bis 9) v/erden so lange wiederholt, bis das letzte Datenzeichen eines Nachrichtenblockes übertragen ist, dem ein das Ende der Übertragung anzeigendes EOT-Zeichen folgt.

- 20 -

609817/104A BAD ORIGINAL

11} Beim Empfang des EOT-Zeichens erkennt die zentrale Rechenanlage das Ende der vollständigen Nachricht.

12) Der CT-Modul wird auf das Suchen der Synchronisiersa.iehen eingestellt und ist dann bereit, die beiden synchronisierenden Zeichen des nächsten Kachrichtenblockes zu empfangen» V/ährend dieser Einstellung bleiben weitere Zeichen der Nachricht unberücksichtigte

Die Eingabe-Steuerschaltung 57 der' Figur 2 erzeugt die beiden Aufforderungssignale, nimmt die beiden Wahlsignale wahr und beendet die Aufforderungssignale, wenn die empfangende Rechenanlage das Datenzeichen empfangen hat* Ferner sorgt sie für die Taktpulse 01 und 02, die dem CT~Eingang zugeleitet werden. Die Zeitvorgabe erfolgt durch den Datensatz über das C-Zwischenglied, da für jedes Taktempfangssignal die Taktpulse 01 und 02 erzeugt warden, wobei der CT-Eingang mit einer Geschwindigkeit im Bereich von 2K bis 5OK Bits/sec arbeitet» Die Eingabe-Steuerschaltung übernimmt die folgenden, zusätzlichen Funktionen:

1) das Einschleusen eines Datenzeichens in das I-Register,

2) die Bildung der Taktpulse 01 und 02 für den Serien-Parallel-Uinordner*

3) die Erzeugung der S ·> Q, S > I und Q -^ CTIi -Signale für das Q-Register und des Löschsignais für das 1-Rogister und

609817/1044

4) das Unterbrechen der beiden Aufforderungssignale, nachdem ein Anerkenntnissignal von der empfangenden Rechananlage über die CTM-Steuerung empfangen ist_e

Der Serlen-Parallal-'uniordner enthält die I- und 3-Register_a Das erste Bit- des Daoenseiehens tritt in die Bitposition 2" des I-Registers ein. Mit den aufeinanderfolgenden Taktpulsen 01 und 02 aus dem CT-Eingang wird Bit für Bit ein vollständiges Datenseiohen in das !-Register hineingeschoben und dann bitparallel in das S«Register hineingebracht, Sobald das letztere gefüllt ist3 überführt das S ·> Q «Signal aus dem CT-Eingang den Inhalt des S-Registers bitparallel in das Q-Register₀ Dann tritt das erste Bit. des nächsten Datenseichens in das !-Register ein_o

Das Q-Register hält als Puffer ein einziges Datenzeichen im Speicher fest, während das nächste Datenseichen gerade durch den Serien-Parallel-ümordner hindurchgeschoben wird. Das Q * CTM -Signal aus dem CT-Eingang übermittelt den Inhalt des Q-Registers über mit Verknüpfungsgliedern versehene Leitungstreiber zur empfangenden Rechenanlage. Nachdem die letztere ein Anerkenntnissignal zum CT-Eingang zurückgeschickt hat, wird das Q-Register erneut beladen«

Die synchronisierenden Zeichen und das das Ende der Übertragung angebende EOT-Zeichen der sendenden Rechenanlage müssen bei al-

- 22 -

6Q9817/10U

BAD ORIGINAL

SIGNALE zwischen dem CT-Eingang ies CT-Hoduls und dem C-Zx\':Lschenglied

Taktempfangs- im Datensatz! erzeugtes und zum CT-Eingang übertragenes der Zeltsignal vorgabe dienendes Signal«,

SIGNALE zwischen dem CT~Eingang und der CTM-Stetierung

erstes Auf for- vom CT-Modul zu der auffordernden G TM-Steuerung, ™on der dem Quaderungssignal dranten der CT-Moduln eine Priorität augewiesen wird_t

erstes PS-V/ahl- von der CTM-Steuerung zum CT-Eingang des Quadranten der UT-Mo-Signal dein mit der höchsten Priorität

zweites Auf Tor- vom Quadranten der CT-Moduln_? der das erste is.hlsign.al empfan~
derungesigaal gen hat, zur CTM-Steuerungj

aweites SS- von der CTM~Steueruns zwr CT-Eingang des gewählten CT-Moduls,

V/ahlsignal der die von der CTM-Steuerung bestimmte„ höchste zweite Priorität

Anerkenntnis- von der empfangenden Rechenanlage über die CTK-3teuerung zum CT- cd

Signal d, Eing«, Eingang; es unterbricht die beiden Aufforderungssignale zur CTM- co

Steuerung und erkennt den Empfang der Nachricht an₀

len Codes in der Bitposition 2 ein 1-Bit enthalten. Durch diese Codierung werden in den CT-$oduln die synchronisierenden

"eichen und das EOT-Zeichen identifisiert=

Die Codes der äußeren Funkfcionen in den von den CT-Moduln verwendeten EFa-Wörtern sind die folgenden?

001μ Senden von Daten 004g Suchen der synchronisierenden Zeichen 002₈ Fernfreigabe

006g Suchen der synchronisierenden Zeichen und Fernfreigabe 003g und 007g sind unzulässige Funktionscodes.

Das das Ende der Übertragung angebende EOT-Zeichen muß in der Bitposition 2 ein 1-Bit aufweisen.

In der Figur 10, die sich aus den drei nebeneinander gelegten Figuren 10a bis 10c zusammensetzt, sind die logischen Schaltbilder eines Q-, 0- und S-Registers 10-1 bis 10-3 wiedergegeben j während die Figur 11 einen Markier-/Kürzungsbit-Generator 11-1 gemäß der Erfindung aeigt, der im GT-Ausgang 21 bzw. 41 der Figur 1 enthalten ist» In der Figur 12, die aus den Figuren 12a und 12b zusammenzusetzen ist, ist die logische Abgabe-Steuerschaltung 5.6 (Figur 2) als Steuerschaltung 12-1

- 24 -

609817/104 4 BAD ORIGINAL

gezeigtj die die logischen Schaltungen der Figuren 10 und 11

3teuert* Die Figur 13 enthält die zeitlichen Beziehungen unter den Signalen5 die bei der Übertragung von Datenzeichen DCO und DCl von der zentralen Seehenanlage 16 und der CTM-Steuerung 18 über den GT-Ausgang 21 kudi C-Zwischenglied 22 und Datensatz 24 verwendet werden. Damit die CTM-Sfcev.erung 18 im Multiplexbetrieb die sontrale Rechenanlage 16 an einen der 16 CT-Moduln anschließen kann, arbeitet sie bei einer sieralich hohen Impulsfolge von 1 MHzj die mit einem Speieherzyklus der Rechenanlage 16 in der Größenordnung von Nanosekunden vereinbar ist, während die acht CT-Moduln bei einer ziemlich niedrigen Impulsfolge von 50 kHa tätig sind, die vom zugehörigen Datensatz festgelegt ist. Dementsprechend kann die Rechenanlage 16 die Daten über die 16 zugehörigen CT-Moduln im Multiplexbetrieb bei ihrer Impulsfolge von 1 MHz ausgeben, während ein zusammenhängender, bitserieller Fluß von Datenzeichen bei einer Impulsfolge von 50 kHz aus den 64 Datensätzen aufrechterhalten wirdο

Zur weiteren Beschreibung des CT-Ausganges 21 sei angenommen, daß das Nachrichten-Subsystem der Figur 1 betriebsbereit und das Q-Register 10-1 gelöscht und zum Empfang eines Datenzeichens DCO bis DC6 (Figur 14a) mit feststehendem Format vorbereitet ist« Diese Datenzeichen werden im O-Register 10-2 in die der Figur 14b mit anderen Formaten konvertiert, und ihnen wird das

ο Ο

Kürzungsbit 2 , das dem Bit 2 niederster Ordnung vorangestellt

- 25 -

609817/1OAA BAD

sowie das Markierbit 2 ^l hinzugefügt, das dem höchsten Da

7 6 L
tenbifc 2^f, ?„' oder 2^V des Datenaeichens im abgeänderten Format

folgt; diese Dat. enz ei ehe η werden dann ohne das Markierbit 2

nach rechts aus der Stufe 2 des O-Regisfccrs 10-2 durch das S-Reglster 10-3 nacheiBander hinaixsgeschoben, wie die Figur 14c erkennen laßto

Nach dem bisherigen Stand der Technik wird das Zeichen mit dem feststehenden Format nach der Figur 3 in das Q-Register eingelassen, und aur Bildung des festen Formates nach der Figur 15 wird bedingungslos das Markierbit 2 in die Stufe 2 des O-Regi« sters eingefügt« Diese ergänzte Bitgruppe wird durch den Serienbildner geschoben und aus der Stufe 2 des O-Registers ausgegeben.* Ein Signal zum Löschen des S-Registers wird erzeugt₃ damit das nächste Datenzeichen in das O-Register eingelassen und die Serienbildung wiederholt werden kann. Das Markierbit 2 wird dabei vom Serienbildner zur Bestimmung ausgenutzt, wann das Datenseichen aus dem S-Register hinausgeschoben ist»

Bei der Anwendung der anderen Formate für die Datenzeichen muß das Markierbit gemäß der Erfindung in diejenige Stufe des O-Registers eingelassen werden, die als nächsthöhere dem bedeutsamsten Bit des Datenzeichens unmittelbar benachbart ist , wie man aus den Figuren 16a bis 16c ersieht:

~ 26 -

60 98 1 7/ 104A

BAD ORIGINAL

1) Wenn die Bits 2^-2 des ausgegebenen Datenzeichens eine ungerade Anzahl 1-Bits enthalten und die Bits tJ', 2 und 2^ O-Bits sind (Figur 16a), wird das Markierbit 2 in die Stufe 2* des O~Registers eingefügte

?-} Wenn die Bits 2 ^: - 2 eine gerade Anzahl 1-Bits ent-

7 6 halten und die Bits 2 und 2 des Datenzeichens O-Bits sind (Figur 16b} gelangt das Markierbit "£ in die Stufe 2 des O-Registers*

35 Falls die zuvor genannten Bedingungen 1) und 2) nicht erfüllt sind (Figur l6c), wird das Markierbit T in die Stufe 2 des Q~Registers eingegeben.

Bei der Übertragungsfolge mit dem Nachrichten-Subsystem, in dem der Datensatz betriebsbereit.ist, sei gemäß den Figuren 10 bis 12 angenommen, daß von der CT-Steuerung 18 ein invertiertes Bereitschaftssignal auf eine Leitung 12-3 gelegt wird und alle Flipflops dsr Abgabe-Steuerschaltung 12-1 und das S-Register 10-3 -^ron der Schalttafel des Bedienenden in der zentralen Rechenanlage 16 aus durch ein Hauptlöschsignal in einer Leitung 12-2 gelöscht werden,,

Die zentrale Rechenanlage 16 leitet nun die Ausgabefolge damit ein, daß das äußere Funktionswort zum Senden der Daten (Figur 7) und das EF-Signal über die CTM-Steuerung 18 zum CT-Ausgang 21

- 27 -

60981 7/1 CUA

übertragen werden. Der 3~aus-7-Codesignalteil des äußeren Funktionswortes wird Leitungen 12-5, 12-6 und 12-7 und das EF-Signal einer Leitung 12-8 zugeführt, während das Signal zum Senden der Daten in der Bitposition 2 einer Leitung 12-4 aufgeprägt, wird, Diese Signale set ssen über ein NAND-Glied T12OO, einen Negator T1300 bzw, einen Negator T1600 ein EF-Flipflop, wodurch über eine Leitung 12-9 und ein NOR-Glied Y7001, sowie eine weitere Leitung 12-10 ein Aufforderungssignal zum Senden zum

^Zwischenglied 22 gelangt, von dem das CTS-Flipflop gesetzt wird,, weil ihm auf einer Leitung 12-10 · ein CTS-Signal eingegeben wird«

Bei gesetztem CTS-Flipflop und gelöschtem ACK-Flipflop, sowie gelöschtem ARS-Flipflop legt ein UND-Glied Y8001 ein Signal zum Löschen des Q-Registers auf eine Leitung 12-12, das den Lösch-

7 O
klemmen der Stufen 2' bis 2 des Q-Registers 10-1 zugeleitet wird, um das Einspeisen des Datenzeichens DCO (Figur 14a) vorzubereiten» Außerdem gibt ein Negator Y4000 das erste Aufforderungssignal über eine Leitung 12-13 zur CTM-Steuerung 18 zurücke

Als nächstes antwortet die CTM-Steuerung 18 mit dem ersten PS-Wahlsignal auf einer Leitung 12-14, worauf ein NAND-Glied Y4001 über eine Leitung 12-15 das zweite Aufforderungssignal zur CTH-Steuerung 18 zurücksendete

-28-60981 7/1 044

Als nächstes antwortet die CTM-Steuerung 18 .ait dein zweiten SS-rfahlsignal auf einer Leitung 12-16 und sendet dann ein Aufforderungssignal Kur Datenausgabe und ein ESI-Indexsignal zur zentralen Rechenanlage 16, die das Datenzeichen DCO über Leitungen 10-10 bis 10-17 au den Setzklemmen der Stufen ?7 bis 2° des Q-Registers 10-1 und dann das Anerkenntnissigaal über eine Leitung 12-17 zurückgibt, die über einen liegator T1700 an einem ÜND-Qlied TIlOO angeschlossen ist, das über eine Leitung 12-13 ein Einlaß-

7 S

signal für das Q-Register 10-1 dessen Stufen 2' bis 2 zuleitet; von diesem Einlaßsigiial wird das Datenzeichen DCO in das Q-Register 10-1 eingespeist und über eine Leitung 12-19 das ACK-Flipflop gesetzt, wodurch das Signal zum Löschen des Q-Registers in der Leitung 12-12 beendet wird.

Während dieser Zeitspanne hat der Datensatz 24 über das G-Zwischenglied 22 das Taktübertragungssignal auf eine Leitung 12-20 gelegt, das mit Hilfe eines Monoflop Y6000 den Taktpuls 01 und mit Hilfe eines Negators T1304 und eines diesem nachgeschalteten Monoflop Y6001 den Taktpuls 02 erzeugt. Ein 01-Schaltsignal in einer Leitung 12-82 und ein 02-Schaltsignal, die an einer am CT-Modul 20 angeschlossenen Schalttafel vom Bedienenden eingestellt werden können, sind in diesem Zeitpunkt frei und folgen dem Signalniveau, das vom anderen Eingangssignal an einem UND-Glied J3O15 bzw. J3020 bestimmt wird,, Im normalen Betrieb beeinflussen die beiden 01- und 02-Sehaltsignale die Ausgangssignale

- 29 609817/1044

dieser UND-Glieder nicht; falls die ersteren jedoch vom Bedienenden auf ein positives Potential gebracht werden_s werden die beiden UND-Glieder J3O16 und J3O2Ü abgeschaltet*

Während das Taktubertragungssignal als ständig auftretende Impulse mit einer Häufigkeit von a„ B* 50 kHz vom C-Zwischenglied 22 der Leitung 12-20 zugeführt wird, setzt der vom Monoflop YoOOl hervorgerufene Takt puls 02 über eine Leitung 12-21 das ARS-Flipflop,, nachdem das ACK-FXipflop von dem Einlaßsignal für das Q-Register in der Leitung 12-18 gesetzt ist„

Beim nachfolgenden Taktpuls 01, der aus dem Monoflop T6000 in einer Leitung 12-23 austritt* wird unter der Annahme, daß das S-Register gelöscht ist, über das NAND-Glied T1202 und einen Negator TI302 ein UND-Glied J3OIO eingeschaltet₃ das .das Q-^O-Signal über eine Leitung 12-24 den Stufen 2⁷ bis 2^S des 0-Registers 10-2 zuführt, wodurch das Datenzeichen DCO vom Q-Register 10-1 in das 0-Register 10-2 gelangt, das 1-Markierbit in die Stufe 2⁸, 2⁶ oder 2⁵ und das Kürzungsbit in die Stufe 2⁷, 2⁵ oder 77 des 0-Registers eingespeist werden, wie durch den Markier-/Küraungsbit-Generator 11-1 der Figur 11 festgelegt ist, und das ACK-Flipflop über eine Leitung 12-22 gelöscht wird. Vom Q-^O -Signal wird über eine Leitung 12-25 ein Sende-Flipflop gesetzt, das über das NOR-Glied Ϊ7001 und die Leitung 12-10 ein Aufforderungssignal zum Senden an das C-Zwischenglied 22 und

- 30 60981 7/ 1044

über eine Leitung 12-11 ein Datensende-Schaltsignal an ein NAiJD-Glied Y7002 (Figur 10c) abgibt. Beim nächsten Taktpuls 02 wird über das UND-Glied J3O20 das ATIS-Flipflcp gelöscht, und die Daten werde*! von O-Register 10-2 in das entsprechende S-Register 10-3 überführte Da nun die ARS- und ACK-Flipflops gelöscht sind, wird das Q-Register von seinem Löschsignal gelöscht.und es wird das erste Aufforderungssignal erzeugt, se dais sich die Folge zuru Einspeisen eines Datenzeichens in das Q-Register 10-1 wiederholen kann. Das υHD-Glied J3015 bringt dann den Taktvuls 01 über die Leitung 12-26 an die Stufen 2³ bis 2° des S-Registers 10-3 heran, wodurch der Inhalt des S-Registers 10-3 in die nächstniederen Stufen des O-Registers 10-2 verschoben wird. Wie bemerkt sei, wird bei anfänglich gelöschtem S-Register 10-3 der Inhalt des Q-Registers 10-1 beim Taktpuls 01 unmittelbar in das ü-Register 10-2 und dann beim Taktpuls 02 in das S-Register 10-3 eingelassene Hierdurch v/ird das NAND-Glied T1202 abgeschaltet und das Löschsignal des S-Registers am Negator T1302 und aia UND-Glied J3010 beendet, das ein Signal zum Löschen des Q-Registers erzeugt, das das zweite Datenzeichen DCl in das Q-Register 10-1 einspeist, wie in der Figur 13 veranschaulicht ist.

Beim nächsten Taktpuls 02 auf der Leitung 12-27 v/ird der Inhalt des 0-Registers 10-2 in die entsprechenden Stufen des S-Registers 10-3 übertragen^

- 31 60981 7/1 0 4

Bei den nächsten Taktpulsen 01 und 02 wird der Inhalt des Seri-

g enbildners bitseriell aus der Stufe 2 des O-Registers 10-2 hinausgeschoben. Wenn das Markierbit 2", das anfänglich vom Markier- /Kürz-ungsbit-Generafcor 11-1 der Figur 11 in die passende Stufe 2^S _? 2 oder 2⁵ des Ü-Registers 10-2 eingesetzt ist, die Stufe 2 des S-Registers 10-3 gelöscht hat., erzeugen die an den Löschklemmen abgegebenen Signale über die Eingangsleitungen des NAND-Gliedes T1202 (Figur 12b) ein Löschsignal für das S-Register und dann ein Q > 0 -Signal»

Der Markier~/Kürzungsbit-Generator 11-1 der Figur 11 übernimmt

7 O die Funktion einer Prüfung der Bits 2' bis 2 des Datenzeichens mit der feststehenden Länge, das von der CTM-Steuerung 18 in

7 O
die Stufen 2' bis 2 des Q-Registers 10-1 eingelassen wird, um festzustellen, ob die Bits 2 bis 2 eine ungerade Anzahl 1-Bits

7 6 5
enthalten und die Bits 2\, 2 und 2^J O-Bits sind_$ damit das 1-

Markierbit 2^M in die Stufe ?} und das O-Kür-

S S

zungsbit 2 in die Stufe 2 des Q-Registers 10-1 eingelassen werden kann, oder ob die Bits Z* bis 2 eine gerade Anzahl 1-Bits enthalten und die Bits 2^ und 2 O-Bits sind_s damit das Markierbit als 1-Bit in die Stufe 2 und das Kürzungsbit als O-Bit in die Stufe 2 des Q-Registers 10-1 eingespeist werden kann, oder ob beides nicht der Fall ist, damit dann das 1-Markierbit in

g
die Stufe 2 und das Kürsungsbit als 1-Bit in

die Stufe 2 des Q-Registers 10-1 gelangt.

- 32 «. 609817/1044

Nun sei die Arbeitsweise d<=>s Markier-/Kürzungsbit-Generatorsll-1 unter Verwendung der Formate nach den Figuren 14a bis 14c erläuterte Zuerst sei angenommen, daß das Einlaßsignal für das Q-Re-

gister über die Leitung 12~18 au den Setzeingangsklemmen der
7 π

Stufen 2' bis 2 des Q-Registers 10-1 gelangt und ein Datenzeichen mit .feststehendem Format aus der CTM-Stauerung 18 in
diese Stufen des CT-Ausganges 21 einläßt« Von den Löschausgangsklemmen der Stufen 2 '^f bis 2 des Q-Registers 10-1 gelangen über entsprechende Yerbindungsleitungen die komplementären Bits aus diesen Stufen zu einem die Geradzahligkeit prüfenden Generator 11-2, während von den zugehörigen Setzausgangsklemmen die wahren Bits 2^ bis 2 aus dem Q-Register 10-1 eingespeist werden« Zusätzlich geben die Löschausgangskleminen der Stufen 2 , 2 und 2* des Q-Registers 10-1 über eine Leitung 10-23, 10-24 bzw. 10-25 ihre komplementären Bits auf ein NAND-Glied 0312X, wobei einem weiteren NAND-Glied 0311X nur die komplementären
Bits der Stufen Z^f und 2 zugeleitet werden. Das die Ungeradzahligkeit anzeigende Ausgangssignal des Generators 11-2 wird durch eine Leitung 11-3 dem NAND-Glied 0312X und das die Geradzahligkeit angebende Ausgangssignal über eine LeitungU.1-4 dem NAND-Glied 03IIX zugeführt, Im Falle der ungeraden Anzahl 1-Bits in den Stufen Z^ bis 2° des Q-Registers 10-1, während die Bits 2⁷, 2⁶ und 2⁵ O-Bits sind, gibt das NAND-Glied O312X auf eine Leitung 11-10 ein Signal ₃ wogegen bei einer geraden Anzahl 1-Bits und, wenn die Stufen ?J und 2 O-Bits enthalten_s das NAND-Glied

- 33 -

60981 7/1044 BAD ORfGJNAL

03IIX auf einer Leitung 11-11 ein Signal liefert; entweder das Ausgangssignal des NAND-Gliedes O.312X oder des NAHD-GIiedes 03IIX gelangt au einem NOR-Glied O313X, das ein invertiertes Signal auf eine Leitung 11-12 legt«

Sobald das Datenzeichen DCO von dem Einlaßsignal in der Leitung 12-18 in das Q-Register eingespeist istj bestimmt der Generator 11-1, ob das NAND-Glied 0312X oder 03IIX abgeschaltet wird, oder ob die beiden NAND-Glieder abgeschaltet bleiben, so daß in den Leitungen 11-10 und 11-11 kein Signal auftritt« Infolgedessen liefert das NOR-Glied ein Signal an Negatoren 0314X und O3I6X, sowie an ein NOR-Glied 0318X, damit die Bits 2^V 2 und 2^ aus ihren Stufen des Q-Registers 10-1 über die Leitungen 10-20, 10-

und
21 und 10-22/über je ein NAND-Glied O315X, O317X bzw« O319X zu NOR-Gliedern 0307X und 0306X und von diesen über je eine Leitung 11-16, 11-17 bzw«, 11-18 an die Setzeingangsklemmen

7 fs ζ

der Stufen 2 , 2 und 2 des 0-Registers 10-2 gelangen«, Gleichzeitig wird das Ausgangssignal des NOR-Gliedes O313X in der Leitung 11-12 über einen Negator 0309X und eine Leitung 11-19

der Setzeingangsklemme der Stufe 2 des 0-Registers 10-2 als Markierbit 2=1, soxvie über einen Negator 2110X und eine Leitung 11-20 als invertiertes Signal der 3etzeingangsklemme der Stufe 2 und nicht invertiert über eine Leitung 11-21 der Löscheingangsklemme derselben Stufe des Q-Registers als Kürzungsbit 2 = 1 augeleitet. Beim nächsten Taktpuls 01 und

- 34 60981 7/1 044

Qi-O -Signal in der Leitung 12~24_} (die vom UND-Glied J3O1O der Figur 12b zu den Stufen 2⁸ bis 2^S des O-Registers 10-2 der Figur 10 läuft), wird das Datenseichen DCO der Figur 14b in d:ie entsprechenden Stufen des O-Regist-ers 10-2 eingegeben» Bei dem Srapfang der nachfolgenden Taktpul se ,!02 über die Leitung 12-27 in den Stufen 2⁸ bis 2° des S-Registers 10-3 und der mit ihnen abwechselnden Taktpulse jöl über die Leitung 12-26 in den Stufen 2⁸ bis 2^S des O-Regist-ers 10-2 wird das Datenzeichen DCO bitseriell aus der letzten Stufe 2^S über das NAND-Glied Y7002

die Leitung 10-18 zum C-Zwischenglied 22 und von dort zum Datensatz 24 befördert»

Nach der Übertragung des Datenzeichens DCO vom Q-Register 10-1 zum Q-Register 10-2 infolge des Q ·$· 0 -Signals in der Leitung 12-24 wird das nächste Datenzeichen DCl der Figur 14a von der CTM~Steuerung 18 auf Grund des Einlaßsignals in der Leitung 12-18 in das Q-Register 10-1 eingespeist. Der Generator 11-1 stellt dann fest, daß das NAND-Glied O312X nicht eingeschaltet, dafür aber das NAND-Glied 0311X geschaltet wird, so daß entsprechende Signale in den Leitungen 11-10 und 11-11 auftreten und das invertierte Signal aus dem NOR-Glied O313X über die Leitung 11-12 und ^% die Negatoren 0314X und O316X,

die Bits 2' und 2 des Q-Registers

10-1 unterdrückt , die auf den Leitungen 10-20 und 10-21 herankommen. Da das NAND-Glied 03IIX auf der Leitung 11-11

- 35 -

60981 7/1044

BAD ORIGINAL

dem NOR-Glied O318X ein Signal zuleitet, läuft das Bit 2^ der zugehörigen Stufe des Q-Registers 10-1 in der Leitung 10-22 zum NOR-Glied. O3O6X und weiter über die Leitung 11-18 zur Setzeingangsklemme der Stufe 2 des O-Registers 10-2, Außerdem gelangt das Signal aus dem NAND-Glied 0311X über die Leitung 11-11 zum NOR-Glied O3O7X und weiter über- die Leitung 11-17 als Markierbit 2¹* = 1 su.r Setsseingangsklemme der Stufe 2 des O-Registers 10-2_e Zugleich wird das Signal aus dem NOR-Glied O313X über die Leitung 11-12 dem Negator 0309X und weiter über die Leitung 11-19 der Setzeingangsklemme der Stufe 2 des O-Registers 10-2 als Marlcierbit 2 = 0 zugeleitet, während dasselbe Signal zum Negator 2110X von der Leitung 11-12 abgezweigt wird, so daß es über

die Leitung 11-20 zur Setzeingangsklemme der Stufe 2 des Q-Registers 10-1 als Kürzungsbit 2^S - O herangeführt wird» Beim nachfolgenden Q ■> 0 -Signal in der Leitung 12-24 wird also das Datenzeichen DCl der Figur 14b in die betreffenden Stufen des O-Registers 10-2 eingelassen. Beim Empfang der folgenden Taktpulse 02 auf der Leitung 12-2? an den Stufen 2 bis 2 des S-Registers 10-3* die sich mit den Taktpulsen 01 auf der Leitung 12-26 an den Stufen 2⁸ bis 2 des O-Registers 10-2 abwechseln, wird das Datenzeichen DCl bitseriell^von der Stufe 2 über das NAND-Glied Y7002 und die Leitung 10-18 zum C-Zwischenglied und zum Datensatz 24 abgegeben (Figur 14c)«

Nach der Übertragung des Datenzeichens DCl in das O-Register 10-2 wird das nächste Datenzeichen DC2 in das Q-Register 10-1

- 36 609817/1044

eingespeist. Vom Generator 11-1 wird festgelegt, daß das NAND-Glied 0312X geschaltet werden kann, während das NAND-Glied 03IIX abgeschaltet bleibt« Das vom NOR-Glied O313X über die Leitung 11-12 den Negatoren O314X und 0316X, sowie dem NOR-Glied 03I8X zugeleitete Signal unterdrückt die Bits 2⁷, 2 und 2 , die auf den Leitungen 10-20, 10-21 und 10-22 su den

Setaeingangsklemraen der Stufen 2, 2 und 2^? des Q~Regi~ sters 10-2 herangebracht werden. Gleichseitig gelangt das Signal des NAND-Gliedes 0312X zum NOR-GliedO306X und von dort in invertierter Form über die Leitung 11-18 als Markierbit 2r « 1

zur Setzeingangsklemme der Stufe 2 des O-Registers 10-2» Ebenso läuft das Ausgangssignal des NOR-Gliedes O313X zum Negator 0309X und von diesem durch die Leitung 11-19 zur Setzeingangsklemme der Stufe 2 des O-Registers, so daß in diese das

M
Markierbit 2 - 0 gelangt» Die Abzweigung über den Negator

s s

2110X zur Eingabe des Kürzungsbit 2 » 0 in die Stufe 2 des O-Registers 10-1 geschieht wie beim Datenzeichen DCl. Das gleiche gilt für die Übertragung des Datenzeichens DC2 (Figur 14b) in die entsprechenden Stufen des O-Registers 10-2, sowie für die bitserielle Ausgabe aus der letzten Stufe 2 des O-Registers zum C-Zwischenglied 22 und zum Datensatz 24«.

All die zuvor ausführlich erläuterten Vorgänge an den Datenzeichen DCO, DCl und DC2 sind in Verbindung mit den zeitlichen Auftragungen der Figur 13 anschaulich gemacht»

- 37 -

60981 7/1044

In der Figur 3.?, die sich aus den Figuren 17a bis l?d zusammensetzt» ist das logische Schaltbild eines !-Registers 17-X_f eines S~Registers Γ?~2 und eines UL-Re gisters 17-3 vd.öde>rgeg©ben_P dia geinsiösaai wdt oirsen Datönzoichon-Generator 18-1 der Figur 18 gemäß der Erfindung ~-.ü CT-Eingang 43 bzwo 23 der Figur 1 untergebracht sind» Diese Geräte v/erden von. einer Eingabe-Steuerschaltung 57 der Figur 2 gesteuert-, die rait ihröm logischen Schaltbild als Eingabe-Steuerschaltung 19-1 in der Figur Ii? wiedergegeben ist. av der Figur 20 sind die zeitlichen Abläufe in der grundlegenden Knpfangsfolge rait den vom CT-Eingang 43« von der CTM-Steuerung 38 und dor entfernten Rechenanlage 36 benutzten Signale dargestellt, von denen die Übertragung der Datenzeichen DCO und DGl aus dem C «Zwischenglied 44» dem Datensatz 42 und den Übertragungsleitungen 14 über den CT-Arisgang 21 bewirkt wirdo Die vom GT-Ausgang 21 über die Übertragungsleitungen 14 gesendeten Datenzeichen v/erden also vom CT-Eingang 43 empfangen; bei der Verwendung der Ausführungsform nach der Figur 2 ist der CT-Eingang 23 als Teil des CT-Moduls gegen den CT-Eingang 43 austauschbar,,

■Jie bereits erwähnt, arbeitet die GTM-Steuerung 33 im Multiplexbetrieb und schlieiät einen von 16 CT-Moduln an die entfernte Rechenanlage 36 an₉ die über diese 16 CT-Moduln die Daten bei einer Frequenz von 1 KHz erhält, unc^:. die CT-Moduln empfangen, den bitparallelen Fluß von Datenseichenvon den 64 Datensätzen mit einer Frequenz von 50 kHz_o

- 38 -

609817/1044

BAD ORIGINAL

Für die Erläuterung der Arbeitsweise des CT-Einganges 43 bzw.

23 sei angenommen, daß das Nachrichten-Subsystem der Figur 1 betriebsbereit ist und der CT-Kodul 40 das äußere Funktionswort zum Suchen der synchronisierenden Zeichen und ein EF-Signal von der empfangenden entfernten Rechenanlage 36 erhalten hat. Der Signalteil des äußeren Funkbionswortes mit dem 3aus7-Code (Figur 7) bringt über die Leitungen 12-5, 12-6 und 12-7 gemeinsam mit dem EF-Signal in der Leitung 12-8 ein Signal zum Suchen der synchronisierenden Zeichen in der Leitung 12-78 hervor, das gemein-

2
sam mit dem Signal aus der Stufe 2 des äußeren Funktionsifortes in einer Leitung 19-3 ein Empfangs-Flipflop löscht. Hierdurch ist der CT-Eingang 43 bzw. 23 zum Suchen der synchronisierenden Zeichen vorbereitet, so daß er aus dem C-Zwischenglied 44 bzw.

24 den nächsten Nachrichtenblock empfangen kann, dem zwei synchronisierende Zeichen vorausgehen (Figur 6). Wie beachtet sei, kann das äußere Funktionswort von der empfangenden, entfernten Rechenanlage 36 in den CT-Eingang 43 bzw* 23 hinein programmiert werden, um eine vorhandene Eingabefolge anzuhalten und den CT-Eingang 43 bzw. 23 für den Empfang des nächsten Nachrichtenblockes bereitzumachen, der nun die neuen Datenzeichen

in mehreren Formaten gemäß der Figur 21a in bitserieller Form aufnehmen kann. Diese Datenzeichen v/erden im Q-Register 17-3 in solche mit einem feststehendem Format gemäß der Figur 21b konvertiert, in denen das Kürzungsbit 2 dem niedersten Bit 2 folgt,das dann beseitigt wird, während in die

- 39 -609817/1044

höheren Bitpositxonen vor den höchsten Bits Z^ und Z* des Datenzeichens in den anderen Formaten O-Bits eingefügt werden. Diese Datenzeichen v/erden hintereinander bitseriell in der Stu-

fe 2' des !-Registers 17-1 aufgenommen; ihnen ist ein Markierbit Z hinzugesetst, das dem Kürzungsbit 2 vorausgeht, wie die Figur 21b aeigtc Diese Datenseichen werden nacheinander nach rechts durch die I» und S-Register 17-1 und 17-2 hindurchgeschoben und ohne die Kürzungs- und Markierbits 2 und 2 vom S-Register 17-2 bitparallel in das Q-Register 17-3 als Datenseichen mit einem feststehenden Format gemäß der Figur 21c

übertragen. Im Q-Register 17-3 werden die höheren Stufen 2 , 2

oder 2', 2 , ?}, die der Stufe Z* oder 2* mit dem höchsten Bit der Datenzeichen in den anderen Formaten vorausgehen, zur Bildung des Datenzeichens mit feststehendem Format gezwungen, das dann gemäß der Figur 21c bitparallel zur CTM-Steuerung 38 läuft.

Bei der bisherigen Arbeitsweise eines CT-Einganges wird das Da-

tenzeichen mit feststehendem Format bitseriell in die Stufe 2 des !-Registers und das Markierbit in die Stufe 2 eingelassen. Dieses Format wird dann durch den Serien-Parallel-Ümordner, also die I- und S-Register geschoben, bis sein niederstes Bit 2 in die niederste Stufe 2 des S-Registers gelangt ist. Zur weiteren Übertragung ins Q-Register wird ein S-^Q -Signal erzeugt, worauf ein Q -^ CTIi - Signaljclas Datenzeichen bitparallel in die empfangende Rechenanlage übermittelt. Diese Vorgänge wiederholen sich mit dem nächsten Datenzeichen.

9817/1044

Bei der Benutzung der Datenzeichen mit den unterschiedlichen, gekürzten Formaten gemäß der Erfindung müssen mehrere O-Bits in die höheren Bitpositionen des Q-Registers eingefügt werden, die den Bits 2* und Z* des Datenseichens folgen» Dieser Konvertierungsvorgang, der unter der Steuerung des Datenaeichen-Generatars 18-1 im Q-Register 17-3 abläuft, ist durch die Figuren 21a bis 21c anschaulich gemacht; es werden dabei O-Bits einge-

7 6 5 fügt und zwar in die Stufen 2 , 2 und 2^J des Q-Registers, falls die niederen Bits 2* bis 2 eine ungerade Anzahl 1-Bits enthalten und das Kürzungsbit ein O-Bif ist (Datenzeichen DC2 der Fi-

7 6 gur 2Ia)? oder in die Stufen 2^f und 2 des Q-Registers allein, wenn die niederen Bits 2^" bis 2 eine gerade Anzahl 1-Bits aufweisen und das Kürzungsbit 2^% ein O-Bit ist (Datenzeichen DCl der Figur 21a) oder in gar keine Stufen des Q-Registers 17-3 > falls das Kürzungsbit 2^S ein 1-Bit ist (Datenzeichen DCO der Figur 214*

In dem System der Figur 1 wird der bitserielle Datenfluß aus dem C-Zwischenglied 44 über den Datensatz 42 und die übertragungsleitungen 14 vom CT-Eingang invertiert im Vergleich zu dem Datenfluß empfangen, der aus den übertragungsleitungen 14 aufgenommen wird. Somit werden die einzugebenden Daten durch den CT-Eingang 43 in dieser invertierten Form so behandelt, daä der Setzzustand eines 108-Flipflop und eines S08-Flipflop als Speicherung eines O-Bit und der Löschzustand als Speicherung

- 41 -60981 7/1044

eines 1-Bit gilt. Vena das Signal eines Q-Bit über eine Leitung 17-4 zur Stufe 2⁷ des !-Registers 17-1 (Figur 17a) her» angeführt wird« während der Taktpuls 02 auf einer Leitung 19-3 erscheint, wird die Stufe 2 über einen Negator 11307 Kur Speicherung des G-Bit gesetst_c Wenn umgekehrt ein 1-Bit auf der

.Leitung 17-4 auftritt, würde die Stufe 2' zur Speicherung des 1-Bit- gelöscht werden. Wenn außerdem das Markierbit 2 in die

f. ι q

Stufe 2 , 2 ^v oder 2" in Abhängigkeit vom Format des Zeichens eingebracht wird_s wird die betreffende Stufe zur Speicherung des O-Bit gesetzte Sobald das Ü-Bit in das 108-Flipflop geschoben istj. damit angezeigt wird, daß das Zeichen im anderen Format nach rechts in das S-Register 17-2 geschoben ist_s wird das Sig~

S S

nal des Kürsungsbit 2¹ von der Setzausgangsklecame der Stufe 2 des S-Registers über eine Leitung 17-10 dem Datenzeichen-Generator 18-1 zugeleitetg der dann die notwendigen Signale hervorbringt 9 um das Zeichen im anderen Format aus dem S-Register 17-2 in das entsprechende Zeichen mit feststehendem Format im Q-Register 17-3 au konvertieren. Selbst wenn die eingegebenen Daten in ihrer invertierten oder komplementären Form in den I-, S- und Q-Registern 17-1» 17-2 und 17-3 bearbeitet werden, (die am Ausgang des Q-Registers in ihrer wahren Form bitparallel zu übertragen sind), seien sie doch zur Erläuterung des Betriebes in der Schaltung der Figur 17 in ihrer wahren Form betrachtet, um die Folgerichtigkeit der Bitgestaltung bei den Zeichen in den anderen Formaten beizubehalten.

- 42 -

6Q9817/10U BAD ORIGINAL

Infolge des Löschens der Stufen 27 bis 2° und 2^S des I-Registers, sowie des 108-Flipflop über die Leitung 19-9 werden diese tatsächlich mit einem l~Bit beladen bzv?_e in den !-Zustand gebracht, wänT'end durch das Setzen der Stufe 2" des I-Registers von dem übei eine Leitung 18-26 herankommenden Markierbit 2r in diese Stufe 2" sin O-Bit eingespeist, wirde

I¹OiU Daten zeichengenerator 18-1 der Figur 18 werden die Bits 2 "" 2 und 2^W des vorhergehenden Datenzeichens während seiner Ein-

ι r\ ο

speisung in die betreffenden Stufen 27 bis 2 und 2 des S-Registers 17-2 im CT-Eingang 43 geprüft, um

festzustellen ob die eingehenden Bits 27 bis 2 eine ungerade Anzahl !«Bits enthalten und das Kürzungsbit 2 ein O-Bit ist, darot dann dss 1-Markierbit 2 in die Stufe 2? des I-Registers 17-1 untn.i-tte3.bar vor dem Kürzungsbit 2^W des folgenden Daten« Zeichens gebracht wird, wenn sich das Kürzungsbit in der Stufe

ces J,-Registers 17-1 befindet $ und damit O-Bits in die Stufen

η sz

2-'- Ils ?/ des Q-Registers 17-3 eingelassen v/erden, oder ob die eingebenden Bits 27 bis 2 eine gerade Anzahl 1-Bits aufweisen und das Kürzungsbit 2 ein O-Bit ist, damit dann das 1-Markierbit, in die Stufe 2* des I-Registers 17-1 unmittelbar vor dem

Kürssungsbit 2 des folgenden Datenzeichens mit unterschiedlichem Format eingegeben wird., wenn das Kürzungsbit sich in der Stufe 2? des I-Registers 17-1 befindet, und damit die O-Bits in die Stufen 2? und 2 des Q-Registers 17-3 eingeführt werden können <·

- /13 -

609817/1044 BAD ORIGINAL

rORHSRGEHSNDES ZEICHEN IN AWDBREN FORiIATSNi]! FOLGENDES ZEICHEN IH AKDSREM FORMATEN

3

■

gelöschtem I-Reg*

23 ^I

Stufen

27, 26

bei

S -> Q -Übertrag*!

Bits d.'StJ I

1 '

be

rkierbrVb

tem T,-Reg, \

|be±

j teelöschte

oh· o3 JL »L»

27, 26

gel.

St,

!Wenn Kürsungsbitj

Ma

in d,Sto

Versehe 1 3

I i 5

(D

-'

- (2)

12S in d, St. ge-! *

ti·

S

Bits d,St,]

(D

' 2Q

2| (2)

schoben ist» j ,. ■ . , ί

ο h· 2I

7 6 si 2S' 2S* 2S

(D

o7 o« 2^ (2)

«I

~S» 2g

2I»

A ±

-

1) Unabhängig vom Format des zuvor in das S-Register eingegebenen Zeichens sind bei

gelöschtem I-Register die Stufen 2² bis 2° und 2^S des I-Registers und das 108»
Flipflop stets gelöscht.

2) Unabhängig vom Format des vorhergehenden_s in das S-Register eingelassenen Zei~
chensyerden bei der Übertragung vom S- zum Q-Register die Bits aus den Stufen
Z* bis 2° des S-Registers stets in die Stufen Z* bis 2° des Q-Register eingelassen«

CD CD CD

252099Q

oder ob das Kürzungsbit 2 ein 1-Bit ist, damit das 1-Markierbit in die Stufe 2 des !-Registers 17-1 unmittelbar vor dem

Kürsungsbit 2 des folgenden eingehenden Datenzeichen eingelassen werden kann_s wenn sich das Küraungsbit in der Stufe 2' des !-Registers 17-1 befindet,

Die zuvor erläuterte Arbeitsweise des Datenzeichen-Generators 18-1 (Figur 18) und der I-_s S- und Q-Register 17-1, 17-2 und 17-3 (Figur 17) ist in der vorherigen Tabelle zusammengestellt. Die Bestimmung, welches Format das eingehende Datenzeichen aufweist, wird in Verbindung mit den Figuren 21a bis 21c nunmehr ausführlicher beschrieben»

Zuerst sei angenommen, daß ein Datenzeichen bitseriell in die Stufe 2? des !-Registers 17-1 hineinläuft und durch die Stufen der I- und S-Hegister 17-1 und 17-2 geschoben wird, bis seine Bits die richtigen Stufen des S-Registers erreicht haben. Über die Löschausgangsklemmen der Stufen 2 bis 2 des S-Registers 17-2 werden die komplementären Bits Z^ bis 2 und über die Setzausgangsklemmen derselben Stufen die wahren Bits 2* bis 2 einem die Geradzahligkeit bzw» Ungeradzahligkeit abtastenden Generator 18-2 zugeleitet. Zusätzlich wird über die Setzausgangsklemme der Stufe 2^S des S-Registers und eine Leitung 17-10 das wahre Kürzungsbit 2^S zwei HAND-Gliedern C003X und C002X zugeleitet. Zur Zeitfestsetzung im Datenzeichen-Generator 18-1 wird ein S -> I

- 45 609817/1044

-Signal aus einem UND-Glied J3O45 über eine Leitung 19-9 und einen Negator C004X NOR-Gliedern CO15X und COI6X zugeführt, während sin Signal zwm. Löschen des !«Registers von einem UND-Glied 12205 über eine Leitung 19-4 au mehreren NAND-Gliedern

C009X, COlOI, GOIlX₅ C012X und C013X herangeführt wird.

Falls der Generator 18-2 eine Ungeradaahligkeit wahrnimmt, gibt er über eine Leitung 18-3 sin Signal an das NAND-Glied COO3X und im anderen Falle über eine Leitung 18-4 an das NAND-Glied COOSC ab_o Falls die Bits 2^ bis 2° also eine ungerade Anzahl 1-Bits enthalten und das Kürzungsbit in der Leitung 17-10 ein O-Bit darstellt, wird das NAND-Glied C0Q3X eingeschaltet und legt ein Signal von hohem Niveau auf eine Leitung 18-10_o Wenn dagegen die Bits 2^' bis 2 des S-Registers 17-2 eine gerade Anaahl 1-Bits aufweisen und das Kürzungsbit in der Leitung 17- 10 wieder ein O-Bit darstellt, wird das andere NAND-Glied C002X geschaltet und legt ein Signal von hohem Niveau auf eine Leitung 18-11. 3k FaIIe₅ daß die beiden NAND-Glieder C003X und C002X nicht geschaltet werden, erhält ein NAND-Glied C005X nur Signale von tiefem Niveau, da das Küraungsbit in der Leitung 17-10 ein 1-Bit ist, so daß dieses NAND-Glied C005X geschaltet wird und ein Signal, von hohem Niveau auf eine Leitung 18-12 bringt.

- 46 609817/1044

Nun sei angenommen, daß das invertierte Bereitschaftssignal von der GTM-Steuerung 38 auf die Leitung 12-3 und weiter auf eine Leitmig 12-80 des GT-Ausganges 41 bau» 21 der Figur 12 gelegt w3i:d₅ daß f erster alle Flip flops der Eingabe-Steuerschaltung 19-1 gelöscht sind, und daß schließlich der Datensatz 24 gerade einen Machrichtenblock über die Übertragungsleitungen 14 zum Datansat-53 42 überträgt. Beim Empfang dieses Nachrichtenblockes ir= bitserieller Form vom CT-Ausgang 21 bzw. 41 speist der CT-Eingang i?-3 bzw, 23 £üie beiden ersten, dem Block vorauslaufenden synchronisierenden Zeichen SCl und SC2 (Figur 20), die dem ersten Datenzeichen DCO der Figur 21a vorangestellt sind» in das !-Register ein,. Diese synchronisieren den CT-Eingang 43 bzw, 23 mit der eingehenden Nachricht und werden nicht zur CTM-Steue- T-ung 43 übermittelt- Im genannten I-Register 17-1 und im S-Register 17-2 werden die empfangenen Datenzeichen in die bitparallele Form gebracht und im Q-Register 17-3 in das feststehende Format konvertiert und aur CTM~Steuerung 38 übertragen. Vom Bit 2 des aus der CTM-Steuerung 38 kommenden äußeren Funktionswortes, das in einer Leitung 19-3 des CT-Einganges 43 bzw, 23 erscheint, wird der Empfang der Nachricht beendet, bis ein neuer Wachrichtenblock diesen Arbeitsgang erneuG herbeiführt» ,Sobald das Nachrichten-Subsystem betriebsbereit ists findet die anschließend beschriebene Eingabefolge statte

- 47 -

609817/1044 BAD ORIGINAL

Vor dem Zeitpunkt t_Q (Figur 20) wird die Eingabefolge von der entfernten Rechenanlage 36 dadurch eingeleitet, daß das äußere Funktionswort sum Suchen der synchronisierenden Zeichen und das EF~SignaJ. über die CTM-Steverung 38 dem CT-Eingang 43 zugeleitet werdenβ Der Signalteil des 3aus7-Code tritt über die Leitungen 12-5t 12-6 und 12-7 und das EF-Signal über die Leitung 12-8 und einen Negator TI6OO in das NAND-Glied T1200 und den Negator TI300 ein, den ein Signal von tiefem Niveau über die

Leitung 12-78 verläßt. Das Bit 2 des äußeren Funktionswortes auf der Leitung 19-3 und das Signal in der Leitung 12-78 löschen das Empfangs-Flipflopj um den Empfang einer Nachricht in Gang au setzen, die vom C-Zwischenglied 44 über die Übertragungsleitungen 14 erhalten werden soll.

Außerdem bringt vor dem Zeitpunkt t_Q der Datensatz 42 das Takterapfangssignal in die Leitung 19-4 zu einem Monoflop Y6OO4, das den Taktpuls 01 erzeugt. Das auf der Leitung 12-82 vom Bedienenden hervorgerufene 01-Schaltsignal und das auf der Leitung 12-83 genauso bewirkte 02-Sehaltsignal, die an einer Schalttafel eingestellt werden, die mit dem CT-Modul 40 verbunden sein kannj, verfolgen ein Signalniveau, das durch die anderen Eingangssignale der UND-Glieder J3O3O, J3O35, J3O4O und J3O45 bestimmt wird. Da das S08-Flipflop in diesem Zeitpunkt gelöscht ist_s hat ein S-^I -Abschaltsignal in einer Leitung 17-5, das am UND-Glied J3O45 von der Löschausgangsklemme des S08-Flipflop

- 48 -

609817/1044

her erscheint, ein tiefes Niveau., so daß normalerweise den Leitungen 19-6 und 19-7 der Taktpuls 01 und den Leitungen 1V-8 und 19--> der Taktpuls 02 aufgeprägt wird.

Im Zeitpunkt tg wird bein Taktjmls 02 das erste synchronisierende Zeichen des einlaufenden Nachrichtenblockes über die Leitung 17-4 der Stufe tJ des I-Registers 17-1 in ähnlicher Vfeise wie in der Figur 21a zugeleitet, in der das Kürzungsbit 2 das vor-

O 7 auslaufende Bit ist₉ dem die Bits 2 bis 2' mit aufsteigender Bedeutung folgen«, Die Bits der synchronisierenden Zeichen treten also mit dem Taktpuls 02 in der Leitung 19-8 in die Stufe- 2^ des I-Registers 17-1 und mit dem nächsten Taktpuls 01 in der Leitung 19-6 in die Stufe Ü des S~Registers 17-2 ein und werden mit den nachfolgenden Taktpulsen 01 und 02 und den I ·> S bzw» S ■> I -Signalen nach rechts durch den Serien-Parallel-Uinordner geschobene Sobald die Bits in den entsprechenden Stufen des I-Registers 17-1 aufgenommen sind, wird über die Setz- oder

7 0S

Löschausgangsklemmen der Stufen 2 bis 2 und 2 und zugehörige Eingangsleitungen ein IiAKD-Glied R31O2 (Figur 19b) geschaltet, wodurch in einer Leitung 19-20 ein Wahrnehmungssignal von hohen Niveau und über einen Negator R33O2 in einer Leitung 19-10 ein Wahrnehmungssignal von tiefem Niveau erzeugt wird= Wie beachtet sei, wird in diesem Ausführungsbeispiel das Format der synchronisierenden Zeichen.^ wie folgt, angewendet:

- 49 -

609817/10U

₂7 ₂6 ₂5 ₂4 ₂3 ₂2 ₂1 ₂C ₂S 001101011= 065₈

Dieses Format wird durch eine Verdrahtung von Hand sv;ischen den Setz- und Löschausgangskiemraen des X-Registers 17-1 und dera HAND· 61iedR3102 in die Schaltungen eingebrachte

Uenn im Zeitpunkt tQ beim Taktpuls 02 das Kürzungsbit 2 des

ersten synchronisierenden Zeichens in die Stufe 2 des I-Registers 17-1 eingespeist wird, werden die 108- und S08-Fiipflops

gelöscht» Zur Parallel-Verschiebung der Bits aus den Stufen 2' bis 2° des !-Registers 17-1 in die Stufen 2? bis 2° des S-Registers wii-d lediglich der Taktpuls 01 von tiefem Niveau in der Leitung 19-6 benötigte Gemeinsam mit dera S-^I -Signal, das vom UMD-ßiied J3O45 über die Leitung 19-9 herankommt und eine Parallel-Verschiebung der Bits aus den Stufen 2* bis 2 und 2 des S-Registers 17-2 zu den nächstniedrigeren Stufen 2^ bis 2 und 2 des !-Registers 17-1 und zum 103-Flipflop bewirkt, muß der Datenzeichen-Generator 18-1 auf eine Leitung 18-24 ein MOD S ·> 1,2 ,2⁵-Signal und auf eine Leitung 18-25 ein MOD S > 1,2^-SIgnal legen_} um eine Parallel-Verschiebung der Bits aus den Stufen 2 bis ?r des S-Registers In die nächstniedrigeren Stufen Z^J bis 2^J des I-Registers au erreichen« Bei gelöschtem S08-Flipflop, das ein Signal von tiefem Niveau über die Leitung 17-5 als Abschaltsignal dem UND-Glied J3O45 zuführt, das dann über

~ 50 -

609817/1044

die Leitung 19-9 ein tiefes Niveau an den Negator C004X der Figur 18 heranbringtj werden die beiden NOR-Glieder CO15X und CO16X erregt-.! die je das betreffende, auvor bezeichnete MOD S ·> I -Signal über die Leitung 13-24 bzw. 13-25 einem NAND-Glied X114S bavj. X118X, sowie den Set?.« und Löacheingangsklefflnen der Stufe 2 des !-Registers zuleiten. Bei gelöschtem S08~Flipflop werden mit jedem Taktpuls jÖX die Bits des !-Registers parallel in dieselben Stufen des S-Registers 17-2 überführt, und mit jedem Taktpuls 02 werden die Bits des S-Registers 17-1 parallel zur näohstniedrigeren Stufe des !-Registers 17-1 verschoben, Dieselben Übertragungen von I- zum S-Register bzw« umgekehrt erfolgen bei der Aufnahme und Verschiebung aller Datenzeichen mit unterschiedlichen Formaten, bis das Kürzungsbit 2 in die

Stufe 2 des S-Registers geschoben ist; das S08-Flipflop ist also nur während der Zeitspanne gesetzt, in der das Zeichen im anderen Format vollständig in die untersten Stufen des S-Registers 17-2 hineingeschoben und eingespeist ist.

S 7

Nachdem das Kürzungsbit 2 und das Bit 2' des ersten synchroni-

S 7

sierenden Zeichens in die Stufe 2 bzw» 2' des I-Registers geschoben sind, erzeugt das NAND-Glied R3102, wie bereits angegeben, im Zeitpunkt t-^ mit dem Taktpuls 02 das Wahrnehmungssignal, das nach seiner Invertierung im Negator R33O2 auf der Leitung 19-10 erscheint. Dieses Wahrnehmungssignal von tiefem Niveau, das Löschsignal aus dem SYNCH-Flipflop auf einer Leitung 19-U

609817/1044

und das Löschsignal aus dem Empfangs-Flipflop in einer Leitung 19-12 setzen beim nächsten Taktpuls #1 {nach dem Taktpuls JÖ2,

S
der das Kürzungsbit 2 des ersten synchronisierenden Zeichens

in die Stufe 2⁸ des !-Registers brachte_?) über das NAND-Glied X1500 und das NOR-Glied 11501 das S08-Flipflop, das von seiner Äusgangsklemtne über eine Leitung 17-6 ein Setzsignal von tiefem Niveau der Setzeingangsklemme des SYHCH-Flipflop, sowie den UND-Gliedern 12205 und 12305 zuführt,Da das I08»Flipflop noch gelöscht istj gibt es an seiner Setzausgangsklemme über eine Leitung 17-7 ein Schaltsignal von hohem Niveau an die Setzeingangsklerame des Empfangs-Flipflop (Figur 19a) ab· Das letztere bleibt gelöscht und ermöglicht ein Setzen des SYNCH-Flipflop über Leitungen 19-13 und 19-23= Beim nächsten Taktpuls 02 im Zeitpunkt t₂ bei gesetztem S03-Flipflop werden die UND-Glieder 12205 und 12305 geschaltet,die auf eine Leitung 19-4 ein Signal zum Löschen der Stufen 2² bis 2° und der Stufe 2 des I-Registers und des 103-Flipflop bzw, auf die Leitung 19-15 ein S^Q -Signal legen» Dieses S ·> Q -Signal von tiefem Niveau befördert die Bits 2* bis 2 des ersten synchronisierenden Zeichens aus den Stufen 2* bis 2° des S-Registers 17-2 in dieselben Stufen des Q-ßegisters 17-3. Bei demselben Taktpuls 02 schaltet das Abschaltsignal von hohem Niveau von der Löschausgangsklemme des S08~Flipflop, das zugleich über die Leitung 17-5 läuft, das UND-Glied J3Q45 ab, wodurch ein S ·» I -Signal von hohem Niveau auf der Leitung 19-9 erscheint, das die Verschiebung

609817/1044

voia S- zum I-Register beendet» Zusätzlich ist bei gelöschtem Empfangs-Flipflop über die Leitung 19-13 und gesetztem S08-Flipflop über die Leitung 17-6 das SYHCH-Flipflop nun gesetzt. Da das Kürzungsbit des zweiten synchronisierenden Zeichens nun in die Stufe 2^l des !-Registers eintritt, läuft das Uahrnehmungssignal vom NAND-Glied R3102 über den Negator R33O2 und die Leitung R3302 als Signal von hohem Niveau zum NAND-Glied 11500, wodurch dieses abgeschaltet wird« Das Signal zum Löschen des I-Registers in der Leitung 19-4 von tiefem Niveau, das Signal

an der Setzausgangsklemme der Stufe 2 des S-Registers mit hohem Niveau und das S-^I -Signal in der Leitung 19-9 nehmen den Datenzeichen-Generator 18-1 im Zeitpunkt t₂ beim Taktpuls 02 in Betrieb« Da das erste synchronisierende Zeichen als Datenzeichen mit 8 Bits erkannt wird, soll das Markierbit 2^ in die Stu- f> S

fe 2 des I-Registers gebracht werden,(wenn das Kürzungsbit 2 des folgenden, zweiten synchronisierenden Zeichens in die Stufe 2' des I-Registers eingespeist wird), während die Stufen 2? bis 2° und 2^S des I-Registers 17-1 und das Flipflop 108 gelöscht und die Inhalteder Stufen 2? bis 2° des S-Registers 17-2 in dieselben Stufen 2⁷ bis 2° des Q-Registers 17-3 übertragen werden sollen-,

Wenn sich im Zeitpunkt t₂ beim Taktpuls $2 das ßirzungsbit 2 das zweiten synchronisierenden Zeichens in der Stufe 2' des I-Registers befindet und dem Datenzeichen-Generator 18-1 :

- 53

609817/1044

I«, in der Leitung 19-4 das Signal zum Löschen des !-Registers von tiefem Niveau,

Z, in der Leitung 17-10 das Signal des Kürzungsbit von

h:mem Niveau und

3= in eier Leitung 19-9 das S τ> I -Signal zum Abschalten von hohem IJiveau

angeleitet werden, werden vom Datenzeichen-Generator 18-1 die folgenden Vorgänge an den Registern der Figur 17 bewirkt:

Ι«, das Setzen der Stufe 2 des I-Registers (Markierbit) über die Leitung 18-22 (auf das Signal zum Löschen des I-Registers hin),

2o das Löschen der Stufen 2^J und 2* des I-Registers

über die Leitung 18-22 (auf dasselbe Signal wie zuvor),

3= das Löschen der Stufe 2^J des I-Registers über die Leitung 18-28 (auf dasselbe Signal wie zuvor),

die Übertragung der Bits2' und 2 aus dem S-Register in dieselben Stufen des Q-Registers über die Leitung 18-21 (auf das S ■> Q -Signal hin) und

5° die Übertragung des Bit 2^ in dieselbe Stufe des Q-Registers über die Leitung 18-29 (auf dasselbe Signal wie zuvor).

- 54 -

BAD (MlMUM 609817/10U

Wie beachtet sei, werden von der Eingabe-Steuerschaltung 19-1 für alle Datenzeichen mit unterschiedlichen Formaten die folgenden Vorgänge an den Stufen der Register der Figur 1? bewirkt:

Ι» das Löschen der Stufen 2² bis 2° und 2^S des I-Registers uixd des 103-Flipflop über die Leitung 19-4 (auf das Signal sum Löschen des !-Registers hin) und

2ο die Übertragung der Bits aus den Stufen Tr bis 2 des S-Registers in dieselben Stufen des Q-Registers über die Leitung 19-15 (auf das S-^Q -Signal hin).

Da die erapfangende entfernte Rechenanlage 36 noch nicht durch ein Q ·> CTI-i -Steuersignal zum Empfang des im Q-Register 17-3 festgehaltenen Datenzeichens mit festem Format vorbereitet ist, unterbleibt die bitparallele Übertragung zur CTM-Steuerung 38, bis das Datenseichen DGO in das Q-Register 17-3 übertragen ist»

Die Vorgänge, die im Zeitpunkt t_Q stattgefunden haben,werden im Zeitpunkt tp wiederholt; daher wird das zweite synchronisierende Zeichen mit den aufeinanderfolgenden Taktpulsen 01 und 02 bzw, den I ·> S und S-^I -Signalen durch den Serien-Parallel-Umordner, also die I- und S-Register 17-1 und 17-2 hindurchgeschoben , bis im Zeitpunkt t, sein Markierbit 2^ in das 108-Flipflop gelangt«

- 55 -

60981 7/1044

Nachdem das Sl'NCH-Flipflop beim nächsten Taktpuls 01 gesetzt ist, die Stufen 2 bis 2 und 2 des !-Registers gelöscht sind, die Stufe 2 des !«--Registers mit einem Markierbit 2 besetzt und

7 S

die benachbarte Stufe 2. vom Kür-ziuigsbit 2 des zweiten synchronisierenden Zeichens gelöscht ist, wird von der Löschausgangsklemiae des 108-Flipflop über die Leitung 17-8 das S08-Flipflop von dein Signal mit niedrigem Niveau gelöscht, weil das Signal von tiefem Niveau aus dem abgeschalteten NAND-Glied Ϊ1500 zugegen ist. Infolge des Löschens des S08-Flipflop erhält das UND-Glied J3O45 über die Leitung 17-5 ein Schaltsignal, so daß das UND-Glied J3O45 beim nächsten Taktpuls 02 ein S -> I -Signal von tiefem Niveau auf die Leitung 19-9 bringt. Das SYNCH-Flipflop bleibt nun gesetzt, bis die beiden 108- und S08-Flipflops vom Markierbit 2 des Datenzeichens DCO gesetzt werden_s das durch das !-Register 17-1 zum Setzen des 108-Flipflop bis zvL diesem hindurchgeschoben ist3, xvorauf über die Leitung 17-7 das SYNCH-Flipflop ge3.öscht wird.

Wenn das Markierbit 2 \ das Kürzungsbit 2 und das Bit Z' des

S 7

zweiten sjmchronisierenden Zeichens bis in die Stufe 2 bzw« 2' des !-Registers bzw„ in das 108-Flipflop geschoben sind, erzeugt im Zeitpunkt t^ beim Taktpuls 02 das NAND-Glied R3102 das Wahrnehmungssignal der synchronisierenden Zeichen, das über den Negator R3302 mit tiefem Niveau auf die Leitung 19-10 gelegt wirdo Da nun das SINCH-Flipflop gesetzt ist, gelange^ die folgenden Signale aur Setzeingangsklemme des 108-Flipflop:

609817/1044

1. ein Setzsignal über die Leitung 19-16, das auf tiefem Niveau vom NOR-Glied R2100 herangeführt wird,

2ο ein Ausgangssignal der Stufe 2 des S-Registers von tiefem Niveau über die Leitung 17-12 und

3. das StI- Signal, das vom UND-Glied T3O45 über die Leitung 19-9 herankommt»

Beim nächsten Taktpuls 01, (also nach dem Taktpuls j02 in dem Zeitpunkt t^, als das Kürzungsbit 2 des ersten synchronisierenden Zeichens in die Stufe 2 des I-Registers gebracht vnirde), setzt das die Löschausgangsklemrae des 108-Flipflop verlassende Signal von hohem Niveau über die Leitung 17-8 und das NOR-Glied I15O1 das S08~Flipflop. Während das über die Leitung 19-21 herankommende Wahrnehmungssignal und das über die Leitung 17-7 herangeführte Setzsignal des 108-Flipflop von tiefem Niveau gemeinsam an der Setzeingangsklemme des Empfangs-Flipflop auftreten, wird das letztere gesetzt. Das gesetzte S08-Flipflop bringt über die Leitung 17-6 das Signal zum Setzen von tiefem Niveau an die Setzeingangsklemme des SYNCH-Flipflop und an die UND-Glieder 12205 und 12305 (Figur 19a) heran. Da beim nächsten Taktpuls 02 im Zeitpunkt t, bei gesetztem SYNCH-Flipflop die UND-Dlieder 12205 und 12305 geschaltet werden, löscht das Sig-

nal von tiefem Niveau auf der Leitung 19-4 die Stufen 2 bis

- 57 -

609817/1044

2 und T' des !-Registers und das I08~Flipflop baw=. gelangt das S-^Q -Signal auf die Leitung 19-15* das mit seinem tiefen Nivea'ii die Bits Z^ üi* 2^U da?; ;weiten synchronisierenden Zeichens au.s dem S~Espste- λ?-?, in -. & selben Stufen des Q-Registers 17-3 über-füiirt:- 6.. :ieks$:^:,tig jsc-·■--." tet bei de^-lcen Taktpuls 02 das Signal Yon h0.Lu-Ti i^/.-Viaü vcu. -.".er -'..öschaasgi.ngsklöEuae ies S08-FJ.ipflop 6.9.3 -JfiD-fH.'-ea J."30/--f· ao, das deniei.tsprechend das S-^I -Signal τοπ hoiisK: ίΐΐτβςαι 3x1 die Leic^ng 19-9 bringt und die bim^ ^o.m S- sum I-»Re ;istsr beendet» lienn das Küraungs-

bit 2^S des Datenzeiohens DGO in die Stufe 2⁷ des !-Registers eingegeben is'o_s wird das MAHIi-Glied R3102 ausätzlich abgeschaltet, wodurch ein Walirnehmungssignal von hohem Niveau über den Negator R3302 aur Leitung 19-10 gelangt.

Beim Taktpuls 02 im Zeitpunkt t, werden das Löschsignal des I-Registers von tiefem Niveau der Leitung 19-4₃ das Kürzungsbit-

signal iron hohem Hi/veau von der Sataausgangsklemme der Stufe 2 dss S-Hsgisters der Leitung 17-10 und das 3·>1 -Signal von hohem liveau der Leitang 19-9 sum Einstellen des Datenzeichen-Generators 18-1 zugeführt. Da das av/eite synchronisierende Zeieben acht Bits aufweist, soll das Markierbit in die Stufe 2

des !-Registers eingespeist v/erden, (wenn sugleich das Kür-

S 7

sungsbit 2 des folgenden Datenzeichens DGO in die Stufe Z'

5 O

des !-Registers eingespeist wird), und die Stufen 2^ bis 2 und

2^S des Registers 17-1 und das I08-Flipflop sollen gelöscht und

60981 7/ 1 OAA

BAD ORIGINAL

der Inhalt der Stufen ?7 bis 2° des S-Registers 17-2 in dieselben Stufen des Q-Registers 17-3 übertragen werden»

1-1:5ü dem Takt-pals $?. im Zv±x.-/u±t t^ _ϊ;ίίν_{ίΠ das} Kürzungsbit 2^S

des folgenden Datenzeichen« BGi) in der Stufe 2' öes !-Registers ist,- werden die folgenden Signale de.ii Datenzeichen-Generator 18-1 zugeleitet;

3,, das Signal von tiefem Hivesu zum Löschen des !-Registers über die Leitung

2o das Kürzungsbit-Signal von hohem Niveau über die Leitung 17-10 und

3 * das S -J-- I -Äbschaltsignal von hohem Niveau auf der Leitung 3.9-9·

Hierdurch werden die fünf Signale den Registern der Figur 1? zugeleitet? die bereits jsuvor aufgezählt sind und die genannten fünf Vorgänge im Datenzeichen-Generator 13--1 zur Auslösung bringen=, Die Operationen im Zeitpunkt t, v/erden wie iu Zeitpunkt t^ nun wiederholt., so daß das Datenzeichen DCO mit den Taktpul sen 01 und 02 und den I -?¹ S und S-^I -Signalen durch die I- und S-Register 17-1 und 17-2 des Serien-Parallel-Umordners nach rechts hindurchgeschoben wird» Nach dem Zeitpunkt t, wird das S08-Flipflop über die Leitung 17-8 wieder vom Löschausgangssigna3. des X08~Flipf3.opj wie bereits erwähnt, gelöscht.

- 59 -

60981 7/1OAA BAD ORIGINAL

Im Zeitpunkt t- sind das i-Iarkierbit 2 , das Kürzungsbit 2 und das Bit 2^! des Datenseiehens DGO mit dem Taktpuls JÖ2 bzw. dem S -■-■ X -Signal in das IOS-FlipfIop und die Stufen 2^S und 2⁷ des I-Rcgistörs geschoben, Zugleich ist das I08-Flipflop vom I-Iarkierb.it 2^Ά des Datenseichens DGü mit Hilfe des Signals von tiefern Miveau von der Setζausgangsklemme der Stufe 2 des S-Registers aufr dsr Leitung 17-12 und des Setzsignals von tiefem Niveau auf der Leitung 19-16 gesetsto Nachdem das Empfangsflipflop gesetzt ists wird außerdem das Signal von hohem Niveau von der Löschausgangsklerame über die Leitungen 19-13 und 19-22 dem NOR-Glied R2100 zugeleitet, das ein Schaltsignal von tiefem Niveau zum Setzen des 103-Flipflop an dessen Setzeingangsklemrae heranbringt» Hierdurch ist der Inhalt der Stufe 2 des S-Registers über die Leitung 17-12 bei dem S ·> I -Signal von niedrigem Niveau in der Leitung 19-9 imstande, das 103-Flipflop jedesmal dann au setzen, wenn ein 1-Markierbit * eingeschoben wird» Aus diesem Grunde haben das NAND-Glied R31O2 und das $ahrnehmungssignal der synchronisierenden Zeichen weiter keinen Einfluß auf den Serien-Parallel-Uaordner der Figur 17«

Beim nächsten Taktpuls j01(nach dem Setzen des 108-Flipflop im Zeitpunkt te)wird das S08-Flipflop durch das Signal des 1-Markierbit von hohem Niveau aus der Löschausgangsklemme des 108-Flipflop in der Leitung 17-3 mit Hilfe des NOR-Gliedes 11501 gesetzt. Csleichzeitig wird das SYNCH-Flipflop vom Signal auf

- 60 -

609817/1044

tiefem Niveau, das über die Leitung 17-7 aus der Setzausgangsklemrae des IOS-Flipflop austritt, und vom Wahrnehmungssignal auf tiefem Niveau gelöscht, das über die Leitung 19-20 und das NAND-Glied R1200 herankommt und dem Negator R1300 als Signal von hohem Niveau zugeführt wird, der es auf tiefem Niveau zur Löscheingangsklemme des SINCH-Flipflop heranbringt.

Nach dem Löschen des SYNCH-Flipflop und dem Setzen des S08-Flipflop im Zeitpunkt t^ werden beim nächsten Taktpuls 02 von einem Signal auf tiefem Niveau aus der Löschausgangsklemme des S08-Flipflop über die Leitung 17-6 die UND-Glieder 12205 und 12305 gesetzt, von denen das erstere ein Signal auf tiefem Niveau zum Löschen des I-Registers über die Leitung 19-4 an dessen Stufen 2² bis 2° und 2^S und an das 108-Flipflop und das letztere ein S ·> Q -Signal über eine Leitung 19-15 abgibt, das die Bits 2^ bis 2 des Datenzeichens DCO aus den betreffenden Stufen des S-Registers 17-2 in dieselben Stufen des Q-Registers 17-3 einläßt« Gleichzeitig wird von einem Signal auf hohem Niveau in der Leitung 17-5, das an der Löschausgangsklemme des S08-Flipflop austritt j das UND-Glied J3045 abgeschaltet, so daß das S^I-Signal von hohem Niveau auf der Leitung 19-9 die S^I -Verschiebung unterdrückt.

Im Zeitpunkt t^ v/erden die Arbeitsgänge wie im Zeitpunkt t_Q wiederholt, so daß das Datenzeichnen DCl bei den Taktpulsen 01

- 61 -

609817/1044

und 02 bzw. bei den I -> S und S -> I -Signalen durch die I- und S-Register 17-1 und 17-2 des Serian-Parallel-Umordners geschoben wird, bis sein Ilarkierbit 2^ im Zeitpunkt t« in das 108-

Flipflop gelangt.

Während im Zeitpunkt t^ das ISR-Plipflop vom Signal auf tiefem Niveau, das über eine Leitung 19-24 von der Löschausgangsklemme des SYHCH-Flipflop herankommt, sowie von einem Signal auf tiefem Niveau, das Über eine Leitung 19-25 von der Setzausgangsklemme des Empfangs-Flipflop herangeführt wird, und von einem Signal auf tiefem Niveau aus dem geschalteten UND-Glied I22U5 in der Leitung 19-26 noch gesetzt ist, wird die Eingabefolge eingeleitet, in der das rekonstruierte Datenzeichen DCO mit feststehendem Format vom Q-Register 17-3 über die CTli-Steuerung 38 zur entfernten Rechenanlage 36 übertragen wird.

In dieser Eingabefolge legt das ISR-Flipflop ein Setzsignal von tiefem Niveau an den Negator Y4010 und das NAND-Glied Y4011. Der Negator Y4010 gibt ein erstes Aufforderungssignal von tiefem Niveau über die Leitung 19-19 zur CTM-Steuerung 38, die mit einem ersten Wahlsignal auf tiefem Niveau antwortet, das über eine Leitung 19-28 ein UND-Glied 12001 und das NAND-Glied Y4Ü11 einschaltet. Vom letzteren wird nun das zweite Aufforderungssignal auf tiefem Niveau der GTM-Steuerung 38 über die Leitung 19-17 zugeführt, die mit einem zweiten Vahlsignal auf tiefem

- 62 609817/1044

Niveau in einer Leitung 19-29 antwortet« Nachdem dieses zweite tfahlsignal von der CTM-Steuerung 38 zum UND-Glied 12CX)I zurückgegeben ist, sendet die CTM-Steuerung 38 ein Signal zur Datenaufforderung und ein ESI-V/ort als von außen vorgeschriebenen Index an die entfernte Rechenanlage 36. Das nunmehr eingeschaltete UHD-Glied 12001 führt ein Q > CTM -Signal über die Leitung

7 O 19-18 den Löschausgangsklemmen der Stufen 2' bis 2 des Q-Re-

7 O gisters 17-3 zu, wodurch das Komplement der Bits 2' bis 2 des Datenzeichens DCO bitparallel über die CTM-Steuerung 38 zur entfernten Rechenanlage 36 gelangt. Wenn der Datenfluß, der aus den Übertragungsleitungen 14> dem Datensatz 42 und dem C-

Zwischenglied bitseriell über die Leitung 17-4 in der Stufe 2' des I-Registers 17-1 empfangen wurde, in der invertierten oder komplementären Form vorlag, wie es beim ausgegebenen Datenfluß des CT-Ausganges 21 der Fall ist, nehmen die Bits 2? bis 2° des Datenzeichens DCO, die zur CTH-Steuerung 33 und der entfernten Rechenanlage 36 übertragen sind, nunmehr ihre wahre Form ein.

Nach dem Empfang des Datenaufforderungssignals lauft ein Anerkenntnissignal auf hohem Niveau über eine Leitung 19-30 zum CT-Kingang 43 zurück und löscht über einen Negator RIlOO gemeinsam mit dem Q > CTM -Signal der Leitung 19-18 loit einem tiefen Niveau das ISR-Flipflop, wodurch über eine Leitung 19-27 das erste und zweite Aufforderungssignal, sowie die beiden wahlsignale verschwinden.

- 63 -

609817/1044

Im Zeitpunkt t„ sind das Markierbit TT₉ das Kürzungsbit 2 und das Bit 2* des Datenzeichens DGl in das 108-Flipflop bzw. die Stufen 2 und 2^J des I-Registers und beim Taktpuls 02 und S -> I

S O

-Signal das Kürzungsbit- 2 und das Bit 2 des Datenzeichens DC2 in die Stufe 2 baw_o 2' des I-Registers geschoben« Gleichzeitig wird nun mit Hilfe des Signals von tiefem Niveau aus der Setz-

S
ausgangsklemiiie der Stufe 2 des S-Registers über die Leitung 17-12 und des Setzsignals von tief era Niveau über die Leitung 19-16 das 108-Flipflop vom Markierbit 2¹¹ des Datenzeichens DCl gesetzt«

Im Zeitpunkt tg wird der Datenzeichen-Generator 18-1 durch das Löschsignal des I-Registers von tiefem Niveau auf der Leitung 19-4«, vom O-Kürzungsbit, einem Signal von tiefem Niveau aus der Setsausgangsklemme der Stufe 2 des 8-Hegisters 17-2 auf der Leitung 17-10 und von dem S-^I -Signal von hohem Niveau auf der Leitung 19-9 in Betrieb genommen. Wenn das Datenzeichen DCl als Zeichen mit sechs Bits erkannt ist_s soll das Markierbiü in die Stufe 2** des I-Registers gebracht werden, (wenn in

diesem Zeitpunkt das Küraungsbit 2 des folgenden Datenzeichens DC2 in die Stufe 2* des I-Registers eingespeist ist); ferner sollen die Stufen 2^ bis 2° und 2^S des I-Registers 17-1 und das I08-Flipflop, sowie die Stufen 2' und 2 des Q-Registers 17-3 gelöscht und die Inhalte der Stufen 2⁷ und 2 des S-Registers 17-2 in die Stufen 2 und 2-> des I-Registers 17-1 ab-

- 64 -

60981 7/10U

//arts geschoben und die Inhalte der Stufen Z^J bis 2 des S-Registers 17-2 in die Stufen 2? bis 2° des Q-Registers 17-3 übertragen werden.

Im Zeitpunkt tg wird mit dem Taktpuls 02 das Kürzungsbit 2 des Datenzeichens DG2 in der Stufe 2^ des !-Registers gespeichert s und es v/erden die folgenden Signale dem Datenzeichan-Generator 18-1 zugeleitet;

1» das Löschsignal des I-Registers von tief ein Niveau auf der Leitung 19-4,

2-, das Kürzungsbit als Signal von tiefem Niveau auf der

Leitung 17-10 und
3ο das S-^I -Abschaltsignal von hohem Niveau auf der

Leitung 19-9,

wodurch den anschließend aufgezählten Stufen der Register nach der Figur 17 die folgenden Signale zugeleitet werden:

l_e das Markierbit zum Setzen der Stufe 2^ des I-Registers über die Leitung 18-2Ü (auf das Löschsignal des I-Registers hin),

2e ein Löschsignal zur Stufe 2^ des I-Registers (auf dasselbe Signal wie zuvor) in der Leitung 18-28,

7 6

3ο Löschsignale zu den Stufen 2^f und 2° des Q-Registers

in der Leitung 18-23 (auf das S^Q -Signal hin),

- 65 -609817/1044

4o ein Signal zur Übertragung des Bit aus der Stufe 2' des S-Registers in die Stufe 2^ des Q-Registers in der Leitung 18-29 (auf ein S ·> Q -Signal hin) und

5, ein Signal zum Verschieben der Bits aus den

Stufen 2' und 2 des S-Registers zu den Stufen 2 und 2^ des !-Registers in der Leitung 18-24 (auf das Löschsignal des !-Registers hin)„

Im Zeitpunkt tg werden dieselben Vorgänge wie im Zeitpunkt t_Q wiederholt, wobei das Datenzeichen DC2 nach rechts mit den aufeinanderfolgenden Taktpulsen 01 und 02 und den I ·$> S und S-^I -Signalen durch die I- und S-Register 17-1 und 17-2 des Serien-Parallel-Umordners geschoben wird, bis sein Markier

bit 2^ im Zeitpunkt t^ in das 108-Flipflop eingespeist ist«

Durch das Setzen des ISR-Flipflop wird die Eingabefolge eingeleitet, bei der das rekonstruierte Datenzeichen DCl mit festem Format vom Q-Register 17-3 über die CTM-Steuerung 38 zur entfernten Rechenanlage 36 übertragen wird«, Diese Eingabefolge ist der bereits erläuterten ähnlich, die im Zeitpunkt t^ abläuft«

Im Zeitpunkt tg sind das Markierbit 2*% das Kürzungsbit 2 und das Bit 2^ des Datenzeichens DC2 in das 108-Flipflop

ο ι

und in die Stufen 2 und 2^ des !-Registers, sowie das Kürzungsbit 2^S und die Bits 2° und 2¹ des Datenzeichens DC3 in die Stu-

- 66 -

609817/1044

fen Z* bis 2? des I-Registers beim Taktpuls 02 und S ·» I -Signal geschoben. Gleichzeitig wird das I08~Flipflop vom Markierbit 2^ des Datenzeichens DCl, da von der Setzausgangsklemme der Stufe 2 des S-Registers über die Leitung 17-12 das Signal von tiefem Niveau herangeführt wird, mit Hilfe des Setzsignals auf der Leitung 19-16 gesetzte

Ylenn das Datenzeichen DC2 als Zeichen mit 5 Bits erkannt wird, soll ein Markierbit in die Stufe Z^ des I-Registers eingegeben werden,(wenn in diesem Zeitpunkt das Kürzungsbit des folgenden Datenzeichens DC3 in die Stufe Z* des I-Registers eingeführt wird); ferner sollen die Stufen 2² bis 2° und 2 des I-Registers 17-1 und die Stufen Z^ bis Z^ des Q-Registers 17-3 gelöscht und der Inhalt der Stufen Z' bis 2* des S-Registers soll in die Stufen 2 bis Z* des I-Registers abwärts geschoben werden, und der Inhalt der Stufen Z^ bis 2° des S-Registers 17-2 soll in dieselben Stufen des Q-Registers 17-3 übertragen werden«

Im Zeitpunkt t-, _Q ist beim Taktpulß 02 das Kürzungsbit des nächsten Datenzeichens DC3 in der Stufe Z^ des !-Registers, und der Datenzeichen-Generator 13-1 bringt die anschließend genannten Stufen der Register nach der Figur 17 in den angezeigten Zustand:

I₉ die Stufe 2^ des I-Registers vom Markierbit über die Leitung 18-20 in den Setzzustand (auf das Signal zum Löschen des I-Registers hin),

- 67

60981 7/ 1

η ft

2c die Stufen 2^l und 2 des Q-Registers über die Leitung 18-23 in den Löschzustand (auf dasselbe Signal wie zuvor),

3ο die Stufe 2^ des Q-Registers über die Leitung 18-27 in den Löschzustand (auf dasselbe Signal wie zuvor),

4o ferner v/erden die Bits V und 2 des S-Registers über die Leitung 18-24 (auf das S-^I -Signal hin) in die Stufen 2 und 2^ des !-Registers verschoben und

5ο wird das Bit 2? des S-Registers über die Leitung 18-25 in die Stufe 2* des !-Registers verschoben (auf dasselbe Signal wie zuvor),

Im Zeitpunkt t^Q werden die Vorgänge wie am Zeitpunkt t_Q wiederholt j wobei das Datenseichen DCl bei den aufeinander folgenden Taktpulsen 01 und 02 (den X-^S und S-^I -Signalen) nach rechts durch die I- und S-Register des Serien-Parallel-Umordners geschoben wird, bis das Markierbit 2 im Seitpunkt t-,γ in das 108-Flipflop gelangt.

Beim Setzen des ISR-Flipflop wird die Eingabefolge eingeleitet, durch die das rekonstruierte Datenzeichen DC2 vom Q-Register 17-3 über die CTM-Steuerung 38 zur entfernten Rechenanlage 36 überführt wird. Diese Eingabefolge entspricht der im Zeitpunkt tg eingeleiteten Eingabefolge.

- 68 -

6 0 981 771 044

Im Zeitpunkt t·^ sind das Markierbit 2^, das Kürzungsbit 2 und das Bit 2* des Datenzeichens DC3 in das 108-Flipflop und in die Stufen 2 und 2³ des I-Registers geschoben, und beim Taktpuls 02 sind(mit dem S-^I -Signal)das Kürzungsbit 2 und das Bit 2° des Datenzeichens DC4 in die Stufen 2⁶ und 2⁷ des I-Registers gebracht. Zugleich wird nun vom 1-Iarkierbit Z des Datenzeichens DC3 das I08~Flipflop von dem Signal auf tiefem Niveau,

das von der Setzausgangskleinme der dtufe 2 des S-Registers über die Leitung 17-12 herankommt, und vom Setzsignal auf der Leitung 19-16 gesetzt»

Da das Datenzeichen DC3 mit 6 Bits erkannt wird, soll ein Markierbit in die Stufe 2* des I-Registers gebracht werden, (wenn zugleich das Kürzungsbit 2 des folgenden Datenzeichens DC4 in die Stufe Z^ des I-Registers eingespeist wird)j ferner sollen die Stufen Z^ bis 2° und 2^S des I-Registers und das 108-Flipflop, sowie die Stufen Z^ und 2 des Q-Registers 17-3 gelöscht und der Inhalt der Stufen Z^ und 2° des S-Registers 17-2 soll in die Stufen 2⁶ und Z^ des I-Registers 17-1 abv/ärts geschoben werden, und schließlich soll der Inhalt der Stufen Z^ bis 2° des S-Registers 17-2 in dieselben Stufen des Q-Registers 17-3 gebracht werden.

Im Zeitpunkt tn« befindet sich das Kürzungsbit des folgenden Datenzeichens DC4 in der Stufe Z' des I-Registers, so daß der

- 69 -

609817/104

Datenzeichen-Generator 18-1 die folgenden Vorgänge bewirkt·

1, Setzen der Stufe 2²^ des !-Registers (Karkierbit) Über die Leitung 18-20 (auf das Löschsignal des I-Registers hin),

2o Löschen der Stufe 2r des !-Registers über die Leitung 18-28 {auf dasselbe Signal wie zuvor)_s

3c Löschen der Stufen 2' und 2 des Q-Registers über die Leitung 18-23 (auf das S-^Q -Signal hin),

k* das Übertragen des Bit 2* aus dem S-Register in die Stufe 2·* des Q-Registers über die Leitung 18-29 (auf dasselbe Signal wie zuvor) und

5 ο die Verschiebung der Bits 2' und 2 aus dem S-Regi-

6 *> ster in die Stufen 2 und 2^? des I-Registers über eine Leitung 18-24 (auf das Signal zum Löschen des I-Registers hin).

Im Zeitpunkt t-, ₂ werden dieselben Vorgänge wie im Zeitpunkt t_Q wiederholt, so daß das Datenzeichen DC4 mit den aufeinander folgenden Takt pulsen 01 und 02 (und den I ·» S und S -> I -Signalen) nach rechts i» die I- und S-Register 17-1 und 17-2 des Serien-Parallel-Umordners geschoben wird, bis das Markierbit im Zeitpunkt, t-j, in das 108-Flipflop eingespeist ist«

- 70 -

60981 7/1 OAA

Hit dem Setzen des ISR-Flipflop wird die Eingabefolge eingeleitet» durch die das rekonstruierte Datenzeichen DC 3 mit festem Format aus dem Q-Register 17-3 über die CTM-Steuerung 38 in die entfernte Rechenanlage 36 übertragen wird; diese Eingabefolge ist der im Zeitpunkt t^ ähnlich, die bereits erläutert ist«

Zuvor ist eine Schaltung zum Codieren eines Zeichens mit festem Format in ein Format mit veränderbarer Zeichenlänge zu Übertragungszwecken beschrieben« Das Zeichen im festen Format mit den

7 O

acht Bits 2' bis 2 , das an der Sendestation aus der zugeordneten Rechenanlage in einem sendenden Modul aufgenommen wird,

wird geprüft, und es wird ein Kürzungsbit 2 in Abhängigkeit davon erzeugt, ob mehrere höherrangige Bits O-Bits sind und die übrigen Bits eine gerade oder ungerade Anzahl 1-Bits enthalten; gemeinsam mit diesem Kürzungsbit wird ein neues Zeichen veränderlicher Länge hervorgerufen und auf der Übertragungsleitung abgegeben» Im Modul der Empfangsstation läuft das umgekehrte Verfahren ab, um das Zeichen mit dem festen Format wiederzugewinnen, damit es vom dortigen Rechenautomaten verwertet werden kann. Auf Grund einer statistischen Analyse der Übertragungshäufigkeit der einzelnen Zeichen im feststehenden Format, das von den Rechenanlagen benutzt wird, werden die am häufigsten verwendeten Zeichen in eine** geküraten Form Übertragen _? so daß die gesamte Übartragungszeit eines Nachrichtenblockes beträchtlich vermindert wird·

- 71 -

60981 7/ 1

Claims (3)

1. P 25 20990.9 telefon: iusT ^ September 1975 SPERR! RAND CORPORATION **· - P 169024

   I NACHGEREICHT

   PATENTANSPRÜCHE

   ±J Schaltung zur Umwandlung von Wörtern mit einer vorgegebenen Anzahl Bits in Wörter mit einer reduzierten Anzahl Bits für Übertragungszwecke mit einem Parallel-Serien-Umsetzer, der die umzuwandelnden Wörter einzeln und bitparallel aus einer Rechenanlage in einem Q-Pufferregister aufnimmt und an einen parallel angeschlossenen O-Schieberegisterabschnitt weitergibt, der nach einer Aufnahme eines Markierbit in eine dem Bit von höchstem Rang vorgesetzte Stufe im Zusammenwirken mit einem S-Schieberegisterabschnitt die Wörter bitseriell über seine niederste Stufe hinausschiebt, dadurch gekennzeichnet, daß von einem Generator (11-1) einige aufeinanderfolgende Stufen (2⁴ - 2°) des Q-Pufferregisters (10-1) von niederem Rang auf das Vorhandensein-einer^ungeraden oder geraden Anzahl von 1-Bits und einige Stufen (2⁷ - 2⁵) des Q-Pufferregisters (10-1) von höherem Rang auf das alleinige Vorhandensein von O-Bits abtastbar sind und bei einem positiven Ergebnis dieser Abtastung ein von ihr abhängiges' Kürzungsbit erzeugbar und in eine zusätzliche Stufe (2^S) des Q-Pufferregisters (10-1) eingebbar ist, die der Stufe (2 ) von niederstem Rang in Richtung der bitseriellen Ausgabe vorgeschaltet ist_s sowie das Markierbit (2^M = 1) in die Stufe (2⁵ oder 2 ) des O-Schieberegisterabschnittes (10-2) einführbar ist, die bei einer ungeraden Anzahl abgetasteter 1-Bits den Stufen (2⁴ - 2 ) von niederem Rang unmittelbar· und bei einer geraden Anzahl abgetasteter 1-Bits, diese Stufe (2⁵) überspringend, vorausgeht, während der Inhalt der Stufen des O-Schieberegisterabschnittes (10-2) von höherem Rang als der das Markierbit (2^M = 1) aufnehmenden Stufe (2⁵ oder 2 ) in der Ausgabe unterdrückt wird.
2. 2. ' Schaltung nach dem Anspruch 1,dadurch gekennzeichnet, daß die Setz- und Löschausgangsklemmen (QOOOO, QOlOO; QOOOl, QOlOl; Q0002, Q0102; Q0003, Q0103; Q0004, Q0104) der aufeinanderfolgenden Stufen (2° - 2M des Q-Pufferregisters (10-1) von

   6Q9817/1044 BAD ORIGINAL

   P 25 20990.9 5. September 1975 SPERRT RAND CORPORATION W ρ 169024 I

   I NAOHGEREICHT

   niederem Rang an einem 0310X-Generator (11-2) angeschlossen sind, der in Abhängigkeit von der geraden bzw. ungeraden Anzahl abgetasteter 1-Bits ein Schaltsignal an eines von zwei Verknüpfungsgliedern (03HX und O312X) heranbringt, die an den Löschausgangsklemmen (Q0106, Q0107 bzw. Q0105, Q0106, QOIO7) der Stufen (2⁶, 2⁷ bzw. 2⁵ - 2⁷) des Q-Pufferregisters (lü-l) von höherem Rang liegen, und daß von dem einen bzw. anderen Verknüpfungsglied (03IIX bzw. 0312X) die Verbindung zwischen den Setzausgangsklemmen (QOOO6, Q0007 bzw. Q0005, QOOO6 bzw. Q0007) der Stufen (2 , 2⁷ bzw. 2^ - 2⁷) des Q-Pufferregisters (10-1) von höherem Rang und den entsprechenden Stufen (2 , 2' bzw. 2 - 2') des O-Schieberegisterabschnittes (10-2) unterbrechbar ist und stattdessen das Schaltsignal als Markierbit (2^M = 1) zu der Stufe (2 bzw. 2^) des O-Schieberegisterabschnittes (10-2), die den Stufen (2^" - 2 ) von niederem Rang unter Überspringen der unmittelbar vorausgehenden Stufe (2^) bzw. unmittelbar vorausgeht, und als Setzsignal zur zusätzlichen Stufe (2^S) des Q-Pufferregisters (10-1) hindurchleitbar ist.

   609817/1044

   P A T i£ ν- ΓΑ N V/ Λ L Γ I NACi-SG ERBCHT

   M P C ■ ■ ι,: ■: :.;· L ~1 r—J

   H. F. E \ 1 .V: 1 λ

   62 7 I .? S .T i I N O ζ TlYQ Q Π

   - - FRIED₁: μ·.-:. TRASSE 29/31 £ v^ £ U ν? >? U

   P 25 20990.9 TELEFON: IDSTEIN 8237 _{1Q % Septembei}. !975

   SPERR! RIND CORPORATION 9*f P 169024

   PATENTANSPRÜCHE
3. 3. Schaltung zur Umwandlung von Wörtern mit einer für Übertragungszwecke reduzierten Anzahl Bits in Wörter mit einer vorgegebenen Anzahl Bits mit einem Serien-Parallel-Umsetzer, der die umzuwandelnden Wörter einzeln und bitseriell aus einem Gerät über die Stufe eines I-Schieberegisterabschnittes von höchstem Rang empfängt, von dem aus das einzelne Wort im Zusammenwirken mit einem S-Schieberegisterabschnitt bis zu dessen Stufe von niederstem Rang hindurchgeschoben wird, und mit einem am S-Schieberegisterabschnitt parallel angeschlossenen Q-Pufferregister, von dem die Wörter mit der vorgegebenen Anzahl Bits einzeln und bitparallel in die Rechenanlage weiterbefördert werden, dadurch gekennzeichnet, daß von einem Datenzeichen-Generator (13-1) einige aufeinanderfolgende Stufen (2 2 ) des S-Schieberegisterabschnittes (17-2) von niederem Rang auf das Vorhandensein einer geraden oder ungeraden Anzahl von 1-Bits und eine zusätzliche Stufe (2 ) des S-Schieberegisterabschnittes (17-2), die der Stufe (2 ) von niederstem Rang in Richtung der bitseriellen Eingabe vorgeschaltet ist, auf das Vorhandensein eines O-Kürzungsbit abtastbar sind und bei einem positiven Ergebnis der Abtastung sowohl · der .Inhalt der aufeinanderfolgenden Stufen (2^- 2 ) des S-Schieberegisterabschnittes (17-2) von niederem Rang in die Stufen {2^ - 2 ) des Q-Pufferregisters (17-3) von gleichem Rang als auch O-Bits in die Stufen (2 , 2 ) des Q-Puff erregisters (17-3) von höherem Rang, . sowie ein Markierbit (2 =1) für das nachfolgend .empfangene Wort in eine.höherrangige Stufe (:2 ,,. 2. .) unter den aufeinanderfolgenden Stu-| fen (2^" - 2 ) des I-Schieberegisterabschnittes (17-1) von niederem Rang einspeisbar sind, und daß bei der Abtastung einer ungeraden Anzahl von 1-Bits durch den Datenzeichen-Generator (18-1) in eine Stufe (2^) des Q-Pufferregisters (17-3) zwischen den Stufen von niederem Rang (2^- 2°) und den Stufen (2?, 2 ) von höherem Rang ein O-Bit und bei der Abtastung einer geraden Anzahl von 1-Bits der Inhalt der Stufe (2^) des S-Schieberegisterabschnittes (17-2) von gleichem Rang einspeisbar ist.

   609817/ 1

   """2FZUFFP

   SPLiRRI RAIiD CORPORATION . ^.J" ρ 109024

   4· Schaltung nach dem Anspruch 3j dadurch g e k e η η zeichnet, daß die Setz- und Löschausgangsklemmen (SlOOO, SIlOO; SlOOl, SIlOl; S1002, S1102; S1003, S1103; S1004, S1104) der aufeinanderfolgenden Stufen (2 - 2^) des S-Schieberegisterabschnittes (17-2) von niederem Rang an einem COOIX-Generator (18-2) angeschlossen sind, der in Abhängigkeit von der geraden bzw. ungeraden Anzahl abgetasteter X-Bits ein Schaltsignal an eines von zwei Verknüpfungsgliedern (C002X oder C003X) heranbringt, denen das Kürzungsbit (2 =0) aus der zusätzlichen Stufe (2 ) des S-Schieberegisterabschnittes (17-2) zuführbar ist, daß von dem Ausgangssignal des einen oder anderen Verknüpfungsgliedes (C002X oder C0Ü3X) die Stufen (2? und 2 ) des Q-Pufferregisters (17-3) von höherem Rang in den O-Zustand und eine höherrangige Stufe [Z* oder 2^) des I-Schieberegisterabschnittes (17-1) unter den aufeinanderfolgenden Stufen (2^^- - 2 ) von niederem Rang in den 1-Zustand einstellbar sind, und daß auf die Stufe (2 ) des Q-Pufferregisters (17-3) zwischen den aufeinanderfolgenden Stufen (2^-2 ) von niederem Rang und den Stufen (2 , 2 ) von höherem Rang vom Ausgangssignal des einen Verknüpfungsgliedes (G003X) der O-Zustand und in Abwesenheit dieses Ausgangssignals der Zustand der Stufe [2. ) des S-Schieberegisterabschnittes (17-2) vom gleichen Rang übertragbar ist.

   609817/1044

   Leerse ite