DE2443490A1 - Schalter aus mos-transistoren - Google Patents

Schalter aus mos-transistoren

Info

Publication number
DE2443490A1
DE2443490A1 DE2443490A DE2443490A DE2443490A1 DE 2443490 A1 DE2443490 A1 DE 2443490A1 DE 2443490 A DE2443490 A DE 2443490A DE 2443490 A DE2443490 A DE 2443490A DE 2443490 A1 DE2443490 A1 DE 2443490A1
Authority
DE
Germany
Prior art keywords
transistor
signal
control input
switching transistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2443490A
Other languages
English (en)
Inventor
Ruediger Dr Hofmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2443490A priority Critical patent/DE2443490A1/de
Publication of DE2443490A1 publication Critical patent/DE2443490A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits

Description

  • Schalter aus MOS-Transistoren Die Erfindung bezieht sich auf einen Schalter aus MOS-Transistoren, der ein erstes Signal bei Vorliegen eines zweiten Signales durchschaltet, bei dem das zweite Signal von einer Vorstufe dem Steuereingang eines Schalttransistors, das erste Signal einem Anschluß der gesteuerten Strecke dieses Schalttransistors zugeführt wird, und bei dem der Steuereingang und der eine Anschluß der gesteuerten Strecke des Schalttransistors über einen Koppelkondensator miteinander verbunden sind.
  • Zum Beispiel bei Adressendecodern für MOS-Speicherbausteine ist es erforderlich, ein Taktsignal zeitgerecht mit einem Steuersignal durchzuschalten. Eine SchaltwEsanordnung, die dies erfüllt, ist bereits vorgeschlagen worden. Sie ergibt sich aus Figur 1. Einem Schalttransistor S wird an seinem Steuereingang ein zweites Signal S2 zugeführt. Der einen Anschlußstelle der gesteuerten Strecke des Schalttransistors S, und zwar dem Drainanschluß, wird das erste Signal S1 zugeleitet. Der Drainanschluß und der Steuereingang des Schalttransistors S sind über einen Koppelkondensator CK miteinander verbunden. Am Ausgang A wird das Ausgangssignal abgenommen.
  • Am Ausgang A liegt außerdem die gesteuerte Strecke eines weiteren Transistors 2, der von einem Taktsignal S3 angesteuert wird. Die Ausgangskapazftät des Schalters ist mit CA eingezeichnet. Der Steuereingang des Schalttransistors S ist mit einer Vorstufe, bestehend aus den Transistoren VT, T1 verbunden.
  • Der Transistor VT, dessen Steuereingang das Taktsignal S3 zugeführt wird, und der an die Betriebsspannung UDD angeschlossen ist, dient zur Aufladung der zwischen dem Ausgang AZ der Vorstufe und dem Steuereingang des Schalttransistors S gegebenen Lastkapazität CL und der zwischen dem Ausgang AZ der Vorstufe und der gesteuerten Strecke des Schalttransistors S gegebenen Koppelkapazität CK. Die Lastkapazität CL und der Koppelkondensator CK werden über dem Transistor T1 entladen, wenn an dessen Steuereingang ein Signal S4 anliegt.
  • Mit Hilfe des Signalplanes der Figur 2, in dem die Spannungen über der Zeit t aufgetragen sind, wird die Funktion des Schalters der Figur 1 erläutert. Zunächst liegt das Taktsignal 53 an. Dadurch wird über den Transistor VT die Lastkapazität CL und die Koppelkapazität CK auf die Spannung UDD - UT aufgeladen. UT ist dabei die Schwellspannung des Transistors VT. Gleichzeitig wird die Ausgangskapazität CA über dem Transistor T2 entladen. Unter der Voraussetzung, daß an dem Transistor T1 kein Signal S4 anliegt, bleibt der Transistor T1 gesperrt und der Schalttransistor leitend.
  • In dem Augenblick, in dem das erste Signal S1 an den Drainanschluß des Schalttransistors S angelegt wird, wird über den Koppelkondensator CK die Spannung 52 am Steuereingang des Schalttransistors um einen Betrag tJH angehoben. Die Funktion des Koppelkondensators CK ist bekannt, sie kann zlB. der Literaturstelle Journal of Solid-State Circuits, Vol.SC -7, Nr.3, Juni 1973, Seiten 217 bis 224, entnommen werden. Die Kapazität des Koppelkondensators CK kann nun so gewählt werden, daß die Spannung am Ausgang A des Schalttransistors S die Spannung des Signals S1 am Drainanschluß des Schalttransistors S erreicht. Dazu muß aber die Kapazität des Koppelkondensators CK erheblich größer sein als die Lastkapazität CL. Da die Lastkapazität CL bei vielen Anwendungsfällen große Werte annimmt, muß auch die Kapazität des Koppelkondensators CK sehr groß gewählt werden. Dann aber kann z.B. bei Adressdecodern der erforderliche Mindestwert der Koppelkapazität nicht mehr erreicht werden, weil zu deren Realisierung zu wenig Fläche zur Verfügung steht.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Schalter aus MOS-Transistoren anzugeben, der ein erstes Signal bei Vorliegen eines zweiten Signales durchschaltet, bei dem aber die Kapazität des Koppelkondensators klein sein kann und somit dessen Realisierung wenig Fläche beansprucht.
  • Die Aufgabe wird dadurch gelöst, daß zwischen der Vorstufe und dem Steuereingang des Schalttransistors die gesteuerte Strecke eines Abtrenntransistors angeordnet ist, der gesperrt wird, wenn das erste Signal an den Schalttransistor angelegt wird.
  • Durch den Abtrenntransistor wird die Lastkapazität vorübergehend aufgetrennt. Am Steuereingang des Schalttransistors liegt somit nur noch eine sehr kleine Restkapazität, entsprechend klein kann auch die Kapazität des Koppelkondensators gewählt werden. Dann aber ist zur Realisierung des Koppelkondensators nur noch wenig Fläche auf einem Baustein erforderlich.
  • Weiterbildungen der Erfindung. ergeben sich aus den Unteransprechen.
  • Anhand von Ausführungsbeispielen, die in den Figuren dargestellt sind, wird die Erfindung weiter erläutert. Es zeigen: Fig.3 einen Schalter mit Abtrenntransistor, Fig.4 einen Signalplan zu dem Schalter der Figur 3, wenn en den Steuereingeng des Abtrenntransistors ein Steuersignal angelegt wird, Fig.5 einen signalplan des Schalters der Figur 3, wenn an den Steuereingang des Abtrenntransistors ein festes Potential angelegt wird, Fig.6 einen Schalter, bei dem zusätzlich ein L-detransistor vorgesehen ist, Fig.7 einen Signalplan zu dem Schalter der Figur 6, Fig.8 die Verwendung des erfindungsgemäßen Schalters bei einem Adressdecoder für einen MOS-Speicherbaustein, Fig.9 eine Schaltung zur Erzeugung eines Taktsignals.
  • Der Schalter gemäß Figur 3 entspricht dem Schalter nach Figur 1 mit der Ausnahme, daß zwischen dem Ausgang AZ der Vorstufe und dem Steuereingang des Schalttransistors S die gesteuerte Strecke eines Abtrenntransistors AT eingefügt ist. Dadurch wird die Lastkapazität aufgetrennt, der größere Teil CL' der Lastkapazität liegt zwischen dem Ausgang AZ der Vorstufe und dem Abtrenntransistor AT, der kleinere Teil CL'' zwischen dem Abtrenntransistor AT und dem Steuereingang des Schalttransistors .5.
  • Anhand des Signalplanes der Figur 4 wird die Funktion des Schalters der Figur 3 erläutert. Dabei wird davon ausgegangen, daß an dem Steuereingang des Abtrenntransistors AT ein Taktsignal S5 angelegt wird. Zunächst wird wiederum des Taktsignal S3 an den Transistor VT und an den Transistor T2 angelegt.
  • Glsichzeitig wird das Taktsignal S5 dem Steuereingang des p;btrenntransistors AT zugehrt. Damit kann sich das zweite Signal S2 über den Transistor VT am Ausgang AZ der Vorstufe bilden und entsprechend bildet sich am Steuereingaug des Schalttransistors S eine Spannung U2, die den Schalttransistor leitend steuert. Während dieser Vorladephase erreicht die Spannung U2 den Wert des Signales S2, maximal jedoch den Wert b5 - UT. Während nun das erste Signal S1 an den Schalt@ transistor s angelegt wird, muß das Taktsignal 55 abgeschaltet werden. Damit wird der Abtrenntransistor AT gesperrt und die Lastkapazität CL' vom Steuereingang des Schalttransistors S abgetrennt. Am Steuereingang des Schalttransistors S liegt nur noch die sehr kleine Restkapazität CLI'.
  • Mit dem Anliegen des ersten Signals S1 wird über die Koppelkapazität CK die Spannung am Steuereingang des Schalttransistors S um den Betrag UH angehoben. Da jedoch die Restkapazität CL" sehr klein ist, kann auch die Koppelkapazität CK klein gewählt werden. Somit ist zur Realisierung des Koppelkondensators CK, auf einen Baustein ein geringer Fläche bedarf notwendig und es ist trotzdem möglich, die Spannung SA am Ausgang A des Schalttransistors S auf einen Wert anzuheben, der dem des ersten Signals S1 entspricht.
  • Wird ein Signal 54 an den Steuereingang des Transistors T1 angelegt, dann ergeben sich Verhältnisse, wie sie in dem Spannungsdiagramm der Figur 4 gestrichelt dargestellt sind.
  • Die Schaltung zur Erzeugung des Taktsignales S5 kann entsprechend Figur 9 anstehen. Zwei Transistoren T3 und T4 sind Serie geschaltet. An den Steuereingang des Transistors T3 wird das Taktsignal S3, all den Steuereingang des Transistors das erste Signal S1 angelegt. Es ist auch möglich, an den Steuereingang des Abtrenntransistors AT ein festes Potential anzulegen. Damit wird eine zusätzliche Schaltung zur Erzeugung des Taktsignales 55 eingespart. Die sich dann ergebenden Spannungsverhältnisse sind in Figur 5 dargestellt. Das feste Potential am Steuereingang des Abtrenntransistors AT ist mit UG bezeichnet. Während der Vorladephase, während der das Taktsignal 53 anliegt, erreicht die Spannung U2 über den Abtrenntransistor AT den Wert des Signales S2, maximal jedoch UG - UT. UT ist dabei die Schwellspannung des Abtranntransistors AT. Mit dem Einschalten des ersten Signales S1 steigen die Spannung U2 und damit auch die von 32. Die Spannung U2 am Steuereingang des Schalttransistors s wird dabei über den Koppelkondensator CK um den Betrag UHi angehoben. Sobald die Spannung des Signales S2 den Wert UG-UT erreicht hat, wird der Abtrenntransistor AT gesperrt und die große Lastkapazität CL't' abgetrennt. Dann ist nur noch die Restkapazität CL11 am Steuereingang des Schalttransistors S wirksam Nach dem Sperren des Abtrenntransistors AT wird die Spannung U2 am Steuereingang des Schalttransistors S um einen weiteren Betrag UH2 angehoben.
  • Figur 6 zeigt einen Schalter aus MOS-Transistoren, bei dem zwischen dem Abtrenntransistor AT und dem Steuereingang des Schalttransistors s ein weiterer Transistor, der sogenannte Vorladetransistor VTS vorgesehen ist. Dadurch wird die an den Steuereingang des Abtrenntransistors AT anzulegende Spannung UG unkritisch. Bei dem Schalter der Figur 3 muß nämlich die Spannung UG am Steuereingang des Abtrenntransistors AT so gewählt werden, daß die Vorladung der Lastkapazität nicht zu lange dauert (UG ist zu klein) und daß zu Beginn des ersten Signals 51 die Lastkapazität CL nicht zu lange wirksam bleibt (die Spannung UG ist zu hoch). Am Schalter der Figur 6 wird die Spannung U2 am Steuereingang des Schalttransistors S durch den zusätzlichen Vorladetransistor VT2 immer auf das Potential des Signales S2 vorgeladen. Dadurch kann die Spannung UG am Steuereingang des Abtrenntransistors AT so niedrig gewählt werden, daß der Abtrenntransistor unmittelbar mit Beginn des Anstieges des ersten Signals 31 gesperrrt wird. Nun muß die Spannung UG am Steuereingang des Abtrenntransistors AT nur noch so groß sein, daß für den Fall, daß am Transistor T1 das Signal S4 anliegt, die Restkapazität CLX' und die Koppelkapazität CK über den Abtrenntransistor AT ausreichend schnell entladen werden können.
  • An den Steuereingang des Vorladetransistors VT2 wird ebenfalls das Taktsignal S3 angelegt. Er wird r.'t nur wahrend der Vorladezeit leitend gesteuert. Der Zustand des Abtrenntransistors AT ist dann während der Vorladezeit chne Ein fluß auf die Schnelligkeit, mit der die Spannungen 52 und eingestellt werden. Da der Abtrenntransistor AT unmittel@ar @@ Beginn des Anstiegs des erster. Signales A1 gesperrt wird, w@@@ die Spannung U2 am Steuereingang des Schalttransistors 5 den Koppelkondensator CK sofort um einen Betrag @H angehoben Die Verwendung des Schalters innerha@b eines Adressdecoder@ für einen MOS-Speicherbaustein @@@ in Figur 8 gezeigt. Dabesind die einzelnen Elemente @@@ Schalters entsprechend Figur @ benannt. Zusätzlich ist noch die Parallelschaltung von Trans@-storen T10 - T15 vorgesehen, an deren Steuereingänge die Adresssignale negiert oder unnegier, @u@@führt werden. Immer wenn ein Adressignal an einem der fransistoren T10 bis T15 an@ieg@, und diesen Transistor @@@tend @@@@@@@, werden die Lastkapazitäten CL' und CL'' sow@e dei @@ppelkondensator CK entladen.
  • Dann wird der Schalttr@@@@@@@ @@ @@sperrit und das erste Sig@ nal S1 wird nicht zu@@@@@gang @@@ge@@kaltet. Sind jedoch alle Transistoren T10 @@@ T15 @@@perrt, dann wird beim Anliegen des ersten Signaies S@ @eses zum Ausgang A durchgeschaltet.
  • Der erfindungsgemäße MOS-Schalter erfordert zu seiner Realisierung nur einen geringen @l@chenbedarf, da die Kapazita@ des Koppelkondensators @@@@@ @@@ @@rd der Vorladetransiste eingefügt, dann kann die Vorbersitunszeit des MOS-Schalters verkürzt werden. Ein @@terer @orieil des MOS-Schalters liegt darin, daß die volle Amplitude des ersten Signales am Ausgang erreicht wird und aie Anstiegs@eit des Ausgangsignals kurz ist. Der MOS-Schalter ist somit besonders dort geeignet, wo aus Platzgründen die Koppelkapazität nicht genügend groß dimensioniert werden können. Dies ist z.B.
  • bei Adressdecodern für MOS-Speicherbausteine der Fall.
  • 6 Patentansprüche 9 Figuren

Claims (6)

  1. P a t e n t a n s P r ü c h e Schalter aus MOS-Transistoren, der ein erstes Signal bei Vorliegen eines zweiten Signales durchschaltet, bei dem das zweite Signal von einer Vorstufe dem Steuereingang eines Schalttransistors, das erste Signal einem Anschluß der gesteuerten Strecke des Schalttransistors zugeführt wird und bei dem der Steuereingang und der eine Anschluß der gesteuerten Strecke des Schalttransistors über einen Koppelkondensator miteinander verbunden sind, d a d u r c h g e k e n n z e i c h n e t, daß zwischen der Vorstufe und dem Steuereingang des Schalttransistors (s) die gesteuerte Strecke eines Abtrenntransistors (AT) angeordnet ist, der gesperrt wird, wenn das erste Signal (ski) an den Schalttransistor (S) angelegt wird.
  2. 2. Schalter nach Anspruch 1, d a d u r c h g e k e n nz e i c h n e t, daß an dem Steuereingang des Abtrenntransistors (AT) ein Taktsignal (S5) anliegt.
  3. 3. Schalter nach Anspruch 1, d a d u r c h g e k e n nz e i c h n e t , daß an dem Steuereingang des Abtrenntransistors (AT) eine feste Spannung (UG) anliegt, deren Größe so gewählt ist, daß der Abtrenntransistor (AT) kurz nach dem Anlegen des ersten Signals (S1) sperrt.
  4. 4. Schalter nach Anspruch 3, d a d u r c h g e k e n nz e i c h n e t, daß zwischen dem Abtrenntransistor (AT) und dem Steuereingang des Schalttransistors (S) ein Vorladetransistor (VT2) vorgesehen ist, dessen gesteuerte Strecke zwischen einer Betriebsspannungsquelle (VDD) und der zum Steuereingang des Schalttransistors (S) führenden Leitung geschaltet ist, und dessen Steuereingang ein solches Takt signal (53) zugeführt wird, daß der Vorladetransistor vor dem Anlegen des ersten Signales (S1) an den Schalttransistor (S) leitend ist, aber während des Anliegens des ersten Signales gesperrt ist.
  5. 5. Schalter nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß in Serie zu der gesteuerten Strecke des Schalttansistors (S) die gesteuerte Strecke eines weiteren Transistors (T2) angeordnet ist, durch den die Ausgangskapazität (CA) des Schaltransistors entladen wird.
  6. 6. Eins aus n-Decoder, bei dem n-Transistoren parallel geschaltet sind und an dem Verbindungspunk-t der parallel geschalteten Transistoren ein Ladetransistor angeordnet ist, unter Verwendung des Schalters nach einem der Ansprüche 1 bis 5, d a d u r C h g e k e n n z e i c n e t, daß am Verbindungspunkt der parallel geschalteten Transistoren (T10 bis T15) der eine Anschluß der gesteuerten Strecke des Abtrenntransistors (AT) mgeschlossen ist.
DE2443490A 1974-09-11 1974-09-11 Schalter aus mos-transistoren Withdrawn DE2443490A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2443490A DE2443490A1 (de) 1974-09-11 1974-09-11 Schalter aus mos-transistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2443490A DE2443490A1 (de) 1974-09-11 1974-09-11 Schalter aus mos-transistoren

Publications (1)

Publication Number Publication Date
DE2443490A1 true DE2443490A1 (de) 1976-03-25

Family

ID=5925450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2443490A Withdrawn DE2443490A1 (de) 1974-09-11 1974-09-11 Schalter aus mos-transistoren

Country Status (1)

Country Link
DE (1) DE2443490A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2365246A1 (fr) * 1976-09-16 1978-04-14 Siemens Ag Decodeur comportant des transistors mos
DE3028778A1 (de) * 1980-07-29 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Decodiereinrichtung
DE3028735A1 (de) * 1980-07-29 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Halteschaltung zur definierten potentialfestlegung von decodergatterausgaengen
EP0080740A2 (de) * 1979-10-09 1983-06-08 Siemens Nixdorf Informationssysteme Aktiengesellschaft Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung von Hochspannungs-MOS-Transistoren
EP0169452A2 (de) * 1984-07-25 1986-01-29 Siemens Aktiengesellschaft Integrierte Schaltung eines in komplementärer Schaltungstechnik aufgebauten dynamischen Halbleiterspeichers
US4947064A (en) * 1988-06-09 1990-08-07 Samsung Electronic Co., Ltd. Semiconductor device having a time delay function
EP0405431A2 (de) * 1989-06-30 1991-01-02 Honeywell Inc. Komplexe Logikschaltung mit einer von Taktsignalen bewirkten Spannungsversorgung

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2365246A1 (fr) * 1976-09-16 1978-04-14 Siemens Ag Decodeur comportant des transistors mos
EP0080740A2 (de) * 1979-10-09 1983-06-08 Siemens Nixdorf Informationssysteme Aktiengesellschaft Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung von Hochspannungs-MOS-Transistoren
EP0080740A3 (de) * 1979-10-09 1983-08-31 Siemens Nixdorf Informationssysteme Aktiengesellschaft Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung von Hochspannungs-MOS-Transistoren
DE3028778A1 (de) * 1980-07-29 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Decodiereinrichtung
DE3028735A1 (de) * 1980-07-29 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Halteschaltung zur definierten potentialfestlegung von decodergatterausgaengen
EP0169452A2 (de) * 1984-07-25 1986-01-29 Siemens Aktiengesellschaft Integrierte Schaltung eines in komplementärer Schaltungstechnik aufgebauten dynamischen Halbleiterspeichers
EP0169452A3 (en) * 1984-07-25 1988-01-13 Siemens Aktiengesellschaft Berlin Und Munchen Integrated circuit for a dynamic semiconductor memory of the complementary circuit technique
US4947064A (en) * 1988-06-09 1990-08-07 Samsung Electronic Co., Ltd. Semiconductor device having a time delay function
EP0405431A2 (de) * 1989-06-30 1991-01-02 Honeywell Inc. Komplexe Logikschaltung mit einer von Taktsignalen bewirkten Spannungsversorgung
EP0405431A3 (en) * 1989-06-30 1991-06-12 Honeywell Inc. Complex logic circuit obtaining power from clock signals

Similar Documents

Publication Publication Date Title
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE2659207B2 (de) In einem integrierten MOSFET-Schaltkreis ausgebildete Verzögerungsstufe
DE2657948B2 (de) Logikschaltung
DE2946025C2 (de)
DE2557165C3 (de) Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein
DE2413804C2 (de) Schaltungsanordnung für eine wortorganisierte Halbleiterspeichermatrix
DE4204400A1 (de) Schaltung zur erzeugung einer rueckwaertsregelspannung
DE2362170C3 (de) Nichtlineare integrierte Schaltung
DE4117882C2 (de)
DE2443490A1 (de) Schalter aus mos-transistoren
DE2609714A1 (de) Speicherzellenanordnung
DE19823687A1 (de) Fuselatch-Schaltung
DE2505245A1 (de) Festwertspeicherbaustein
EP0496910B1 (de) Schaltungsanordnung zur Generierung eines Rücksetzsignals
EP1078460A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE2618760A1 (de) Halbleiter-speichervorrichtung
DE2901234A1 (de) Zweizustandsschaltung
EP1066636A1 (de) Integrierte schaltung
EP0015364A1 (de) Multivibrator aus Feldeffekt-Transistoren
DE2555437A1 (de) Leseverstaerker
DE19906860C2 (de) Tristate-Differenz-Ausgangsstufe
DE2053744C3 (de) Inverterschaltung
DE2505285A1 (de) Schaltungsanordnung zum einstellen der information bei einem programmierbaren ecl-festwertspeicher
DE3300433C2 (de) Schaltung zur Erzeugung eines verzögerten Signals
DE2553344A1 (de) Speicherbaustein

Legal Events

Date Code Title Description
OD Request for examination
8139 Disposal/non-payment of the annual fee