DE2555437A1 - Leseverstaerker - Google Patents

Description

Böblingen, den 9. Dezember 1975 mö/se

Anme.lderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtlic'ies Aktenzeichen: Neuanmeldung

Aktenzeichen der Anmelderin: BU 974 005 ^ c C C/ ο η

Leseverstärker

Die Erfindung betrifft einen Leseverstärker, enthaltend einen Transistor-Differenzverstärker, mit dessen Eingängen zwei hinsichtlich ihrer Potentialdifferenz abzuführende Leitungen, vorzugsweise Leseleitungen einer Speicheranordnung, gekoppelt sind.

Die Eingangsempfindlichkeit von Differenzverstärkern hängt stark von den mit den Verstärkereingängen verbundenen Vorspannungen ab. Macht man diese signalunabhängige Differenzspannung der Eingänge eines Leseverstärkers kleiner, kann man auch kleinere Signale auf den zugehörigen Abfühlleitungen feststellen« Damit verbunden steigt jedoch auch die Gefahr an, daß man Differenzspannungen, die von Störungen herrühren, miterfaßt bzw. mit anderen Worten, daß der Leseverstärker zu empfindlich ist. Man hat demzufolge bereits verschiedene Wege eingeschlagen, um einen derart kritisch vorgespannten Leseverstärker in Zeiten, in denen keine Lesevorgänge durchzuführen sind, durch entsprechende Schaltungen abzuschalten. Man spricht in diesem Zusammenhang von Abtast-Verstärkern bzw. getakteten Leseverstärkern (Strobe-Verfahren) Obwohl solche Abtastverfahren durchaus die Eingangsempfindlichkeit solcher Leseverstärker herabzusetzen gestatten, ist bei diesen Verfahren insbesondere das Erfordernis zusätzlicher sehr genauer Zeittaktsignale störend.

Es ist Aufgabe der Erfindung, einen Leseverstärker zur Erfassung

609850/0599

sehr kleiner Potentialdifferenzen anzugeben, der dennoch zeitweise in seiner Eingangsempfindlichkeit gegenüber Störeinflüssen herabgesetzt werden kann. Gelöst wird diese Aufgabe durch die im Patentanspruch 1 gekennzeichneten Maßnahmen. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen bezeichnet. Bei der Erfindung ist von Vorteil, daß keine zusätzlichen kritischen Taktsignale zur Erzielung der Störunempfindlichkeit erforderlich sind. Die Störabweisung erfolgt, indem in dem betreffenden Zeitabschnitt eine derartige Potentialdifferenz auf den Leseleitungen aufrechterhalten wird, daß der Leseverstärker durch etwaige Stör- oder auch Informationssignale nicht berührt wird. Kurz vor einem Lesevorgang wird durch ein Ausgleichselement parallel zu den Leseverstärkereingängen ein Potentialausgleich und damit ein Herabsetzen der Ansprechschwelle erreicht, über einen Rückkopplungspfad wird die Potentialdifferenz erfaßt und, wenn sie genügend klein ist, das Ausgleichselement selbsttätig ausgeschaltet, so daß für den eigentlichen Lesevorgang eine außerordentlich niedrige Ansprechschwelle zur Verfügung steht.

Die Erfindung wird im folgenden anhand des in der Figur dargestellten Ausführungsbeispiels näher erläutert.

Der in der Zeichnung dargestellte Differenzverstärker ist als Leseverstärker mit seinen Eingangsanschlüssen 10 und 12 jeweils mit einer der beiden Leitungen 14 bzw. 16 verbunden, welche die beiden Ausgangsleitungen einer Vielzahl von MNOS- oder MAOS-Speicherelementen S. bis S darstellen, die jeweils parallel zwischen diesen Leitungen 14 und 16 angeordnet sind.

Unter derartigen MNOS- und MAOS-Elementen sollen Feldeffekttransistoren mit variabler Schwellenspannung verstanden sein, d.h. die Speicherinformation kann dadurch gespeichert werden, daß man den Wert der Schwellenspannung auf ein bestimmtes Potential einstellt, das am Gate dieses Elementes anliegen muß, um es in den Leitzustand zu überführen. Ist die Schwellenspannung auf einen hohen Wert eingestellt, sei vereinbarungsgemäß eine binäre "0" in dem Speicher-

BU 974 005

609 850/0599

element gespeichert. Entsprechend bedeutet eine binäre "1", daß die Schwellenspannung auf ihren niedrigeren Wert eingestellt ist. Auf ein an das Gate eines solchen Speicherelementes angelegtes kleines Abfühlsignal hin, läßt sich die jeweilige Speicherinformation (in Form eines von zwei möglichen Schwellenspannungswerten) ermitteln. Verursacht das Abfühlsignal kein Einschalten des Speicherelementes, lag der Zustand einer hohen Schwellenspannung und somit eine gespeicherte binäre "0" vor. Wird andererseits auf ein solches Abfühlsignal hin das Speicherelement leitend, lag der Zustand der niedrigen Schwellenspannung entsprechend einer gespeicherten binären "1" vor. Der Vorgang des Einsteilens der Schwellenspannungswerte solcher Speicherelemente ist an sich bekannt und wird im Rahmen der Beschreibung dieser Erfindung vorausgesetzt.

Die Abfühlelemente im Differenz-Leseverstärker werden durch zwei FET Ql und Q2 dargestellt, deren Source-Anschlüsse miteinander an eine Konstantstromquelle 18 angeschlossen sind und deren Drain-Anschlüsse über je einen weiteren FET Q3 bzw. Q4 mit einer positiven Betriebsspannungsquelle +V verbunden sind. Das Gate-Potential der FET Q3 und Q4 wird jeweils durch einen weiteren FET Q5 bzw, Q6 zusammen mit einem Kondensator Cl bzw. C2 geregelt. Der anfängliche Gate-Spannungswert für Q3 und Q4 bestimmt sich aus den in Leitzustand befindlichen FET Q5 und Q6. Die Spannungsdifferenz zwischen den Gate- und Source-Anschlüssen der FET Q3 und Q4 wird dann bei Potentialänderungen an den Source-Anschlüssen dieser FET durch die besondere sog. Bootstrap-Wirkungsweise der Kondensatoren Cl und C2 aufrechterhalten.

Der Drain-Anschluß eines der Abfühl-Elemente, im dargestellten Fall des FET Q2, ist zur Bereitstellung des Leseverstärker-Ausgangs mit dem Gate eines weiteren FET Q7 verbunden. Der Ausgang von Q7 führt auf einen Verriegelungsschaltkreis sowie auf einen Ausgangsanschluß 20. Ist Q2 im Leitzustand, befindet sich das Potential am Ausgangsanschluß auf dem unteren Pegel; umgekehrt ist bei nichtleitendem Q2 der Ausgangsanschluß auf

BÜ 974 005

B09850/0599

255543?

seinem oberen Spannungspegelwert. Wie anschließend noch näher erläutert werden wird, bedeutet das Auftreten des unteren Pegelwerts am Ausgang während eines Lesevorgangs einen Hinweis darauf, daß eine binäre "0" auf den Leseleitungen 14 und 16 abgefühlt wurde. Entsprechend bedeutet das Auftreten des oberen Spannungspegels am Ausgang, daß auf den Leseleitungen 14 und 16 eine binäre "1" abgefühlt wurde.

Die Gate-Anschlüsse von Ql und Q 2 sind mit den Eingangsklemmen 10 und 12 des Leseverstärkers gekoppelt. Dabei ist das Gate von Ql direkt mit dem Anschluß 10 gekoppelt, während das Gate von Q2 mit dem Source-Anschluß eines FET Q8 verbunden ist, dessen Gate-Anschluß an die Klemme 12 angeschlossen ist. Der Gate-Anschluß von Q2 ist darüber hinaus mit einer Stromquelle 22 verbunden, so daß Spannungsänderungen an der Klemme 12 sich in Potentialänderungen am Gate von Q2 auswirken.

Erfindungsgemäß sind für den Leseverstärker drei unterschiedliche Betriebsweisen vorgesehen. Der erste Betriebszustand ist der Ruhezustand. Im Ruhezustand wird ein den oberen Spannungspegel wiedergebender Aufladeimpuls (restore) an die Gate-Anschlüsse der drei Feldeffekttransistoren Q9, QlO und QIl angelegt, wodurch diese leitend werden. Der erste FET Q9 koppelt damit die Leitung 16 mit einer Referenzspannungsquelle V_,_„, so daß sich die Leitung 16 auf dieses Bezugspotential aufladen wird. Der zweite FET QlO liegt zwischen der Leseleitung 14 und Massepotential, so daß sein Leitzustand ein Entladen der Leitung 14 auf Massepotential bewirkt. Dadurch wird die Spannung an der Klemme 12 auf einem höheren Wert als an der Klemme 10 gehalten. Dieses Differenzpotential spannt somit das Gate von Q2 deutlich höher als das von Ql vor, so daß Q2 leitend wird. Durch die geschilderte Vorspannung der Lese- bzw. Abfühlleitungen wird der Leseverstärker sozusagen von solchen Potentialänderungen auf diesen Leitungen isoliert bzw. dagegen unempfindlich gemacht, die nicht groß und schnell genug sind, um Q2 auszuschalten und damit über Q7 ein Ansteigen des Ausgangspotentials und damit eine falsche

BU 974 005

B09850/0599

Anzeige zu bewirken. Dieselben Vorspannungsmaßnahmen, die bewirken, daß der Leseverstärker-Ausgang gegenüber Störsignalen unempfindlich wird, bewirken jedoch auch, daß die Erkennung von Informationssignalen während des Lesevorgangs problematisch werden könnte.

Bevor deshalb der Leseverstärker Signale abfühlen kann, muß die Differenzspannung zwischen den beiden Eingangsklemmen soweit heruntergesetzt werden, daß der Abfühlvorgang ohne ungebührlich lange Lesezeiten möglich ist. Das wird in der zweiten Betriebsphase, der sogenannten Ausgleichsphase bewerkstelligt. In dieser Betriebsphase ist der vorerwähnte Auflade-Impuls auf seinem unteren Pegelwert, so daß die Vorspann-Elemente Q9, QlO und QIl ausgeschaltet sind. Bei gesperrten FET Q9 und QlO sind somit die Leseleitungen 14 und 16 von der Spannung V_^ bzw, Massepotential abgetrennt. Bei gesperrtem Ql kann der Gate-Anschluß von Ql2 mit dem Drain-Potential des gesperrten Ql ansteigen, so daß Q12 leitend wird. Ist Ql2 aber leitend, werden die Klemmen 10 und 12 darüber miteinander verbunden, so daß das Potential an der Klemme 10 demgegenüber ansteigt und das an der Klemme 12 entsprechend absinkt. Sinkt das Potential an der Klemme 12 gegenüber dem Vorzustand ab, wird Q8 weniger stark leitend, so daß das Gate-Potential von Q2 absinkt. Bei ansteigendem Potential an der Klemme 10 und absinkendem Potential an der Klemme 12 reduziert sich im Ergebnis die Potentialdifferenz über den Eingangsklemmen des Leseverstärkers soweit, bis Q2 sich dem Ausschalt- und Ql sich dem Einschaltzustand nähert. Mit anderen Worten ergibt sich dadurch die Wirkungsweise, daß die Eingangsschwellenspannung des Leseverstärkers bzw. die Potentialdifferenz an den Gate-Anschlüssen von Ql und Q2 nahezu 0 wird. An diesem Punkt wird die Spannung am Drain-Anschluß von Ql gerade einen solchen Wert annehmen, daß Ql2 gesperrt wird, wodurch der Leseverstärker mit optimaler Empfindlichkeit hinsichtlich der zwischen den Leitungen 14 und 16 zu erwartenden Signalspannungen bereitsteht. Dann befindet sich der Verstärker in seinem dritten Betriebszustand, dem Abfühlzustand. Um den Zustand irgendeines der Speicherlemen-

BU 874 005

609850/0599

te auszulesen, wird ein kleines positives Abfühlsignal an den jeweiligen Gate-Anschluß des Elementes angelegt. Liegt für das betreffende Speicherelement der Zustand der hohen Schwellenspannung vor, wird das Speicherelement dadurch nichtleitend, so daß der untere Spannungspegelwert an der Ausgangsklemme 20 aufrechterhalten bleibt, was auf eine gespeicherte binäre "0" zurückschließen läßt. Lag für das betreffende Speicherelement jedoch der Zustand der geringen Schwellenspannung vor, wird das betreffende Speicherelement dadurch leitend und stellt somit eine leitende Verbindung zwischen den Eingangsklemmen 10 und 12 her. Das Absinken der Potentialdifferenz zwischen den Klemmen 10 und 12 setzt sich nun so lange fort, bis das Gate-Potential von Q2 unter den Wert des Potentials am Gate von Ql abfällt, so daß Q2 gesperrt wird und Ql einschaltet. Wenn Q2 gesperrt wird, schaltet Q7 ein, so daß das Potential an der Ausgangsklemme 20 ansteigen kann. Das gibt dann den Hinweis auf eine durch den Abfühlvorgang ausgelesene gespeicherte "1".

Im Rahmen der Erfindung sind durchaus zahlreiche Schaltungsabwandlungen möglich, mit denen den jeweiligen AnwendungsVerhältnissen Rechnung getragen werden kann. Beispielsweise können als Lastelemente einfache widerstandsbehaftete Elemente oder Einzel-Feldeffekttransistoren verwendet werden, deren Gate-Anschlüsse miteinander an ein positives Potential angeschlossen sind. Darüber hinaus kann ein solcher erfindungsgemäßer Leseverstärker auch zum Auslesen von Differenzsignalen aus anderen als den im Ausführungsbeispiel angenommenen MNOS- oder MAOS-Speicherelementen benutzt werden.

BU 974 005

609850/0599

Claims (6)

1. PATENTANSPRÜCHE

   Leseverstärker, enthaltend einen Transistor-Differenzverstärker, mit dessen Eingängen zwei hinsichtlich ihrer Potentialdifferenz abzufühlende Leitungen, vorzugsweise Leseleitungen einer Speicheranordnung, gekoppelt sind, dadurch gekennzeichnet, daß beide Eingänge (10, 12) mit ihren angeschlossenen (Lese-)Leitungen (14, 16) in einem ersten Zeitabschnitt über je einen steuerbaren Schalter (Q9* QlO) mit je einer Spannungsquelle (V_REF, Masse) verbunden sind, deren Differenzwert groß gegenüber zu erwartenden Störsignal-Amplituden auf den Leitungen (14, 16) ist, daß zwischen den Eingängen (10, 12) ein während eines zweiten Zeitabschnittes wirksamer Transistor (Q12) vorgesehen ist, dessen Schaltstrecke parallel zu den Eingängen liegt, dessen Steueranschluß mit dem Ausgang eines (Ql) der beiden Transistoren (Ql, Q2) des Differenzverstärkers verbunden ist und über den ein Rückkopplungspfad auf den Eingang des anderen Differenzverstärker-Transistors (Q2) vorgesehen ist.
2. 2. Leseverstärker nach Anspruch 1, dadurch gekennzeichnet, daß der vom Ausgang des Differenzverstärker-Transistors (Ql) gesteuerte, parallel zu den Eingängen angeordnete Transistor (Q12) so ausgelegt und vorgespannt ist, daß seine Ausschaltschwelle etwa mit dem Einschaltzeitpunkt des Differenzverstärker-Transistors (Ql) zusammenfällt.
3. 3. Leseverstärker nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Transistoren Feldeffekttransistoren, vorzugsweise vom Isolierschicht-Typ sind.
4. 4. Leseverstärker nach einem der vorhergehenden Ansprüche, gekennzeichnet durch seine Verwendung im Zusammenhang mit Speicherelementen, deren Speicherzustand durch den jeweiligen Schwellenwert bestimmt ist.
5. BU 974 005
6. 6 09850/0599

   ■t.

   Leerseite