DE2430692A1 - Verfahren zum herstellen von verbindungsloechern in isolierschichten - Google Patents

Verfahren zum herstellen von verbindungsloechern in isolierschichten

Info

Publication number
DE2430692A1
DE2430692A1 DE2430692A DE2430692A DE2430692A1 DE 2430692 A1 DE2430692 A1 DE 2430692A1 DE 2430692 A DE2430692 A DE 2430692A DE 2430692 A DE2430692 A DE 2430692A DE 2430692 A1 DE2430692 A1 DE 2430692A1
Authority
DE
Germany
Prior art keywords
conductor
insulating layer
connecting holes
connecting hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2430692A
Other languages
English (en)
Other versions
DE2430692C2 (de
Inventor
John S Lechaton
Leo Paul Richard
Daryl Clifton Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2430692A1 publication Critical patent/DE2430692A1/de
Application granted granted Critical
Publication of DE2430692C2 publication Critical patent/DE2430692C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

Aktenzeichen der Anmelderin: FI 972 161
Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
Die Erfindung betrifft ein Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten für Kontakte zu Leiterzügen von Leitungsmustern.
Ein solches Leitungsmuster verbindet die aktiven Bereiche eines Halbleiterchips miteinander. Das Leitungsmuster ist normalerweise auf einer auf der Halbleiteroberfläche aufgewachsenen Isolierschicht aufgebracht. Zur Passivierung wird das Leitungsmuster seinerseits mit einer zweiten Isolierschicht bedeckt. Diese zweite Isolierschicht ist nicht eben, sondern hat Erhöhungen, die dem auf der ersten Isolierschicht sich erhebenen Leitungsmuster entsprechen. Zum Kontaktieren des Leitungsmusters von außen, oder um das Leitungsmuster mit einer zweiten Ebene der Metallisierung zu verbinden, müssen an festgelegten Punkten der zweiten Isolierschicht über den Leiterzügen Verbindungslöcher hergestellt werden. Die herzustellenden Verbindungslöcher liegen alle in den erhöhten Bereichen der zweiten Isolierschicht. Früher war es üblich, daß der Durchmesser des Verbindungslochs kleiner war als die Breite des Leiterzugs, so daß das Verbindungsloch auch in den
409883/1288
Fällen einer geringen Fehljustierung an keiner Stelle seitlich über den Leiterzug hinausragte. Dies wurde dadurch sichergestellt, daß entweder die Leiterzüge die notwendige Breite hatten, oder daß sie im Bereich des Verbindungslochs entsprechend verbreitert wurden. Bereits heute haben jedoch die einerseits kleinen, andererseits sehr hoch integrierten Halbleiterschaltungen sehr dichte Leitungsmuster, die eine über den Durchmesser der Verbindungslöcher hinausgehende Breite der Leiterzüge nicht mehr gestatten, weil dadurch zu viel wertvolle Fläche, die für Leiterzüge benötigt wird, verschwendet würde.
unglücklicherweise hat sich nun gezeigt, daß in den Fällen, in denen der Durchmesser des Verbindungslochs genauso groß oder größer ist als die Breite der Leiterzüge beim Ätzen der Verbindungslöcher ein Problem auftritt, das als sogenannter "Tunnel"-Effekt bezeichnet wird. Wie weiter unten anhand der Fign. 1A bis 1C im einzelnen erläutert wird, beruht dieser unerwünschte Effekt darauf, daß beim Ätzen der Verbindungslöcher auf beiden Seiten des Leiterzugs bzw. auf beiden Seiten der durch ihn verursachten Erhöhung in der Isolierschicht das Material, auf dem die Isolierschicht besteht, schon bis zum Niveau der oberen Oberfläche des Leiterzugs entfernt ist, bevor das die Erhöhung bildende Isoliermaterial über dem Leiterzug vollständig entfernt ist. Ab diesem Moment ist das Isoliermaterial, das die Seitenflanken der Leiterzüge bedeckt, dem Angriff des Ätzmittels ausgesetzt. Aus nicht ganz geklärten Gründen wird nun dieses Material, das die Seitenflanken des Leiterzugs bedeckt, wesentlich schneller geätzt, als das Isoliermaterial an anderen Stellen. Die Folge ist, daß, wenn die obere Oberfläche des Leiterzugs im Bereich des Verbindungslochs vollständig vom Isoliermaterial befreit ist, die Seitenflanken des Leiterzugs vollständig freigeätzt sind, wobei sich dieses Freiätzen auch über den Bereich des Verbindungslochs hinaus erstreckt. Der "Tunneleffekt tritt nicht auf, wenn der Leiterzug breiter ist als der Durchmesser des Verbindungslochs, weil dann das Isoliermaterial zu beiden Seiten des Leiterzugs gar nicht oder nur vernachlässigbar angeätzt wird. Der "Tunnel"-
Fi 972 161 409883/ 1288
Sffekt ist also eine Folge der zunehmenden LeiterZugdichte auf Halbleiterchips. Der IITunnel"-Effekt ist nachteilig, well beim nachfolgenden Füllen der Verbindungslöcher mit Kontaktmaterial dieses die Leiterzüge verbreitert und außerdem bis zum Halbleitermaterial gelangt, was zu unerwünschten Reaktionen zwischen dem Kontaktmaterial und dem Halbleitermaterial führen kann. Außerdem wird die Passivierung der Leiterzüge durch den "Tunnel"-Effekt verschlechtert.
Es ist deshalb die Aufgabe der Erfindung, ein Verfahren anzugeben, mit dem Verbindungslöcher für Kontakte zu Leiterzügen, die höchstens so breit sind wie der Durchmesser der Verbindungslöcher, in Isolierschichten geätzt werden können, ohne daß dabei die Seitenflanken der Leiterzüge freigeätzt werden. Dieses Ver- , ! fahren soll außerdem so schnell ablaufen, daß es in einer fabrik- ·
mäßigen Fertigung wirtschaftlich eingesetzt werden kann. !
Diese Aufgabe wird mit einem Verfahren der eingangs genannten Art dadurch gelöst, daß ein Leiterzugmuster mit in de_n Bereichen j der herzustellenden Verbindungslöcher schmalen Leiterzügen auf einem Substrat erzeugt wird, das Substrat und Leiterzugmuster mit einer Isolierschicht abgedeckt werden, daß die durch das Leiterzugmuster bedingten Erhöhungen in der Isolierschicht durch Rück-Kathodenzerstäubung schmaler gemacht werden, bis die Isolierschicht im Bereich der herzustellenden Verbindungslöcher voll- j kommen eingeebnet ist und daß nach Aufbringen einer die herzu- ; stellenden Verbindungslöcher aussparenden Ätzmaske die Isolierschicht so lange geätzt wird, bis das Isoliermaterial über den Leiterzügen in den nicht maskierten Bereichen vollständig entfernt ist.
Bei der Rück-Kathodenzerstäubung, die in einer modifizierten konventionellen Kathodenzerstäubungsvorrichtung durchgeführt werden kann, wird in Umkehrung der normalen Kathodenzerstäubung auf einem Substrat aufgebrachtes Material abgetragen, indem wenigstens ein Teil der Kathodenzerstäubungsleistung an den
Fi 972 161 409 883/128 8
Substrathalter gelegt wird. Das Einebnen durch Rück-Kathodenzerstäubung ist zwar aus der OS 21 64 838 bekannt. Das dort beschriebene Verfahren hat jedoch das Ziel, die gesamte Oberfläche der Isolierschicht einzuebenen, um dadurch günstige Voraussetzungen für das Aufbringen einer zweiten Metallisierungslage zu schaffen. Mit dem Verfahren wird zwar eine sehr gleichmäßige Einebnung erreicht, sie dauert jedoch so lange, daß das Verfahren nur benutzt wird, wenn eine ebene Oberfläche der Isolierschicht unter der zweiten Metallisierungsebene eine wesentliche Voraussetzung für die Qualität und die Zuverlässigkeit des hergestellten Schaltkreises ist. Beim erfindungsgemäßen Verfahren hingegen wird auf eine vollständige Einebnung verzichtet und nur eine bereichsweise Einebnung angestrebt, nämlich in den Bereichen, in denen die Verbindungslöcher erzeugt werden sollen, wobei die Zeit für die bereichsweise Einebnung dadurch verkürzt wird, daß man die Leiterzüge mindestens am Ort der herzustellenden Verbindungslöcher möglichst schmal macht. Da die Einebnung der Isolierschicht der Verfahrensschritt bei der Herstellung der Verbindungslöcher ist, der relativ am längsten dauert, läßt sich deshalb das erfindungsgemäße Verfahren in so kurzer Zeit durchführen, daß es als ein in einer Produktion anwendbares Verfahren attraktiv wird. Beim Ätzen nach dem Einebenen schreitet die Ätzfront parallel zur oberen Oberfläche des Leiterzugs fort und das Ätzmittel hat deshalb keine Gelegenheit, die Seitenflanken des Leiterzugs freizuätzen, bevor alles Isliermaterial von der oberen Oberfläche des Leiterzugs entfernt ist. Damit sind der "Tunnel"-Effekt und die mit ihm verbundenen Nachteile eliminiert.
Es ist vorteilhaft, wenn die Isolierschicht durch Kathodenzerstäubung erzeugt wird. Es ist dann möglich, das Herstellen der Isolierschicht und ihr Einebenen in der selben Apparatur durchzuführen, wobei es vorteilhaft sein kann, das Aufwachsen der Isolierschicht und ihr Einebenen entweder in zwei aufeinanderfolgenden Verfahrensschritten, zwischen denen die Apparatur nicht geöffnet wird, oder gleichzeitig vorzunehmen. Diese Ausgestaltungen des erfindungsgemäßen Verfahrens sind nicht nur
Fi 972 161 409883/1288
zeitsparend, sondern sie reduzieren auch die Gefahr der Beschädigung und Verschmutzung der zu behandelnden Substrate.
Es ist vorteilhaft, wenn die Leiterzüge im Bereich der Verbindungslöcher schmaler als deren Durchmesser gemacht werden. Es ist in diesem Fall sichergestellt, daß auch bei einer geringen Fehljustierung zwischen dem.Verbindungsloch und dem Leiterzug die Kontaktfläche zwischen dem Leiterzug und dem das Verbindungsloch ausfüllenden Kontaktmaterial trotzdem die festgelegte Größe hat.
Wenn Stromstärken-Erfordernisse höchstens eine geringe Widerstandserhöhung in einem Leiterzug zulassen, ist es vorteilhaft, wenn der Leiterzug, der durch das Verbindungsloch zugänglich gemacht werden soll, nur im Bereich des Verbindungsloch schmaler gemacht wird.
Eine noch geringere Widerstandserhöhung läßt sich erreichen, wenn der Leiterzug, der durch das Verbindungsloch zugänglich gemacht werden soll, im Bereich des Verbindungslochs in zwei schmale Leiterzüge aufgespalten wird. Eine solche Aufspaltung hat zur Folge, daß beim Aufbringen der Isolierschicht sich auch zwei schmale Erhöhungen bilden, die beim Einebenen gleichzeitig schmaler gemacht werden, und deshalb doppelt so schnell eingeebnet werden, wie eine Erhöhung, die so breit ist, wie die beiden schmalen Erhöhungen zusammengenommen.
Es ist vorteilhaft, wenn bei einer Gesamtleistung von 4 Kilowatt und einer Aufteilung der Gesamtleistung im Verhältnis von 2,7 : 1,3 auf Kathode und Anode in einer Argonathmosphäre von 1,2 · 1Cf3 Torr und bei einem Elektrodenabstand von etwa 4,2 cm HF-kathodenzerstäubt wird. Unter diesen Bedingungen und bei einer Dicke der Leiterzüge von 8000 Ä* und der Isolierschicht von 23000 werden die Erhöhungen in der Isolierschicht pro Minute um etwa 250 S schmaler gemacht. -
972 161 409883/128 6
Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen beschrieben.
Es zeigen:
Fig· 1 zur Erläuterung des "Tunnel"-Effekts, der auftritt, wenn ein Verbindungsloch durch eine Erhöhung in einer Isoliefschicht zu einem darunterliegenden metallischen Leiterzug geätzt wird, in perspektivischer Darstellung einen Teil einer integrierten Schaltung während der Herstellung,
Fign. 1A + 1B im Querschnitt diesen Teil einer integrierten
Schaltung in verschiedenen Stadien der Herstellung,
Fig. 1C in Aufsicht einen Schnitt entlang der Linie 1C-1C
durch die in der Fig. IB gezeigte Struktur,
Fig. 2 in Aufsicht einen Teil einer ebenen Oberfläche
auf einem Plättchen mit integrierten Schaltkreisen, der ein Metallisierungsmuster, von dem bei . der Anwendung des erfindungsgemäßen Verfahrens ausgegangen wird, und ein angedeutetes Verbindungsloch zeigt,
Fign. 2A - 2F in Querschnitten durch ein Plättchen mit integrierten Schaltkreisen die Verfahrensschritte, die bei der Anwendung des erfindungsgemäßen Verfahrens durchlaufen werden,
Fign. 2A1 -■ 2C in Querschnitten Verfahrensschritte, die denen
in den Fign. 2A - 2C gezeigten vergleichbar sind, und die eine Variante des erfindungsgemäßen Verfahrens darstellen, die anstelle des in den Fign. 2A - 2C illustrierten Verfahrens angewandt
fi 972 161 409883/128 6
werden kann,
Fig. 3 einer der Fig. 2 ähnliche Darstellung, bei welcher der unter dem angedeuteten Verbindungsloch verlaufende Leiterzug anders wie in der Fig. 2 gestaltet ist,
Fig. 4 . eine weitere der in den Fign. 2 und 3 gezeigten
Darstellung ähnliche Struktur, bei welcher der unter dem angedeuteten Verbindungsloch verlaufende Leiterzug anders gestaltet ist wie in den Fign. 2 und 3 und
Fig. 5 eine schematische Darstellung einer bekannten
Vorrichtung, die bei der Durchführung des erfindungsgemäßen Verfahrens verwendet werden kann.
Anhand der Fign. 1A bis 1C wird nun das Problem erläutert, das durch das hier beschriebene Verfahren gelöst wird. Die in der Fig. 1 gezeigte Struktur ist ein Teil eines Plättchens mit integrierten Schaltkreisen und zeigt die Wirkung eines Metallisierungsmusters auf die Isolierschicht, die auf das Metallisierungsmuster niedergeschlagen worden ist. Die gezeigte Struktur kann durch irgendwelche bekannte Verfahren zur Herstellung von integrierten Schaltkreisen erzeugt, werden. Ein solches Verfahren ist z.B. in der US-PS 3 539 876 beschrieben. Auf dem Siliziumsubstrat 10 befindet sich eine Grundschicht 11 aus isolierendem Material, welches, wie z.B. Siliciumdioxid, durch thermische Oxydation der Oberfläche des Substrats 10 erzeugt oder mittels Kathodenzerstäubung oder durch chemisches Niederschlagen aus der Dampfphase aufgebracht werden kann. Zu diesen Materialien gehören z.B. Siliciumdioxid, Siliciumnitrid oder Aluminiumoxid. Die Schicht hat die Aufgabe, das Siliciumsubstrat 10 zu schützen und außerdem das Substrat 10 von einem Metallisierungsmuster, von welchem der Leiterzug 12 ein Teil ist, zu isolieren. Das Metallisierungsmuster wird auf der Schicht 11 mittels in der Halbleitertechnik
Fi 972 161 409883/1 288
bekannter Verfahren gebildet. Solche Verfahren sind z.B. in dem US-Patent 3 539 876 beschrieben. Das Aufbringen des Metallisierungsmusters kann z.B. durch Verfahren erfolgen, die chemisches litzen oder Kathodenzerstäubung beinhalten. Das Metallisierungsmuster ist selektiv mit aktiven Bereichen an der Oberfläche des Substrats 10 durch leitende, nicht gezeigte Verbindungen verbunden, welche die Isolierschicht 11 durchdringen. Das Metallisierungsmuster ist durch eine Schicht 13 aus isolierendem Material, wie z.B. Siliciumdioxid bedeckt. Die Schicht 13 beschützt und isoliert das Metallisierungsmuster. Da es notwendig ist, die Leiterzüge 1-2 in dem Metallisierungsmuster selektiv von oben zu kontaktieren, sei es, um die Chips von außen zu kontaktieren oder um die Leiterzüge 12 mit einem zweiten auf der Isolierschicht 13 aufliegenden Metallisierungsmuster zu verbinden, müssen Verbindungslöcher durch die Isolierschicht 13 zu den Leiterzügen 12 erzeugt werden. Da die konventionellen Niederschlagstechniken eine Schicht 13 erzeugen, die im wesentlichen eine gleichmäßige Dicke hat, wird die Schicht 13 Erhöhungen 14 aufweisen, die den darunterliegenden Leiterzügen 12 entsprechen. Die Verbindungslöcher müssen durch solche Erhöhungen hindurch erzeugt werden. Ein Verbindungsloch, welches geöffnet werden muß, ist auf der Schicht 13 gestrichelt gezeichnet. Bekannte Verfahren, um solche Verbindungslöcher zu bilden, beginnen damit, daß zunächst eine ätzresistente Ätzmaske 15, die das Gebiet des Verbindungslochs freiläßt, erzeugt wird. Die nach diesem Verfahrensschritt vorliegende Struktur zeigt die Fig. 1A. Anschließend wird mit einem das Isoliermaterial lösenden Ätzmittel geätzt, bis die obere Oberfläche des Leiterzugs 12 im Bereich des gewünschten Verbindungslochs freiliegt. Das Ätzverfahren ist im einzelnen in dem US-Patent 3 539 876 beschrieben. Besteht die Isolierschicht 13 aus Siliciumdioxid, so wird zum Ätzen üblicherweise gepufferte Plußsäure verwendet. Die Leiterzüge 12 können aus irgendeinem der bei der Herstellung integrierter Schaltkreise üblicherweise verwendeten Metalle, wie z.B. Aluminium, Aluminium-Kupfer-Legierungen, Platin oder Molybdän bestehen.
FI 972 161 409883/1286
Früher war es üblich, ziemlich breite Leiterzüge zu verwenden, die wesentlich breiter waren als die Verbindungslöcher. Wie bereits oben erwähnt wurde, steigt bei den augenblicklich hergestellten und in der Zukunft geplanten integrierten Schaltkreisen die Zahl der Leiterzüge auf den Ghips immer mehr an und. um Platz für weitere Leiterzüge zu gewinnen und weil die Leiterzüge einen bestimmten Abstand voneinander haben müssen, ist es wünschenswert, die Leiterzüge immer schmaler zu machen, und zwar, ebenso schmal oder sogar schmaler wie den Durchmesser der Verbindungslöcher. Die in der Pig. IA gezeigte öffnung in der Ätzmaske 15 ist so groß, daß das beim Ätzen entstehende Verbindungsloch breiter sein wird, als der darunterliegende Leiterzug 12. Wie die Fig. IB zeigt, wird das Verbindungsloch 16 während der Zeit, die benötigt wird, um durch die Erhöhung 14 zu der Oberfläche des Leiterzugs 12 zu ätzen, vollständig durch die Schicht 13 in den Gebieten 17 geätzt werden, wo das Verbindungsloch sich über die Grenzen des Leiterzugs 12 hinauserstreckt. Gegen Ende dieser Ätzzeit, und zwar dann, wenn die Seitenwände des Leiterzugs 12 freigelegt werden, tritt eine sehr unerwünschte Erscheinung, nämlich der "Tunnel"-Effekt auf, der offensichtlich darin besteht, daß die Ätzrate der Schicht 13 in unmittelbarer Nachbarschaft der Seitenwände des Leiterzugs 12 wesentlich größer ist, als die Ätzrate in den übrigen Gebieten dieser Schicht. Dieser "Tunnel"-Effekt, welchen klarer die Fig. 1C zeigt, welche einen waggerechten Schnitt durch die in der Fig. 1B gezeigte Struktur darstellt, ruft Spalten 18 in der Struktur hervor, welche sich waagerecht entlang der Seitenwände des Leiterzugs 12 über die Grenzen des durch die öffnung in der Ätzmaske definierten Verbindungslochs hinaus erstrecken. Es wurde gefunden, daß auch dann, wenn Verbindungslöcher hergestellt wurden, welche dieselbe Breite wie der darunterliegende Leiterzug 1.2 !hatten, schon geringe FehlJustierungen zwischen dem Verbindungsloch und dem darunterliegenden Leiterzug einen ähnlichen "Tunnel"-Effekt hervorriefen, sofern eine solche geringe Fehljustierung eine geringe Überlappung des Verbindungslochs über die Grenzen des Leiterzugs 12 hinaus zur Folge hat. Es sei an dieser Stelle
Fi 972 161 409883/1286
bemerkt, daß solche geringen FehlJustierungen durchaus innerhalb der akzeptablen Toleranzen bei der Herstellung integrierter Schaltkreise liegen.
Das hier beschriebene Verfahren, welches das Problem des "Tunnel"-Effekts eliminiert, soll nun anhand der Fign. 2 bis 2F erläutert werden. Das hier beschriebene Verfahren erfordert zunächst, daß die Leiterzüge in einem gegebenen Metallisierungsmuster bestimmt werden, zu denen Verbindungslöcher gebildet werden müssen. Diese Leiterzüge werden dann wesentlich schmaler gemacht als die übrigen Leiterzüge des Musters. Wie die in der Fig. 2 dargestellte Aufsicht zeigt, wird eine Struktur gebildet, die wie die oben beschriebene aussieht, jedoch mit der Ausnahme, daß der Leiterzug 20, zu dem das gestrichelt gezeichnete Verbindungsloch 21 hergestellt werden soll, wesentlich schmaler als die übrigen Leiterzüge, die so breit sind wie der dargestellte Leiterzug 22, gemacht wird. Die Struktur, von der ausgegangen wird, besteht, wie der in Fig. 2A gezeigte Querschnitt zeigt, aus einem Siliciumsubstrat 10, einer Schicht 11, die aus Siliciumdioxid oder Siliciumnitrid bestehen kann, und dem Metallisierungsmuster. Dann wird entsprechend einer Ausgestaltung des hier beschriebenen Verfahrens eine Siliciumdioxidschicht 23 mittels eines konventionellen KathodenzerstäubungsVerfahrens unter Verwendung einer konventionellen Kathodenzerstäubungsvorrichtung aufgebracht. Dabei entsteht die in Fig. 2A gezeigte Struktur. Bei der angewandten Technik kann es sich um die wohlbekannte HF (Hochfrequenz)-Kathodenzerstäubungstechnik für die Aufbringung von Isolierschichten handeln. Da jedoch bei dem hier beschriebenen Verfahren anschließend mittels Rückkathodenzerstäubung die Struktur eingeebnet wird, ist es günstiger, wenn die Apparatur, welche zum Niederschlagen der in der Fig. 2A gezeigten Schicht 23 benutzt wird, aus der üblichen Rückkathodenzerstäubungsapparatür besteht. Diese Apparatur wurde oben erwähnt und wird weiter unter detaillierter besprochen. Wenn eine solche Rückkathodenzerstäubungsapparatur für das anfängliche Niederschlagen der Schicht 23 benutzt wird, sollte die Apparatur
Fi 972 161 409883/1286
&ο eingestellt werden, daß praktisch kein Material von der aufwachsenden Schicht entfernt wird, d.h., daß in erster Linie Material niedergeschlagen wird.
Nach dem Aufbringen der Schicht 23 wird bei Verwendung einer konventionellen Rückkathodenzerstäubungsapparatur die Isolierschicht 23 bei einer Niederschlagsrate von etwa O rückkathodenzers täubt, d.h., daß die Niederschlagsrate von isolierendem Material auf die Schicht 23 etwa gleich groß ist wie die Abtragungsrate von der Schicht 23. Als Rückkathodenzerstäubungsapparatür kann z.B. die in der Fig. 5 dargestellte, bekannte Rückkathodenzerstäubungsapparatür benützt werden, deren Operation weiter unten detaillierter besprochen werden wird. Bei der Niederschlagsrate O unter Rückkathodenzerstäubungsbedingungen wird die Dicke der Schicht 23 nicht wesentlich geändert werden. Jedoch werden die Erhebung 24 über dem Leiterzug 20 und die Erhebung 25 über dem Leiterzug 22 mit der gleichen Rate von ihren Kanten her schmaler werden. Die Fig. 2B zeigt die Struktur in einem Zwischenstadium während des Rückkathodenzerstäubens, wobei beide Erhebungen 24 und 25 nur wesentlich schmaler geworden sind, während die Dicke der Schicht 23 im wesentlichen gleich geblieben ist.
Die Fig. 2C zeigt die Struktur nach dem Abschluß des. Rück-Kathodenzerstäubens. Wie man sieht, liegt in der Fig. 2C eine teilweise eingeebnete Struktur vor, in welcher die Erhebung 25 - zwar wesentlich schmaler - noch vorhanden ist, während die Erhebung 24 über dem schmaleren Leiterzug 20 durch die Einebnung vollständig verschwunden ist.
Als Alternative zu der in den Verfahrensschritten 2A bis 2C beschriebenen teilweisen Einebnung ist es vorteilhaft, anstatt des vollständigen Äufbringens der Schicht 23 und des anschließenden Rückkathodenzerstäubens zum Zwecke des Einebnens das Aufbringen und die Einebnung der Schicht 23 gleichzeitig vorzu-
FX 972 161 409883/1286
nehmen. Dieser Verfahrensablauf ist in den Fign. 2A1 bis 2C illustriert. Auch für dieses Simultanverfahren kann der in der Fig. 5 gezeigte, bekannte HF-Rückkathodenzerstäubungsapparat benutzt werden. Es ist dabei jedoch nötig, daß der Apparat so eingestellt wird, daß die Niederschlagsrate der Schicht 23 größer ist als die Abtragungsrate von der Schicht 23 als Folge des Rückkathodenzerstäuben. Bei dieser Einstellung läßt sich das allmähliche Aufwachsen der Schicht 23, wie es in den Fign. 2A1 bis 2C dargestellt ist, durchführen. Das Aussehen der Struktur in einem frühen Stadium des Kathodenzersträubens zeigt die Fig. 2A'. Die Struktur, wie sie sich in einem Zwischenstadium darstellt, ist in der Fig. 2B1 gezeigt, in der man eine wesentliche Verschmälerung der Erhöhungen 24 und 25 feststellen kann. Das Rückkathodenzerstäuben wird dann mit derselben Rate fortgesetzt, bis die Struktur erreicht wird, die in der Fig. 2C1 dargestellt ist und die im wesentlichen mit der in der Fig. 2C gezeigten Struktur identisch ist. Die Dicke der Schicht 23 hat etwas zugenommen und erreicht damit die erforderliche Dicke, während die Erhöhung 24 über den schmalen Leiterzug 20 im wesentlichen auf das allgemeine Niveau der Schicht 23 eingeebnet worden ist. Wie oben schon erwähnt, kann die in Fig. 5 gezeigte, bekannte Apparatur benutzt werden, um die teilweise Einebnung entsprechend dem hier beschriebenen Verfahren vorzunehmen. Dieser Apparat wurde im IBM Technical Disclosure Bulletin, September 1971, Seite 1032 beschrieben. Der gezeigte HF-Rück-Kathodenzerstäubungsapparat hat eine Leistungsaufspaltungsschaltung mit voneinander unabhängigen Regelungen für die Rückkathodenzerstäubungsleistung und für die elektrische Phase zwischen der Kathode und dem Plättchenhalter. Kurz gesagt liefert der HF-Generator 50 die Leistung zu der Kathode 51, an der die aus Siliciumdioxid bestehende Platte 54 befestigt ist. Das Siliciumdioxid soll auf die integrierte Schaltkreise enthaltende Plättchen 53, die auf der Anode 52 aufliegen, niedergeschlagen werden. Die Elektroden und die benötigten Halterungen sind in einer konventionellen Vakuumkammer 55 eingeschlossen. Das obere Widerstandstransformationsglied 56 beinhaltet einen Kopplungskondensator 57, dessen
Fi 972 161 409883/1 286
Kapazität zwischen 50 und 250 pF liegt und der eine kontinuierliche Einstellung der Leistungsaufspaltung erlaubt. Die die Plättchen haltende Anode 52 wird über ein angepaßtes 50 Ohmübertragungskabel 58 angetrieben.. Das untere Widerstandstransformationsglied 59 transformiert den Eingangswiderstand der Anode 52 auf eine 50 Ohm-Last, so daß das Kabel 58 als Verzögerungsleitung dient. Die elektrische Phase zwischen der Kathode 51 und der Anode 52 wird für die ausgewählte optimale Kathodenzerstäubungshedingung durch Auswahl der geeigneten Länge des Kabels 58 eingestellt. Da das Kabel angepaßt ist, kann der Rückkathodenzerstäubungseffekt leicht durch die Leistungsmesser 60 und 61, welche die zugeführte und die reflektierte Leistung messen, und durch Regelung der an die Anode 52 gelegte Vor-Gleich-Spannung überwacht werden. Bei der in der Fig. 5 gezeigten Struktur liegt also Spannung an der Elektrode, auf welcher die Plättchen aufliegen, und es sind drei Elektroden vorhanden, wobei die Kammerwände die dritte, geerdete Elektrode darstellen. Infolgedessen muß die Anode von der Kammer isoliert sein. Abschirmvorkehrungen sollten vorgesehen werden, um die Abtragung von unerwünschtem Material von der Anode mittels Rückkathodenzerstäubung zu verhindern. Infolgedessen liegen die Plättchen auf einer dicken Quarzplatte 62, welche die Oberfläche der Anode 52 bedeckt. Die in Fig. 5 gezeigte Apparatur kann unter den folgenden mittleren Bedingungen betrieben werden: Gesamtleistung: 4 Kilowatt, Leistung an der Kathodes 2,7 Kilowatt; Leistung an der Anode: 1,3 Kilowatt; Argondruck in der Kammer: 12 · 10~ Torr; Länge der Verzögerungsleitung: 2,45 m; Abstand zwischen Anode und Kathode: 4,2 cm. Beim Arbeiten unter diesen Bedingungen, einer Schichtdicke der Leiterzüge von 8000 A* und einer endgültigen Dicke der Siliciumdioxidschicht 23 von 21 000 S wurde eine Einebnungsrate mittels Rückkathodenzerstäubens, d.h. ein Schmalerwerden der Erhöhungen 24 und 25, von 250 A* pro Minute gefunden. Der schmalere Leiterzug 20, zu welchem das Verbindungsloch anschließend hergestellt werden muß, kann z.B. größenordnungsmäßig-5 bis 7,5 pm breit seih. Der breitere Leiterzug, wie z.B.'der Leiterzug 22 kann in seiner Breite zwischen 10 und 37,5 pm variieren. Seine
Fi 972 161 409883/1286
Breite hängt von der Funktion ab, welche er in dem fertigen Schaltkreis zu erfüllen hat. Beispielsweise muß der Leiterzug/ der dem Schaltkreis die Leistung zuführt, besonders breit sein. Es wird also größenordnungsmäßig 200 Minuten dauern, um die Erhöhung 24 über dem schmalen Leiterzug 20 einzuebenen, während es etwa 1500 Minuten dauern würde, um alle Erhöhungen auf der Isolierschicht 23 vollständig einzuebenen. Es sei an dieser Stelle angemerkt, daß die Einebnungsraten etwa gleich groß sind, wenn das Verfahren nicht entsprechend den in den Fign. 2A1 bis 2C veranschaulichten, sondern entsprechend den in den Fign. 2A bis 2C veranschaulichten Verfahrensschritten durchgeführt wird.
Anschließend wird unter Anwendung bekannter Methoden auf die teilweise eingeebnete Siliciumdioxidschicht 23 eine Ätzmaske 26 aus Photolack mit öffnungen 27, welche in ihren Abmessungen und in ihrer Lage mit den herzustellenden Verbindungslöchern übereinstimmen, auf der teilweisen eingeebneten Siliciumdioxidschicht 23 aufgebracht. Die dann vorliegende Struktur zeigt die Fig. 2D. Im nächsten Schritt wird unter Anwendung eines üblichen Ätzmittels für Siliciumdioxid, wie z.B. gepufferte Flußsäure, das Verbindungsloch 28 bis hinunter zu der oberen Oberfläche des schmalen Leiterzugs 20 geätzt. Die dann vorliegende Struktur zeigt die Fig. 2E. Da der eingeebnete Bereich der Siliciumdioxidschicht 23 dünner (Dicke: 13000 8) ist als die übrige Schicht 23 (Dicke 21000 S), werden die oben erwähnten, bei den bekannten Verfahren notwendigen Ätzzeiten nicht benötigt und der Bereich 29 der Siliciumdioxidschicht 23 unterhalb des Verbindungslochs 28, in dem Bereich, wo es die Breite des Leiterzugs 20 überlappt, wird nicht geätzt. Infolgedessen werden die Seitenwände des Leiterzugs 20 nicht freigelegt und der unerwünschte "Tunnel"-Effekt ist im wesentlichen eliminiert. .
Im nächsten Schritt wird ein geeigneter Metallbelag 30 in das Verbindungsloch 28 niedergeschlagen. Dieser Metallbelag 30 ist mit einem metallischen Muster 31 verbunden, das die zweite auf der Siliciumdioxidschicht 23 aufliegende Ebene der Metallisierung
Pi 972 161 409883/1286
bildet. Eine zusätzliche Schicht 32 aus einem isolierenden Material, wie z.B. Siliciumdioxid oder Siliciumnitrid wird auf der Schicht 23 und dem Metallisierungsmuster 31 niedergeschlagen Die dann vorliegende Struktur zeigt die Fig. 2F.
Die Leiterzüge, zu denen Verbindungslöcher führen, können, wie das in der Fig. 2 gezeigt ist, über ihre ganze Länge schmaler sein als die anderen Leiterzüge. Im Fällen, wo aus Gründen der erforderlichen Stromstärken es nicht praktisch wäre, einen Leiter zug über seine ganze Länge sehr schmal zu machen, ist es alternativ auch möglich, den Leiterzug nur in dem Bereich des Verbindungsloch schmal zu machen. Eine so ausgebildete Metallisierungsstruktur zeigt die Fig. 3. In dieser Figur ist der Leiterzug 33 gezeigt, zu dem ein Verbindungsloch führen soll, und der ebenso breit ist, wie der normale Leiterzug 22. Jedoch ist in dem Bereich des Leiterzugs 33, über dem sich das gestrichelt angedeutete Verbindungsloch später befinden soll, der Leiterzug schmaler gemacht, so daß der verengte Bereich 35 unterhalb des Verbindungslochs etwa dieselbe Breite hat, wie der schmale Leiterzug 20 in der Fig. 2. Bei-einer Struktur, wie sie die Fig. 3 zeigt, wird bei der Einebnung entsprechend des hier beschriebenen Verfahrens nur der Bereich der Isolierschicht über dem eingeengten Bereich 35 eingeebnet.
Unter bestimmten Bedingungen kann es vorkommen, daß die Stromstärkecharakteristik eines Leiterzugs so sein muß, daß selbst eine Einengung, wie sie die Fig. 3 zeigt, die Leitfähigkeit ungenügend machen würde. In solch einem Fall kann das hier beschriebene Verfahren praktiziert werden, indem eine Struktur benutzt wird, ( wie sie schematisch in der in der Fig. 4 gezeigten Aufsicht gezeigt ist. In dieser Figur ist ein Leiterzug 40 gezeigt, zu dem das gestrichelt angedeutete Verbindungsloch 41 führen soll und der die normale Breite hat, jedoch unterhalb des Verbindungslochs sich in die beiden schmalen Leiterzüge 42 und 43 aufspaltet. Das Verbindungsloch 41 wird die beiden schmalen Leiterzüge 42 und überbrücken und sie außerdem überlappen. Die beiden Leiterzüge
FI 972 161
409883/1286'
42 und 43 in der Struktur sind hinreichend schmal, damit die Gebiete über ihnen entsprechend dem hier beschriebenen Verfahren in einer relativ kurzen Zeit eingeebnet werden können. Die Strcancharakteristik wird aber durch die in der Fig. 4 gezeigte Struktur nicht wesentlich beeinträchtigt, weil die parallelen Leiterzüge 42 und 43 fast ebensoviel Strom leiten können, wie der Leiterzug 40.
FI 972 161
409883/1286

Claims (1)

  1. rüche
    Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten, um Kontakte zu Leiterzügen von Leitungsmustern zu ermöglichen, dadurch gekennzeichnet, daß ein Leiterzugmuster mit in den Bereichen der herzustellenden Verbindungslöcher (28) schmalen Leiterzügen (20) auf einem Substrat (10) erzeugt wird,
    daß Substrat und Leiterzugmuster mit einer Isolierschicht (23) abgedeckt werden,
    daß die durch das Leiterzugmuster bedingten Erhöhungen (25, 24) in der Isolierschicht (23) durch Rück-Kathodenzerstäubung schmaler gemacht werden, bis die Isolierschicht (23) in den Bereichen der herzustellenden Verbindungslöcher (28) vollkommen eingeebnet ist und daß nach auf Aufbringen einer die herzustellenden Verbindungslöcher (28) aussparenden Ätzmaske (26) die Isolierschicht (23) so lange geätzt wird, bis das Isoliermaterial über den Leiterzügen (20) in den nicht maskierten Bereichen vollständig entfernt ist.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht (23) durch Kathodenzerstäubung erzeugt wird.
    Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Herstellen der Isolierschicht (23) und das Einebnen der Erhöhung (24) in derselben Apparatur in zwei aufeinanderfolgenden Verfahrerisschritten, zwischen denen die Apparatur nicht geöffnet wird, durchgeführt werden.
    Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß . das Aufwachsen der Isolierschicht (23) und-das Einebenen der Erhöhung (24) gleichzeitig durchgeführt wird.
    409 883/1286
    PI 972 161
    5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Isolierschicht (23) aus Siliciumnitrid oder -oxid hergestellt wird.
    6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5f dadurch gekennzeichnet, daß die Leiterzüge (20) im Bereich der Verbindungslöcher (28) schmaler als deren Durchmesser gemacht werden.
    7. Verfallen nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Leiterzug (20), der durch das Verbindungsloch (21) zugänglich gemacht werden soll, über seine ganze Länge schmal gemacht wird.
    8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Leiterzug (33), der durch das Verbindungsloch (34) zugänglich gemacht werden soll, im Bereich des Verbindungslochs (34) schmaler gemacht wird.
    9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Leiterzug (40), der durch das Verbindungsloch (41) zugänglich gemacht werden soll, im Bereich des Verbindungslochs (41) in zwei schmale Leiterzüge (42, 43) aufgespalten wird.
    10. Verfahren nach einem oder mehreren der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß die der Kathodenzerstäubüngsvorrichtung zugeführte Gesamtleistung im Verhältnis 2,7 : 1,3 auf Kathode und Anode verteilt wird.
    11. Verfahren nach Anspruch to, dadurch gekennzeichnet, daß bei einer Gesamtleistung von 4 Kilowatt, in einer Argonatmosphäre von 1,2 · 10 Torr und bei einem Abstand zwischen Kathode und Anode von etwa 4,2 cm HF-kathodenzerstäubt wird.
    Fi 972 161 409883/1286
DE2430692A 1973-06-29 1974-06-26 Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten Expired DE2430692C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00375298A US3804738A (en) 1973-06-29 1973-06-29 Partial planarization of electrically insulative films by resputtering

Publications (2)

Publication Number Publication Date
DE2430692A1 true DE2430692A1 (de) 1975-01-16
DE2430692C2 DE2430692C2 (de) 1982-10-21

Family

ID=23480308

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2430692A Expired DE2430692C2 (de) 1973-06-29 1974-06-26 Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten

Country Status (7)

Country Link
US (1) US3804738A (de)
JP (2) JPS5546060B2 (de)
CA (1) CA1030665A (de)
DE (1) DE2430692C2 (de)
FR (1) FR2235481B1 (de)
GB (1) GB1418278A (de)
IT (1) IT1010165B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0002185A1 (de) * 1977-10-20 1979-06-13 International Business Machines Corporation Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5639020B2 (de) * 1973-10-05 1981-09-10
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US4036723A (en) * 1975-08-21 1977-07-19 International Business Machines Corporation RF bias sputtering method for producing insulating films free of surface irregularities
US4007103A (en) * 1975-10-14 1977-02-08 Ibm Corporation Planarizing insulative layers by resputtering
DD136670A1 (de) * 1976-02-04 1979-07-18 Rudolf Sacher Verfahren und vorrichtung zur herstellung von halbleiterstrukturen
US4029562A (en) * 1976-04-29 1977-06-14 Ibm Corporation Forming feedthrough connections for multi-level interconnections metallurgy systems
US4035276A (en) * 1976-04-29 1977-07-12 Ibm Corporation Making coplanar layers of thin films
FR2375718A1 (fr) * 1976-12-27 1978-07-21 Radiotechnique Compelec Dispositif semiconducteur a reseau d'interconnexions multicouche
DE2705611A1 (de) * 1977-02-10 1978-08-17 Siemens Ag Verfahren zum bedecken einer auf einem substrat befindlichen ersten schicht oder schichtenfolge mit einer weiteren zweiten schicht durch aufsputtern
NL7701559A (nl) * 1977-02-15 1978-08-17 Philips Nv Het maken van schuine hellingen aan metaal- patronen, alsmede substraat voor een geinte- greerde schakeling voorzien van een dergelijk patroon.
US4111775A (en) * 1977-07-08 1978-09-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multilevel metallization method for fabricating a metal oxide semiconductor device
JPS5432091A (en) * 1977-08-15 1979-03-09 Nec Corp Radar interference eleimenating system
JPS597212B2 (ja) * 1977-09-05 1984-02-17 富士通株式会社 プラズマ・エッチング方法
US4289834A (en) * 1977-10-20 1981-09-15 Ibm Corporation Dense dry etched multi-level metallurgy with non-overlapped vias
JPS54159662A (en) * 1978-06-07 1979-12-17 Hitachi Ltd Method of connecting wire conductors
US4492717A (en) * 1981-07-27 1985-01-08 International Business Machines Corporation Method for forming a planarized integrated circuit
JPS5893354A (ja) * 1981-11-30 1983-06-03 Mitsubishi Electric Corp 半導体装置の製造法
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures
JPS59200440A (ja) * 1983-04-28 1984-11-13 Agency Of Ind Science & Technol 配線構造の製造方法
US4470874A (en) * 1983-12-15 1984-09-11 International Business Machines Corporation Planarization of multi-level interconnected metallization system
JPH0618194B2 (ja) * 1984-07-21 1994-03-09 工業技術院長 段差の被覆方法
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US5256594A (en) * 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
US5855966A (en) * 1997-11-26 1999-01-05 Eastman Kodak Company Method for precision polishing non-planar, aspherical surfaces

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3549876A (en) * 1968-03-07 1970-12-22 Eaton Yale & Towne Crane operating radius indicator
DE2164838A1 (de) * 1970-12-31 1972-07-20 Ibm Verfahren zum Aufbringen von planaren Schichten
DE2202077A1 (de) * 1971-05-17 1972-11-30 Hochvakuum Dresden Veb Verfahren zur Herstellung von Mehrlagenleiterplatten

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514844A (en) * 1967-12-26 1970-06-02 Hughes Aircraft Co Method of making field-effect device with insulated gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3549876A (en) * 1968-03-07 1970-12-22 Eaton Yale & Towne Crane operating radius indicator
DE2164838A1 (de) * 1970-12-31 1972-07-20 Ibm Verfahren zum Aufbringen von planaren Schichten
DE2202077A1 (de) * 1971-05-17 1972-11-30 Hochvakuum Dresden Veb Verfahren zur Herstellung von Mehrlagenleiterplatten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Sept. 1971, S. 1082 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0002185A1 (de) * 1977-10-20 1979-06-13 International Business Machines Corporation Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen

Also Published As

Publication number Publication date
FR2235481A1 (de) 1975-01-24
JPS5546060B2 (de) 1980-11-21
JPS5623302B2 (de) 1981-05-30
JPS5024079A (de) 1975-03-14
GB1418278A (en) 1975-12-17
JPS55130147A (en) 1980-10-08
DE2430692C2 (de) 1982-10-21
CA1030665A (en) 1978-05-02
FR2235481B1 (de) 1976-07-16
US3804738A (en) 1974-04-16
IT1010165B (it) 1977-01-10

Similar Documents

Publication Publication Date Title
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE10006964C2 (de) Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
DE3339957C2 (de)
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE60124704T2 (de) Verfahren zur musterbildung
DE2713532A1 (de) Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE2361804C2 (de) Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen
EP0211318B1 (de) Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens
DE3541911A1 (de) Verfahren zur beschichtung von mikrovertiefungen
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
EP0199030A2 (de) Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee