DE2351139A1 - Verfahren zur herstellung von diffusionsverbindungen in einem halbleitersubstrat - Google Patents

Verfahren zur herstellung von diffusionsverbindungen in einem halbleitersubstrat

Info

Publication number
DE2351139A1
DE2351139A1 DE19732351139 DE2351139A DE2351139A1 DE 2351139 A1 DE2351139 A1 DE 2351139A1 DE 19732351139 DE19732351139 DE 19732351139 DE 2351139 A DE2351139 A DE 2351139A DE 2351139 A1 DE2351139 A1 DE 2351139A1
Authority
DE
Germany
Prior art keywords
substrate
oxide layer
layer
diffusion
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732351139
Other languages
English (en)
Other versions
DE2351139C3 (de
DE2351139B2 (de
Inventor
Masafumi Hashimoto
Yasuo Shimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10212472A external-priority patent/JPS5346073B2/ja
Priority claimed from JP10212572A external-priority patent/JPS5249956B2/ja
Priority claimed from JP10212372A external-priority patent/JPS5346072B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE2351139A1 publication Critical patent/DE2351139A1/de
Publication of DE2351139B2 publication Critical patent/DE2351139B2/de
Application granted granted Critical
Publication of DE2351139C3 publication Critical patent/DE2351139C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/015—Capping layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/065—Gp III-V generic compounds-processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Description

Dr.D.Thomsen PATE NTANWALTS BÜRO W. Weinkauff Telefon (089) 030211
Dr. I. Ruch 630212
Telex 5-24303 topat
PATENTANWÄLTE Mönchen: Frankfurt/M.:
Dr. rer. nat D. Thomsen Dipl.-Ing. W. Weinkauff
Dr. rer. nat I. Rudi (Fuchshohl 71)
8000 München 2
Kaiser-Ludwig-PlatzS H-- Oktober 1973
Matsushita Electric Industrial Company, Limited
Osaka, Japan
Verfahren zur Herstellung von Diffusionsverbindungen in
einem Halbleitersubstrat
Die Erfindung betrifft ein Verfahren zur Herstellung von Diffusionsverbindungen in einem Halbleitersubstrat und insbesondere ein Verfahren zum Eindiffundieren eines Verunreinigungselementes in ein Halbleitersubstrat aus einer Verbindung durch Peststoff/Feststoff-Diffusion.
Bei der Herstellung eines Halbleiterelementes aus einem Substrat aus einer Halbleiterverbindung, wie GaAs, GaAsP, GaP oder InP, werden die erforderlichen Verbindungen, die p-n,
409818/0837
p-p+, n-p oder n-n+ sein können, durch Eindiffundieren eines Donator- oder eines Akzeptorverunreinigungselementes in das Substrat hergestellt. Von den verschiedenen Diffusionsmethoden ist die sogenannte Peststoff/Peststoff-Diffusion bevorzugt. Dieses Verfahren, wie es beispielsweise in der US-PS 3 615 9^3 beschrieben ist, ergibt einerseits Verbindungen guter Qualität und ist außerdem wirtschaftlich. Eine Schwierigkeit liegt jedoch in der verhältnismäßig geringen Durchschlagsfestigkeit zwischen den piffusionsverbindungen. Dieses Problem wird vermutlich durch einen instabilen Oberflächenzustand zufolge des Ausdiffundierens von Metallatomen aus dem Substrat verursacht.
Ein herkömmliches Verfahren zur Herstellung von Diffusionsverbindungen in einem Halbleitersubstrat wird im folgenden anhand der Zeichnungen beschrieben:
Figur 1 veranschaulicht schematisch im Querschnitt ein Halbleiterelement, das nach einem herkömmlichen Verfahren hergestellt ist.
Figur 2 ist eine graphische Darstellung des Leckstroms gegen die angelegte Spannung bei dem in Figur 1 gezeigten Element.
Figur 3 veranschaulicht im Querschnitt ein Halbleiterelement, das nach einer ersten bevorzugten DurchfUhrungsform
409818/0837
des Verfahrens gemäß der Erfindung hergestellt ist.
Figur 4 entspricht Figur J und veranschaulicht eine zweite bevorzugte DurchfUhrungsform des Verfahrens gemäß der Erfindung.
Figur 5 entspricht Figur J5 und veranschaulicht eine dritte bevorzugte Durchführungsform des Verfahrens gemäß der Erfindung.
Figur 6 ist eine graphische Darstellung des Leckstroms gegen die angelegte Spannung bei Halbleiterelementen, die nach dem Verfahren von Figur 1 und Figur 3 hergestellt sind.
Eine Lösung wird hergestellt, indem man ein Siliciumacetat und ein einzudiffundierendes Verunreinigungselement, beispielsweise Zn in der Form einer Zn-Verbindung, in einem inerten Lösungsmittel, wie Äthanol, auflöst. Die Lösung wird nach einem herkömmlichen Verfahren, wie der "Spinner"-Methode, auf eine Oberfläche eines GaAs-Substrats 10 vom η-Typ aufgebracht. Das mit dem Überzug versehene Substrat 10 wird in Luft für 15 Minuten oder länger auf 25O0C erhitzt, um das Siliciumacetat in der Lösung zu SiOp zu zersetzen. Teile einer, in dieser Weise gebildeten ersten Oxydschicht 11, die Zn enthält, werden durch herkömmliches Ätzen unter Verwendung einer Maskierung selektiv ent-
409818/0837
fernt, so daß"Gebiete 11A für das Eindiffundieren von Zn zurückbleiben. Die freiliegenden flächen des Substrats 10 und die Gebiete 11A der ersten Oxydschicht 11 werden erneut mit einer Lösung von Siliciumacetat in einem inerten Lösungsmittel bedeckt. Diese Lösung enthält kein Verunreinigungselement, oder zumindest ist ein Gehalt an einem Verunreinigungselement nicht beabsichtigt. Beim Erhitzen des mit dem Überzug versehenen Substrats 10 unter den gleichen Bedingungen, unter denen das erste Erhitzen erfolgte, zersetzt sich das Siliciumacetat unter Bildung einer zweiten Oxydschicht 12 aus reinem SiOp. Danach wird das Substrat 10 mit den Oxydschichten 11A und 12 in einem offenen Quarzrohr in einem Strom von Np oder einem Gemisch aus etwa 93 Volurn-^ N2 und etwa 7$ H2 ausreichend lange, um das"Zn aus den Gebieten 11A bis zu der gewünschten Tiefe in das Substrat 10 eindiffundieren zu lassen, auf eine hohe Temperatur von etwa 8500C erhitzt. Auf diese Weise werden Gebiete 13 mit eindiffundierten Verunreinigungen, die in diesem Fall p-dotierte Gebiete sind, in dem n-Substrat 10 gebildet.
Leider weist das GaAs-Substrat 10 mit den so gebildeten p-Gebieten 13 keine hohe Durchschlagsfestigkeit zwischen den p-Gebieten 13 auf. Wie Figur 2 zu entnehmen ist, wird selbst bei einer Spannung weit unter der Durchbruchsspannung, die mit Hinblick auf die Elektronendichte in dem n-Substrat 10 zu erwarten ist, ein beträchtlicher Leckstrom bemerkt. Die schlechte dielektrische Eigenschaft ist vermutlich auf das folgende Phäno-
409818/0837
men zurückzuführen: Währdnd des Eindiffundierens der Verunreinigung diffundieren bei der hohen Temperatur' von 85O0G einige der Ga-Atome in dem Oberfläehengebiet des GaAs-Substrats in die darüberliegende SiOp-Schicht. Dadurch entstehen in dem Oberfläehengebiet des GaAs-Substrats 10 Defekte, die einen instabilen Oberflächenzustand und eine verringerte Durchschlagsfestigkeit zur Polge haben. Die Defekte führen aber nicht nur zu einer schlechten Isolierung zwischen den p-Gebieten 13* sondern auch zu einer verringerten entgegengesetzt vorgespannten Durchbruchsspannung an Jeder ρ-ή-Verbindung.
Um diese Nachteile zu Überwinden, ist ein verbessertes Verfahren entwickelt worden, bei dem eine Schutzschicht aus Si-,Nj, gebildet wird. Gemäß diesem Verfahren wird eine zweite Oxydschicht" aus einem Siliciumnitrid oder einem Oxysiliconnitrid, beispielsweise Trisiliciumtetranitrid, Si,N|,, auf der Oberfläche des Halbleitersubstrats gebildet, nachdem die erste, ein Verunreinigungselement enthaltende Oxydschicht auf selektiven Teilen des Substrats gebildet ist. Danach erfolgt das Eindiffundieren durch übliches Erhitzen. Da die Schicht aus Si^N1, jedes Eindiffundieren in sie sehr viel besser als die herkömmliche SiOp-Schicht verhindert, wird das Eindiffundieren von Ga oder As aus dem Substrat und das Eindiffundieren von Fremdionen aus der umgebenden Atmosphäre unter Bedingungen, wie sie gewöhnlich für die Peststoff/Peststoff-Diffusion angewandt werden, fast vollständig verhindert. Daher weist das Oberfläehengebiet die oben
409818/0837
erwähnten Defekte nicht auf und bleibt in seinem normalen oder stabilen Zustand.
* Dieses verbesserte Verfahren hat jedoch einige Nachteile, wie' Pabrikationsschwierigkeiten und die der erzeugten Schicht eigenen unerwünschten Eigenschaften. Bei der Bildung einer Schicht aus Siliciumnitrid oder einem Derivat davon, beispielsweise Si^N^, wird das Substrat bei 5000C in einem Reaktionsrohr gehalten, und ein Gasgemisch aus SiH^, NE5 und Ar wird durch das Rohr geleitet. SiH1^ und NH, zersetzen sich in dem Rohr unter Bildung von Si-Jtfj., das auf der Oberfläche des Substrats und der Oxydschicht abgeschieden wird, bis eine Schicht mit einer Dicke von etwa 250 8 gebildet ist. Die Umsetzungsbedingungen müssen genau gesteuert werden,' da die Eigenschaften der Si N^-Schicht sich bei variierenden Bedingungen ändern. Die geringe Wachstumsgeschwindigkeit der Schicht erfordert eine lange Produktionszeit. Außerdem übt die Si -,Ni, -Schicht eine starke Druckwirkung auf das Substrat aus, so daß es manchmal zu einer zu starken Diffusion in das Substrat kommt, und in der Si^L-Schicht bilden sich leicht Risse, wenn sie in verhältnismäßig großer Dicke abgeschieden wird.
Gemäß einer Durchführungsform des Verfahrens der vorliegenden Erfindung wird eine zweite Oxydschicht, die ein Metall, das ein Bestandteil des aus einer Verbindung bestehenden Halbleitersubstrats ist, enthält, auf dem Substrat gebildet, nachdem eine erste Oxydschicht, die eine in das Substrat einzudiffundierende Ver-
409818/0837
-T-
türreinigung enthält, auf bestimmten Gebieten der Substratoberfläche gebildet ist. Wegen der Anwesenheit dieses Metalls in der zweiten Oxydschicht wird eine Diffusion von irgendwelchem Material von dem Substrat während oder nach einem Erhitzen zum Eindiffundieren der Verunreinigung wirksam verhindert.
Das Verfahren gemäß der Erfindung soll im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben werden. -Das Substrat 10 von Figur 3 ist ein Halbleiter aus einer III-V-Verbindung, nämlich GaAs, GaAsP, GaP oder InP. Eine Oberfläche des Substrats 10 wird zunächst mit der ersten Oxydschicht 11 überzogen. Die Schicht 11 enthält ein einzudiffundierendes Donator- oder Akzeptorverunreinigungselement, beispielsweise Zn oder Te, und kann in herkömmlicher Weise, vorzugsweise durch Aufbringen einer geeigneten Lösung und anschließendes Erhitzen, ausgebildet werden. Teile der Schicht 11 werden dann durch herkömmliches Ätzen unter Verwendung einer Maskierung selektiv entfernt, so daß die gewünschten Gebiete 11A zurückbleiben. Dann wird auf der freiliegenden Oberfläche des Substrats 10 und den Oberflächen der Gebiete 11A der ersten Oxydschicht 11 die zweite Oxydschicht 14, die ein Metall der Gruppe III, das ein Bestandteil des Substrats 10 ist, beispielsweise Ga für ein GaAs-Substrat, gebildet.. Die Schicht 1.4 wird vorzugsweise gebildet, indem man zunächst eine Lösung, die' aus einem inerten organischen Lösungsmittel, einem Siliciumacetat und einer Verbindung des gewählten Metalls besteht, auf die genannten Oberflächen aufbringt
409818/08 37
und das Substrat mit dem Überzug anschließend an Luft erhitzt, um das SiIiciumacetat zu SiOp zu zersetzen. Danach werden die Diffusionsverbindungen 13 in dem Substrat 10 durch übliches Erhitzen des mit dem Überzug versehenen Substrats 10 gebildet.
Das wesentliche Merkmal des Verfahrens gemäß der Erfindung ist die Bildung der zweiten .Oxydschicht 14, die das erwähnte Metall enthält. Die Schicht 14 oder das darin befindliche Metall verhindert die Diffusion von Metallatomen von der Oberfläche des Substrats 10 in Sie Schicht 14, wie oben beschrieben. Die atomare Konzentration der Metallatome in der Schicht 14 liegt im
19 * 21 -"5 Falle von Ga vorzugsweise zwischen 10 bis 10 cm . Die zweite Oxydschicht 14 verhindert auch wirksam die Diffusion der Verunreinigung in der ersten Oxydschicht 11 in die umgebende Atmosphäre und die Diffusion von Premdionen aus der Atmosphäre in. das Substrat 10 während des Erhitzens. Auf diese Weise wird es möglich, verbesserte Halbleiterelemente mit besserer Oberflächenstabilität, Durchschlagsfestigkeit zwischen den Diffusionsverbindungen, entgegengesetzt vorgespannter Durchbruchsspannung an jeder Verbindung und Gleichmäßigkeit jedes Elements herzustellen. Das Verfahren gemäß der Erfindung eignet sich für die Herstellung von lichtemittierenden Dioden und Feldwirkungtransistoren von verbesserter Qualität. Ein weiterer Vorteil des Verfahrens gemäß der Erfindung ist die Einfachheit der Ausbildung der Oxydschichten, einschließlich der zweiten Oxydschicht 14. Jede Schicht kann leicht nach der herkömmlichen Spinner-Methode hergestellt
409818/0837
werden und erfordert keine spezielle oder kostspielige Vorrichtung. Die Wärmebehandlung für das Eindiffundieren kann in einem einfachen offenen Rohr erfolgen. Außerdem kann die Konzentration des Verunreinigungselements oder des inhibierenden Metalls in einer Oxydschicht leicht nach Erfordernis variiert werden, indem man einfach die Konzentration der Lösung variiert.
Die Wirkung der zweiten Oxydschicht 14 gemäß der Erfindung ist überraschend, wie sich aus der obigen Beschreibung ergibt. In . manchen Fällen ergebe'n sich jedoch wenige geringfügige Probleme. Wenn eine Verunreinigungsdiffusion bis zu verhältnismäßig geringer Tiefe nach dem Verfahren gemäß der Erfindung erfolgen soll, können möglicherweise Metallatome von dem Substrat 10 in die Gebiete 11A der ersten Oxydschicht 11 diffundieren, obwohl eine Diffusion in die zweite Oxydschicht 14 verhindert wird. Dieses Ausdiffundieren verursacht Oberflächendefekte in den Diffusionsgebieten 13* so daß es schwierig wird, eine Verunreinigungsdiffusion bis zu gleichmäßiger Tiefe zu erzielen. In einem anderen Pail, wenn die Verunreinigung in der .ersten Oxydschicht 11 in ziemlich hoher Konzentration anwesend ist, ergeben sich zwei Probleme. Erstens reagiert die Verunreinigung mit dem Substrat 10, und zweitens sinkt die Haftfestigkeit zwischen der ersten Oxydschicht 11 und dem Substrat 10. Um diese Probleme zu lösen, kann das Verfahren gemäß der Erfindung modifiziert werden.
Gemäß einer zweiten Durchführungsform des Verfahrens gemäß
409818/0837
der Erfindung, die durch Figur 4 veranschaulicht wird, wird auf der Oberfläche des Substrats 10 zunächst eine dritte Oxydschicht 15 gebildet. Die Schicht 15 enthält das gleiche Metall wie die oben erwähnte zweite Oxydschicht 14, und sie wird in der gleichen Weise wie die zweite Oxydschicht 14 gebildet. Dann wird die erste Oxydschicht 11, die eine Verunreinigung enthält, auf der Schicht 15 gebildet. Darauf folgen die selektive Entfernung von Gebieten der Oxydschichten 11 und 15* die Ausbildung der zweiten Oxydschicht 14, die das erwähnte Metall enthält, und das abschließende Erhitzen zum Eindiffundieren der Verunreinigung. In dem so gebildeten Halbleiterelement sind die Außenflächen der Verbindungen 13 mit der eindiffundierten Verunreinigung direkt mit den nicht entfernten Gebieten 15A der dritten Oxydschicht 15A bedeckt, "während die übrigen Gebiete der Oberfläche des Substrats 10 von der zweiten Oxydschicht Ί4 bedeckt sind. Die nicht entfernten Gebiete 15A der dritten Oxydschicht 15 verhindern die Diffusion von Metall von dem Substrat 10 in die die Verunreinigung enthaltenden Gebiete 1IA zufolge des darin enthaltenen Metalls und gleichzeitig die erwähnten unerwünschten Phänomene durch Trennen der die Verunreinigung enthaltenden Gebiete 11A von dem Substrat 10. Die Dicke der Schicht 15 muß groß genug sein, um eine Diffusion von dem Substrat 10 in die Gebiete 11A zu verhindern, darf jedoch nicht so groß sein, daß die Diffusion von den Gebieten 11A in das Substrat 10 verhindert wird. Wenn das Oxyd SiOg ist, liegt die bevorzugte Dicke der Schicht 15 in dem Bereich von 500 bis 1500 8.
409818/0837
In manchen Fällen wird die Verhinderung der Metalldiffusion aus den Verbindungen 13 auch durch eine dritte Durchführungsform des Verfahrens gemäß der Erfindung, die die Ausbildung der dritten Oxydschicht 15 in einer eigenen Verfahrensstufe nicht erfordert, verhindert. Eine modifizierte erste Oxydschicht in Figur 5 enthält sowohl ein bestimmtes Metall der Gruppe III, das ein Bestandteil des Substrats 10 ist, als auch eine einzudiffundierende Verunreinigung. Das Verfahren der Herstellung der Schicht 16 ist gleich dem Verfahren der zuvor beschriebenen ersten Oxydschicht 11'mit der Abweichung, daß der Lösung eine Verbindung des bestimmten Metalls zugesetzt wird. Die übrigen Verfahrensstufen, d.h. die Entfernung von Teilen der Schicht 16 unter Zurücklassung nur der erforderlichen Gebiete 16A, Herstellung der zweiten Oxydschicht 14 und abschließendes Erhitzen zum Eindiffundieren der Verunreinigung in die Verbindung 13 erfolgen wie oben unter Bezugnahme auf Figur 3 besprochen. Die Anwesenheit eines Metalles der Gruppe III in den nicht entfernten Gebieten 16A der modifizierten ersten Oxydschicht 16 verhindert die Diffusion von Metallatomen in diese Schicht aus den Gebieten 13 des Substrats. Jede Diffusion von dem oder in den restlichen Teil der Substratoberfläche wird bei jeder DurchfUhrungsform des Verfahrens gemäß der Erfindung durch die darauf aufgebrachte zweite Oxydschicht 14 verhindert.
409818/0837
Die folgenden Beispiele veranschaulichen die Erfindung.
Beispiel 1
Ein n-Halbleitersubstrat aus GaAs, mit Te dotiert, so daß die Elektronendichte 2 χ 10 crn""^ betrüg, wurde verwendet. Eine Oberfläche des Substrats, nämlich die Fläche (100) wurde bis zu hohem Glanz geläppt und weiter mit einer aus HpSOj,, H2Op und Wasser bestehenden Ätzflüssigkeit poliert. Die polierte Oberfläche wurde mittels'einer Spinner-Vorrichtung (spinner type apparatus) mit einer "Zincsiiicafilm Solution" der Emulsione Company, Millburn, N.J., V.St.A., die eine Lösung eines SiIiciumacetats und einer Verbindung von Zink in einem inerten organischen Lösungsmittel ist, versehen. Das mit dem Überzug versehene Substrat wurde in Luft 15 Minuten auf 2000C erhitzt, um das SiIiciumacetat zu Siliciumdioxyd zu zersetzen. Die SiOg-Schicht war etwa 2300 8 dick und enthielt Zink in einer
21 -"3
atomaren Konzentration von 10 cm . Unnötige Gebiete der SiOp-Schicht wurden durch Ätzen mit einer 10^-igen wäßrigen Lösung von Fluorwasserstoffsäure unter Verwendung einer Maskierung aus einem säurefesten Harz entfernt.
Danach wurde auf die freiliegende Oberfläche des Substrats und der nicht entfernten Gebiete der SiOp-Schicht "Galliumsilicafilm Solution" der Emulsione Company, die eine Lösung eines SiIiciumacetats, einer Verbindung von Gallium und eines
409818/0837
inerten organischen Lösungsmittels ist, aufgebracht. Durch Erhitzen des so behandelten Substrats für 15 Minuten in Luft auf 2000C wurde die zweite SiOp-Schieht von etwa 2000 8 Dicke, die
20 -"3
Ga-Atome in einer Konzentration von 10 cm ^ enthielt, gebildet.
Danach wurde das Substrat in ein offenes Rohr eingebracht und in einem Gasstrom aus etwa 9J5 Teilen Np und etwa 7 Teilen Hp etwa 15 Minuten auf 8000C erhitzt, bis sich Zn-Diffusionsp-Verbindungen von etwa 5.» 5 M- Tiefe durch Diffusion von Zn aus den nicht entfernten Gebieten der ersten SiOp-Schicht in dem Substrat gebildet hatten. Die Atomkonzentration von Ga in der Oberfläche der Diffusionsgebiete lag in der Größenordnung
pn -3
von 10 cm .
An den so gebildeten p-Gebieten in dem Substrat wurde die Beziehung Spannung/Strom gemessen, und das Ergebnis als Kurve A in Figur 6 aufgetragen. Kein Leckstrom wurde bemerkt, bis die angelegte Spannung bis zur Durchschlagsspannung des Substrats .erhöht wurde. Die erzielte Verbesserung ist aus einem Vergleich der Kurve A mit der Kurve B, die das entsprechende Ergebnis an 'Diffusionsgebieten, die nach der herkömmlichen Methode gebildet sind, darstellt.
Beispiel 2
Ein n-Halbleitersubstrat aus GaAs:Te wie in Beispiel 1 wurde
409818/0837
verwendet und die Oberfläche (100) wurde in gleicher Weise geläppt und gereinigt. Zunächst wurde "Galliumsilicafilm Solution" der Emulsione Company auf die polierte Oberfläche des Substrats aufgebracht. Nach Erhitzen in Luft für 15 Minuten auf 2500C war eine Schicht SiO p von etwa 1000 S Dicke, die Ga in einer At om-
20 -"5
konzentration von 3 x 10 cm enthielt, gebildet. Als nächstes wurde eine Schicht SiOp, die Zn-Atome in einer Konzentration von 10 cm~^ enthielt, mit einer Dicke von etwa 2300 8 auf der zuvor gebildeten SiOp-Schicht gebildet, wofür das gleiche Verfahren wie für die Zn enthaltende SiOp-Schicht von Beispiel 1 angewandt wurde. Wenn eine höhere Zn-Konzentration in
22 ~7>
der SiOp-Schicht von 10 cm erforderlich ist, muß ein mit der oben erwähnten Ga enthaltenden SiOp-Schicht überzogenes Substrat erneut 30 Minuten in einer Stickstoffatmosphäre auf ^500C erhitzt werden, bevor die Zn enthaltende" Lösung aufgebracht wird. Gebiete der beiden SiOp-Schichten wurden gleichzeitig nach dem gleichen Ätzverfahren wie in Beispiel 1 selektiv entfernt. Auf der freiliegenden Oberfläche des Substrats und den nicht entfernten Gebieten der SiOp-Schichten wurde eine Ga enthaltende SiOp-Schicht von etwa 2000 A Dicke in der gleichen Weise'wie die zweite SiOp-Schicht von Beispiel 1 gebildet. Dann wurde das Substrat in einem offenen Rohr unter den gleichen Bedingungen wie in Beispiel 1 wärmebehandelt, wobei an der Oberfläche mit Zn in einer Atomkon-
20-3 '■
zentration von 10 cm dotierte p-Gebiete mit einer Tiefe von etwa 3 fi in dem Substrat gebildet wurden.
409818/0837
Beispiel 3
Auf die polierte Oberfläche (100) des gleichen GaAs:Te-Substrats wie in den obigen Beispielen wurde ein Gemisch von "Zincsilicafilm Solution" und "Galliumsilicafilra Solution" aufgebracht. Dann wurde das Substrat in Luft 15 Minuten auf
2000C erhitzt, wobei eine 2300 8 dicke SiO2-SChIcht, die Zn
21 -3 und Ga in einer Atomkonzentration von 10 cm ^ bzw.·
20 -3
10 cm enthielt, gebildet wurde. Danach wurde die in Beispiel 1 selektiv die SiOp-Schicht entfernt, die zweite, Ga enthaltende SiO^-Schicht gebildet und das Substrat in einem offenen Rohr erhitzt. Die erzeugten p-Gebiete waren etwa 3 μ tief, und die Zn-Konzentration betrug an der Oberfläche 1020 οπΛ5. ·
Die gemäß Beispielen 2 und 3 erzeugten Diffusionsverbindungen besaßen wegen des stabilen Zustandes der Oberfläche ausgezeichnete und gleichmäßige Eigenschaften.
In gleicher Weise wie Zn kann auch Cd in ein n-GaAs-Substrat mit guten Ergebnissen nach irgendeiner DurchfUhrungsform des Verfahrens gemäß der Erfindung eindiffundiert werden. Die Diffusion von Se oder Sn in ein p-Substrat aus GaAs kann ebenfalls in gleicher Weise erfolgen. Auch ist das Verfahren gemäß der Erfindung nicht auf die Verwendung eines GaAs-Halbleiters beschränkt, sondern auch auf andere Halbleiter aus Verbindungen
409818/0837
^ %? ν«* 1 I ν w
von Elementen III bis Ys wie GaAsP,, GaP und InP5 angewandt werden. Das Metall der Gruppe III, das in den Oxydschienten gemäß der Erfindung enthalten ist,, muß natürlich unter Berücksichtigung der Zusammensetzung des Substrats gewählt werden. Für ein InP-Substrat ist In zu verwenden.
Wie für die Bildung von Oxydschichten., die eine Verunreinigung und/oder das Metall der Gruppe III enthalten,, können irgendwelche herkömmlichen Methoden^ wie Aufsprühen^ Aufwachsenlassen aus Dampf oder Zersetzung durch Wärme statt der oben erwähnten Spinner-Methode oder der Aufbringung einer Lösung angewandt werden. Außerdem kann als Oxyd für die das Metall enthaltende Oxydschicht gemäß der Erfindung Al0O-, verwendet werden.
409818/0837

Claims (1)

  1. Patentansprüche
    1JVerfahren zur Herstellung von Diffusionsverbindungen in einem Halbleitersubstrat aus einer III-V-Verbindung, bei dem eine erste Oxydschicht gebildet wird, die ein Verunreinigungselement enthält, das in ausgewählte Bereiche einer Oberfläche des Substrats eindiffundiert wird, wobei andere Bereiche der Oberfläche davon unbedeckt bleiben, dadurch gekennzeichnet, daß man eine zweite, ein Metall der Gruppe III enthaltende Oxydschicht auf die erste Oxydschicht and die freiliegenden Bereiche der Oberfläche des Substrats aufbringt, wobei das Metall ein Bestandteil des Substrats ist,und das Verunreinigungselement durch Erhitzen des Substrats in dieses Substrat eindiffundieren läßt.
    2; Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man noch eine dritte Oxydschicht, die das Metall der Gruppe III enthält, auf der Oberfläche des Substrats bildet, bevor die erste Oxydschicht gebildet wird.
    3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ebenfalls die erste Oxydschicht das Metall der Gruppe III enthält.
    4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat aus einem mit
    409818/0837
    Verunreinigung dotiertem GaAs besteht und das Metall
    der Gruppe III Ga ist.
    5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Oxydschicht aus SiO2 besteht.
    6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Oxydschicht gebildet wird, indem man eine Lösung aus einer Galliumverbindung, einer Siliciumacetatverbindung und einem organischen Lösungsmittel auf die Oberfläche des Substrats aufbringt und das
    Substrat dann erhitzt, wobei die Siliciumacetatverbindung
    zu SiQ2 zersetzt wird.
    7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Oxydschicht aus
    besteht.
    409818/083
DE19732351139 1972-10-11 1973-10-11 Verfahren zur Herstellung von dotierten Zonen in einem Halbleiterkörper Expired DE2351139C3 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP10212472A JPS5346073B2 (de) 1972-10-11 1972-10-11
JP10212472 1972-10-11
JP10212572 1972-10-11
JP10212572A JPS5249956B2 (de) 1972-10-11 1972-10-11
JP10212372A JPS5346072B2 (de) 1972-10-11 1972-10-11
JP10212372 1972-10-11

Publications (3)

Publication Number Publication Date
DE2351139A1 true DE2351139A1 (de) 1974-05-02
DE2351139B2 DE2351139B2 (de) 1976-04-08
DE2351139C3 DE2351139C3 (de) 1976-11-18

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471046A1 (fr) * 1979-11-28 1981-06-12 Sumitomo Electric Industries Procede de formation d'une pellicule isolante sur un dispositif semi-conducteur, et dispositif ainsi obtenu, notamment transistor a effet de champ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471046A1 (fr) * 1979-11-28 1981-06-12 Sumitomo Electric Industries Procede de formation d'une pellicule isolante sur un dispositif semi-conducteur, et dispositif ainsi obtenu, notamment transistor a effet de champ

Also Published As

Publication number Publication date
GB1386762A (en) 1975-03-12
CA978664A (en) 1975-11-25
US3856588A (en) 1974-12-24
DE2351139B2 (de) 1976-04-08

Similar Documents

Publication Publication Date Title
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2615754C2 (de)
DE2422621A1 (de) Halbleiteranordnung vom iii-v-typ mit ohmschen kontakten und verfahren zur herstellung dieser kontakte
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2239686A1 (de) Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE1514018A1 (de) Verfahren zur Verbesserung der Betriebseigenschaften von Halbleiterbauelementen
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2031235B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2627355A1 (de) Lichtabstrahlendes festkoerperelement, insbesondere halbleiterlaser, und verfahren zu dessen herstellung
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2658304A1 (de) Halbleitervorrichtung
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2753533A1 (de) Verfahren zum selektiven eindiffundieren von aluminium
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2351139A1 (de) Verfahren zur herstellung von diffusionsverbindungen in einem halbleitersubstrat
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3408552A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2351139C3 (de) Verfahren zur Herstellung von dotierten Zonen in einem Halbleiterkörper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences