DE2341832A1 - Verfahren zur herstellung einer anordnung mit einem halbleiterkoerper - Google Patents

Verfahren zur herstellung einer anordnung mit einem halbleiterkoerper

Info

Publication number
DE2341832A1
DE2341832A1 DE19732341832 DE2341832A DE2341832A1 DE 2341832 A1 DE2341832 A1 DE 2341832A1 DE 19732341832 DE19732341832 DE 19732341832 DE 2341832 A DE2341832 A DE 2341832A DE 2341832 A1 DE2341832 A1 DE 2341832A1
Authority
DE
Germany
Prior art keywords
zone
semiconductor body
semiconductor
arrangement
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732341832
Other languages
English (en)
Other versions
DE2341832B2 (de
DE2341832C3 (de
Inventor
Theodorus Cornelius Jo Bertens
Hendrikus Josephus Antoni Dijk
Jan T Gerkema
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2341832A1 publication Critical patent/DE2341832A1/de
Publication of DE2341832B2 publication Critical patent/DE2341832B2/de
Application granted granted Critical
Publication of DE2341832C3 publication Critical patent/DE2341832C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3103—Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing
    • G11B5/3106—Structure or manufacture of integrated heads or heads mechanically assembled and electrically connected to a support or housing where the integrated or assembled structure comprises means for conditioning against physical detrimental influence, e.g. wear, contamination
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3176—Structure of heads comprising at least in the transducing gap regions two magnetic thin films disposed respectively at both sides of the gaps
    • G11B5/3179—Structure of heads comprising at least in the transducing gap regions two magnetic thin films disposed respectively at both sides of the gaps the films being mainly disposed in parallel planes
    • G11B5/3183—Structure of heads comprising at least in the transducing gap regions two magnetic thin films disposed respectively at both sides of the gaps the films being mainly disposed in parallel planes intersecting the gap plane, e.g. "horizontal head structure"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Magnetic Heads (AREA)

Description

PHN.6494. Va/EVH.
GÜNTHER M. DAVID
Anmelder: K. V. i-'-i.i/l·;/ CU. JLAUiFwNFA
AHe-. PHN- 6494
Anmeldung vorm 17· Aug. 1973
Verfahren zur Herstellung einer Anordnung mit einem Halbleiterkörper.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Anordnung mit einem Halbleiterkörper, bei dem ein Teil der Oberfläche des Halbleiterkörpers einem selektiven elektrolytischen Aetzvorgang unterworfen wird, wodurch eine an diesen Teil der Oberfläche grenzende Zone des Halbleiterkörpers, deren Dicke durch den Unterschied in den Leitungseigenschaften zwischen der Zone und dem tiefer liegenden Halbleitermaterial bestimmt wird, entfernt wird. Weiterhin bezieht sich die Erfindung auf eine durch dieses Verfahren hergestellte Anordnung.
Bei einem solchen selektiven elektrolytischen Aetzvorgang wird z.B. Halbleitermaterial vom p-Leitfähigkeitatyp
409811/0871
- 2 - PHN". 6494.
selektiv in bezug auf Halbleitermaterial vom n-Leitfähigkeitstyp entfernt oder wird stark dotiertes Halbleitermaterial von einem bestimmten Leitfähigkeitstyp selektiv in bezug auf weniger stark dotiertes Halbleitermaterial vom gleichen Leitfähigkeit styp entfernt.
Ein Verfahren der in der Einleitung genannten Art ist aus der USA-Patentschrift 3.418.226 bekannt. Dabei wird auf einem Halbleiterkörper, der sich in der Dickenrichtung ändernde Leitungseigenschaften aufweist, eine ätzbeständige Maskierungsschicht erzeugt, die die zu ätzenden Teile der Halbleiteroberfläche frei lässt. Dann werden diese Teile einer selektiven elektrolytischen Aetzbehandlung unterworfen, wobei stärker dotiertes Halbleitermaterial im bezug auf weniger stark dotiertes Halbleitermaterial vom gleichen Leitfähigkeitstyp entfernt wird.
Als Mass für die Selektivität dient das Potential des zu ätzenden Halbleitermaterials, das u.a. von dem Dotierungspegel dieses Materials abhängig ist.
Es hat sich gezeigt, dass beim bekannten Aetzvorgang, dessen Portschreiten in der Dickenrichtung mittels des Potentials des Halbleiterkörpers geregelt werden kann, eine genaue Profilierung in seitlicher Richtung oft nicht erhalten wird, aber dass unter der Maskierungsschicht parallel zu der Halbleiteroberfläche Unterätzung auftritt, die durch die obenbeschriebene Potentialregelung nicht beendet wird.
Dies hat zur Folge, dass die erhaltene Genauigkeit der Profilierung für viele Anordnungen ungenügend ist·
409811/0871
- 3 - PHN.6494.
Auch ist es bei dem genannten Verfahren nicht möglich, verwickeitere Profile, wie Profile mit Pegeln auf verschiedenen Tiefen im Halbleiterkörper, herzustellen.
Z.B. bei den nachstehend zu beschreibenden Ausführungsformen des Verfahrens der eingangs genannten Art muss oft eine genaue und verwickelte Profilierung hergestellt werden.
Nach einem üblichen Verfahren wird eine Halbleiteranordnung gemäss dem sogenannten Konturablagerungsverfahren dadurch hergestellt, dass in einem Substrat aus verhältnismässig stark hochohmigem Halbleitermaterial Vertiefungen vorgesehen werden, wonach die Vertiefungen auf epitaktischem Wege ausgefüllt und, nach Entfernung entweder des überschüssigen epitaktischen Halbleitermaterials oder des überschüssigen Teiles des Substrats, in dem epitaktischen Halbleitermaterial und/oder in dem umgebenden Teil des Substrats Schaltungselemente gebildet werden.
Bei der Herstellung einer anderen Halbleiteranordnung werden Vertiefungen an der Stelle geätzt, an der eine Oberfläche eines Halbleiterkörpers einer Oxydationsbehandlung unterworfen werden muss, um eine wenigstens teilweise in den Halbleiterkörper versenkte Oxydschicht zu erhalten.
Das Aetzen von Halbleiterkörpern wird nicht nur bei der Herstellung von Halbleiteranordnungen, sondern auch auf anderen Gebieten, z.B. bei der Herstellung von Auftreffplatten für Aufnahmeröhren, verwendet, wobei in eine Halbleiterscheibe Nuten geätzt werden, um voneinander getrennte, von einem Elektronenstrahl abzutastende Diodengebiete zu erhalten.
Λ09811/0871
- h - ■ PHN.
Ein weiteres Beispiel ist die Herstellung eines Magnetkopfes zum Einschreiben und Auslesen von Daten in einem magnetisierbaren Medium, wobei eine Oberfläche eines Substrats aus Halbleitermaterial profiliert und dann mit einem magnetisch wirksamen Material versehen wird. Es ist bekannt, ein solches Substrat durch eine Photoätztechnik während einer bestimmten Zeit und bei einer bestimmten Temperatur chemisch zu ätzen. Die chemische Aetzgeschwindigkeit ändert sich aber stark mit der Zusammensetzung und der Reinheit des verwendeten Kristalls (der Kristalloberfläche) und ausserdem mit der Temperatur und der Zusammensetzung der AetzflUssigkeit. Ueberdies muss zum Erhalten z.B. eines stufenartigen Profils das Aetzen in mehreren Schritten und muss zwischen den Aetzschritten ein Ausricht- und Beleuchtungsschritt durchgeführt werden. Das Beleuchten über einer Vertiefung im Substrat ergibt jedoch oft eine ungenaue Abbildung der in der Vertiefung gewünschten Konturen,
Die Erfindung bezweckt u.a., zur Herstellung der beschriebenen Anordnung und anderer Anordnungen ein Verfahren zu schaffen, bei dem die Nachteile des beschriebenen Profilierungsverfahrens wenigstens grösstenteils vermieden werden.
Ihr liegt die Erkenntnis zugrunde, dass mit einem verhältnismässig einfachen Bearbeitungsschritt das zu entfernende Halbleitermaterial vorbearbeitet werden kann, wodurch bei dem darauffolgenden selektiven Aetzschritt die richtige Menge Material an der richtigen Stelle entfernt wird.
Daher ist das eingangs genannte Verfahren nach der Erfindung dadurch gekennzeichnet, dass vor dem selektiven
40981 1 /0871
- 5 - PHN.6494.
elektrolytischen Aetzvorgang die durch diesen Vorgang zu entfernende Zone mit Hilfe einer örtlichen Dotierungsbehandlung gebildet wird, wodurch die Leitungseigenschaften der Zone ausser in der Dickenrichtung auch in zu der Oberfläche parallelen Richtungen von denen des an die Zone grenzenden Halbleitermaterials verschieden sind.
Als örtliche Dotierungsbehandlung wird vorzugsweise ein Diffusionsvorgang angewendet. Bei Diffusion kann ein gewünschtes Konzentrationsprofil mit grosser Genauigkeit dadurch erhalten werden, dass ein Dotierungsstoff mit einer bestimmten Konzentration z.B. aus der Gasphase während einer bestimmten Zeit und bei einer bestimmten Temperatur durch Oeffnungen in einer Maskierungsschicht in den Halbleiterkörper hineindiffundiert wird.
Auch können zum Erhalten eines gewünschten Konzentrationsprofils Ionenimplantation und eine darauf folgende Wärmebehandlung angewendet werden.
Da infolge der örtlichen Dotierungsbehandlung die gebildete(n) Zone(n) auch in zu der Halbleiteroberfläche parallelen Richtungen begrenzt ist (sind), ist die Materialentfernung bei einer selektiven Aetzbehandlung in diesen Richtungen ebenfalls begrenzt.
Vorzugsweise wird eine örtliche Dotierungsbehandlung angewendet, die aus mindestens zwei sich teilweise überlappenden Dotierungsschritten besteht.
Bei einer derartigen Dotierungsbehandlung kann auf verhältnismässig einfache Weise im Halbleiterkörper eine Zone
409811/0871
-C- PHN.6k9k.
mit einer genau definierten und ausserdem verwickelten, z.B. stufenartigen, Form gebildet werden.
Die Erfindung bezieht sich, weiterhin auf eine durch das erfindungagemäese Verfahren hergestellte Anordnung.
Die Erfindung wird nachstehend für ein Ausftihrungsbeispiel an Hand der Zeichnung näher erläutert. Es zeigern
Fig. 1 schematisch eine Draufsicht auf eine durch das erfindungsgemässe Verfahren hergestellte Anordnung, und
Fig, 2 bis 5 schematische Schnitt· durch einen Teil dieser Anordnung in aufeinanderfolgenden Stufen der Herstellung mit Hilfe des erfindungsgemäesen Verfahrene, wobei Fig. 5 einen Querschnitt längs der Linie V-V der Fig, I zeigt.
Die in den Flg. 1 und 5 dargestellte Anordnung enthält einen Halbleiterkörper 11, wie er in einem Magnetkopf zum Einschreiben und Auslesen von Daten in einem magnetisierbarer! Medium verwendet wird.
Die Daten werden in das nicht dargestellte magnetisierbare Medium eingeschrieben oder von diesem Medium abgelesen an der Stelle eines Spaltes 15 in einem Nickel-Eisen-Kern Rings um den Spalt 15 wird ein inhomogenes Magnetfeld infolge eines Stromes durch gegen den Kern 12 isolierte Wicklungen und 1h erzeugt.
Zum Schützen des Magnetkopfes vor Abnutzung bei Berührung mit einem sich am Spalt entlang bewegenden magnetisierbaren Medium ist es vorteilhaft, wenn der Magnetkopf selber eine möglichst ebene Oberfläche aufweist. Zu diesem Zweck ist es erwünscht, dass der Halbleiterkörper, der als Träger des
40981 1 /0871
- ? - PHN.
Kernes 12 und der Wicklungen 13 und Ik dient, eine profilierte Oberfläche aufweist.
Bei der Herstellung des Halbleiterkörpers wird von einer hochohmigen η-leitenden Siliciumscheibe 11 (siehe Fig. Z) mit einem spezifischen Widerstand/3 von 3-5 O.cm, einem Durchmesser von etwa 38 mm und einer Dicke von 250/um ausgegangen.
Die Profilierung wird dadurch erhalten, dass ein Teil
einer Oberfläche der Siliciumscheibe einem selektiven elektrolytischen Aetzvorgang unterworfen wird. Dabei wird eine an den betreffenden Teil der Oberfläche grenzende Zone der Siliciumscheibe entfernt. Die Dicke der zu entfernenden Zone wird durch den Unterschied in den Leitungseigenschaften zwischen der Zone und dem tiefer liegenden Halbleitermaterial bestimmt.
Nach der Erfindung wird die zu entfernende Zone mit Hilfe einer örtlichen Dotierungsbehandlung gebildet, wodurch die Leitungseigenschaften der Zone ausser in der Dickenrichtung auch in zu der Oberfläche parallelen Richtungen von denen des an die Zone grenzenden Siliciums verschieden sind. Im vorliegenden Beispiel wird als örtliche Dotierungsbehandlung ein Diffusionsvorgang, durchgeführt, der aus zwei sich teilweise überlappenden Schritten besteht.
Auf übliche Weise wird dabei auf der Oberfläche 21 der Siliciumscheibe 11 thermisch eine Siliciumoxydschicht 22 angewachsen und mit Hilfe einer Photoätztechnik mit Oeffnungen mit Abmessungen von 200 χ 300 /um versehen.
Auf der Siliciumoxydschicht und in den Oeffnungen wird
40981 1/0871
-S- PTiN. 6494.
? 3 Λ 1 8 3 2
eine Phosphatglasschicht 24 dadurch gebildet, dass die Scheibe 45 Minuten lang in einem POCl„-Strom bei 10000C gehalten wird.
Dann wird die Scheibe 4,5 Stunden lang auf 12000C gehalten, wodurch 9/u.m tiefe η -Gebiete 25 mit einem spezifischen Widerstand von ca, 0,03 Ci, cm diffundiert werden. Danach werden die Schichten 22 und 24 entfernt und folgt dem beschriebenen ersten Diffusionsschritt ein den ersten Diffusionsschritt überlappender zweiter Diffusionsschritt, der von dem ersten Schritt in bezug auf die Form der Siliciumoxydschicht (siehe Fig. 3) und der Phosphatglasschicht "}2 und in bezug auf die Darter der Diffusion (1 Stunde statt 4,5 Stunden) verschieden ist,
Während der Diffusion nimmt die Tiefe der in Fig. 3 gestrichelt dargestellten Gebiete 25 von 9 ,um auf 10 ,um zu und bilden die Gebiete zusammen mit den während des zweiten Diffusionsschrittes gebildeten 4/um tiefen Gebieten eine Zone 26.
Anschliessend werden die Schichten 31 und 32 entfernt und wird die Oberfläche 21 auf übliche Weise einem selektiven elektrolytischen Aetzvorgang unterworfen, durch den die Zone entfernt wird. Der Aetzvorgang erfolgt z.B. in einer wässrigen Lösung von 5$ HF, wobei an die Silicitunscheibe eine Spannung von +0,5 - 2 V in bezug auf eine Platinelektrode angelegt wird. Der Aetzvorgang dauert einige Minuten. Manchmal erhält die Oberfläche eine braune Farbe, die durch eine kurzzeitige Oxydation und anschliessendes Tauchätzen in einer HF-Lösung beseitigt werden kann. Die Rauhigkeit der erhaltenen Oberfläche
40981 1/0871
beträgt weniger als 0,1 /um. Die Oberfläche weist keine schroffen Uebergänge auf und eignet sich besonders gut zum üeberziehen durch Zerstäubung, Mit Hilfe der beschriebenen Diffusionsschritte ist die Form der Zone 26 durch die Anfangskonzentration des Phosphors an der Oberfläche, die Temperatur und die Dauer der Diffusionen definiert. Die Oeffnungen in den Oxydschichten und 31 sind ebenfalls genau definiert, weil bei der angewandten Photoätztechnik stets auf einer ebenen Oberfläche ausgerichtet werden kann. Auf übliche Heise wird in folgenden Bearbeitungsschritten die in Fig. 4 gezeigte profilierte Oberfläche 21 der Siliciumscheibe 11 mit den ¥icklungen 13 und 14 und dem Kern 12 versehen.
Nach Oxydation wird auf die Oberfläche 21 eine 500 S. dicke Chrom/Goldschicht 4i aufgedampft und mit einer Photolackschicht 42 versehen, in der Oeffnungen 43 vorgesehen werden, die die niedrigstliegenden Vertiefungen 44 im Siliciumkörper 11 frei lassen. Die Photolackschicht 42 dient als Maskierung beim elektrolytischen Ausfüllen der etwa 6/um tiefen Vertiefungen 44 mit Kupfer, wodurch unterste Teile der Wicklungen 13 und 14 gebildet werden.
Dann wird die Photolackschicht 42 entfernt und werden die frei liegenden Teile der Chrom/Goldschicht 41 einem Sputtervorgang unterworfen. Auf die ganze Oberfläche wird eine SiIiciumoxydschicht 51 aufgesputtert. Auf der Schicht 51 wird durch Sputtern und Photoätzen der Nickel-Eisen-Kern 12 gebildet. Darauf wird wieder eine Siliciumoxydschicht 52 gesputtert, in die Oeffnungen geätzt werden, durch die zu beiden
40981 1 /0871
- 10 - PUM.6494.
7341R32
Seiten eines Teiles 16 des Kernes 12 Teile der unteren Teile der Wicklungen 13 und 14 frei gelegt werden.
Die oberen Teile der Wicklungen 13 und 14 werden durch Aufsputtern von Chrom/Gold und durch Photoätzen gebildet. Die ganze Oberfläche, mit Ausnahme der Mitte 17 des Teiles 16, wird mit einer Siliciumoxydschicht 53 abgedeckt, die eine derartige Dicke aufweist, dass ihre Oberfläche auf der gleichen Höhe wie die Oberfläche der Mitte 17 liegt.
Durch Aetzen wird in der Mitte 17 der Spalt 15 gebildet. Die Wicklungen 13 und 14 sind mit Anschlussleitern 18 bzw. v.er sehen.
Die Erfindung beschränkt sich nicht auf das beschriebene Ausführungsbeispiel. So kann der Halbleiterkörper z.B, p-leitend sein und kann bei der Dotiertingsbehandlung eine ρ -Zone gebildet werden. Die Anwendung eines Halbleiterkörpers als Substrat ergibt ausserdem den Vorteil, dass Halbleiterschaltungselemente im Substrat gebildet werden können.
Naturgemäss kann im Rahmen der £rfindung der Magnetkopf eine andere Form als im beschriebenen Beispiel aufweisen, Ausser Magnetköpfen können durch das erfindungsgemässe Verfahren z.B. auch die bereits erwähnten Auftreffplatten oder Halbleiteranordnungen hergestellt werden.
409811/0871

Claims (2)

  1. -rf-
    1 'AT JSIi
    1 . } Verfahren zur Herstellung einer Anordnung mit einem Halbleiterkörper, bei dem ein Teil der Oberflache des Halbleiterkörpers einem selektiven elektrolytischen Aetzvorgang unterworfen wird, wodurch eine an den betreffenden Teil der Oberfläche grenzende Zone des Halbleiterkörpers, deren Dicke durch den Unterschied in den Leitungseigenschaften zwischen der Zone und dem tiefer liegenden Halbleitermaterial bestimmt wird, entfernt wird, dadurch gekennzeichnet, dass vor dem selektiven elektrolyt!sehen Aetzvorgang die durch diesen Vorgang zu entfernende Zone mit Hilfe einer örtlichen Dotierungsbehandlung gebildet wird, wodurch die Leitungseigenschaften der Zone ausser in der Dickenrichtung auch in zu der Oberfläche parallelen Richtungen von denen des an die Zone grenzenden Halbleitermaterials verschieden sind,
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als örtliche Dotierungsbehandlung ein Diffusionsvorgang verwendet wird.
    3« Verfahren nach Anspruch 1 oder Z1 dadurch gekennzeichnet, dass eine örtliche Dotierungsbehandlung angewendet wird, die aus mindestens zwei sich teilweise überlappenden Dotierungsschritten besteht.
    k. Anordnung mit einem profilierten Halbleiterkörper, vorzugsweise Magnetkopf zum Einschreiben und Auslesen von Daten in einem magnetisierbaren Medium, die durch das Verfahren nach einem der vorangehenden Ansprüche hergestellt ist.
    40981 1/0871
    Lee (L rs e
    ite
DE19732341832 1972-09-01 1973-08-18 Verfahren zur Herstellung eines Magnetkopfes Expired DE2341832C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7211910A NL7211910A (de) 1972-09-01 1972-09-01

Publications (3)

Publication Number Publication Date
DE2341832A1 true DE2341832A1 (de) 1974-03-14
DE2341832B2 DE2341832B2 (de) 1978-04-20
DE2341832C3 DE2341832C3 (de) 1978-12-21

Family

ID=19816833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732341832 Expired DE2341832C3 (de) 1972-09-01 1973-08-18 Verfahren zur Herstellung eines Magnetkopfes

Country Status (7)

Country Link
JP (1) JPS5234346B2 (de)
CA (1) CA991319A (de)
DE (1) DE2341832C3 (de)
FR (1) FR2198266B1 (de)
GB (1) GB1433902A (de)
IT (1) IT994704B (de)
NL (1) NL7211910A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3644921C2 (de) * 1985-02-01 1990-07-26 Victor Company Of Japan, Ltd., Yokohama, Kanagawa, Jp

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047725B2 (ja) * 1977-06-14 1985-10-23 ソニー株式会社 フエライトの加工法
AU545577B2 (en) * 1980-07-31 1985-07-18 Anton Braun Hermetic seal for compressors or the like
JP2943579B2 (ja) * 1992-10-20 1999-08-30 三菱電機株式会社 磁気構造体並びにこれを用いた磁気ヘッドおよび磁気記録ヘッド
WO2000004534A1 (en) * 1998-07-13 2000-01-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin-film magnetic head
DE102016120884A1 (de) * 2016-11-02 2018-05-03 Infineon Technologies Ag Integrierte Vorrichtung und Verfahren zum integrieren eines Induktors in ein Halbleitersubstrat

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3644921C2 (de) * 1985-02-01 1990-07-26 Victor Company Of Japan, Ltd., Yokohama, Kanagawa, Jp

Also Published As

Publication number Publication date
CA991319A (en) 1976-06-15
FR2198266B1 (de) 1980-01-25
JPS4965785A (de) 1974-06-26
DE2341832B2 (de) 1978-04-20
FR2198266A1 (de) 1974-03-29
NL7211910A (de) 1974-03-05
GB1433902A (en) 1976-04-28
DE2341832C3 (de) 1978-12-21
IT994704B (it) 1975-10-20
JPS5234346B2 (de) 1977-09-02

Similar Documents

Publication Publication Date Title
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE3130122C2 (de)
DE2611158C2 (de) Verfahren zum Verformen eines einkristallinen Siliciumkörpers
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3343035C2 (de) Verfahren zur Herstellung eines Magnetmeßfühlers mit mindestens zwei Elementen mit magnetischer Widerstandsänderung
DE1764453B2 (de) Verfahren zum herstellen von planaren halbleiteranordnungen fuer monolithisch integrierte schaltungen mit halbleiterteilbereichen die mittels dielektrischen materials gegeneinander sowie gegen die restlichen bereiche des halbleiterkoerpers elektrisch isoliert sind
DE3241184A1 (de) Leistungs-mos-fet
DE2453279C3 (de) Halbleiteranordnung
DE2835577C2 (de) Verfahren zur Herstellung eines Dünnfilmmagnetkopfes und Dünnfilmmagnetkopf
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE2341832A1 (de) Verfahren zur herstellung einer anordnung mit einem halbleiterkoerper
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE1589920B2 (de) Verfahren zum herstellen einer integrierten halbleiter schaltung
DE2854994A1 (de) Halbleiteranordnung
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung
DE2201833A1 (de) Verfahren zum Herstellen mehrerer Transistoren aus einer Halbleiterscheibe
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE3445775A1 (de) Kapazitiver halbleiterdruckaufnehmer
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE2029058C2 (de) Halbleiteranordnung mit mindestens zwei Feldeffekttransistoren mit isolierter Gateelektrode und Verfahren zu ihrer Herstellung
CH653482A5 (de) Verfahren zur herstellung einer integrierten schaltung mit einem feldeffekttransistor und durch ein derartiges verfahren hergestellte schaltung.
DE2333812A1 (de) Magnetwandlerstruktur und verfahren zu ihrer herstellung
EP0075833A2 (de) Temperatursensor mit einem Halbleiterkörper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee