DE2339493A1 - Analog-digital-umsetzer - Google Patents

Description

- 73 Ks/Sö
RCA 65860/66572

U.S. Serial Nos: 278,270/327,881
Filed: August 7, 1972/January 29, 1973

RCA Corporation New York, N. Y., V. St. A,

Analog-Digital-Umsetzer

Die Erfindung betrifft einen Analog-Digital-Umsetzer, im folgenden kurz A/D-Umsetzer genannt. Ferner wird eine Schal-⁽ tung angegeben, die für die Verwendung in einem solchen A/D-Umsetzer geeignet ist und ein Binärsignal eines ersten Werts liefern kann, wenn ein Eingangssignal innerhalb eines von zwei Bezugswerten begrenzten Berexchs ist, während sie ein Binärsignal vom entgegengesetzten Wert liefern kann, wenn das . Eingangssignal ausserhalb dieses Bereichs liegt.

A/D-Umsetzer sind allgemein bekannt und werden dazu "verwendet, ein analoges Eingangssignal (beispielsweise eine Spannung oder einen Strom) in eine gleichwertige Ziflerngruppe umzuwandeln. Es gibt verschiedene Anwendungsfälle, wo sich die in Digitalform umzusetzenden Analogsignale mit Frequenzen im Megahertzbereich ändern, so z.B. das Videosignal in einem Fernsehsystem oder das Rückstrahlsignal eines Monopulsradarsystems. Die in solchen Fällen verwendeten A/D-Umsetzer müssen mit entsprechenden hohen Geschwindigkeiten arbeiten können. Es ist auch bekannt, daß die schnellsten elektronischen A/D-Umsetzer, die zum Einsatz bei diesen B?equenz en geeignet sind, die im Parallelbetrieb arbeitenden Umsetzer sind. Solche Umsetzer, die manch-

- 2 409808/1078

mal auch Simultan-A/D-Umsetzer genannt werden, wandeln das analoge Eingangssignal (beispielsweise eine Spannung) in eine "verschlüsselte Zifferngruppe um, indem sie einen direkten Vergleich zwischen der analogen Eingangsspannung und einer oder mehreren Bezugsspannungen durchführen. Diese Umsetzer enthalten einen Analogvergleicher für jeden gewünschten Quantisierungspegel in der verschlüsselten Zahlengruppe. Die einzelnen Analogvergleicher sind typiscterweise mit einem Eingang an die analoge Eingangsspannung gelegt und mit einem zweiten Eingang an die Bezugsspannung gelegt, die den jeweiligen Quantisierungspegel darstellt.

Ein Beispiel für einen A/D-Umsetzer vom Paralleltyp ist beschrieben bei Schmid: "Electronic Analog/Digital Conversions" Van Nostrand Reinhold Co., 1970,"Seite 296.

Typisch für diese Umsetzer ist, daß sie die von den Jeweiligen Vergleichern gelieferten Ausgangssignale in einer geeignet ausgelegten Codier- oder Umsetzungslogik verarbeiten, um am Ausgang eine binäre Zifferngruppe (Binärwort) parallel auszugeben. Die von der Codierlogik gelieferte digitale Information wird dann durch bistabile Speicherelemente weiterverarbeitet, beispielsweise durch taktgesteuerte Flipflops in sogenannter "Pipeline-Anordnung". Die Arbeitsgeschwindigkeiten dieser bekannten Umsetzer sind nur durch die Verzögerungswerte der Vergleicher und durch die den logischen Verknüpfungsschaltungen in der Codierlogik eigenen Verzögerungen begrenzt. Dennoch können diese Verzögerungen der bekannten Umsetzer einen wesentlichen Nachteil bringen. Beispielsweise nennt Schmid a.a.O. unter den Paktoren, die die statische Genauigkeit von mit hohen Taktfrequenzen arbeitenden Umsetzern begrenzen, auf Seite 4-95 auch die Logikverzögerungen. Es wird dazu ausgeführt, daß die heute verfügbaren Typen von im integrierter Bauweise hergestellten logischen Schaltungen zwar alle sehr schnell arbeiten, daß jedoch ihre Verzögerungen bei Kaskadenschaltung

409808/1078

233949?

mehrerer logischer Elemente merklich werden können.

Weitere Beispiele für A/D-Umsetzer des Paralleltyps findet man bei Hoeschle: "Analog-to-Digital/Digital-to-Analog Conversion Techniques", John Wiley and Sons Inc. 1958, z.B. Seiten 409 - 412. Man erkennt, daß auch die in dieser Literatur beschriebenen Parallel-A/D-Umsetzer mit den oben erwähnten Verzögerungen behaftet sind.

Die Verzögerungen, die von der bei diesen bekannten A/D-Umsetaern verwendeten Codierlogik herbeigeführt werden, begrenzen nicht nur die maximale Taktgeschwindigkeit des Umsetzers sondern haben auch zur Folge, daß zwischen den Ausgangsleitungen, welche die einzelnen Binärziffern des codierten Digitalworts bereitstellen, Unterschiede in den Verzögerungszeiten vorkommen. Dies erfordert häufig eine Nachbehandlung der Signale, um einen brauchbaren Digitalausgang zu erhalten. ^D _a &±q verschiedenen Binärziffern unterschiedliche Verzögerungen erfahren, ist das digitale Ausgangswort nicht zu jeder Zeit eine genaue Darstellung des Analogsignals, wenn nicht alle Verzögerungen beispielsweise mittels Präzisions-Verzögerungsleitungen einander angeglichen werden. Um das Problem der unterschiedlichen Verzögerungszeiten bei den bekannten Umsetzern zu lösen, werden manchmal sogenannte Tast- und Haltekreise verwendet , de das analoge Eingangssignal über eine ausgewählte Zeitspanne abtasten und es für die Dauer der längsten Verzögerungszat der Codierlogik festhalten. Die höchste oder maximale Betriebsgeschwindigkeit des A/D-Umsetzers wird jedoch trotzdem durch die längste in der Codierlogik bewirkte Verzögerung begrenzt.

Die vorstehend beschriebenen unerwünschten Eigenschaften der bekannten A/D-Umsetzer (relativ schlechtes Arbeiten bei hohen Geschwindigkeiten und Begrenzung der Arbeitsgeschwindigkeit auf einen Wert, der ein genaues Arbeiten sicherstellt) sollen mit der vorliegenden Erfindung beseitigt werden.

409808/1078 " ⁴ "

Die Erfindung wird in einem A/D-Umsetzer realisiert, der einen Analogeingang und eine gegebene Anzahl von Ausgangsleitungen aufweist, deren jede eine Binärziffer eines Digitalworts liefert, die gegebene quantisierte analoge Eingangswerte darstellen. Es ist eine Vielzahl von Vergleichern vorgesehen, deren jeder mit einem ersten Eingang an eine Bezugsspannungsquelle koppelbar ist, um jedem V_ergleicher eine bestimmte Bezugsspannung zuzuführen. Ein zweiter Eingang jedes V_ergleichers ist mit dem Analogeingang verbunden. Der Ausgang jedes Vergleichers ist selektiv mit jeweils einem Eingang eines gesonderten aus einer Vielzahl von taktgesteuerten Flipflops verbunden. Jedes Flipflop liegt mit seinem Komplementärausgang an einer gesonderten der Ausgangsleitungen. Im vorliegenden Fall wird der Ausdruck "taktgesteuertes Flipflop" austauschbar mit dem Ausdruck "triggerbares Flipflop" verwendet. Mit diesen Ausdrücken sei allgemein ein Flipflop bezeichnet, welches einen einzigen Dateneingang und einen Takteingang aufweist. Wenn am Dateneingang eines solchen Flipflops ein bestimmter Signalwert vorhanden ist, dann wird das Flipflop erst dann in einen diesem Signalwert entsprechenden Zustand gesteuert, wenn ein "Taktimpuls" oder "Triggerimpuls" am Takteingang des Flipflops vorhanden ist.

Die Erfindung wird ferner realisiert bei einer Schaltungsanordnung, die an einem Ausgang ein Signal eines ersten Binärwerts liefern soll, wenn der Pegel eines von der Schaltung empfangenen Eingangssignals innerhalb der Grenzen liegt, die durch zwei ebenfalls der Schaltung zugeführte Bezugswertsignale definiert sind. Das Ausgangssignal der Schaltung soll den anderen Binärwert annehmen, wenn der Pegel des Eingangssignals außerhalb der durch die beiden Bezugswerte gebildeten Grenzen ißgt. Dabei enthält die Schaltung einen oder mehrere Vergleicher, deren jeder an einem Ausgang ein Binärsignal liefert, welches den ersten Binärwert annimmt, wenn das änem ersten Eingang des Vergleichers zugeführte Signal im Betrag größer ist als das einem zweiten Eingang des Vergleichers zugeführte Signal. %s

409S08/107S " ⁵ "

Ausgangssignal jedes Vergleichers soll hingegen den anderen bzw. entgegengesetzten Binärwert annehmen, wenn das dem jeweils zweiten Vergleichereingang zugeführte Signal im Betrag größer ist als das dem ersten Vergleichereingang zugeführte Signal. Gemäß der Erfindung ist nun ein erster und ein zweiter Vergleicher vorhanden. Der erste Eingang eines dieser Vergleicher uid der zweite Eingang des anderen Vergleichers empfangen das Eingangssignal. Die übrigen Eingänge der beiden Vergleicher empfangen jeweils eines der Bezugswertsignale. Eine Koppeleinrichtung verknüpft in einer logischen ODER-Funktion die von den beiden V_ergleichern gelieferten Binärwerte des besagten einen Binärwerts und gibt das logisch verknüpfte Signal zum Ausgang der Schaltung.

Die Vorteile der Erfindung gehen aus nachstehender Beschreibung hervor, in der die Erfindung zum besseren Verständnis anhand von Zeichnungen erläutert wird.

Figur 1 ist ein Blockschaltbild eines erfindungsgemäßen A/D-Umsetzers vom Paralleltyp, der eine vorstellige BinärZifferngruppe liefert;

Figur 2 zeigt in einem Linienschaubild die Beziehung zwischen der analogen Eingangsspannung und der entsprechenden Zifferngruppe des A/D-Umsetzers nach Figur 1;

Figur 3 zeigt in einem Blockschaltbild eine andere Ausführungsform des erfindungsgemäßen A/D-Umsetzers;

Figuren 4a und 4b zeigen in Blockdarstellung eine wiederum andere Ausführungsform eines erfindungsgemäßen A/D-Umsetzers;

Figur 5 zeigt in einem Linienschaubild die Beziehung zwischen einer analogen Eingangsspannung und der entsprechenden Zifferngruppe bei dem A/D-Umsetzer nach den Figuren und 4b.

- 6 409808/1078

Der in Figur 1 dargestellte A/D-Umsetzer 10 vom Paralleltyp wandelt eine analoge Eingangsspannung V in eine gleichwertige ^ifferngruppe (Digitalwort) um. Die Zifferngruppe, die bestimmte Quantisierungspegel des Analogen Eingangssignals V darstellt, erscheint auf vier Ausgangsleitungen, wobei Jede Leitung ein Bit des Digitalworts (d.h. eine Binärziffer der BinärZifferngruppe) liefert. Parallel- oder Simultan-A/D-Umsetzer verwenden,für jeden Quantisierungspegel in der Zifferngruppe ,zwischen 0 und dem Endwert einen gesonderten Analogvergleicher, an dessen einem Eingang eine feste Bezugsspannung liegt. Ein N-Bit-Umsetzer, bei dem das Digitalwort eine Anzahl von NBinärζiffern aufweist, benötigt also 2-1 Vergleicher, Das analoge Eingangssignal wird dem jeweils anderen Eingang jedes Vergleichers zugeführt, so daß zwischen der Bezugsspannung und jedemQuantisierungspegel ein analoger Vergleich durchgeführt werden kann. Jeder Vergleicher liefert nur dann ein Ausgangssignal, wenn der Pegel des analogen Eingangssignals über oder unter der dem betreffenden V_ergleicher angelegten Bezugsspannung liegt. Die Ausgänge der Vergleicher steuern die Codierlogik, um das gleichwertige Digitalwort zu bilden.

Es ist bekannt, daß bei A/D-Umsetzern vom Paralleltyp Mehrdeutigkeiten der digitalen Ausgabe im Bereich der Schwellenwerte der Vergleicher vorkommen können, d.h. im Bereich der Werte, die einen Signalwechsel am Vergleicherausgang verursachen. D.h.,wenn das fern Vergleicher zugeführte analoge Eingangssignal einen solchen Schwellenwert hat, dann kann es vorkommen, daß der Vergleicherausgang den analogen Eingangspegel nicht richtig anzeigt. Um diese Schwierigkeit zu vermeiden oder mindestens zu verringern, verschlüsselt man den Vergleicher üblicherweise zunächst in einem Gray-Go'de, um darnach im Bedarfsfall den Gray-Gode in den gewöhnlichen Binärcode zu entschlüsseln. Der Gray-Gode zählt zu den zyklischen oder reflektierten Binärcodes und zeichnet sich dadurch aus, daß beim Übergang von einer Zahl zur nächsten die Zifferngruppe

4Q98Q8/1078 - 7 -

nur in einer Stelle eine Veränderung erfährt. Dies macht den Gray-Code eindeutig. Aus diesen Gründen ist der in Figur 1 dargestellte erfindungsgemäße A/D-Umsetzer in einer bevorzugten Ausführungsform so ausgelegt, daß er einen nach dem Gray-Öode verschlüsselten Ausgang hat.

Der in Figur 1 gezeigte A/D-Umsetzer 10 ist in Verbindung mit einer Bezugsspannungsquelle 20 dargestellt. Die Quelle liefert für jeden Vergleicher des Umsetzeis 10 eine feste Bezugsspannung. Sie enthält einen stabilisierten Versorgungsteil, wie er als Batterie 22 mit einer Klemmenspannung E gezeigt ist. Quer zur Batterie 22 liegt eine Reihenschaltung aus Präzisionswiderständen 24- und 26. Aus Gründen der Übersichtlichkeit sind stellvertretend nur zwei dieser.Widerstände gezeigt. Am Verbindungspunkt der Widerstände 24· und 26 erscheint eine feste Bezugsspannung 0,500 E, die ein vorbestimmter Bruchteil der Gesamtspannung E ist. Diese feste Bezugsspannung wird einem entsprechenden Vergleichereingang des Umsetzers 10 zugeführt. Die Bezugsspannungseingänge der· übrigen Vergleicher in Figur 1 werden auf ähnliche Weise (nicht gezeigt) von der Quelle 20 erhalten.

Der Umsetzer 10 nach Figur 1 ist ausserdem mit einer Analogsignalquelle 30 dargestellt. Diese Quelle 30 liefert das Analogsignal V , welches eine maßstäblich veränderte oder normierte Version des Ausgangs eines Analogsignalgenerators 32 ist. Quer zum Generator 32 liegen Präzisionswiderstände 34· und 36. Der Verbindungspunkt der Widerstände 34- und 36 stellt eine Ausgangsklemme zur Lieferung des Analogsignals V dar, Die Werte der Widerstände 34- und 36 können so gewählt werden, daß die maximale Amplitude von V dem maximalen Wert der Bezugsspannung bzw. dem Wert E gleich ist.

In Figur 1 ist zu erkennen, daß der Umsetzer 10 vier Ausgangsleitungen aufweist, welche N bzw. vier Binärstellen des digitalen

- 8 40980 8/1078

Ausgangsworts darstellen. Der Umsetzer 10 enthält dementsprechend 2-1 bzw. 15 Vergleicher. In der Zeichnung tragen die Vergleicher Beschriftungen von 01 bis 015 und sind mit den Bezugszahlen 102, 104 usw. bis 132 bezeichnet. Jeder Vergleicher hat zwei Eingänge, wobei der erste mit "+" und der zweite mit "-" bezeichnet ist. Wie bekannt, kann jeder Vergleicher beispielsweise aus einem Differentialverstärker, einem Schmitt-Trigger oder irgendeinem aider en Schwellenwertfühler bestehen. Der Ausgang jedes Vergleichers wird mit "+" bezeichnet, um anzuzeigen, daß er "hoch" ist, bzw. eine logische "1" führt, wenn eine dem "+"Eingang des Vergleichers zugeführte Spannung im Betrag größer (positiver) ist als die gleichzeitig dem "-"Eingang des V_ergleichers zugeführte Spannung. Umgekehrt ist der Ausgang des Vergleichers "niedrig" bzw. auf "0", wenn die Spannung an seinem "-"Eingang größer ist als die Spannung an seinem "+"Eingang.

Jeder Verglebher liegt mit seinem Ausgang an einem von acht bistabilen Multivibratoren (Flipflops), die in den Zeichnungen i'mit Pi¹I bis PP8 beschriftet sind. Die Plipflops sind mit den Bezugszahlen 134, Ϊ36 usw. bis 148 bezeichnet. Jedes Flipflop hat einen D-Eingang, einen Komplementärausgang (§-Ausgang) und einen Taktimpulseingang (C-Eingang). Plipflops dieser Art sind in der Technik als D-Flipflops bekannt. Natürlich ist die vorliegende Erfindung nicht auf irgendeinen besonderen Typ der bistabilen Multivibratoren beschränkt. Der Q-Ausgang jedes Plipflops führt zu jeweils einer von vier Ausgangsleitungen des Umsetzers 10. Die C-Eingänge (Taktimpulseingänge) aller Plipflops sind mit einer Taktleitung I50 verbunden, die ihrerseits von einer (nicht gezeigten)Taktsignalquelle CLK gespeist wird.

Der Ausgang 152 des V_ergleichers 102.ist mit dem D-Eingang des Plipflops 134 verbunden. Der Q-Ausgang des Flipflops 134 liegt an der Ausgangsleitung 153 des Umsetzers 10. Der "+"-Eingang

409808/1078 - 9 -

des Vergleichers 102 liegt an der von der Quelle 20 gelieferten Bezugsspannung 0,500 E. Der "-"Eingang des Vergleichers 102 ist mit der Analogsignal-Leitung 154· verbunden, die ihrerseits am V -Ausgang der Quelle 30 liegt.

Der Ausgang 156 des Vergleiches 104 ist über ein sogenanntes Phantom-ODER-Glied (ein durch einfache V_erdrahtung hergestelltes ODER-Glied) mit dem D-Eingang des Flipflops 136 verbunden. Der Ausgang des Vergleichers 106 liegt ebenfalls über das Phantom-ODER-Glied 157 am D-Eingang des Flipflops 136. Der Q-Ausgang des Flipflops 136 üegt an der Ausgangsleitung 159· Der "+"Eingang des VeigLe ichers 104- liegt an einer von der Quelle 20 gelieferten festen Bezugsspannung von 0,250 E. Der "-"Eingang des Vergleichers 104 ist mit der Leitung 154· verbunden, ebenso wie der "+"Eingang des Vergleichers 106. Der "-"Eingang des Vergleichers 106 liegt an einer von der Quelle 20 gelieferten Bezugsspannung von 0,750 E.

Die Ausgänge 160 und 161 von Vergleichern 108 und 110 sind über ein Phantom-ODER-Glied 162 mit dem D-Eingang des Flipflops 138 vaimnden. Der Q-Ausgang des Flipflops 138 liegt über ein Phantom-ODER-Glied 164- an der Ausgangsleitung 163. Der "-"Eingang des Vergleichers 108 ist mit der Leitung 154· verbunden, während sein "+"Eingang an einer Bezugsspannung von 0,125 E liegt. Während der "+"Eingang des Vergleichers 110 mit der Leitung154- verbunden ist, liegt sein "-"Eingang an einer Bezugsspannung von 0,375 E. In ähnlicher Weise sind die Ausgänge 166 und 167 von Vergleichern 112 und 114- über ein Phantom-ODER-Glied 168 mit dem D-Eingang eines Flipflops 14-0 verbunden. Der Q-Ausgang des Flipflops 14-0 liegt über ein Phantom-ODER-Glied 164- an der Ausgangsleitung 163· Der "-"Eingang des Vergleichers 112 ist mit der Leitung 154· verbunden, während sein "+"Eingang an einer Bezugsspannung von 0,625 E liegt. Während der "+"Eingang des Vergleichers 114-ebenfalls mit der Leitung 154- verbunden ist, liegt sein "-"Eingang an einer Bezugsspannung von 0,875 E.

409808/1078 - 10 -

2339433

Die Ausgänge 170 und I7I von Vergleichern 116 und 118 sind über ein Phantom-ODER-Glied 172 mit dem D-Eingang eines Flipflops 142 verbunden. Der Q-Ausgang des Flipflops 142 ist über ein Phantom-ODER-Glied 174- mit der Ausgangsleitung 173 verbunden. Der "-"Eingang des Vergleichers 116 ist mit der Leitung 154- verbunden, während sein "+"Eingang an einer Bezugsspannung von 0,062 E liegt. Der "+"Eingang des Vergleichers 118 ist ebenfalls mit der Leitung 154- verbunden, während sein "-"Eingang an einem Bezugspotential von 0,187 E liegt. In ähnlicher Weise sind die Ausgänge 176 und 177 von Vergleichern 120 und 124- über ein Phantom-ODER-Glied I78 mit dem D-Eingang eines Flipflops 14-4- verbunden. Der Q-Ausgang des Flipflops 14-4- liegt über ein Phantom-ODER-Glied 174- an der Ausgangsleitung 173· Der "-''Eingang des Vergleichers 120 liegt an der Leitung 154- und sein "+"Eingang an einem Bezugspotential von 0,312 E. Der "+"Eingang des Vergleichers 124· liegt an der Leitung154- und sein "-"Eingang an einer Bezugsspannung von 0,4-37 E.

Die Ausgänge 180 und 181 von Vergleichern 126 und 128 sind über ein Phantom-ODER-Glied 182 mit dem D-Eingang eines Flipflops 14-6 verbunden. Der Q-Ausgang des Flipflops 14-6 liegt über ein Phantom-ODER-Glied 174- an der Ausgangsleitung 173· D_er "-"Eingang des Vergleichs 126 liegt an der Leitung 154- und sein "+"Eingang an einer Bezugsspannung von 0,562 E. Der "+"Eingang des Vergleichers 128 liegt ebenfalls an der Leitung 154- und sein "-"Eingang an einer Bezugsspannung von 0,687 E. Schließlich sind noch Vergleicher 130 und 132 vorgesehen, deren Ausgänge 183 und 184- über ein Phantom-ODER-Gliec 186 mit dem D-Eingang eines Flipflops 14-8 verbunden sind. Der ^-Ausgang des Flipflops 14-8 ist über das Phantom-ODER-Glied 174· mit der Ausgangsleitung 173 verbunden. Der "-"Eingang des V@rgleichers I30 liegt an der Leitung 154- und sein "+"Eingang an einem Bezugspotential von 0,812 E. Der "+"Eingang des Vergleichers 132 liegt an äav Leitung 154- und sein "-"Eingang an einer Bezugsspannung von 0,937 E.

- 11 409808/1078

Die Phantom-ODER-Glieder 157, 162, 168, 172, 178, 182 und sind jeweils mit ihren beiden Eingängen an Vergleicherausgänge angeschlossen, während ihr einziger Ausgang zu dem D-Eingang eines jeweiligen Flipflops führt. Das Phantom-ODER-Glied 164 liegt mit seinen beiden Eingängen an den Q-Ausgängen der Flipflops 138 und 140, während jeweils ein einziger Ausgang dieser Glieder mit der Ausgangsleitung 173 verbunden ist. Das Phantom-ODER-Glied 174 hat vier Eingänge, die jeweils mit (^-Ausgängen von Flipflops verbunden sind, und einem einzigen Ausgang, der mit der Ausgangsleitung 173 verbunden ist. Wie bekannt, wird ein Phantom-ODER-Glied im allgemeinen dadurch realisiert, daß man die Ausgänge zweier oder mehrerer logischer Elemente direkt miteinander verbindet. Dieses Phantom-ODER-Verhalten liegt in der Natur der Ausgangsschaltungen geeignet gewählter logischer Elemente. D.h. die Ausgangsschaltungen der logischen Elemente müssen so ausgebildet sein, daß sie eine direkte oder Hartdraht-Verbindung erlauben, ohne daß der innere Betrieb der logischen Elemente verhindert wird, und derart, daß die zusammengefaßten Ausgänge als Antwort · auf einen ersten logischen Eingangspegel ein ODER- liefern und als Antwort auf einen zweiten logischen Ausgangspegel ein UND liefern. Im vorliegenden Fall bewirkt dieses Verhalten eine logische Funktion, wobei der Ausgang jeder der erwähnten Phantom-ODER-Glieder "hoch" oder "1" ist, wenn entweder eines oder mehrere Eingänge des Gliedes auf "1" liegt. Der Ausgang des Gliedes ist nur dann "niedrig" oder "0", wenn die Eingänge des Gliedes alle auf "0" liegen. Wie später noch anhand der I'igur 3 erläutert werden wird, kann die Phantom-ODER-Funktion auch mit logischen Elementen erreicht werden, die keine direkte Zusammenschaltung der Ausgänge zweier oder mehrerer logischer-Elemente erlauben.

Es sei nun die Arbeitsweise des in Figur 1 dargestellten A/D-Umsetzers 10 beschrieben, wobei zur Erleichterung des Verständnisses auf das Schaubild der Figur 2 verwiesen wird. Figur

- 12 409808/1078

zeigt in einem Liniensehaubild die Beziehung zwischen der analogen Eingangsspannung und dem entsprechenden Digitalwort des Umsetzers 10 nach Figur 1. Der gesamte Bereich der analogen Eingangsspannung V , der auf 1 Volt normiert ist,ist auf der Ordinate in Millivolt aufgetragen. Die 15 Spannungen von 62 bis einschließlich 937 Millivolt entsprechen den Bezugsspannungen an den Eingängen der Vergleicher. Das im Gray-Code verschlüsselte digitale Ausgangswort für jeden einzelnen Quantisierungspegel ist längs der Abszisse eingetragen. Unter den Wörtern des Gray-Codes sind die jeweils gleichwertigen Wörter des direkten Binärcodes eingetragen. Der logische Zustand "1" oder "0" aller der dem vollen Bereich V entsprechenden Ausgangsleitungen ist gegenüber und parallel der V -Ordinate gezeigt.

Es sei zunächst die Codierfunktion des Vergleichers 102 betrachtet. Man erkennt, daß die Hälfte der bei einem Vollausschlag erscheinenden Spannung (d.h. 0,500 E Volt) dem "+"Eingang des Vergleichers 102 angelegt wird. Das zu quantisierende bzw. in ein Digitalwort umzusetzende Analogsignal V wird dem "-"Eingang des Vergleichers 102 zugeführt. Falls der Betrag der 0,500 E-Bezugsspannung größer ist als das Eingangssignal V , liefert der Ausgang des Vergleichers 102 eine logische "1". Wenn umgekehrt V größer wird als 0,500 E, liefert der Ausgang des Vergleichers 102 eine logische "0". Da der Ausgang des Vergleichers 102 mit dem D-Eingang des Flipflops 1J4 verbunden ist, liefertcter (^-Ausgang dieses Flipflops das Komplement des an seinem D-Eingang liegenden Signals, nachdem ein Taktimpuls (Codierbefehlsimpuls) an das Flipflops 1J4 gelegt ist. Somit liefert der Q-Ausgang des Flipflops 1J4 nach Erscheinen des Taktimpulses eine logische "1", wenn das dem Taktimpuls^vorhergehende analoge Eingangssignal V über der Bezugsspannung0,500 E liegt. Wenn das dem Taktimpuls vorhergehende Eingangssignal niedriger als die Bezugsspannung ist, dann führt der ^-Ausgang des Flipflops 134 nachErscheinen des

- 13 A09808/1078

Taktimpulses eine logische "0". Die Ausgangsleitung 153 liefert daher das Bit oder die Ziffernstelle Nr. 1, d.h. das Bit mit dem höchsten Stellenwert, welches diejenige Hälfte des Vollausschlags bezeichnet, in der das Signal V__ liegt (söge-

JrL·

nanrter Halbskala-Ausgang).

Das Bit Nr. 2 wird auf der Ausgangsleitung 159 durch Codierung der Ausgänge der Vergleicher 104 und 106 erhalten. Der Vergleicher 104 ist ähnlich wie der Vergleicher 102 gesdaaltet , nur. daß sein "+"Eingang an einer anderen Bezugsspannung (0,250 E) liegt. Der Ausgangszustand des Vergleichers 104· ist daher "0", wenn V größer als die Bezugsspannung 0,250 E ist, während der Vergleicher IO4 an seinem Ausgang eine "1" liefert, wenn V kleiner als 0,250 E ist. Der Vergleicher 106 erhält ebenfalls eine andere Bezugsspannung (0,750 E). Die Eingänge des Vergleichers 1^U6 sind jedoch gegenüber den Eingängen des Vergleichers 1^4 vertauscht. In diesem Fall liegt die Bezugsspannung von 0,750 E am "-"Eingang und das Signal V am -+"Eingang des Vergleichers 106. Der Ausgangszustand des Ve^- gleichers IO6 ist daher "0", wenn V^ kleiner ist als die Bezugsspannung 0,750 E, und der Vergleicherausgang liegt auf "1", wenn V größer als 0,750 E ist. Die Ausgänge der Ver-

gleicher IO4 und 1^υ6 sind so zusammengeschaltet, daß sich ein Phantom-ODER-Glied 157 ergibt. Daher hat eine "1" am Ausgang des Vergleichers 104 oder des Vergleichers 106 zur Folge, daß am Ausgang des Phantom-ODER-Gliedes 157 eine "1" erscheint. Der Ausgang des Phantom-ODER-Gliedes 157 ist nur dann "0", wenn die Ausgänge der Vergleicher 104 und 106 beide "0" sind. Da der Ausgang des Phantom-ODER-Gliedes 157 mit dem D-Eingang des Flipflops 136 verbunden ist, liefert der Q-Ausgang dieses Flipflops nach jedem Taktimpuls nur dann eine "1", wenn das dem jeweiligen Taktimpuls vorhergehende Signal V zwischen 0,250 E und 0,750 E Volt liegt. Daher ist der Zustand des auf der Leitung 159 erscheinenden Bits, welches.das Bit oder die

- 14 -

409808/1078

Ziffernstelle Nr. 2 des codierten Digitalworts ist, nach jedem Taktimpuls nur dann "1", v/enn das dem Taktimpuls vorhergehende Analogsignal V zwischen den an den betreffenden Eingangen der Vergleicher 1^U4 und 1^U6 liegenden Bezugsspannungen

Das Bit Nr. 3 erscheint auf der Ausgangsleitung 163. Es wird in ähnlicher Weise erhalten, wie das Bit Nr. 2, nur daß hier zwei Vergleichergruppen beteiligt sind, deren Jede mit einem gesonderten Flipflop verbunden ist. Die Vergleicher 108 und 110 sind so geschaltet, daß sie an ihrem Ausgang immer dann eine "0" liefern, v/enn V zwischen 0,125 E und 0,375 E liegt. Der ^-Ausgang des Flipflops 138 ist mit dem Phantom-ODER-Glied 164 verbunden, so daßam Ausgang dieses Gliedes immer dann eine "1" erscheint, wenn am Q-Ausgang des Flipflops 138 eine "1" liegt. In ähnlicher Weise sind die Vergleicher 112 und 114 so geschaltet, daß sie an ihren Jeweiligen Ausgängen nur dann eine "0" liefern ,'wenn V zwischen 0,625 E und 0,875 E liegt. Da die "Q-Ausgänge der Flipflops 138 und 140 über das Phantom-ODER-Glied 164 verknüpft werden, hat das Bit Nr. 3 nach jedem Taktimpuls immer dam den Wert "1", wenn das dem betreffenden Taktimpuls vorhergehende Signal V zwischen 0,125 E und 0,375 E oder zwischen 0,625 E und 0,875 E liegt.

Das Bit bzw.die Ziffernstelle Nr. 4 erscheint auf der Ausgangsleitung 173 und wird in ähnlicher Weise erhalten, nur daß vier Vergleichergruppen beteiligt sind, deren jede mit einem gesonderten Plipflop verbunden ist. Die Eingangsanschlüsse der Vergleicher 116 und 118 sind so angeordnet, daß am Ausgang des Phantom-ODER-Gliedes 172 nur dann eine "0" erscheint, wenn V zwischen 0,062 E und 0,187 E liegt. Dementsprechend liefert der Q-Ausgang des Flipflops 142 nur dann eine "1", wenn V zwischen den beiden an die Vergleicher 116 und 118 gelegten Bezugsspannungen liegt. Die drei übrigen Vergleicherpaare, die an der Bildung des Bits Nr. 4 auf der Ausgangsleitung 173 beteiligt sind, haben die gleiche Wirkungsweiseuid den gleichen

■ - 15 409808/ 1078

1*

Aufbau, nur daß ihren betretenden Eingängen andere Bezugsspannungen zugeführt werden. Somit ist nach jedem Taktimpuls das Bit Nr. 4-nur dann eine "1", wenn das dem betreffenden Qäkt impuls vorhergehende Signal V zwischen den Bezugsspannungen liegt, die den jeweiligen Eingängen irgendeines der vier Vergleicherpaare zugeführt werden. Der Binärwert des Ausgangs-Bits Nr.,4 ist in der nachstehenden Tabelle 1 aufgeführt.

TABELLE 1

Ausgangs-Bit ■ Nr, 4-

	ς Vx <	: 0,062E	O
0,062E	< v <	C 0,187E	1
0,187E	ζ V <	C 0,312E	O
0,312E	< Vx <	C 0,437E	1
0.437E '	< Vx *	: o,562E	O
0,562E	< Vx '	C 0,687E	1
0,687E	C Vx *	C 0,8ί2Ε	O
0,812E	< Vx	C O,937E	1
O,937E		O

Die von der Codierlogik des erfindungsgemäßen Umsetzers 10 durchgeführte logische Funktion für jede Ausgangsleitung ist in der nachstehenden Tabelle 2 gezeigt. Diese logische Funktion ist mit der Boole'sehen Algebra ausgedrückt. Die Größen 01 bis 015 siji. die Ausgangszustände der entsprechend bezeichneten Vergleicher.

- 16 -

409808/ 1078

TABELLE 2

Bit 1 = 01

Bit 2 a 02.03

Bit 3 ■ C4.Ü5 + C6.G7

Bit 4 β 08.0$ + CIO.ÖTT + 012.ÜT5 + C14.ÖT5

Es sei nochmal darauf hingewiesen, daß die nach jeder Taktimpulsperiode vollständig durchgeführte logische Punktion durch die der geweiligen Taktimpulsperiode unmittelbar vorhergehenden Ausgangszustände der Vergleicher bestimmt wird. Das codierte digitale Ausgangswort,'welches diejenige analoge Eingangsspannung V darstellt, die an den Ausgängen der Vergleicher unmittelbar vor jeder Taktimpulsperiode erschienen ist, ist, auf den Ausgangsleitungen unmittelbar nach jeder Taktimpulsperiode verfügbar . Somit kann die Umsetzung mit einer Abtastgeschwindigkeit stattfinden, die nur durch die Taktgeschwindigkeit der Flipflops begrenzt ist. Im Gegensatz zu den bekannten A/D-Umsetzern sind keine anderen zwischengeschalteten Elemente wie z.B. logische Glieder, Präzisions-Verzögerungsleitungen oder Tast- und Haltekreise vorhanden. Da das codierte digitale Ausgangswort von A/D-Umsetzern im allgemeinen durch taktgesteuerte Flipflops bzw. sogenannte "Pipeline-Schaltungen" weiter verarbeitet wird, werden die oben beschriebenen logischen Funktionen ohne v/irkliche Verzögerung durchgeführt. Das heißt die vorliegende Erfindung erfüllt die logischen Funktionen in den ansonsten aufeinanderfolgenden Flipflopstufen und führt keine Verzögerung ein, die de? logischen Funktion selbst zuzuschreiben wäre. Es läßt sich erkennen, daß die Codierlogik des erfindungsgemäßen A/D-Umsezters die gleichzeitigen Vergleicherausgänge fühlt, sie während einer Taktimpulsperiode speichert und sie dann in einen Gray-Oode mit einer Geschwindigkeit umsetzt, die nur durch die maximale Taktfrequenz der Flipflopstufen begrenzt ist.

409808/1078 -17-

Figur 3 zeigt ein Blockschaltbild einer anderen Ausführungsform des erfindungsgemäßen A/D-Umsetzers. Zur Vereinfachung ist in Figur 3 ein Umsetzer mit nur drei Binärziffernstellen bzw. acht Quantisierungsniveaus gezeigt, der drei Ausgangsleitungen aufweist· Der Vorteil des in Figur 3 dargestellten Umsetzers besteht darin, daß die logische Phantom-ODER-Funktion ohne die üblichen durch seine V_erdrahtung hergestellten ODER-Glieder realisiert werden kann. Somitkönnen im Umsetzer nach Figur 3 logische Schaltungen verwendet werden, die sich nicht zur Bildung eines Phantom-ODER-Gliedes zusammenschalten lassen. Die Arbeitsweise des Dreileitungs-Umsetzers nach Figur 3 ist ähnlich wie bei den ersten drei Ausgangsleitungen des Umsetzers nach Figur 2 und daher sind entsprechende Elemente mit gleichen Bezugszahlen bezeichnet. Der wesentliche strukturelle Unterschied besteht darin, daß bei dem Umsetzer nach Figur 3 d^e(3-^e Ausgangsleitung ein zusätzliches Flipflop aufweist, die in der Zeichnung mit FF9, FF1O und FFl1 beschriftet sind. Das zusätzliche Flipflop FF9 (Flipflop 190) in der Ausgangsleitung für das Bit Nr. 1 ist ein sogenanntes D-Flipflop, dessen D-Eingang mit dem "φ-Ausgang des Flipflops 134· mittels einer Leitung 19I verbunden ist. Der Q-Ausgang des Flipflops 190 ist mit der Ausgangsleitung 153 verbunden. Der Takteingang 0 des Flipflops liegt an einer Taktleitung I50.

Die Ausgangsleitung 159 für das Bit Nr. 2 enthält das zusätzliche Flipflop 192. Das Flipflop 192 ist ebenfalls vom D-Typ, von dem ein Eingang D^ über die Leitung 193 mit dem Q-Ausgang des Flipflops 136' verbunden ist. Das D-Flipflop 136' ist ähnlich dem Flipflop 136 in Figur 1, nurdaß es zwei D-Eingänge D^ und D₂ aufweist, die elektrisch voneinander getrennt sind. Die Ausgangsleitung 163 für das Bit Nr. 3 enthält ebenfalls ein zusätzliche D-Flipflop 194-, welches zwei elektrisch voneinander getrennte D-Eingänge D^ und D₂ aufweist. Der D₁-Eingang des Flipflops 194- ist über eine Leitung 194- mit dem § -Ausgang des Flipflops 14-0¹ verbunden, und der Dp-Eingang liegt über die Leitung 195 mit dem ^-Ausgang des Flipflops I38¹. Die Flipflops

40 98 08/1078

- 18 -

138' und 140' sind ähnlich wie die Flipflops 138 und 140 nach Figur 1, nur daß sie jeweils zwei elektrisch voneinander getrennte D-Eingänge haben. Die Flipflops 192 und 194- enthalten jeweils einen Takteingang C, der mit der Taktleitung I50 verbunden ist.

Die doppelten Eingänge der in Figur 3 gezeigten Flipflops können beispielsweise durch zwei Exngangstransxstoren gebildet sein, die einen gemeinsamen oder parallelen Ausgangsschaltungspunkt im Inneren Jedes Flipflop -Eingangskreises haben. Die getrennten Transistor-Eingangselektroden bilden die elektrisch voneinander isolierten Eingangsklemmen, und die weiter oben beschriebene Phantom-ODER-Funktion wird dennoch am gemeinsamen Ausgangsschaltungspunkt der beiden Exngangstransxstoren erhalten. Die Zweifach-Eingänge lassen sich leicht in den derzeitigen Hochgeschwindigkeits-Logikbausteinen vorsehen, ohne daß man dazu die ursprüngliche Taktgeschwindigkeit der Flipflops verringern muß.

Die Ausführungsform nach Figur 3 hat den Vorteil, daß sie sich aus logischen Elementen zusammensetzen läßt, deren Ausgänge zur Bildung von Phantom-ODER-Gliedern nicht direkt miteinander gekoppelt werden können. Beispielsweise kann man die Ausgänge von CMOS-Schaltungen (Schaltungen mit komplementären MOS-Transistoren) und von TTL-Schaltungen (Transistor-Transistor-Logik) nicht direkt miteinander verbinden. Mit dem erfindungsgemäßen Prinzip kann jedoch aus solchen Schaltungen eine mit Hochgeschwindigkeit arbeitende Logikanordnung gebaut werden, wie es die Figur 3 zeigt. Ein weiterer Vorteil dieser Ausführungsform ist die Vermeidung zusätzlicher Kapazitäten, die in heitömmlichen Verdrahtungs-ODER-Gliedern vorhanden sind.

Das auf den Ausgangsleitungen des in Figur 3 gezeigten Umsetzers bereitgestellte codierte Digitalwort ist um zwei Taktimpulse verzögert. Dies ist jedoch kein Nachteil, da die Aus-

- 19 409808/1078

gänge der derzeitigen Tihsetzer typischerweise in einer taktgesteuerten oder in "Pipeline-Anordnung" ausgelegten Logikschaltungen verarbeitet werden.Der hervorsteäiendeVorteil des Umsetzers nach Figur 3 besteht darin, daß die Codierlogik nicht irgendwelche Verzögerungen von Verknüpfüngsschaltungen auffangen muß, und daß herkömmliche Verdrahtungs-ODER-Glieder vermieden werden können. Die Ausgangssignale der Vergleichen stehen an den Q-Ausgängen der Flipflops 134-, 136' 140' und 138» unmittelbar nach jeder TaktImpulsperiode zur Verfügung, und das codiffte'Digitalwort ist an den Ausgangsleitungen des Umsetzters unmittelbar nach der nächstfolgenden Taktimpulsperiode verfügbar. In keiner Stufe des taktgesteuerten oder "Pipeline"-Ausgangs gibt es Verzögerungsunterschiede, die auf die Codia>logik zurückzuführen wären.

Es sind Anwendungsfälle für nach dem erfindungsgemäßen Prinzip ausgebildete A/D-Umsetzer denkbar, wo eine Abfrage mit vorübergehendem Festhalten an den Ausgängen der Umsetzer wünschenswert ist. Es kann beispielsweise vorkommen, daß zur logischen Verknüpfung verwendete Flipflop auf einen Taktimpuls hin zu unterschiedlichen Zeitpunkter umschalten. Zwischen diesen Zeitpunkten kann sich das analoge Signal bei hoher Frequenz ändern. Als Folge der kombinierten V/irkung des schwankenden Signals an den D-Eingängen und der unterschiedlichen UmschäLtzeiten können die ^-Ausgänge der verschiedenen Flipflops einen Fehler bewirken, der in der Technik als sogenannter "Aperturfehler" bekannt ist. Diese Schwierigkeit kann beispielsweise dadurch umgangen werden, daß man die Ausgänge des Umsetzers durch sogenannte Abfrage- und Haltetechnik mit einer Geschwindigkeit abtastet, die im Zusammenhang mit der Taktgeschwindigkeit der Flipflops steht. Auch hier zeichnet sich die Erfindung wiederum durch den Vorteil aus, daß im Gegensatz zu den bekannten Umsetzern keine Verzögerungen in der Codierlogik auftreten. Der Vorteil der vorliegenden Erfindung wird besonders deutlich, wenn man beispielsweise den 3 Bit-A/D-Umsetzer nach Figur 12.27

- 20 409 8 08/10

auf Seite 412 des oben erwähnten Werks von Hoeschle betrachtet.

Die in den Figuren 1 und 3 dargestellten Umsetzer liefern in vorteilhafter Ausgestaltung der Erfindung einen nach dem Gray-Oode verschlüsselten Ausgang. Es ist jedoch auch möglich, einen nach dem herkömmlichen (direkten) Binärcode verschlüsselten Ausgang bereitzustellen. Dies läßt dadurch erreichen, daß man die verschiedenen V_ergleicher derart anordnet und die jeweiligen Bezugsspannungen so wählt, daß für jeden Quantisierungspegel eine nachjdem geforderten Binärcode verschlüsselte Zifferngruppe gebildet wird.

Ein Weg zur Gewinnung eines nach dem gewöhnlichen Binärcode verschlüsselten Ausgangs ist in den Figuren 4a und 4b veranschaulicht. Um auf allen Ausgangsleitungen (d.h. den Leitungen für die Bits Nr. 1, Nr. 2 usw.) gleichzeitig eine "I" erscheinen zu lassen, enifcält in diesem Fall die Codiereinrichtung für jede dieser Leitungen einen einzelnen Vergleicher,dessen ^Ausgang direkt mit dem einzigen Eingang eines jeweils zugehörigen Flipflops verbunden ist. Zu diesem Zweck ist jeder Ausgangsleitung 101, 104, 110 und 121 einer der Vergleicher 01 C4, 011 und 026 mit jeweils einem der Flipflops FF1, FF2, FF7 und FFI5 zugeordnet. Wenn das Signal V den Wert O,°5>7 E überschreitet, dann liefert jeder der Vergleicher Ci, C4, 011 und 026 eine binäre "0" an seinem Ausgang. Wenn unter diesen Bedingungen auf der Leitung 50 ein Taktimpuls erscheint, dann werden alle Flipflops FF1,~FF3, FF7 und FFI5 in einen Zustand versetzt, der jeweils eine binäre "1" an ihren (^-Ausgängen zur Folge hat.

Das durch die Signale V und die Taktsignale bestimmte Verhalten der anderen in den Figuren 4a und 4b gezeigten Elemente wird nicht in allen Einzelheiten beschrieben. Eine solche Be-. Schreibung erübrigt sich, da das besagte Verhalten ählich ist wie bei der bereits anhand der Figur 1 beschriebenen Schaltung.

- 21 409808/1078

Die Reaktion der in den Figuren 4a und 4b gezeigten Schaltung auf das Eingangssignal V ist auf graphische Weise in Figur veranschaulicht.

Die Figuren 4a und 4b zeigen als bevorzugte Ausgestaltung den Fall, daß die Flipflops FFl, FF5 und FF7 mit ihren Q-Ausgängen an die jeweiligen Ausgangsleitungen angeschlossen sind. Es gibt jedoch noch andere Möglichkeiten für eine solche Kopplung. Wenn beispielsweise die "+"Eingänge und die "-"Eingänge der Vergleicher 01, C4, G11 und 026 vertauscht sind, werden die Q-Ausgänge(in Figur 4 nicht gezeigt) der T?lipflops FF1, FF3, FF7 und FF15 mit den jeweiligen Ausgangsleitungen 101, 104 107 und 122 verbunden, ohne daß dadurch die logische Funktion der in den Figuren 4a und 4b gezeigten Anordnung anders wird.

Mit der Erfindung wird ein sehr schnell arbeitender A/D-Umsetzer geschaffen, in dessen Codierlogik keine Schalt- oder Zeitverzögerungen auftreten. V/ie oben beschrieben, ist die vorliegende Erfindung besonders geeignet für Parallel- oder Simultan-A/D-Umsetzer, und erlaubt einen Betrieb des Umsetzers mit der maximalen Taktgeschwindigkeit der darin enthaltenen Flipflop-Stufen. Die Anwendung der Erfindung ist jedoch nicht auf A/D-Umsetzer mit einer bestimmten Anzahl von Ausgangsleitungen beschränkt. Sie läßt sich in A/D-Umsetzern mit jeder beliebigen Anzahl von Ausgangsleitungen realisieren.

Ferner wurde eine verbesserte Schaltung zur Lieferung eines Ausgangssignals angegeben, welches einen ersten Binärwert annimmt, wenn der Pegel eines der Schaltung zugeführten Eingangssignals im Bereich zwischen zwei ebenfalls der Schaltung zugeführten Bezugswertsignalen liegt, und welches einen anderen (entgegengesetzten) Binärwert annimmt, wenn der Pegel des Eingangssignals ausserhalb dieses besagten Bereichs liegt. Besondere Aufmerksamkeit verdienen bestimmte Teile der in Figur gezeigten Schaltung, beispielsweise der die Vergleicher 108 und 110 und das Phantom-ODER-Glied 162 enthaltende TeiL Es sei

- 22 409808/1078

bemerkt, daß in diesem Pail ein Vergleicher (z.B. der Vergleicher 110) an seinem Ausgang (z.B. 161) einen ersten Binärwert (im vorliegenden Fall "1") liefert, wenn das seinem einen Eingang (+) zugeführte Signal V_x höher (d.h. positiver) ist als ein seinem anderen Eingang (-) zugeführtes Signal. In ähnlicher Weise liefert der Vergleicher 110 an seinem Ausgang den anderen (entgegengesetzten) Binärwert ("0"), wenn das seinem (-) Eingang zugeführte Signal höher ist als das Signal V„. Wie erwähnt, enthält jeder der oben genannten Teile der Schaltung einen ersten und einen zweiten Vergleicher (in diesem Fall die Vergleicher 108 und 110). Der erste Eingang (+) des Vergleichers 110 und der zweite Eingang (-) des Vergleichers 108 empfangen jeweils das Eingangssignal V . Die anderen Eingänge der Vergleicher 110 und 108 (der "-"Eingang des V^rgleichers 110 und der "+"Eingang des V_ergleichers 108) empfangen die Bezugswertsignale O,375E bzw. 0,125E. Ausserdem enthält der besagte Schaltungsteil, wie in Figur 1 gezeigt, eine Koppelanordnung (Schaltung 162) um die von den VergleictLern 110 und 108 gelieferten Signale mit dem Binärwert "1" nach einer logischen ODER-Funktion zu verknüpfen und die derart verknüpften Signale einem Schaltungsausgang (im vorliegenden Pail dem Eingang des Flipflops 158) zuzuführen.

Diese gerade beschriebene Anordnung wird auch in Teilen der Schaltung nach Figur 3 verwendet. Solche Teile enthalten Elemente, die den Elementen der besagten Anordnung unmittelbar entsprechen und eine Schaltung mit den vorstehend beschriebenen Eigenschaften darstellen. So enthält beispielsweise ein Teil der in Figur 3 gezeigten Schaltung die Vergleicher 108 und 110. Hierbei wird die Koppelanordnung durch die Eingangsschaltung (bei D₁ und D₂) des Flipflops 138· gebildet. Solche Zweifach-Eingänge eines D-Flipflops bewirken eine ODER-Verknüpfung der Binärsignale (im vorliegenden Beispiel der Signale vom Binärwert "1") die von den beiden Vergleichern geliefert

- 23 409808/1078

werden, Ferner werden die besagten verknüpften Signale gleich innerhalb des Flipflops 138' verarbeiieb, so daß dieses Flipflop an einem Ausgang (^-(oder an dem nicht dargestellten dazu komplementären Ausgang Q) ein resultierendes Signal liefert.

Diese Schaltungsanordnung hat den Vorteil, daß sie an ihrem
Ausgang (z.B. am Ausgang des Phantom-ODER-Gliedes 162) ein
der oben beschriebenen Funktion folgendes Digitalsignal bereitstellt, ohne daß dabei V_erzögerungszeiten auftreten, die gewöhnlich in einer entsprechenden, nicht nach der Erfindung ausgebildeten, Schaltung zu erwarten sind.

A09808/1078

Claims (2)

1. Patentansprüche

   ι. Schaltungsanordnung zur Erzeugung eines Ausgangssignals am Schaltungsausgang, welches einen ersten Binärwert annimmt, wenn der Pegel eines sugeführten Eingangssignals innerhalb eines von zwei ebenfalls zugeführten Bezugswertsignalen begrenzten Bereichs liegt, und welches den anderen Binärwert annimmt, wenn der Pegel des Eingangssignals außerhalb dieses Bereichs liegt, mit mindestens einem Ve^r~ gleicher, der an seinem Ausgang den ersten Binärwert liefert, wenn das seinem ersten Eingang sugefiihrte Signal im Betrag höher ist als das seinem zweiten Eingang zugeführte Signal, und der an seinem Ausgang den zweiten Binärwert liefert, wenn das seinem zweiten Eingang zugeführte Signal im Betrag höher ist als das seinem ersten Eingang zugeführte Signal, dadurch gekennzeichnet, daß zwei solche Vergleiche!' (z.B. 108, 110) vorgesehen sind, wobei der erste Eingang des ersten V_ergleichers und der zweite Eingang des zweiten V rgleichers vom Eingangssignal (V ) beaufschlagbar sind und dem zweiten Eingang des ersten und dem ersten Eingang des zweiten Vergleichers Bezugswertsignale mit unterschiedlichen Pegel (O,5'75E, 0,125E) angelegt sind; und daß eine Verknüpfungsanordnung (162 oder 158') vorgesehen ist, welche die von den beiden V^rgleichern gelieferten Signale eines ersten Binärwerts nach einer logischen ODER-Fanktion verknüpft und das verknüpfte Signal zum Sr-haltungsausgang (138 oder 194) liefert.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Veriznüpfungsanordnung ein Verdrahtungs-ODER-Glied (162) mit zwei Eingängen ist, deren ,leder mit dem Ausgang

   40980 8./1.078

   ,"jeweils eines der Vergleiche}? (103, 110) verbunden ist, und daß der Ausgang des V_erdrahtungs-0D.3E-Gliedes mit dem Schaltungsausgang ( >3G) verbunden ist.

   Schaltungsanordnung nachAnspruch 1 oder 2, dadurch ge-Izennaiohnet, daß ein Flipflop (138¹) vorgesehen ist, und daß die Verknüpfungsanordnung eine Kopplung des Elipflops sum Empfang der von den Vergleichen! gelieferten Signale und einen Taktsignaleingang (G) zum Empfang eines Taktsignals aufweist, und daß das Flipflop an einem Ausgang bei Empfang ,jedes Taktsignals ein Binärsignal mit dem zweiten Binärwert liefert.

   Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Flipfiop (138¹) r.wei elektrisch voneinander getrennte Eingänge (D^, D^) aufweist, und daß die Verknüpfungsanordnung diese beiden Eingänge mit den Ausgängen dor beiden Vergleicher ('108, Ί10) verbindet.

   409808/1078