DE2028354A1 - - Google Patents
Info
- Publication number
- DE2028354A1 DE2028354A1 DE19702028354 DE2028354A DE2028354A1 DE 2028354 A1 DE2028354 A1 DE 2028354A1 DE 19702028354 DE19702028354 DE 19702028354 DE 2028354 A DE2028354 A DE 2028354A DE 2028354 A1 DE2028354 A1 DE 2028354A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- stage
- analog
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Levels Of Liquids Or Fluent Solid Materials (AREA)
Description
DiPL.-ING. A. GRÖNECKER aooo MONOHEN 88
DR.-ING. H. KINKELDEY. . ."!£££,%* " ·
, a. Juni 1970 2028354
P 5308 - 29/Ba ,
The Bunker-Ramo Corporation,
84-33 Fallbrook Avenue, Canoffa Park,
Kalifornien, USA
"Analog-Digitalumsetzer"
Die Erfindung bezieht sich auf einen Analog-Digitalumset'zer
mit einem Eingangs si gnalans chluß, einer Beine von N, im wesentlichen
gleichen Umsetzerstufen, die eine erste und letzte Umsetzerstufe und wenigstens eine Zwischenstufe enthalten, die
alle einen Analog-Signaleingang, einen Digital-Signalausgang
und einen Analogwertrestsignalausgang aufweisen.
Die Arbeitsgeschwindigkeit von Analog-Digitalumsetzern unterliegt normalerweise einer Beschränkung durch .die Zeit, die das
Signal benötigt, um die Umsetzerstufen zu durchlaufen. In herkömmlichen Umsetzern wird die maximale Ausgangsrate an Puls·*
gruppen durch die Zeit, die ein Analog-Eingangs signal zum Diirchlaufen
aller Umsetzerstufen benötigt, bestimmt; hierbei erzeugt
jede Stufe ein anderes Bit der Digital-Ausgangspulsgruppe. Diese Ausnutzung der Umsetzerstufen ist nicht wirkungsvoll genug. Kachdem
einmal eine Stufe ihre Bit-Entscheidung getroffen und einen
Analogwertrest für die nachfolgende Stufe erzeugt hat, bleibt
aie bis zum Eintreffen des nächsten Eingangssignals untätig,
außer daß sie ihr jeweiliges Bit bereithält«
Der Erfindung liegt die Aufgabe zugrunde, den Nutzungsfaktor
jeder Stufe eines Mehrstufen-Umsetzers zu verbessern und dabei Jeder Stufe zu ermöglichen, einen darauffolgenden Analog-Eingangswert
sofort nach dem Durchgang des "vorangegangenen zu verarbeiten.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der
Eingangssignalanschluß des Umsetzers mit dem Analog-Signaleingang
der ersten Umsetzerstufe verbunden ist, daß der inalog-WertrestSignalausgang
der ersten Stufe und der Zwischenstufen mit dem Analog-Signaleingang der jeweils folgenden Stufe verbunden ist, daß eine Signalquelle zum Erzeugen iron Taktimpülsen
vorgesehen ist, daß diese Signalquelle derart ausgebildet und mit den einzelnen Stufen des Umsetzers verbunden ist, daß die
geradzahligen bzw. ungeradsahligen faktimpulse.ia wechselnder
Reihenfolge an die einzelnen Stufea gelangen,. daß jed@ der Stufen
auf die (Paktimpulse zum Abtasten des dwells &Ά Ö@a? Äalog-Eingang
geführten Signals und zur darauffolgenden Abgabe eines
Bit-Ausgangssignals und eines Analog&ertrestsign&ls abspricht.
Auf diese Weise kann ein Umsetzer während der Zeit, die für '
eine vollständige Impulsgruppe zum Durchlaufen.der timäetz-er-" ·.
stufen benötigt wird, aufeinanderfolgende- analoge Eingangsimpulsgruppen verarbeiten« Bas führt; zu einer beträchtlichen
Erhöhung der digitalen Ausgangsrate töä Xmpulsgruppen..' dg@- tim·*
setzers, da jetzt die Geschwindigkeit nuv^noeh. v?>ß-de# .Zeit ι.
bestimmt wird, "die eine einzelne Stäfor- 'sum. Xtegeugeir'&iääe*"'-Bit
benötigt« Die Ausgangs-Bit werdest natürlich in seitiioiier'
Folge erzeugt und müssen zusammengestellt werden» Das ist $&·? '
doch ein digitaler Arbeitsvorgang der ^iealich schnell täewerk·-,,
stelligt werden kann. . - ■ . ,
ORIGINAL INSPECTED
Vorteilhaftervreise enthält ein Umsetzer einen Konverterteil
und einen Assemblerteil. Der Konverterteil umfaßt mehrere untereinander verbundene, im wesentlichen gleichartige Umsetzerstui'en,
die in zeitlicher Folge die Daten durch die Steuerung einer Taktimpulsquelle an die darauffolgende Stufe
weiterleiten.
In einer bevorzugten Ausführungsform der Erfindung enthält
der Konverterteil zwei Umsetzerstufen für je ein Bit der gewünschten
Zerlegung. Beispielsweise wird der Konverterteil zum Umsetzen in eine 5~Bit-Zerlegung zehn Umsetzerstufen enthalten.
Die Umsetzerstufen sind gleich ausgebildet und werden auf zweierlei Weise betrieben. Eine Betriebsweise ist der "Nachführbetrieb11
bei dem der Eingangsteil eine Nachführung ausführt und mit dem, dem Eingangsteil der Stufe zugeführten Eingangsspannungssignal gleichläuft. Die andere Betriebsweise
ist der "Haltebetrieb1*,bei welchem der Eingangsteil der Stufe
den Gleichlauf unterbricht und den iin Augenblick des Haltebef
" anliegenden Pegel konstant hält. Der Pegel dieses gehaltenen Signals wird abgetastet um die quantisierte Ausgangsziffer
zu bilden. Der Ausgangsteil der Stufe erzeugt ein Analogwert
rest signal, welches an die darauffolgende Stufe geleitet
wird.
Während des Betriebs arbeiten die Stufen, die Bits derselben
Wertigkeit erzeugen, abwechselnd im Nachführ- bzw. Haltebetrieb, Das heißt, wenn sich eine Stufe im Haltebetrieb befindet und
ein Ausgangsbit abgibt stellt sich die andere Stufe der gleichen Bit-Wertigkeit auf den Pegel des folgenden Analog-Eingangswertes
ein.
Der Assemblerteil des Umsetzers enthält Schieberegister, die . 009851/1875
BAD ORJGfNAL
die digitalen Ausgangsimpulsgruppen entsprechend darauffolgender analogerSingangswerte formen, indem sie die Bits nach
ihrer Entstehung verzögern, bis alle Bits einer Ausgangs-,impulsgruppe
zur Verfügung stehen. Digitale Ausgangsimpulsgruppen werden somit mit einer Rate bereitgestellt, wie sie
von der Frequenz der Taktimpulsquelle bestimmt wird, die nur von der Umsetzergeschwindigkeit der einzelnen Stufe begrenzt
ist. .
In einer weiteren Ausführungsform gemäß der Erfindung wird die Anzahl der Stufen herabgesetzt anstatt den Nutzungsfaktor
jeder Stufe in einem Mehrstufenumsetzer zu vergrößern um die Ausgangsdatenrate zu erhöhen. Die Stufen werden dann
mit einem höheren Nutzungsfaktor betrieben, um die gewünschte
Ausgangsdatenrate mit einem Minimum an Bauelementen aufrechtzuerhalten.
In Weiterbildung der Erfindung ist vorgesehen, den Analogwertrestsignalausgang
einer einzigen Umsetzerstufe mit einem Abtast- und Haltestromkreis zu verbinden, der den Stufeneingang
mit dem Restwertausgangssignal speist. Auf diese Weise
kann die einzelne Stufe in zeitlicher Folge Ausgangsdaten-Bits
mit einer durch die Stufe begrenzten Geschwindigkeit
erzeugen. Um die Ausgangsdatenrate unter leichter Erhöhung von Bauelementen heraufzusetzen, werden erste und zweite Umsetzerstufen
mit einem Abtast- und Haltestromkreis benützt, die den RestwertSignalausgang von, jeder Stufe mit dem Eingang
der anderen Stufe verbinden. In dieser Ausführung bringen die Stufen abwechselnd Ausgangsdaten-Bits hervor.
Anhand der in der Zeichnung dargestellten Ausführungsbeispiele
soll die Erfindung im folgenden noch näher erläutert werden. Es zeigens
Fig. 1 die Darstellung eines Analog-Wertes im Gray-Code,
OOiSSt/WS
Fig. 2 eine der Fig. 1 ähnliche Darstellung der erforderlichen
Stufenübertragungscharakteristika zur Bildung von digitalen- und Restwerb-Ausgangs-"Signalen
zum Umsetzen eines analogen Eingangssignals in einen zyklischen binären Code,
Fig. 3 ein Blockschaltbild mit einem Umsetzer, der durch Kaskadenschaltung mehrerer Stufen gebildet
ist,
Fig. 4 einen Schaltkreis zum Aufbau des bezeichneten Umsetzers, · -
Fig. 5 die Übertragungscharakteristik des Stromkreises
nach Fig. 4·,
Fig. 6 ein Blockschaltbild eines in zeitlicher Folge betätigten Analog-Digitalumsetzers gemäß der
Erfindung, · '
Fig. 7 einen Schaltkreis einer Umsetzerstufe gemäß der
Erfindung'für einen Umsetzer nach Fig. 6,
Fig. 8 ein Blockschaltbild einer weiteren Ausführung gemäß der Erfindung und
Fig. 9 ein Blockschaltbild einer Ausführungsvariante
nach Fig. 8.
Fig. 1 zeigt,wie ein vierstelliger zyklischer binärer Code
verschiedene Amplituden eines Analogsignals darstellen kann7.
Die Linie (2) in Fig. 1 stellt ein analoges Eingangssignal E-^
dar, dessen Amplitude im Bereich zwischen null und acht Einheiten (das heißt Volt) liegen soll. Die Linien (b), (c), (d)
und (e) in FIg, 1 bezeichnen jeweils den Zustand der vier Stellen
einer zyklischen binären Code-Gruppe für einen beliebigen Eingangs-Signalwert. Die Verwendung von vier Stellen ermöglicht
es, den Bereich· des Eingangssignals Ej. in sechzehn verschiedene
Amplitudenstufen zu quantisieren. Jede Amplitudenstufe
000851/1111
wird von einer anderen Code-Gruppe dargestellt. Um die zyklisch
binäre Code-Gruppe so festzulegen, daß sie eine beliebige Amplitude des iilincancssignals 2^ darstellt isb es lediglich
notwendig, diese Amplitude auf die Linie (a) anzusetzen
und das Diagramm anzulöten, um die vier Stellen auf den Linien (b), (c), (di) und (e) abzulesen. Beispielsweise
sei angenommen, daß das Eingangssignal E·™ eine Amplitude
6.2 im angegebenen Bereich 0-8 einnimmt. Wenn man in Fig. 1
entlang der unterbrochenen Linie 20 lotet, wird klar, daß die analoge Amplitude 6.2 durch den zyklisch binären Code
1010 dargestellt wird. Als weiteres Beispiel sei ein Analog-Eingangssignal
mit einer Amplitude 2.8 ausgewählt, welches durch die zyklisch binäre Code-Gruppe 0111 dargestellt wird,
wie durch die unterbrochene Linie angegeben ist»
Es wurde bereits eine Anordnung vorgeschlagen, die dazu in der Lage ist» ein analoges Eingangssignal wie es in Fig» 1
durch die Linie (a) dargestellt ist, in eine entsprechende Gruppe in zyklisch binärem Code umzuwandeln. Diese Anordnung
ist in den Fig. 3 und 4 dargestellt» Die der Brfindrap; zugrundeliegenden Verbesserungen ,die zu einer beträcfetliehen
Erhöhung der digitalen Batenausgaberate führen sind a® besten
aus den Fig. 6 und 7 ersichtlich?
Wie in Fig. 3 dargestellt ist,können,um ein Analog-Signal in
eine zyklisch "binäre Code-Gruppe umzusetzen^ eine Vielzahl /
von im wesentlichen gleichen Stufen (Stufe 1, Stufe 2, Stufe 3 und Stufe 4) wie in Fig* 3 in Kaskade geschaltet werden»
Jede der durch den Block 24 gekennzeichneten Stufen ist mit
einem Analog-Signaleingangsansehluß 26, einem JDigital-Ausgangssignalanschluß
28 und» einem toalogwertrestsiraal-Ausgangsanschluß
30 versehen. Das umzusetzende Analog-Signal Ej^ wird
dem Eingangsanschluß 26 der ersten Stufe zugeführt. Der Ausgangsanschluß
30 jeder Stufe ist mit d$m EingangaanSchluß 26 '
der darauffolgenden Stufe verbunden. Auf diese Weise wird das ·
009IS1HI7S " " .
Ahalogwertrest-Ausgangssignal, wie es von jeder Stufe erzeugt wird, auf den Analog-Eingang der nächsten Stufe über-.,
tragen. Das in der Stufe 1 erzeugte Analof wertrest-Ausgangssifpial
ist mit E^ bezeichnet. Das in der Stufe 1 erzeugte
* und auf den Anschluß 28 geführte Digital-Ausgangssignal ist
mit Ej1 bezeichnet.
Fig. 2 veranschaulicht, wie der Umsetzer nach Fig. 3 arbeitet, um Analog-Eingangssignale in zyklisch binäre Code-Gruppen
umzusetzen. Die Linie (a) in Fig. 2 ist identisch mit der
Linie (a) von Fig. 1 und stellt den Bereich des Analog-Eingangssignals
dar* Die Linie (b) in Fig. 2 stellt die Übertragungscharakteristik
der Stufe 1 dar und zeigt für verschiedene Amplituden von Analog-Eingangssignalen die entsprechenden
Werte der digitalen Ausgangssignale Ep- und der
Analog-Restwertsignale ER1· Die Linie (c) in Fig. 2 stellt
die Übertragungscharakteristika der Stufe 2 nach Fig. 3
dar und zeigt dabei die in Stufe 2 in Abhängigkeit von dem hier zugeführten Signal ER1 erzeugten Werte der Signale E^
und Eß2» In ähnlicher W?ise stellen die Linien (d) und (e) in
Firr. 2 jeweils die übertragungscharakteristik der Stufen 3
und *f nach Fig. 3 dar.
Es sei bemerkt, daß die in den Linien (b), (c), (d) und (e)
in Fig. 2 dargestellten Signalcharakteristika entsprechend den Zustandsänderungen in der Darstellung in Fig. 1 Kreuzungspunkte festlegen. So ist bezüglich der Linie (b) in Fig.
beispielsweise das Signal Ej^. in der ersten Hälfte des Bereiches
des Eingangssignals Ep. positiv und in der zweiten
Hälfte des Eingangssignalbereiches negativ. Das bedeutet, daß ' bezüglich der in Fig. 1 dargestellten Ziffer i in der ersten
Hälfte des Eingangssignalbereiches eine ."Ο" und in der zweiten Hälfte eine n1w gebildet wird. Für das Signal ED1 stellt
eine positive Polarität eine binäre "O" und eine negative
Polarität eine binäre "1" dar. Für die folgenden Stufen
stellt ein positiver Wert des digitalen Signals eine binäre
"1" und ein negativer Wert eine binäre "O" dar. Am Beispiel der Linie (c) in Fig. 2 ist das Signal E^ im ersten und
letzten Viertel des Eingangssignalbereichef; negativ und
dazwischen positiv. Das bedeutet, daß die Ziffer 2 wie in
Fig. 1 dargestellt ist,, im ersten und letzten Viertel des Eingangssignalbereiches "O" und dazwischen "1" wird.
Fig. /? stellt in unterbrochenen Linien 20' und 22' die Umsetzung
der Eingangssignalamplituden 6.2 und 2.6, die in fe Fig. 1 mit den unterbrochenen Linien 20 und 22 bezeichnet
sind, dar. Die Stufen 1 bis 4 in Fig. $ erzeugen für den Wert 6.2, der durch die unterbrochene Linie 20' dargestellt
ist, die Ziffern 1010, die der Code-Gruppe für diesen in Fig. 1 gekennzeichneten Eingaiigssignalwert entsprechen. In
gleicher Weise ruft die BiEgangssignalamplitude 2.8 in den
Stufen,1 bis 4 in Fig. J die binäre Signalfolge 0111, wie
in Fig· 1 eingezeichnet ist,hervor.
Aus ύ&α Vorangehenden geht hervor, daß durch eine eindeutige
Festlegung der in Fig. 2 gezeigten Übertragungscharakteristika,
der in Fig« 3 dargestellte Umsetzer zyklisch binäre Code-Signale
in Abhängigkeit su einem Eingöngsaiialogsignal hervorbringen
P wird· Es sei bemerkt, daß die in Fig. 2 dargestellten Übertragungscharakt
eristika für alle Stufen identisch sind. Insbesondere ist ersichtlich,, daß z. B. Stufe 1 ,um ein Ausgangssignal
Ejj>j zu erzeugen auf einen' Bereich des Eingangssignales
35H Γββ6*βΓ*» welcher sich zwischen 0 oder Erdpotential und
der Mitte des Eingangssignalbereiches erstreckt» Eb sei angenommen,
daß eich der Bereich des Eingangssignals Ej1 beispielsweise
zwischen O und 8 Volt erstreckt. Das Signal E^
kann einen Bereich überstreichen, der sich beispielsweise von +8 Volt bis -8 Volt erstreckt. Das bedeutet, daß sich
das Signal E^ auf Erdpotential befindet,wenn das Eingangssignal
Epj eine Amplitude von +4 Volt annimmt. Das Analog-
009851/1©?S
Wertrestsignal Eqx. kann als bestimmend für das Signal E^
•angesehen werden, außer daß die negative Hälfte des Bereiches
des Signals Epx. invertiert ist. So kann das Signal
E^x. beispielsweise einen Bereich von 0 bis +8 Volt überstreichen. Wenn das Signal B-.. entweder auf +8 oder -8 Volt
liegt wird das Signal E™ +8 Volt betragen. Wenn das Signal
E^x. Erdpotential annimmt, wird auch das Signal ERxj Erdpotential
annehmen.'
Die Stufe 1 muß eine V-förmige Übertragungscharakteristik
aufweisen, um das in Pig. 2 gezeigte Signal E^x. in Abhängigkeit
von dem Eingangssignal Ejx. zu erzeugen. Die V-förmige
Charakteristik muß bezüglich des Mittelpunktes des Eingangs-. Signalbereiches symmetrisch liegen. Die Stufen 2, 3 und 4
können identisch der Stufe 1 sein und dieselbe Charakteristik
aufweisen. So erzeugt die Stufe 2 das Signal Ej^.aus dem
Signal Eqx. durch Inversion des Signals Egx., verstärkt es und
erhöht seinen Mittelpunkt, auf eine positive Amplitude, beispielsweise +8 Volt.
Pig. 4 zeigt die für den Umsetzer nach Fig. 3 vorteilhafte Umsetζerstufe. Die Stufe enthält einen Eingangsanschluß 100
und einen Ausgangsanschluß 102. Der Eingangsanschluß 100 ist
über einen Widerstand R1 mit einem ersten Eingangsanschluß 104 eines Verstärkers 106 verbunden. Ein zweiter Eingangsanschluß 108 ist geerdet. Der Eingangsanschluß 104 ist über
einen Trimmwiderstand E2 mit einer Referenzspannungsquelle
verbunden. Ein erster und zweiter Rückkopplungspfad ist zwischen
dem Ausgangsanschluß 110 und Eingangsanschluß 104 des
Verstärkers vorgesehen. Genauer gesagt ist ein Pfad durch
eine in Reihe mit einem Widerstand R3 geschaltete Diode DI gebildet. Der zweite Pfad ist durch eine in Reihe zu dem Widerstand
R3 geschaltete Diode D2 gebildet. Die Dioden D1 ' und D2 sind gegensinnig gepolt und parallel geschaltet.
009851/187 5
Der bisher beschriebene Teil des Schaltkreises nach Pig. 4
reagiert auf ein Analog-Eingangssignal Ej so, daß ein Digi·*·
tal-Ausgangssignal ED wie in Pig. 5 dargestellt, erzeugt
wird. Bildet der Schaltkreis nach Fig. 4 die Stufe 1 so wird das Analog-Eingangssignal Epj in Pig, 2, Linie (a) dem
Eingangsanschluß 100 der Stufe zugeführt, um das Digital-Signal
Ejj,wie in Fig. 2 durch die Linie (b) dargestellt ist,
am Ausgangsanschluß 110 zu erzeugen.
Das Signal Ej soll sich, wie in Fig. 5 gezeigt ist, beispielsweise
zwischen 0 und +8 Volt bewegen. Es sei angenommen, daß das Referenzspannungssignal am Trimmwiderstand R2
annähernd -4 Volt beträgt. Der Verstärker 106 wird also»wenn das Signal Ej auf 0-Spannung liegt ein Ausgangspotential
erzeugen, welches ausreicht, einen Rückkopplungsstrom zu erzeugen, der die Differenzspannung zwischen den Anschlüssen
104 und 108 auf Null reduziert. Angenommen die geschlossene Rückkopplungsschleifenverstärkung des Verstärkers 106 sei i
zwei, so wird am Verstärkerausgangsanschluß 110 ein Potential ί
von +8 Volt entstehen. Wenn im anderen Extrem das Eingangssignal Ej +8 Volt beträgt, so wird der Verstärker 106 ein negatives
Ausgangssignal von -8 Volt abgeben,um die Differenzeingangsspannung
auf Null zu reduzieren. ^Es sei noch bemerkt,
daß der Verstärker 106 ain Ausgangsanschluß 110 etwa Erdpoten- ;
tial erzeugt, wenn die Analog-Eingangsspannung«etwav*4 Volt
beträgt. ; ν
Es sei bemerkt, daß das in Fig. 5 dargestellte Ziffernausgangs-«
signal En am Ausgangsanschluß 110 nicht genau linear isfe,
sondern eine Einbuchtung .120 aufweist. Das ist auf <$#η, Ab» '
fall über die Dioden *D1 und D2 zurückzuführen. Wenn ÄJLe;
Amplitude des Analog-Eingangssignals in der Nähe um +4IVoIt n . T-liegt,
ist weder die Diode DI nochi die Diode D2 in Durchlaßrichtung
gepolt. Als Folge davon ist d£r fiüokkopplungepfad Vi
des Verstärkers 106 offen und £as Verstärkerausgangsaignal Εβ -
009·81/1·Τ·
ORiQSNAL INSPECTED
eich schon bei kleinen Änderungen des Verstärkereingangs- *
signals Ej beträchtlich ändern. **
An den Ausgangsanschluß 110 ist über eine Digitalleitung eine nicht dargestellte Abfrageanordnung angeschlossen, die
in Abhängigkeit von dem in Zusammenhang mit; Fig. 2 genannten
Kriterium feststellt,^ ob die durch die Stufe erzeugte Stelle eine "1? oder eine "O" ist. Die Einbuchtung 120 in der
Charakteristik des Signals E^ erleichtert das Abfragen der
Signalpolarität insofern, als das Signal von positiven auf
negative Werte und umgekehrt sehr schnell umschaltet· Die rechts von der Digitalleitung 112 in Fig. 4 dargestellte
Schaltung bildet das AnalogrtWertrestsignal E^ mit der in Fig.5
gezeigten V-förmigen Charakteristik aus dem Signal E^. Insbesondere
ist der Ausgangeanschluß 110 über eine Diode D3 mit
dem ersten Anschluß 1JO eines Differenzverstärkers 132 verbunden. Der Anechluß 1JO ist Über einen relativ kleinen Widerstand
115 an Erde geschlossen. Zusätzlich ist der Ausgangsanechluß
110 über eint Diode D4 und einen Widerstand B4 mit
einem zweiten Anechluß 1J4 des Differenzverstärker 132 verbunden. Der Ausgangeanschluß 136 des Verstärkers 132 ist über
Rückkoppelvriderstand R6 mit dem Eingangs anechluß 134
verbunden* Der Ausgangsanschluß 136 des Verstärkers 152 ist
mit dem Btufenausgangsanschluß 102 verbunden·
Im Betrieb der Schaltung nach Fig. 5 arbeitet der Differenzverstärker
132 für positive Werte des Eingangssignals Ej3
aicht-invertierend und für negative Werte des Signals Εβ invertierend.
Es sei der Fall betrachtet, daß das Signal ED
positiv ist. In diesem Fall wird die Diode D3 in Durchlaßrichtung
und die Diode D4 in Sperrichtung betrieben. Die Rückkoppcjlschleife über den Widerstand R6 ist geöffnet und ,
der Verstärker 132 arbeitet lediglich als Einheitsverstärker.
Die erste Hälfte der in Fig. 5 dargestellten V-förmigen Charalc-"
teristik des Signals E^ ist nahezu gleich dem positiven Teil
009851/1171
ORIGINAL INSPECTED
der Charakteristik des Signals E^, Wenn die Dioden D1 und
D3 (und die Dioden D2 und D4) sauber aufeinander abgestimmt sind, wird das Signal ER nicht wie das Signal E^ bei 120
'eingebuchtet. Die Abstimmung der Dioden wird weniger kritisch, wenn R3 * R4 = H5 gemacht wird. Der sich dann ergebende
Anpassungsgrad wird allen Temperaturen Und allen Signalamplituden genügen.
Wenn das Signal E^ negativ ist, wird die Diode DJ in Sperrrichtung
und die Diode D4 in Durchlaßrichtung betrieben. Der Eingangsanschluß 130 des Verstärkers 1.32 wird über den Widerstand
H5» der im Vergleich au dem raltiv höhen Eingangswideretand
dee Verstärkers 132 einen verhältnismäßig niedrigen
Widerstandswert aufweist, geerdet. Dadurch wird der Anschluß 130 über den Widerstand RJ? wirksam geerdet» Im Zusammenhang
damit wird vom Ausgangsanschluß 136 ein Strom zurück zum Eingangs
anschluß 134 fließen, der versucht, diesen auf Erdpotential 8U halten»
Es eel bemerkt, daß in dem Umsetzer nach Fig. 3, dessen Stufen
alle in Kaskade geschaltet sind, die Datenausgangsrate des Umsetzers
von der Geschwindigkeit über alle Konverterstufen abhängig
ist. Die Ausgangsdatenrate eines Konverters mit beispielsweise zehn Stufen (das heißt einer 10-Bit-Zerlegung)
wird etwa halb so groß sein wie die eines Konverters mit fünf Stufen (das heißt einer 5-Bit-Zerlegung). Die vorliegende Erfindung ermöglicht den Aufbau eines Konverters mit
Ausgangsdatenraten die unabhängig von der Bit-Zerlegung sind
und welche nur durch die Verzögerung einer einzigen Stufe und nicht durch die Summe der Verzögerung einer Mehrzahl von Stufen,
wie in Pig. 3»bestimmt wird. Kurz gesagt, die vorliegende
Erfindung beruht auf der Erkenntnis, daß eine Umsetzerstufe unmittelbar nachdem sie die Bearbeitung eines ersten Analogeingangswertes beendet hat und noch bevor der erste.Wert alle
Stufen ganz durchlaufen hat einen folgenden .Analogeingangswert
bearbeiten kann. <
1/1175
Pig. 6 zeigt ein Blockschaltbild einer bevorzugten Ausführungsform
der Erfindung zum Umsetzen von Analog-Eingangs-'
Signalen in digitale Ausgangssignale. Obwohl die Ausführungsform nach Fig. 6 einen Umsetzer zum Erzeugen eines 5-Bit-Di- ■
gital-Ausgarigssignals darstellt, können im Zusammenhang mit
der vorliegenden Erfindung Umsetzer für eine beliebige Stellenzahl
für jede gewünschte Bit-Zerlegung zur Anwendung gelangen. Der Umsetzen? nach Fig. 6 kann als aus einen Konverterteil
200 links der unterbrochenen Linie 202 einen Assemblerteil 204 rechts von der unterbrochenen Linie 202 aufgebaut betrachtet werden. Der Konverterteil weist, wie dargestellt,
die Kanäle A und B auf, deren jeder N, in diesem Fall fünf, im wesentlichen identische Umsetzerstufen 206 umfaßt.
Wie im folgenden ersichtlich ist, ist jede Umsetzerstufe in
der Lage, im "Hachführbetrieb" zu arbeiten, in welchem der
Eingangsteil der Stufe eine Nachführung ausführt und mit der
der Stufe zugeführten Eingangsspannung gleich läuft. Jede
Stufe ist auch dazu in der Lage, im "Haltebetrieb" zu arbeiten, in welchem der Eingangsteil der Stufe den'Gleichlauf
unterbricht und die Eingangsamplitude, gleich bei welchem Wert er sich während des Haltebefehls befand, konstant hält.
Die Amplitude des Haltesignals wird in Ausgangsziffern quantisiert,
während der Ausgangsteil der Stufe gleichzeitig das Haltesignal dazu benutzt, ein Analogwertrestsignal abzuge-*-
ben, welches der darauffolgenden· Stufe zugeführt wird.
Die Stufen des Kanals A des Umsetzerteils 200 sind mit 1A,
2A,3A, 4A und HA bezeichnet. In gleicher Weise sind die
Stufen des Kanals B mit 1B, 2B,3B, 4-B und NB bezeichnet.
Jede Stufe enthalt einen Analog-Eingangssignal-Ansohluß I,
einen Analop^ertrest-Ausgangssignalanschluß R und einen
Digital- oder BitanSchluß D. Zusätzlich weist jede Stufe
einen Halteeingangssignal-Anschluß H auf.
Der Analog-Eingangssignälanschluß 208 des Umsetzers ist mit
0 0 8.8-5 17 1*7 5
dem· Arialog-Eingangssignal-Abschluß I der Stufen 1A und.· ΊΒ
mit der höchsten Bit-Wertigkeit beider Kanäle verbunden.
Die Analog-Restwertsignal-Eingangsanschlüsse B der beiden
Stufen 1A und 1B sind jeweils mit dem Analog-Exngangssignalsanschluß
I der Stufen 2A bzw."2B verbunden. In gleicher Weise sind die Analogwertrestsignalanschlüsse der Stufen 2A und
2B und die darauffolgenden Stufen jeweils mit den I-Eingangsanschlüssen
der unmittelbar folgenden Stufen verbunden. Die Analogwertrestsignalanschlüsse H der letzten Stufen in jedem
Kanal sind unbenutzt»
In jedem Kanal sind die Stufen wechselweise mit einer anderen Taktimpulsquelle verbunden. Genauer gesagt ist ein Kipp-Flip-Flop
210 vorgesehen, welches durch das Ausgangssignal einer
Taktimpulsquelle 212 gesteuert ist. In Abhängigkeit von jedem von der Quelle 212 erzeugten Impuls schaltet der Flip-Flop
von seinem gegenwärtigen Zustand in den anderen Zustand. Auf diese Weise versorgt er die Ausgangsleitungen 214 und 216
wechselweise mit Impulsen. Die Ausgangsleitung 214 ist mit dem Halteeingangsanschluß H der Stufen 1, 3 und H des Kanals A
verbunden. Der Ausgangsanschluß 216 des Flip-Plops 210 ist mit
dem Halteeingangsanschluß H der Stufen 2 und 4 des Kanals A
verbunden. In umgekehrter Weise ist der Ausgangsanschluß 216 mit dem Halte eingangs anschluß H der Stufen 1, 3 und U des Kanals
B und der Ausgangsanschluß 214 mit dem Halteeingangsanschluß
II der Stufen 2 und 4 des Kanals B verbunden..
Wie oben schon ausgeführt wurde, sind die Stufen 206 jeweils-, in der Lage im Nachfuhr- oder Haltebetrieb zu arbeiten. Jede
Stufe arbeitet im Nachführbetrieb, außer wenn ein Eingangsimpuls an deren Halteeingangsanschluß H anliegt. Wenn der Kipp-Flip-Flop
210 gerade seinen ungeradzahligen Zustand einnimmt, , befinden sich also die Stufen 1, 3 und"W des Kanals A im Haltebetrieb und dessen Stufen 2 und 4 im Fachführbetrieb. Gleich
zeitig befinden sich die Stufen 2. und 4 des Kanals 'B im Halte-
009851/1
betrieb und. deren Stufen 1, 5 und H im Nachführbetrieb. . * /*
Wenn die Stufe 1A in den Haltebetrieb übergeht, tastet, wie
weitet unten zu sehen sein wird, der Eingangsteil das deren
J-Anschluß zugeführte Analog-Eingangssignal ab und hält dessen
Amplitude konstant. Aufgrund der Amplitude des angehaltenen Signale führt diese Stufe eine Bit-Entscheidung aus
lind erzeugt entweder eine "I11 oder 11O" an ihrem Digital-Ausgangaaoschluß
D. Gleichzeitig führt die Stufe ihren Ausgangsanschluß R ein Analogwertrestslgnal zu. Während der Halte*
betriebseeit der Stufe 1A befindet eich die Stufe 2A im Nachführbttrieb
in dem ee mit de« ihren Eingangsanschluß I züge»
führten Signal gleichläuft. Wenn der Flip-Flop 210 seinen &istand
ändert, schaltet die Stufe 2A in den Haltebetrieb und die Stufe 1A in den lachführbetrieb um. Auf diese Weise verarbeitet
die Stufe 2A das vorher in der Stufe 1A erzeugte Analogwertreetsignal
und erzeugt seinerseits ein Analogwertrestsignal und ein Bit-Ausgangssignal. Baraus ist ersichtlich, daß
die Stuf«! 1A bis NA £«8 Kanäle A aufgrund eines einzigen, den
EingangsBignalanachluß 208 dta Umsetzers zugeführten Abtastde·
Eingangs-Analog-Signals in zeltlicher folge Bit»
asignalt Hit fallender Wertigkeit erzeugt. Ea ist ebenfalls
ersichtlich, daß eich während der Haltebetriebszeit der
Stufe 2A die Stuft 1A im Hachführbetrieb befindet und mit den
dem Uosetzer-Eingangeanschluß 208 zugeführten Analog-Eingango-Slgnal
gleichX&'uft. Venn der Flip-Flop 210 seinen Zustand
ändert, um die Stufe 1A wieder in den Haltebetrieb zu bringen, gibt die Stufe 1A ein Bit-Ausgangssignal mit der höchsten Bit-Wertigkeit
bezüglich eines folgenden Analog-Eingangswertes ab.
Assewbl erteil 20* des Konverters erhalt das ihm zugeführte
ÄUsguDässisaal 4ee Umsetzers in zeitlicher Folge und gibt
dieses parallel an ein externes System ab. Genauer gesagt ist
es zur parallelen Ausgabt der zu einem einzigen Analogwert gehörigen
Bits nötig, die fjniher entstehenden Bits zu verzögern
ooiiswms
BAD ORIGINAL
bie das Bit mit der niedrigsten Wertigkeit aus der N-Stufe
zur Verfügung steht. Bei einer 5-Bit-Zcriegung wie,sie in
Fig. 6 gezeigt ist, ist ös also notwendig, die in der Stufe
•1A mit der höchsten Wertigkeit erzeugten Bits wenigstens vier Zeitintervalle bezüglich der Erzeugung von Bits bis zum
Erscheinen des Bit mit der geringsten Wertigkeit am Ausgang der Stufe KA zu verzögern. Um dies zu gewährleisten, ist der
Bit-Ausgangsanschluß D jeder Stufe mit dem Eingang eines Schieberegisters verbunden, dessen Länge von der Wertigkeit
der mit ihm in Verbindung stehenden Umsetzerstufe bestimmt wird. Wie aus Fig. 6 ersichtlich ist, iüt der Bit-Ausgangsanschluß
der Stufe 1A mit dem Eingang eines Schieberegisters 220, welches fünf Schiebestufen enthält, verbunden. Der Ausgang
220 des Schieberegisters ist mit der Bit-Stufe der höchsten
Wertigkeit des Digital-Ausgangsregisters 222 verbunden. Der Bit-Ausgangsanschluß der Stufe 2A ist mit dem Eingang
eines vierstufigen Schieberegisters 224- verbunden. In gleicher Weise sind die Bit-Ausgangsanschlüsse der Stufen 3A, 4A
und NA über Schieberegister 226, 228 und 250 mit zugehörigen
Stufen des Ausgangsregisters 222 verbunden.'
Aus dem bisher bezüglich der in Fig. 6 dargestellten Ausführung
gesagten ist ersichtlich, daß das digitale Ausgangsregi-
sters 222 für jeden von der Impulsquelle erzeugten Taktimpuls
eine neue digitale Ausgangsgruppe bildet« Hit anderen Worten,
eine neue digitale Gruppe wird jedesmal vollendet, wenn die
Stafe HA in den Haltebetrieb übergeht. Im Gegensatz zu dem -
in Fig. 3 dargestellten Umsetzer, dessen Geschwindigkeit von
der gemeinsamen Verzögerung durch alle Stufen bestimmt wird, wird die Geschwindigkeit de» in flg. 6 dargestellten Umsetzers
nur von der Verzögerung einer einzigen Stufe bestimmt.
Obwohl bereits gegenüber dem Umsetzer nach Fig. j eine beträchtliche
Erhöhung der Ausgangsdatenrate durch die Verwen- dung nur eines Kanals A (Fig. 6) erzielt werden kann, kann
00985171875
eine weitere beträchtliche Erhöhung der Ausgangsdatenrate
dadurch erreicht werden, daß die Stufen des Kanals B abwechselnd mit den Stufen gleicher Wertigkeit des Kanals A
betrieben v/erden. Wie bereits ausgeführt, arbeitet die Stufe 1B -im Nachführbetrieb wenn die Stufe 1A im Haltebetrieb arbeitet. Auf diese Weise wird die Stufe 1B ein Bit-Ausgangssignal
an das Schieberegister 220 während jeder Taktperiode abgeben, die unmittelbar auf eine Taktperiode folgt, während
der die Stufe 1A ein Bit-Ausgangssignal abgibt. Während die
Stufe NA während.jeder durch den Flip-Flop 210 festgelegten
ungeradzahlige Taktperiode ein Bit-Ausgangssignal abgibt, um eine neue digitale Ausgangsgruppe zu vollenden, gibt die Stufe
NB ein Bit-Ausgangssignal während jeder geradzahligen Taktperiode
ab,um eine neue digitale Ausgangsgruppe zu vollenden.
Durch das Zusammenarbeiten der in Fig. 6 dargestellten Kanäle A und B erzeugt das Ausgangsregister 222 während jedes Taktimpulses
aus der .Quelle 212 eine neue digitale Ausgangsgruppe.
Die in dem in Fig. 6 dargestellten Umsetzer verwendeten Stufen
206 sind vorzugsweise den in Fig. 4 dargestellten Stufen ähnlich, enthalten jedoch Abtast- und Haltevorrichtungen um den
Haltebetrieb der Stufe zn ermöglichen. Fig. 7 zeigt eine bevorzugte
Ausführung der Stufe 206. Der Teil der Schaltung der Stufe 206,der sich von der in Fig. 4 dargestellten Stufe unterscheidet,
ist in dem mit unterbrochener Linie eingerahmten Teil 240 enthalten. .
Wie bei den Ausführungen zu Fig. 4· bereits erwähnt,wird dem
I-Eingangsanschluß 100* (Fig. 7) das Eingangssignal Ej zugeführt.
Der Eingangsanschluß 100' ist über einen Widerstand R1'
mit dem Eingangsanschluß 104' des Verstärkers 106' verbunden.
Der veränderbare Widerstand R21 verbindet den Anschluß 104'
mit einer Referenzspannungsquelle. Der zweite Anschluß 108' des Verstärkers 106' ist geerdet. ·
009851/1875
.Um den Haltebetrieb der S'jufe 206 zu ermöglichen, ist der
Ausgang des Verstärkers 106' mit dem Eingang eines elektronischen Schalters 242 verbunden, dessen Ausgang an den ersten
Anschluß eines Kondensators 244 angeschlossen ist, dessen zweiter Anschluß geerdet ist. Der erste Anschluß des
Kondensators ist mit dem Eingangsanschluß eines Trennver-8tärkera
246 verbunden. Der Ausgangsanschluß des Trennverstärkers
246 wird in gleicher Weise wie der Ausgangsanschluß des Verstärkers 106 in Pig. 4 benutzt. Das heißt der
Ausgangsanschluß des Verstärkers 246 ist über Dioden D1·
und D21 und über einen Widerstand 33' mit dem Verstärkereingangs anschluß 104' verbunden. Mit Hilfe der Ausführungen
zu Fig. 4 ist ersichtlich, daß der Trennverstärkers 246 ein Ausgangssignal E'D abgibt, welches dem in Fig. 5 dargestellten
Signal E^ entspricht. Dieses Signal liefert die Bit-Ausgangsinformati on. Zusätzlich wird das Signal E'D an einen
Ausgangsteil der Stufe geführt, der im wesentlichen dem. in Fig. 4 gezeigten gleich 1st, üb ein Analogwertrestausgangssignal
E'R zu erseugen. Per Ausgangsteil der Stufe enthält
eine Diode D3', die den Außgangsanschluß des Verstärkers
246 mit dem Eingangsanschluß 130* eines Differenzverstärkers
132' verbindet. Eine Diode W verbindet den Ausgangsanschluß des Verstärkers 246 über einen Widerstand EW-' mit
dem Mngangstnechlufi 134' des Differenzverstärkers 132'. Ein
Widerstand H$* verbindet den Eingangeanschluß 130'mit Erde.
Ein Widerstand HS' verbindet den Auegangeanschluß des Verstärkere 132' «it .dteaen Eingangaanscbluß 134*.
Der Zustand dee elektronischen Schalters 242 wird durch Anliegen eines Haltesignale aus des Flip-flop 210 gesteuert.
Der Schalte» 243 iefc unmittelbar alt Aea H-Bingangsanachluß
des Flip-Flofe 210 verbunden. Venn der elektronische Schalter
242 den geschlossenen Zustand einnimmt, folgt die Spannung auf den ersten Anschluß des Kondensators 244 in wesentlichen
der Eingangsspennung Ej, Wenn jedoch der Ilip-Flop 210 den
009151/1875
Schalter 2^2 :η den offenen Zustand umschaltet, wird der
Kondensator 2~4 abgetrennt, was verursacht, daß dieser die
Spannung behält, die kurz vor Auftreten des Haltebefehls an
ihm lag. Der 2rennverstärkers 246 erzeugt dann ein Ausgangssignal
E1Jj dessen Amplitude von der Amplitude des vom Kondensotor
244 gehaltenen Signals abhängt. Ein Bit-Detektor 260 überwacht beständig das Auegencssignal E 1Jj und entscheidet, ob dessen Amplitude eine "1" oder "0" darstellt. Diese
Entscheidung beruht auf dem Kriterium, welches im Zusammenhang mit Pig. 2 erläutert wurde. Der Zustand des Bit-Detektors
260 wird abgetastet und aus der Stufe nur in Abhängigkeit von einem durch den Flip-Flop 210 erzeugten Haltebefehl
herausgeführt. Der Ausgang des Bit-Detektors 260 ist daher mit dem Eingang eines UND-Gatters 262 verbunden, welches
durch Anlegen eines Haltesignals an den Eingangsanschluß 250 betätigbar ist. Das UND-Gatter 262 liefert also ein Bit-Ausgangssignal
E8 en den Digital-Ausgangeanschluß 264.
Während des Haltebetriebs bleibt die Amplitude des in der
in Fig. 7 dargestellten Stufe erzeugten Analogwertrestaüsgn^e*gign»ls
E'g konstant. Dieses Analogwertrestausgangsaignao.
wird der folgenden Stufe zugeführt, weicht daraufhin in den Haltebetrieb übergeht, um unabhängig ein Bit-Ausgangssignai
unft ein Jbaalogwertrestsignal tu erzeugen, welches auf
das ihr durch die Stufe in Fig. 7 »ugtführte inalogwertrestausgangsftignal*
£'g surück geht.
. Fig. β zeigt ein Blockschaltbild eines alternativen Aueführungsbeispiels
genau.der Erfindung, in welchem eine einzige ÜMetzers^ufe
500 iterativ eit hohe» Nutzungsfaktor betrieben wird.
* λ «Die Stufe 500 in Fig. 8 kann i» wesentlichen gleich der in
. Fig. 4 dargestellten Stufe ausgeführt sein. Die ffcufe 500
enthält demzufolge einen Analog-EingangeanschluB 302, einen
Anaiogwertrestausgangsanschlufi 304 und einen Bit-Ausgangsan-Schluß
3Ο6.
·♦■"·■■.
009851/1175
BAD ORIGINAL
Es äei nochmal erwähnt, daß sich die Stufe 300 durch die Fähigkeit auszeichnet, voneinander unabhängig sowohl ein
Bit-Ausgangssignal als ein Analogwertrestsignal in Abhängigkeit von dem^?1111 zugeführten Analog-Eingangssignal zu bilden.
Das bedeutet, daß die Amplitude des Analogwertrestausgangssignals unabhängig vom Zustand des durch die Stufe gebildeten ,
Datenbits ist. Die Verwendung der Umsetzerstufe 300 im Ausführungsbeispiel
nach Fig. 8 beruht auf der Erkenntnis, daß die Stufe, wenn sie ein Analogrestwertausgangssignal und ein
Bit-Ausgangssignal in Abhängigkeit von dem ihr zugeführten
^ Analog-Eingangssignal gebildet hat, ihren Dienst verrichtet
hat und für den darauffolgenden Zeitraum frei ist, dieselbe Funktion im Hinblick auf ein folgendes Analog-Eingangssignal
zu erfüllen. Durch Einspeichern des Analogwertrestausgangssignals der Umsetzerstufe während eines Zeitintervalls beispielsweise
in einem Abtast und Haltekreis und der Zufuhr des gespeicherten Analogwertrestsignals an den Eingang der Umsetzerstufe
während einer darauffolgenden Zeitperiode, kann die Umsetzerstufe
iterativ arbeiten und laufend Datenbits von grundsätzlich Jeder gewünschten, natürlich von.Faktoren wie dem
Geräuschabstand abhängigen, Auflösung erzielen* In den in Fig. 8 in Einzelheiten dargestellten Ausführungsbeispielen
kann ein ursprüngliches Analog-Eingangssignal Ej dem Eingangs-
" anschluß 302 der Umsetzerstufe über einen elektronischen Schal- ·
ter 508 zugeführt werden. Wahlweise können dem Eingangsanschluß
302 der Uinsetzerstufe Analogwertreßtsippiale ERA vom
Ausgangeanschluß der Abtast- und Haltekreise 314 und 316 zugeführt
werden. Die Abtast- und Haltekreise 314 und 316 werden
wahlweise im Nachführ- und Haltebetrieb, bestimmt durch
die von einer Taktimpulsquelle 322 angesteuerte Kipp-Flip-Flop-Stufe
320 betrieben. Wenn der Kipp-Flip-Flop 320 den ungeradzohligen Zustand einnimmt, arbeiten der Abtast- und
Haltekreis 3^6 im Haltebetrieb während der Kreis 314- im Nachführbetrieb
arbeitet. Andererseits schalten der Äbtast- und ' · Haltekreis 31^· in den Haltebetrieb und der Abtast- und Halte-
009.851/1I7S
kreis 316 in den Nachführbetrieb um, wenn der Kipp-Flip-Flop
$20 in den ungeradzahligen Zustand schaltet.. Der Analogwertrestsignalausgangsanschluß 304 des Umsetzers ist
mit den Eingangsanschlüssen der Abtast- und Haltekreise 314
und 316 verbunden.
Zur Erklärung der Arbeitsweise des Ausführungsbeispiels nach Fig. 8 sei angenommen, daß dem elektronischen Schalter
308 ein ursprüngliches Analog-Eingangssignal E^ zugeführt
wird. Als Antwort auf einen durch die Quelle 324 erzeugten
Startimpuls leitet der Schalter 308 das Signal E-j. dem Eingangsanschluß 302 der Umsetzerstufe zu. Der durch die Quelle
324 erzeugte Impuls löscht zusätzlich die Abtast- und Haltekreise
314 und 316. Als Antwort auf das dem Anschluß 302 zugeführte Eingangssignal erzeugt die Umsetzerstufe 300 im wesentlichen gleichzeitig ein Analogwertrestausgangssignal an
seinem Anschluß ^04 und ein Datenbitausgangssignal an seinem
Anschluß 306. Es sei beispielsweise angenommen, daß der Kipp-Plip-Plop
320 den üngeradzahligen Zustand einnimmt, was bedeutet,
daß der Abtast- und Haltekreis 314 mit dem am Anschluß 304 erhältlichen Analogwertrestausgangssignal gleichläuft. Wenn durch die Quelle 322 ein Taktimpuls erzeugt wird,
schaltet der Kipp-Flip-Flop 320 in den geradzahligen Zustand
um und schaltet so den Schaltkreis 314 in den Haltebetrieb, wodurch die Amplitude des am Anschluß 304 erhältlichen Analogwertrestaus
gangs signals kurz vor dem Schalten des Flip-Flops 320 an den Eingangsanschluß 302 der Umsetzerstufe 3OO geführt
wird. Als Antwort auf das dem Anschluß 302 zugeführte Analogwertrest eingangssignal E^. erzeugt die Stufe 300 ihrer1-seits
ein neues Analogwertrestsignal am Anschluß 304 mit welchem
nun der Abtast- und Haltekreis 3I6 gleichläuft. Gleichzeitig führt die Stufe 3OO ihrem Ausgängsanschluß 3O6 ein
neues Datenbit zu. Abhängig vom nächsten, durch die Quelle
.323 erzeugten Impuls, wechselt der Kipp-Flip-Flop 320 erneutseinen
Zustand, wodurch der Abtasthaltekreis 316 gezwungen
009I51/1I7S
■wird, in den Haltezuatand überzugehen und dadurch, das neue
am Anschluß 304 abnehmbare Analogwertrestausgängssignal unmittelbar
vor dem Schalten des Flip-Flops 320 dem Eingangsanschluß 302 der Umsetzerstufe 300 zuzuführen.
Die Erzeugung Jedes Taktimpulses durch die Quelle 322 befähigt
das Gatter 326 auf diese Weise nacheinander Patenbits
aus der in Fig. 8 dargestellten Umsetzerstufe auszugeben· Es sei beachtet, daß die Ums'etzerstufe 300 in der beschriebenen
Weise über im wesentlichen jede Zahl von Iterationen betrieben werden kann, um die gewünschte Auflösung zu erreichen.
Aus der obigen Erläuterung des in Fig. 8 dargestellten Ausführungsbeispiels ist ersichtlich, daß die Datenbits
daraus reihenweise mit einer Rate abgeleitet werden können, die im richtigen Verhältnis mit der Ableitung von Datenbits
aus dem in Fig. 3 dargestellten Kaskadenstufenumsetzer steht, in welchem die Analogwertrestsignale durch eine Reife© von in
Kaskade geschalteten Stufen laufen*
Das in Fig. 8 dargestellte Ausführungsbeispiel kann beispielsweise
noch dahingehend abgeändert werden, daß die in Fig. 7
dargestellte Umsetzerstufe Verwendung findet, in welcher die Abtast- und Haltefunktion innerhalb des Schaltkreises der Umsetzerstufe
selbst ausgeführt wird. Insbesondere können,wie
in Fig. 9 dargestellt ist, tJmsetzerstufen 350 und 352 Verwendung
finden, deren jede im wesentlichen dem in Fig. 7
dargestellten Schaltkreis gleicht» Ein ursprüngliches Analog-Eingangssignal
Eil wird durch den elektronischen Schalter 354·.
dem Eingangsanschluß 356 der Stufe 350 zugeführt. Die Stufe
350 erzeugt ein Analogwertrestausgangssignal Eg^ an seinem
Ausgangsanschluß 358» welcher an dem Eingangsanschluß 360 der Umsetzerstufe 352 angeschlossen ist. Die Stufe 352 erzeugt
ein Analogwertrestausgangssignal E^ am Ausgangsanschluß 362,-welcher
an den Eingangsanschluß 356 der Stufe 350 angeschlossen
ist. Die Startimpulsquelle 364 ist mit dem Schaltanschluß"
009851/1178
des Schalters 354 und mit den Löscheingangaanschlüssen der
Stufen 340 und 34-2 verbunden. Ein Impuls aus der Quelle 364».
schließt den Schalter 354 sofort, wodurch das Eingangssignal
Ej der Umsetzerstufe 350 zugeführt wird. Der von der Quelle
364 erzeugte Impuls entlädt zusätzlich den in jeder Umsetserstufe
350 und 352 befindlichen Speicherkondensator. Wie oben
schon ausgeführt wurde, sind die Stufen 350 und 352 dazu in
der Lage, im Haltebetrieb und im llachführbetrieb in Abhängigkeit
vom Zustand eines Kipp-Flip-Flops 370 zu arbeiten. Das
heißt, wenn der Flip-Flop 370 einen geradzahligen Zustand
einnimmt, arbeitet die Stufe 352 im Haltebetrieb und die Stufe 350 im Nachführbetrieb. Wenn der Flip-Flop 370 einen ungeradzahligen
Zustand einnimmt, arbeitet die Stufe 350 im Haltebetrieb und die Stufe 352 im Nachführbetrieb.
Es sei angenommen, daß die Stufe 350 während des Betriebs anfangs im Nachführbetrieb arbeitet,und daß sich der Schalter
354 schließt, um dem Stufeneingangsanschluß 356 das Eingangssignal
Ej zuzuführen. Weiterhin sei angenommen, daß
der Flip-Flop 370 nun in den Haltebetrieb umschaltet, um auf diese Weise ein Datenbitausgangssignal Eß0 an seinem
Ausgangsanschluß 366 und ein Analogwertrestausgangssignal
Eß/j an de« Ausgangsanschluß 358 zu erzeugen. Durch den nächsten
Taktimpuls aus der Quelle 372 geht der Flip-Flop 370 in den anderen Schaltzustand über, wodurch die Stufe 352 in
den Haltebetrieb umschaltet und ein Datenbitausgangssignal
Egg am Ausgangsanschluß 374 der Stufe und ein Analogwertrestausgangssignal
Egg am Ausgangsanschluß 362 der Stufe abgibt.
Daraus ist ersichtlich, daß die Umsetzerstufen 350 und 352
. abwechselnd Datenbitausgangssignale Eß0 und Eߣ während ungeradzahliger und geradzahliger Perioden, die durch den Zustand
des Kipp-Flip-Flops 370 festgelegt werden, abgeben. Wie in dem in Fig. 8 dargestellten Ausführungsbeispiel können
die Stufen 350 und 352 in Fig. 9 iterativ mit einer beliebigen
Anzahl von Umläufen betrieben v/erden um die gewünschte
009851/1875
'Bitauflösung zu erhalten.
, Aus dem bisherigen ist ersichtlich, daß Analog-Digitalumsetzer
offenbart worden sind, in welchen die Umsetzerstufen mit im wesentlichen maximalem Nutzungsfaktor betrieben wurden,
um entweder eine extrem hohe Ausgangsdatenrate oder eine Hinimalisierung der benötigten- Bauteile zu erhalten.
Die Erfindung ist nicht auf die ausgeführten Beispiele beschränkt.
Es iet eine große Anzahl von Abwandlungen der Erfindung möglich.
009851/1871
Claims (9)
- PatentansprücheAnalog-Digitalumsetzer mit einem Eingangssignalanschluß, einer Reihe von F, im wesentlichen gleichen Umsetzerstufen, die eine erste und letzte Umsetzerstufe und wenigstens eine Zwischenstufe enthalten, die alle einen Analog-Signaleingang, einen Digital-Signalausgang und einen Analogwertrest-Signalausgang aufweisen, dadurch gekennzeichnet, daß der Eingangssignalanschluß (208) des Umsetzers mit dem Analogsignaleingang (26) der ersten Umsetzerstufe (Stufe 1) verbunden ist, daß der Analogwertrestsignalausgang (30) der ersten Stufe und der Zwischenstufe mit dem Analogsignaleingang der jeweils folgenden Stufe verbunden . ist, daß eine Signalquelle (212, 210) zum Erzeugen von Taktimpulsen vorgesehen ist, daß diese Signalquelle derart ausgebildet und mit den einzelnen Stufen (206) des Umsetzers verbunden ist, daß die. geradzahligen bzw. ungeradzahligen Taktimpulse in wechselnder Reihenfolge an die einzelnen Stufen gelangen, daß jede der Stufen auf die !Faktimpulse zum Abtasten des jeweils an den Analogeingang geführten Signals (Ej) und zur darauffolgenden Abgabe eines Bit-Ausgangssignals (E-q) und eines Analogwertrestsignals (Ep) anspricht.
- 2. Analog-Digitalumsetzer nach Anspruch 1, dadurch gekennzeichnet , daß ein Ή digitale Stufen enthaltendes Ausgangsregister (222) vorgesehen ist, daß jede Stufe dieses Ausgangsregisters einer bestimmten Umsetzerstufe (206) zugeordnet ist, und daß jeder der digitalen Ausgangsanschlüsse (28, D) der Umsetzerstufen (206) mit der zugehörigen Ausgangs-.009851/1875•registerstufe über unterschiedliche» getaktete Verzögerungsstufen (220, 222, 224, 226, 228, 230) verbunden ist.
- 3. Analog-Digitalumsetsser nach Anspruch 2, dadurch gekennzeichnet , daß ,jede der unterschiedlichen, getakteten Verzögerungsstufen (220 bis 230) das ihnen zugeführte Signal um unterschiedliche Zeitintervalle verzögert.
- 4. Analog-Digitalumsetzer nach wenigstens einem der Ansprüche 1 bis 3» dadurch gekennzeichnet , daß, jede der Umsetzerstufen (206) einen Schaltungsteil enthält, durch den feststellbar ist, ob das ihm zugeführte Signal (Ej) aus einem vorgegebenen Amplitudenbereieh einen vorbestimmten Schwellwert überschreitet.
- 5. Analog-Digitalumsetzer nach wenigstens einem der Ansprüche 1 bis 4, dadurch gekenn ζ eic hue t5 da® jede der Umsetzerstufen (206) einen Schaltungsteil enthält, der . aus einem ihm zugeführten öigpal (Ej) aus einem vorgegebe- - '. nen Amplitudenbereieh ein Analogwertrestsig&al (Eg) an den Analogwertrestsignalsausgang (30) der XJmsetserstufe liefert, dessen Amplitude proportional der absoluten Different zwischen der Amplitude des zugeführten Signals und der Mitte des genannten Bereiches ist.
- 6. Analog-Digitalumsetzer nach wenigstens einem der Ansprüche 1 bis 5i dadurch "gekenn ζ e i c h η et, daß eine zweite Beihe von N Umsetsserstufen (206) vorgesehen ist, die im wesentlichen der ersten Beihe gleich ist und deren jede Umsetzerstufe in der Bit-Wertigkeit einer Umsetzerstufe der ersten Beihe entspricht, daß die ungeradzahligen und geradzahligen !Taktimpulse an alternierende Stufen der ersten Beihe geführt Bind, daß dabei die ungeradzahligen !Paktimpulse an · Stufen der zweiten Reihe geführt sind,' di@ den in der ersten009111/1171befindlichen Stufen, an die geradzahlige Impulse geführt sind, entsprechen, und daß geradzahlige Taktimpulse an Stufen der zweiten Heihe geführt sind, die den in der ersten Reihe befindlichen Stufen, an die die ungeradzahlige Taktimpulse geführt sind entsprechen.
- 7. Analog-Digitalumsetsier nach wenigstens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß jede der Umsetzerstufen (206) einen Haltekreis aufweist, der in Abhängigkeit von einem ihm zugeführten Taktimpuls die seir nem Analogeingangsanschluß (26, 100) zugeführte Signalamplitude (Ej) abtastet und speichert, daß $ ede der Umsetzerstufen einen Bit-Detektor (260) enthält mit dem feststellbar ist, ob die gespeicherte Signalamplitude einen vorgegebenen Schwellwert überschreitet, daß von diesem Haltekreis ein von dieser Feststellung abhängiges digitales Ausgangssignal (Εβ) ableitbar und an dessen Digitalausgangsanschluß (28, 112) abgebbar ist, und daß der vorgegebene Schwellwert in der Mitte des genannten Bereiches liegt.
- 8. Analog-Digitalumsetzer mit einer^Umsetzerstufe zum Umsetzen eines Analogsignals aus einem vorgegebenen Bereich in zyklisch binär kodierte Signale, dadurch gekennzeichnet, daß die Umsetzerstufe (206) einen Eingangsanschluß (26) und einen Ausgangsanschluß (28, 30) aufweist, daß ein an den Eingangsanschluß •angeschlossener Schaltkreis vorgesehen ist, der in Abhängigkeit von einem Triggerimpuls das am Eingangsanschluß der Stufe liegende Signal (Ej) abtastet und den Amplitudenwert speichert, so daß dieser Schaltkreis einen ersten Teil zum Invertieren einer in einer ersten Richtung von der' -Mitte des vorgegebenen Bereiches aus liegenden gespeicherten . Signalamplitude und einer zweiten Teil zum unmittelbaren Verbinden der in einer zweiten Richtung von der Mitte des vorgegebenen Bereiches aus liegenden, nicht invertierten Signalamplitude aufweist, daß dieser erste Teil einen Differenz-009851/1875BAD ORIGINALverstärker (132) mit einem ersten (1JO) und einem zweiten (154) Eingangsanschluß und einen Ausgangsanschluß (136) aufweist, und daß die gespeicherte Signalamplitude dem ersten und zweiten Anschluß des Verstärkers zuführbar und der Ausgangsanschluß mit dem Stufenausgangsanschluß (30) verbindbar ist. ·
- 9. Analog-Digitalumsetzer mit wenigstens einer Umsetzerstufe nach Anspruch 8, dadurch gekennzeichnet , daß ein Umsetζereingangsanschluß (208) vorgesehen ist, daß dert Eingangsanschluß (26) der Stufe ein Analogeingangsanschluß ist, daß der Ausgangsanschluß (30) der Stufe ein Analogwertrestsignalanschluß ist, daß die Stufe außerdem einen Digitalausgangsanschluß (28) aufweist, daß ein Schalter (308, 354) vorgesehen ist, über den der Eingangsanschluß (208) des Umsetzers mit dem Analogeingangsanschluß (26) der Stufe verbindbar ist, daß ein Analogspeicher (244) vorgesehen ist über den der Analogausgangsanschluß der Stufe mit dem Analogeingangsanschluß der Stufe verbindbar ist, daß über den Schaltkreis der Analogeingangsanschluß der Stufe mit dem Analogwertrestsignalausgangsanschluß der Stufe verbindbar ist, um die in der ersten Richtung vom Hittelpunkt des vorgegebenen Bereiches liegenden Analogsignalamplituden zu in-W vertieren und, um die in der zweiten Sichtung von diesem Mittelpunkt aus gelegenen Signalamplituden ohne Inversion zu verbinden.009851 / 187Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US83146769A | 1969-06-09 | 1969-06-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2028354A1 true DE2028354A1 (de) | 1970-12-17 |
Family
ID=25259131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702028354 Withdrawn DE2028354A1 (de) | 1969-06-09 | 1970-06-09 |
Country Status (4)
Country | Link |
---|---|
US (1) | US3614777A (de) |
DE (1) | DE2028354A1 (de) |
FR (1) | FR2045933B1 (de) |
GB (1) | GB1290057A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5112390B1 (de) * | 1971-01-29 | 1976-04-19 | ||
DE2113751B2 (de) * | 1971-03-22 | 1977-12-01 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer einen hochaufloesenden analog-digital-wandler hoher funktionsgeschwindigkeit |
US4570121A (en) * | 1983-06-16 | 1986-02-11 | At&T Bell Laboratories | Video wave codec |
GB8323268D0 (en) * | 1983-08-31 | 1983-10-05 | British Aerospace | Analog to digital conversion |
US7210078B2 (en) * | 2002-08-29 | 2007-04-24 | Texas Instruments Incorporated | Error bit method and circuitry for oscillation-based characterization |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3188624A (en) * | 1959-11-17 | 1965-06-08 | Radiation Inc | A/d converter |
NL268442A (de) * | 1960-08-22 | |||
US3259896A (en) * | 1963-11-07 | 1966-07-05 | Bell Telephone Labor Inc | Analog-to-digital conversion system |
DE1462558B2 (de) * | 1965-05-18 | 1970-11-12 | Fujitsu Ltd., Kawasaki, Kanagawa (Japan) | Kaskaden-Codieranordnung |
US3467958A (en) * | 1965-12-29 | 1969-09-16 | Martin Marietta Corp | Analog to digital converter using a plurality of radix amplifiers |
-
1969
- 1969-06-09 US US831467A patent/US3614777A/en not_active Expired - Lifetime
-
1970
- 1970-06-08 FR FR7021015A patent/FR2045933B1/fr not_active Expired
- 1970-06-09 DE DE19702028354 patent/DE2028354A1/de not_active Withdrawn
- 1970-06-09 GB GB1290057D patent/GB1290057A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1290057A (de) | 1972-09-20 |
US3614777A (en) | 1971-10-19 |
FR2045933A1 (de) | 1971-03-05 |
FR2045933B1 (de) | 1974-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3902313C3 (de) | Analog /Digitalwandler | |
DE69425468T2 (de) | Verfahren und Gerät zur Analog-Digital-Umsetzung | |
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE102004026156A1 (de) | A/D-Umsetzverfahren und -gerät | |
DE69428246T2 (de) | Analog-digital-analog Umsetzungsschaltung | |
DE2702681A1 (de) | Paralleler analog-digitalkonverter | |
DE2403651C3 (de) | Schaltungsanordnung für die nichtlineare Umwandlung von digitalen Binärziffern in digitale Signale | |
DE2028354A1 (de) | ||
DE2226778A1 (de) | Datenübertragungssystem | |
DE2201939C3 (de) | A-Codierer mit automatischem Ladungsabgleich | |
DE3001388A1 (de) | Frequenzteiler | |
DE1816291A1 (de) | Hochgeschwindigkeitsumsetzung analoger in digitale Werte | |
DE1300967B (de) | Rueckkopplungscoder fuer die Pulscodemodulation | |
DE2230597B2 (de) | Anordnung zur erzeugung zweier zueinander hilberttransformierter signale | |
DE2842374C2 (de) | Verfahren und Vorrichtung zur Code- Umsetzung | |
DE1225233C2 (de) | Codierungsanordnung mit nichtlinearer Quantisierungskennlinie | |
DE1284454B (de) | Verfahren und Anordnung zur UEbertragung pulscodierter Signale | |
DE1961666A1 (de) | Rueckkopplungscoder und Decoder,die bewertete Codefolgen verwenden | |
DE1298549B (de) | Mehrkanaliger Analog-Digital-Umsetzer | |
DE1925915C3 (de) | Umsetzer | |
DE2432976A1 (de) | Codier- und decodiereinrichtung fuer zeitmultiplex-fernsprechsysteme | |
DE2142413C3 (de) | Vorrichtung zur Erzeugung von Schlüsselimpulsfolgen | |
DE1462591B2 (de) | Kodierverfahren | |
DE2802438A1 (de) | Analog-digital-wandler | |
DE2444072C3 (de) | Indirekter Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |