DE2331967B2 - Verfahren zum empfangsseitigen Heraustrennen von binären Signalen aus einer Folge von Zeitmultiplexsignalen sowie Schaltungsanordnung zur Durchführung dieses Verfahrens - Google Patents

Description

gang (Q) jedes einzelnen der

k-n

Speicherelemente (SE) über eine individuelle erste Schalt-Die vorliegende Erfindung betrifft ein Verfahren zum empfangsseitigen Heraustrennen von binären Signalisierungszeichen aus einer Folge von Zeitmultiplexsignalen, wobei innerhalb eines Pulsrahmens mit mehreren Zeitfächern in k Zeitfächern Nachrichtenkanäle und in wenigstens einem Signalisierzeitfach η Signalisierungszeichen für ρ Nachrichtenkanäle und die Signalisierungszeichen für alle Nachrichtenkanäle aufeinanderfolgend in den Signalisierzeitfächern eines

3 f 4

Mehrfachpulsrahmens übertragen werden, sowie eine schlag arbeitende Zeitmultiplexübeitragungsanlage

Schaltungsanordnung zur Durchführung des Ver- näher erläutert. Dabei zeigt

fahrens. F i g. 1 eine Schaltungsanordnung und

In Zeitmultiplexübertragungsanlagen findet nebst Fig. 2 ein Zeitdiagramm.

der eigentlichen Nachrichtenübertragung eine Über- 5 Die in serieller Form übertragenen Zeitmultiplextragung von Signalisierungszeichen statt. Nach einem signale werden in bekannter Weise, beispielsweise Vorschlag der Kommission der Europäischen Post- mittels Schieberegistern SR, in parallele Form umgeverwaltung für Telephonie (CEPT) werden von 32 wandelt. Die binären Signalisieruagszeichen jedes Zeitfächern jedes Pulsrahmens das 0. Zeitfach für einzelnen Signalisierzeitfaches werden parallel an die die Rahmensynchronisation, das 1. bis 15. und 17. io Zeilenleitungen ZL einer Speichermatrix S zugeführt, bis 31. Zeitfach für 30 Nachrichtenkanäle und das wobei jedes einzelne Signalisierungszeichen an die 16. Zeitfach abwechselnd für die Übertragung der seinem Platz innerhalb des Signalisierzeitfaches ent-Signalisierungszeichen für jeweils zwei der 30 Nach- sprechende Zeilenleitung ZL gelangt. Die Anzahl der richtenkanäle verwendet. Hierbei wird innerhalb eines Zeilenleitungen ZL der Speichermatrix S entspricht 16 Pulsrahmen umfassenden Mehrfachpulsrahmens 15 somit der Anzahl je Signalisierzeitfach übertragenen das 16. Zeitfach des 0. Pulsrahmens für die Mehr- Signalisierungszeichen und erreicht höchstens die Anfachrahmensynchronisation, das 16. Zeitfach des zahl je Signalisierzeitfach übertragbaren Bit. So ist 1. Pulsrahmens je zur Hälfte für die Übertragung der die in F i g. 1 dargestellte Schaltungsanordnung für Signalisierungszeichen des 1. und 17. Nachrichten- Zeitfächer zu je 8 Bits vorgesehen, wobei der besseren kanals, das 16. Zeitfach des 2. Pulsrahmens je zur 20 Übersichtlichkeit wegen lediglich die Übernahme des Hälfte für die Übertragung der Signalisierungszeichen ersten und des fünften Bits jedes Signalisierzeitfaches des 2. und 18. Nachrichtenkanals usw., und das gezeigt wird. In der Speichermatrix S wird jedes ein-16. Zeitfach des 15. Pulsrahmens je zur Hälfte für zelne Signalisierungszeichen der Signalisierzeitfächer die Übertragung der Signalisierungszeichen des 15. eines Mehrfachpulsrahmens zuhanden eines bestimm- und 31. Nachrichtenkanals zur Verfügung gestellt. 25 ten Nachrichtenkanals übernommen und gespeichert. Bei 8 Bits pro Zeitfach stehen jedem Nachrichten- Hierzu weist die Speichermatrix 5 eine von der Ankanal 4 Bits für die gleichzeitige Übertragung von zahl Nachrichtenkanäle abhängige Zahl von Spaltenvier voneinander unabhängigen Signalzuständen zur leitungen SL auf, wobei an der Kreuzungsstelle jeder Verfügung, wobei im Falle einer Pulsrahmenlänge Spaltenleitung SL mit jeder Zeilenleitung ZL ein von 125 μβ jeder Signalzustand alle 2 ms abgetastet 30 Speicherelement SE vorgesehen ist. Da gemäß des wird. eingangs erwähnten CEPT-Vorschlages je Signalisier-

Die Erfindung löst die Aufgabe, ein Verfahren an- zeitfach die Signalisierungszeichen für jeweils zwei

zugeben, nach dem die in den Signalisierzeitfächern von 30 Nachrichtenkanälen übermittelt werden, weist

übermittelten Signalisierungszeichen demultiplexiert die hierzu notwendige Speichermatrix S lediglich

und den ebenfalls demultiplexierten Nachrichten- 35 15 Spaltenleitungen SL auf. Als Speicherelement SE

kanälen zugeführt werden können. werden im Ausführungsbeispiel D-Flip-Flops ver-

Das erfindungsgemäße Verfahren zeichnet sich da- wendet, von denen jedes mit seinem D-Eingang an durch aus, daß die η Signalisierungszeichen jedes der jeweiligen Zeilenleitung ZL und mit seinem CL-einzelnen Signalisierzeitfaches parallel an η Zeilen- Takteingang an der jeweiligen Spaltenleitung SL anleitungen einer Speichermatrix zugeführt werden, 4° geschlossen ist. Ein in jeder Zeilenleitung ZL vorhan- und von einem durch Vielfache des Pulsrahmentaktes denes Leistungstor TA leitet das jeweilige Eingangssowie wenigstens einem gegenüber dem Pulsrahmen- signal verstärkt an sämtliche an derselben Zeilentakt phasenverschobenen Hilfstakt gesteuerten Takt- leitung ZL angeschlossenen D-Eingänge der Speicherverteiler ein Taktimpuls an eine Spaltenleitung nach elemente SE weiter. Ein durch Vielfache des PuIs-, , k _c .. . ., ,. _c . , 45 rahmentaktes RT und wenigstens einen gegenüber der anderen von - Spaltenleitungen dieser Speicher- _{dem Pulsrahmentakt RT} phasenverschobenen Hilfs-

matrix abgegeben wird, daß in der Speichermatrix takt HT gesteuerter Taktverteiler TV gibt in stets

von einem an jeder Kreuzungsstelle der η Zeilenlei- gleicher Reihenfolge einen Taktimpuls an eine Spal-

. , k „ .. , . , , tenleituneSL nach der anderen. Jedes Speicherele-

tungen mit den - SpaltenleUungen vorhandenen _{$ο ment5E} ^B _{übernimmt beim E}i_ntreffen eines solcher

Speicherelement beim Eintreffen eines Taktimpulses Taktimpulses auf der zugehörigen Spaltenleitung SL

auf der zugehörigen Spaltenleitung das jeweilige auf das jeweilige auf der zugehörigen Zeilenleitung ZL

der zugehörigen Zeilenleitung angebotene Signalisie- angebotene Signalisierungszeichen und speichert das-

rungszeichen übernommen, bis zum Eintreffen des selbe bis zum Eintreffen des nächstfolgenden Taktnächsten Taktimpulses auf derselben Spaltenleitung 55 impulses. Die an derselben Spaltenleitung SL ange-

zwischengespeichert und über eine jedem Speicher- schlossenen Speicherelemente SE übernehmen jeweils

element nachgeschaltete erste Schaltstufe einer je die Signalisierungszeichen zweier Nachrichtenkanäle.

Speicherelement vorhandenen zweiten Schaltstufe zu- So übernimmt beispielsweise das mit der Spaltenlei-

.... . , . . η ■ cu tu ·· vu k-n tung SL1 und der Zeilenleitung ZL1 verbundene gefuhrt wird, und daß ,m Fehlerfalle sämtliche — _{6o Spe}?_{cherelement SE jeweils das erste} Signalisierungs-

Speicherelemente der Speicherrnatrix über einen ge- zeichen aus dem Signalisierzcitfach des 1. Pulsrahmeinsamen Blockierungsanschluß in der Art beein- mens zuhanden des 1. Nachrichtenkanals. Das mit flußt werden, daß die nachgeschalteten zweiten der Spaltenleitung SL 8 und der Zeilenleitung ZL 5 Schaltstufen in Ruhelage versetzt werden. verbundene Speicherelement SE hingegen übernimmt An Hand der Zeichnungen wird nachfolgend in 65 jeweils das fünfte Signalisierungszeichen aus dem einem Ausführungsbeispiel eine Schaltungsanordnung Signalisierzeitfach des 8. Pulsrahmens zuhanden des zur Durchführung des erfindungsgemäßen Verfahrens 24. Nachrichtenkanals. ^
für eine nach dem eingangs erwähnten CEPT-Vor- Der im Ausführungsbeispiel verwendete Taktver-

teiler TV enthält zwei BCD-Decoder (Bi;när-Co- hierzu dem Ausgangstransistor T 2 entnommene Lastdierte-Dezimal-Decoder). Diese sind ausgangsseitig strom wird mittels des Eingangsspannungsteilers R 1, in der Art mit den 15 Spaltenleitungen SL der Spei- R 2 sowie mit einem dem Emitter des Eingangstranchermatrix S verbunden, daß während der Dauer des sistors T1 und den Kollektor des Ausgangstransistors jeweiligen Signalisierzeitfaches im 0. Pulsrahmen an 5 T 2 mit dem einen Pol der Speisespannung verbindenkeine Spaltenleitung, im 1. Pulsrahmen an die 1. Spal- den gemeinsamen Widerstand RE begrenzt. Ein als tenleitung SL1, im 2. Pulsrahmen an die 2. Spal- Gegenkopplung zwischen die Basis des Eingangstenleitung SL2 usw. und im 15. Pulsrahmen an die transistors Tl und den Emitter des Ausgangstransi-15. Spaltenleitung SL15 ein Taktimpuls abgegeben stors Γ 2 geschaltetes Ä/C-Serie-Glied R, C bewirkt wird. Der Taktverteiler TV wird durch Vielfache des 10 eine Abflachung der Ausgangsimpulsflanken. Da-8-kHz-Pulsrahmentaktes RT, nämlich die zu dem- durch werden die Amplituden der höherfrequenten selben synchronen Subharmonischen 4 kHz, 2 kHz, Anteile der Ausgangsimpulse verkleinert, wodurch 1 kHz und 0,5 kHz, sowie wenigstens einem gegen- die Gefahr der Ausstrahlung von Störimpulsen von über dem 8-kHz-Pulsrahmentakt RT phasenverscho- der die erste Schaltstufe SA mit der zweiten Schaltbenen 8-kHz-Hilfstakt HT gesteuert. Die Phasenver- 15 stufe SB verbindenden Leitung verringert wird.
Schiebung zwischen Hilfstakt HT und Pulsrahmen- Zum Schütze der Transistoren Tl, Tl werden die takt RT wird so gewählt, daß der vom jeweiligen beim Ein- und Ausschalten des in der zweiten Schalt-Ausgang des Taktverteilers TV abzugebende Takt- stufe SB enthaltenen elektromagnetischen Relais entimpuls zu dem Zeitpunkt an die entsprechende Spal- stehenden Induktionsspannungen mittels am Austenleitung SL gelangt, da alle Bits des jeweiligen Si- ao gang A des Schaltverstärkers vorhandener Überspangnalisierzeitfaches in paralleler Form an den Zeilen- nungsableiter D1, Z abgeleitet. Die gegenüber der leitungen ZL vorliegen. Für jedes weitere Signalisier- Einschaltinduktionsspannungsspitze größere Auszeitfach innerhalb eines Pulsrahmens wird ein weite- schaltinduktionsspannungsspitze wird von einer rer, gegenüber dem Pulsrahmentakt RT und den bis- Zenerdiode Z und die Einschaltinduktionsspannungsherigen Hilfstakten HT phasenverschobener Hilfs- 25 spitze von einer Diode D1 abgeleitet. Für mehrere takt HT benötigt. auf einer Leiterplatte angeordnete Schaltverstärker

Auf diese Weise erhält jede einzelne Spaltenleitung ist eine gemeinsame Zenerdiode Z vorgesehen, die

SL alle 2 ms einen Taktimpuls. F i g. 2 zeigt ein ent- über eine individuelle Entkopplungsdiode D 2 mit

sprechendes Zeitdiagramm. dem jeweiligen Schaltverstärkerausgang A und mit

Um im Fehierfalle sämtliche Speicherelemente SE 30 einem Pol der Speisespannung verbunden ist.
und damit auch die nachgeschalteten Schaltstufen SA Die beschriebene Schaltungsanordnung läßt sich und SB blockieren zu können, sind die Speicher- selbstverständlich für jede beliebige Zeitmultiplexelemente SE jeder Zeilenleitung ZL mit einem wei- anlage mit von der Nachrichtenübertragung getrennteren Eingang Pr gemeinsam am Ausgang eines ein- ten Signalisierübertragung entsprechend modifizieren, gangsseitig mit einem gemeinsamen Blockierungs- 35 So ist die Anzahl der Zeilenleitungen ZL der Speianschluß B verbundenen Leistungstores TB ange- chermatrix S an die Anzahl η je Signalisierzeitfach schlossen. übermittelten Signalisierungszeichen und die Anzahl

Das vom Ausgang Q jedes Speicherelementes SE _c ,, , .. _cr , -. .. . k ,. ,,

abgegebene Binärsignal gelangt in einer jedem Spei- Spaltenleitungen SL dem Quoüenten - = (Anzahl

cherelement SE nachgeschalteten ersten Schaltstufe 40 der für Nachrichtenkanäle verwendeten Zeitfächer SA über einen Spannungsteiler R1, R 2 an die Basis dividiert durch die Anzahl Nachrichtenkanäle, für die eines Eingangstransistors Tl und vom Kollektor des- je Signalisierzeitfach Signalisierungszeichen übermitteil selben über einen weiteren Spannungsteiler R 3, R 4 werden) anzupassen. Die in der Speichermatrix S voran die Basis eines zum Eingangstransistor T1 korn- zusehende Anzahl Speicherelemente SE muß den plementären Ausgangstransistors T 2. Das von den 45 Produkt, gebildet aus der Anzahl der für jeden Nach beiden Transistoren T1, Γ 2 verstärkte Binärsignal richtenkanal zu übermittelnden Signalisierungszeichei wird am Emitter des Ausgangstransistors T 2 abge- und der Anzahl Nachrichtenkanäle, entsprechen nommen und einer ein elektromagnetisches Relais Ebenso muß der Taktverteiler TV der jeweiligen An enthaltenden zweiten Schaltstufe SB zugeführt. Der zahl Spaltenleitungen SL angepaßt sein.

Hierzu 2 Blatt Zeichnungen

927

Claims (10)

Patentansprüche:

1. Verfahren zum empfangsseitigen Heraustrennen von binären Signalisierungszeichen aus einer Folge von Zeitmultiplexsignalen, wobei innerhalb eines Pulsrahmens mit mehreren Zeitfächern in Jfc Zeitfächern Nachrichtenkanäle und in wenigstens einem Signalisierzeitfach η Signalisierungszeichen für ρ Nachrichtenkanäle und die Signalisierungszeichen für alle Nachrichtenkanäle aufeinanderfolgend in den Signalisierzeitfächern eines Mehrfachpulsrahmens übertragen werden, dadurch gekennzeichnet, daß die η Signalisierungszeichen jedes einzelnen Signalisierzeitfaches parallel an η Zeilenleitungun (ZL) einer Speichermatrix (5) zugeführt werden und von einem durch Vielfache des Pulsrahmentaiktes (RT) sowie wenigstens einem gegenüber dem Pulsrahmentakt (RT) phasenverschobenen Hilfs- ao takt (HT) gesteuerten Taktverteiler (TV) ein Taktimpuls an eine Spaltenleitung (5L) nach der

anderen von — Spaltenleitungen (SL) dieser Sipei-

chermatrix (S) abgegeben wird, daß in der Spei- as chermatrix (S) von einem an jeder Kreuzungsstelle

der η Zeilenleitungen (ZL) mit den — Spälten-

leitungen (5L) vorhandenen Speicherelement [SE) beim Eintreffen eines Taktimpulses auf der zugehörigen Spaltenleitung (SL) das jeweilige auf der zugehörigen Zeilenleitung (ZL) angebotene Signalisierungszeichen übernommen, bis zum Eintreffen des nächsten Taktimpulses auf derselben Spaltenleitung (SL) zwischengespeichert und über eine jedem Speicherelement (SE) nachgeschaltete erste Schaltstufe (SA) einer je Speicherelement (SE) vorhandenen zweiten Schaltstufe {SB) zugeführt wird und daß im Fehlerfalle sämtliche -^- Speicherelemente (SE) der Speichermatrix

(5) über einen gemeinsamen Blockierungsanschluß (B) in der Art beeinflußt werden, daß die nachgeschalteten zweiten Schaltstufen (SB) in Ruhelage versetzt werden.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß eine Speichermatrix (S) mit an jeder Kreuzungsstelle von η Zeilenleitungen (ZL) und — Spaltenleitungen (5L) vorhandenem bistabilen

Speicherelement (SE) vorgesehen ist, wobei von jedem Speicherelement (SE) ein erster Eingang (D) mit der jeweiligen Zeilenleitung (ZL), ein zweiter Eingang (CL) mit der jeweiligen Spaltenleitung (SL) und ein dritter Eingang (Pr) mit einem gemeinsamen Blockierungsanschluß (B) verbunden ist, daß ferner ein Taktverteiler (TK) vorhanden ist, der durch Vielfache des Pulsrahmentaktes (RT) sowie wenigstens einem gegenüber dem Pulsrahmentakt (RT) phasenverscho-

benen Hilfstakt (HT) gesteuert von — Spaltenleitungen (SL) der Speichermatrix (S) jeweils eine nach der anderen ansteuert, und daß der Ausstufe (SA) mit einer je Speicherelement (SE) vorhandenen zweiten Schaltstufe (SB) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß als bistabiles Speicherelement (SE) ein Halbleiter-Flip-Flop vorgesehen ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß jede Zeilenleitung (ZL) eingangsseitig mit einem Leistungstor (T) zur Verstärkung der an die Speicherelemente (SE) weiterzuleitenden Signalisierungszeichen versehen ist.

5. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Taktverteiler (TV) wenigstens einen BCD-Decoder enthält.

6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Schaltstufe (SA) ein Schaltverstärker ist, der einen Eingangstransistor (T 1) und einen zu diesem komplementären Ausgangstransistor (T 2) sowie Mittel zur Abflachung der Ausgangsimpulsflanken und eine Laststrombegrenzung und ausgangsseitig Überspannungsableiter (D 1, Z) zum Schütze der Transistoren (T 1, Tl) enthält.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß für mehrere auf einer Leiterplatte angeordnete Schaltverstärker ein gemeinsamer Überspannungsableiter (Z) vorhanden ist, der einerseits über eine individuelle Entkopplungsdiode (D 2) mit dem jeweiligen Schaltverstärkerausgang (A) und andererseits mit einem Pol der Speisespannung verbunden ist.

8. Schaltungsanordnung nach Ansprach 6, dadurch gekennzeichnet, daß die Laststrombegrenzung aus einem den Emitter des Eingangstransistors (Tl) sowie den Kollektor des Ausgangstransistors (T 2) mit dem einen Pol der Speisespannung verbindenden gemeinsamen Widerstand (RE) sowie einem zwischen den Ausgang (Q) des jeweiligen Speicherelementes (SE) und den anderen Pol der Speisespannung geschalteten, die Basis des Eingangstransistors (Tl) speisenden Spannungsteiler (R 1, R 2) besteht.

9. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß zur Abflachung der Ausgangsimpulsflanken ein die Basis des Eingangstransistors (Tl) mit dem Emitter des Ausgangstransistors (T 2) verbindendes i?/C-Serie-Glied (R, C) vorgesehen ist.

10. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Schaltstufe (SB) ein elektromagnetisches Relais ist.