DE1274179B

DE1274179B - Verfahren und Anordnung zum Umsetzen bipolarer elektrischer Analogwerte in entsprechende Digitalwerte nach der Iterationsmethode

Info

Publication number: DE1274179B
Application number: DEJ31875A
Authority: DE
Inventors: George G Gorbatenko; Milton Jay Kimmel
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1965-07-23
Filing date: 1966-09-29
Publication date: 1968-08-01
Also published as: CH441433A; NL142848B; CH452595A; SE333751B; GB1101969A; DE1280297B; US3493958A; JPS4921451B1; AT262657B; BE683607A; SE306099B; FR1492716A; FR1486291A; US3460131A; BE687176A; NL6609951A

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES Mj9i!m PATENTAMT

AUSLEGESCHRIFT

Int. Cl.:

H03k

Deutsche Kl.: 21 al-36/00

Nummer:
Aktenzeichen:
Anmeldetag: '
Auslegetag:

P 12 74 179.6-31 (J 31875)
29. September 1966
!.August 1968

Die Erfindung betrifft ein Verfahren zum Umsetzen elektrischer Analogwerte positiven und negativen Vorzeichens durch stufenweises Subtrahieren in entsprechende Digitalwerte mit Hilfe von aufeinanderfolgend durch Zeitgeberimpulse gesteuerten, den einzelnen Ziffernstellen des Ausgangs-Digitalwerts zugeordneten, jeweils einen Digital-Analog-Umsetzer enthaltenden Umsetzerstufen, in denen jeweils sowohl der für eine Ziffernstelle des Ausgangs-Digitalwerts ermittelte Wert gespeichert als auch der Analogpegel entsprechend den jeweils verbleibenden, noch nicht umgesetzten Ziffernstellen abgeleitet wird, und mit Hilfe einer Vergleichseinrichtung, die eine der Basis der Zahlendarstellung des Ausgangs-Digitalwerts entsprechende Anzahl von Schwellenwertschaltungen enthält, zum Vergleich des Analog-Eingangssignals sowie der Analogpegel der verbleibenden Ziffernstellen in ihrem jeweiligen Pegelwert mit an die Schwellenwertschaltungen angelegten, entsprechend den einzelnen Ziffern der Zahlendarstellung in ihrem Wert jeweils unterschiedlichen Bezugsspannungen, in dem dann ein Ausgangssignal von einer Schwellenwertschaltung und damit von der Vergleichseinrichtung auf die Umsetzerstufen zurückübertragen wird, wenn der zu vergleichende Analogwert gleich oder höher als die betreffende Bezugsspannung, aber kleiner als die aller anderen Bezugsspannungen ist.

Die hierbei verwendete Methode der sukzessiven Approximation bei der Umsetzung eines Analogsignals in ein entsprechendes Digitalsignal ist be- kannt für die Bereitstellung exakter Ergebnisse und gestattet darüber hinaus, wenn elektronische Mittel verwendet werden, relativ hohe Betriebsgeschwindigkeiten. Wie bereits gesagt, wird die unbekannte Analogspannung mit Hilfe eines oder mehrerer Bezugsspannungswerte, die jeweils fest definiert sind, in aufeinanderfolgenden, Ziffernimpulse erzeugenden Vergleicherschritten in entsprechende Ziffernzeichen umgesetzt. In jedem Vergleicherschritt werden so die relativen Werte des Eingangssignals oder Bruchteile hiervon mit einer entsprechenden eindeutig festgelegten Bezugsspannung verglichen. Auf Grund des jeweils stattfindenden Vergleichsvorganges wird ein Fehler- oder Differenzspannungssignal erzeugt, das dann in einem darauffolgenden Vergleicherschritt mit einem anderen Bezugsspannungswert verglichen wird. Bei jedem Vergleicherschritt werden so Ziffernsignale des endgültigen Digitalausgangswerts bereitgestellt, wobei hervorzuheben ist. daß die einzelnen Ziffernsignale in abnehmender Reihenfolge des jeweiligen Ziffernstellenwertes abgegeben werden, bis die gewünschte Quantisierung durchgeführt ist.

Verfahren und Anordnung zum Umsetzen
bipolarer elektrischer Analogwerte
in entsprechende Digitalwerte
nach der Iterationsmethode

Anmelder:

International Business Machines Corporation,

Armonk, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. R. Busch, Patentanwalt,

7030 Böblingen, Sindelfinger Str. 49

Als Erfinder benannt:

George G. Gorbatenko,

Milton Jay Kimmel, Rochester, Minn. (V.St. A.)

Beanspruchte Priorität:
V. St. v. Amerika vom 7. Oktober 1965
(493 798)

Um bipolare Analogsignale in Digitalwerte umzusetzen, kann in einfachster Weise so vorgegangen werden, daß zwei getrennte Umsetzer eingesetzt werden, wobei der eine zur Verarbeitung positiver Signale und der andere zur Verarbeitung negativer Signale ausgelegt ist. In diesem Falle muß am Eingang eine Schaltungsanordnung vorgesehen sein, die zur Polaritätsfeststellung dient und entsprechend der jeweils ermittelten Polarität des Analog-Eingangssignals über entsprechend gesteuerte Torschaltungen die Signale auf den jeweils zugeordneten Umsetzer leitet. Der Aufwand hierfür ist beträchtlich, da zwei vollständige Umsetzerschaltungsanordnurigen erforderlich sind, obwohl nur jeweils ein Umsetzungsvorgang einer Polarität durchgeführt wird. Außerdem kann insofern eine fehlerhafte Arbeitsweise auftreten, als hierbei keine Möglichkeit besteht, eine anfanglich falsch getroffene Entscheidung der Polaritätsfeststellungs-Schaltungsanordnung zu entdecken und zu korrigieren. Ein weiterer Nachteil besteht darin, daß die Umsetzungsgeschwindigkeit insofern herabgesetzt wird, als für die Polaritätsfeststellung ein bestimmtes Zeitintervall benötigt wird, bevor der eigentliche Umsetzungsvorgang stattfinden kann.

8(W r 88 364

3 4

Eine andere Möglichkeit zur Verarbeitung bipolarer deneingang eines Subtrahierverstärkers der ersten Signale besteht darin, daß ein einziger unipolar Umsetzerstufe ein dem Komplement bezüglich der arbeitender Analog-Digital-Umsetzer verwendet wird, Basis des verwendeten Zahlensystems des oben erder dann an seinem Eingang allerdings ebenfalls mittelten Komplementärwerts betragsmäßig entspre-Mittel zur Polaritätsfeststellung besitzen muß. Die 5 chender negativer Pegel angelegt wird, der zusammen diesen Mitteln entsprechende Schaltungsanordnung mit dem am Minuendeneingang des Subtrahiermuß darüber hinaus aber auch in der Lage sein, Verstärkers der ersten Umsetzerstufe anliegenden die Polarität des Analog-Eingangssignals gegebenen- negativen Eingangs-Analogsignal einen positiven Anafalls zu ändern, so daß am Eingang der eigentlichen logpegel für die nächsten Umsetzerstufen bereitstellt, Analog-Digital-Umsetzerschaltung immer Signale glei- io welcher dem Komplementärwert bezüglich der Basis eher Polarität auftreten. Wenn zwar der Schaltungs- des verwendeten Zahlensystems des Analogpegels aufwand damit erheblich herabgesetzt wird, so bleiben der verbleibenden, noch nicht umgesetzten Ziffernhierbei doch die Nachteile bestehen, daß infolge der stellen entspricht, so daß nach dem Umsetzvorgang zunächst vorzunehmenden Polaritätsfeststellung die den negativen Analogwerten entsprechende Ausgangs-Arbeitsgeschwindigkeit beeinträchtigt ist und die 15 Digitalwerte als Komplementärwerte bezüglich der Betriebszuverlässigkeit in bezug auf mögliche fehler- Basis des verwendeten Zahlensystems abnehmbar hafte Entscheidungen bei der Polaritätsfeststellung sind.

herabgesetzt ist. Zusätzlich wird hierbei jedoch das Gemäß der Erfindung wird also in der Vergleichs-

Analog-Eingangssignal in nachteiliger Weise bei der einrichtung die Vorzeichenfeststellung während des anfänglich stattfindenden Polaritätsumkehr beein- 20 Zeitintervalls zur Erzeugung der ersten Ziffernstelle, flußt. d.h. der höchsten Stelle im Ausgangs-Digitalwert,

Bei einem weiteren Verfahren schließlich, dem getroffen, so daß während des ersten Vergleichszwar das Prinzip des zuerst erwähnten Verfahrens Vorgangs sowohl der Wert der ersten Ziffernzugrunde liegt, wird zwar ebenfalls nur ein einziger stelle als auch das Vorzeichen= in entsprechender Analog-Digital-Umsetzer verwendet, der dann aber 25 Signalform festgehalten wird. Weiterhin dient das jeweils besondere Schaltkreise besitzt, um sowohl Ausgangssignal der Vergleichseinrichtung dazu, daß im Ansprechen auf positive als auch negative Eingangs- das nach Ermittlung der ersten Ziffernstelle jeweils signale zu wirken. Aber auch hier ist eine Eingangs- erzeugte Differenzsignal in den darauffolgenden VerpoIaritätsfeststellungs-Schaltungsanordnung erforder- fahrensschritten immer die gleiche Polarität annimmt, lieh, um die einzelnen Schaltgruppen des Umsetzers 30 wenn vorausgesetzt wird, daß ein erster fehlerfreier in die jeweils erforderliche Betriebsweise umzuschal- Vergleichsvorgang zugrunde liegt, und zwar ohne ten. Außerdem muß das Zeitintervall zur Feststellung Rücksicht auf die Polarität des Analog-Eingangsder Polarität dem Zeitintervall des eigentlichen Um- signals.

Setzungsvorgangs in diesem Falle ebenfalls hinzu- Eine Fehlerkorrektur im Analog-Digital-Umsetzer

gerechnet werden, so daß im Ergebnis eine entspre- 35 gemäß der Erfindung wird im Prinzip dadurch auschend niedrige Arbeitsgeschwindigkeit der Gesamt- geführt, daß eine fehlerhafte Vergleichsentscheidung, anordnung zu verzeichnen ist. Darüber hinaus ist die zu einer fehlerhaften Vorzeichenanzeige und es aber auch bei einem solchen Verfahren nicht ohne Ziffernangabe im digitalen Ausgangswert während weiteres möglich, Auswirkungen fehlerhafter Ent- des Zeitintervalls zur Erzeugung der ersten Ziffernstelle Scheidungen bei der Polaritätsfeststellung zu entdecken 40 führt, gleichzeitig ein Differenzsignal erzeugt, dessen und zu korrigieren. Wert außerhalb des Bereichs liegt, der normalerweise

Die Aufgabe der Erfindung besteht darin, unter für den Vergleichsvorgang während des Zeitintervalls Vermeidung obengenannter Nachteile, einen Analog- zur Erzeugung der zweiten Ziffernstelle, also im Digital-Umsetzer zu schaffen, der für eine Umsetzung zweiten Vergleichsschritt, zulässig ist. Wird der vorbipolarer Eingangssignale geeignet ist, wobei die 45 bekannte Erfassungsbereich der erfindungsgemäßen hierzu getroffene Schaltungsanordnung so eingerichtet Schaltungsanordnung berücksichtigt und ein maximal ist, daß Auswirkungen einer anfänglich getroffenen möglicher Fehler in Rechnung gestellt, den die fehlerhaften Vorzeichenentscheidung durch Korrek- Schaltungsanordnung schlimmstenfalls bringen kann, turvorgänge ausgeschaltet werden können und keine dann ist das Auftreten eines solchen »Außerhalb-desbesondere Vorzeichenfeststellungsanordnung am Ein- 5° Bereichs-Signals« eine Anzeige nicht nur dafür, daß gang des Analog-Digital-Umsetzers erforderlich ist, eine fehlerhafte Entscheidung beim Vergleich vorso daß auch kein besonderes Zeitintervall zur Fest- gelegen hat, sondern auch eine Anzeige für die Größe stellung der Polarität des Analogsignals benötigt dieses Fehlers. In der Schaltungsanordnung gemäß wird, indem außerdem die Schaltungsanordnung zum der Erfindung sind demnach Mittel vorgesehen,- um überwiegenden Teil als unipolarer Umsetzer aufgebaut 55 solche »Außerhalb-des-Bereichs«-Signale festzustellen ist und entsprechend betrieben wird. und die sich damit ergebende entsprechende Infor-

ZurLösungobenstehenderAufgabewirderfmdungs- mation zur Korrektur fehlerhafter Vorzeichen- und gemäß so vorgegangen, daß im Falle eines negativen Ziffernangaben zu verwenden. Die obengenannten Eingangssignals im Zeitintervall zur Erzeugung der Mittel.sind weiterhin so ausgelegt, daß solche »Außerersten Ziffernstelle im Ansprechen auf das Vergleicher- ^6o halb-des-Bereichs^Signale so verarbeitet werden, als einrichtungs-Ausgangssignal sowohl ein dem Korn- lägen normale Differenzsignale auf Grund korrekter plement bezüglich der höchstwertigen Ziffer des ver- Vergleichsentscheidungen vor. Damit wird aber verwendeten Zahlensystems der ersten Stelle des Absolut- mieden, daß irgendein Umsetzungsvorgang wiederholt betrages des Ausgangs-Digitalwerts entsprechender wird, wenn ein Fehler festgestellt und korrigiert worden Wert als auch ein Vorzeichensteuerungsbit abgeleitet ⁶S ist.

und gespeichert wird, daß unter der Wirkung des Schließlich ist die Schaltungsanordnung gemäß der

Vorzeichensteuerungsbits auf den Digital-Analog- Erfindung so eingerichtet, daß diese Fehlerkorrektur-Umsetzer der ersten Umsetzerstufe an den Subtrahen- vorgänge im wesentlichen zu dem Zeitpunkt durch-

geführt werden, an dem sie auftreten, so daß auch in dieser Hinsicht ein besonderes Betriebszeitintervall nicht erforderlich ist.

Wenn berücksichtigt wird, daß die Vorzeichenfeststellung während des Zeitintervalls zur Erzeugung der ersten Ziffernstelle durchgeführt wird, dann ergibt sich also, daß die erfindungsgemäße Schaltungsanordnung alle beschriebenen Arbeitsgänge während des eigentlichen Umsetzungsvorgangs durchführt, so daß gegenüber einem unipolar betriebenen Analog-Digital-Umsetzer kein besonderer Zeitabschnitt benötigt oder erforderlich ist.

Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung, die an Hand eines Ausführungsbeispiels mit Hilfe der nachstehend aufgeführten Zeichnungen die Erfindung näher erläutert, und aus den Patentansprüchen. Es zeigt:

Fi g. 1 ein Gesamtschaltbild der erfindungsgemäßen Schaltungsanordnung,

F i g. 2 ein Prinzipschaltbild der Zeitgeberschaltungsanordnung 100 in Fig. 1,

Fig. 3 Impulsdiagramme zur Erläuterung der Wirkungsweise der Schaltungsanordnung nach Fi g. 2,

Fig.4a die Schaltungsanordnung der Stufe 151 zum Durchschalten des entsprechenden Ziffernimpulses sowie des bipolaren Digital-Analog-Umsetzers der ersten Umsetzerstufe,

F ig. 4 b die Schaltungsanordnung des unipolaren Digital-Analog-Umsetzers der jeweils auf die erste Stufe folgenden Umsetzerstufen,

Fig. 5 die Schaltungsanordnung des Subtrahierverstärkers 181,

F ig. 6 die Schaltungsanordnung der positiven Vergleichseinrichtung 300,

F ig. 7 die Schaltungsanordnung der negativen Vergleichseinrichtung 400,

Fig. 8a die Schaltungsanordnung der Mischeinrichtung 500, des Zwischenspeichers 600 und der Codiervorrichtung 700,

F i g. 8 b eine Funktionstabelle zur Erläuterung der Wirkungsweise der Codiervorrichtung 700,

F i g. 9 die Schaltungsanordnung des Registers 251,

Fig. 10 ein Prinzipschaltbild des Addiernetzwerkes 800,

Fig. 11a eine Schaltungsanordnung der Addierschaltung 801, des Vorzeichengenerators 801a und des UND-Schaltnetzes 900,

Fig. lib und lic je eine Funktionstafel zur Erläuterung des Addierwerkes 800,

Fig. 12a eine Schaltungsanordnung der Addierschaltung 802,

Fig. 12b eine Funktionstafel zur Erläuterung der Wirkungsweise der Addierschaltung 802.

Mit Hilfe der Darstellung nach Fig. 1 soll zunächst das Anordnungsprinzip des erfindungsgemäßen Analog-Digital-Umsetzers beschrieben werden. Die Digitalumsetzung erfolgt hierbei irn_ Oktalsystem. Beim_Oktalsystem werden die Ziffern 0, 1,2, 3, 4, 5, 6 und 7 benutzt, wobei die Striche über den jeweiligen Zahlen dazu dienen, eine Verwechslung mit gleichen Ziffern des Dezimalsystems zu vermeiden. Die Basis des Oktalsystems ist demnach 1 0 entsprechend der dezimalen 8. Mit Rücksicht auf eine gleichförmige Bezeichnungsweise und zur Vermeidung einer jeweiligen Umwandlung vom Oktal- in das Dezimalsystem und umgekehrt sind alle numerischen Bezeichnungen, die sich auf verwendete Schaltkreisparameter beziehen, in Oktal-Schreibweise angegeben.

Das Oktalsystem ist lediglich beispielsweise angeführt, d. h., die erfindungsgemäße Anordnung kann ohne weiteres auch in jedem anderen Zahlensystem angewendet werden.

Die Analog-Eingangsklemme 10 ist mit einer Analog-Signalquelle verbunden und erhält somit ein zeitabhängiges Spannungssignal, das in eine entsprechende Digitaldarstellung umgesetzt werden soll, über die Eingangsleitung 12 wird das Analogsignal einer ersten Ziffernstelle-Erzeugungsstufe des Analog-Digital-Umsetzers zugeführt. Damit wird das Analog-Eingangssignal an den Eingang einer Analogschaltvorrichtung 151 dieser ersten Stufe und gleichzeitig an den ersten, den Minuendeneingang eines nichtinvertierenden Subtrahierverstärkers 181 angelegt, der einen Gewinn von 1 0 aufweist. Die Ausgangsleitung 34 des Subtrahierverstärkers 181 ist mit dem ersten Eingang eines Subtrahierverstärkers 182 der zweiten^ _Stufe verbunden, der ebenfalls einen Gewinn von 1 0 aufweist. In gleicher Weise ist die Ausgangsleitung 38 des Subtrahierverstärkers 182 mit dem ersten Eingang eines Subtrahierverstärkers 183 der dritten Stufe, die ebenfalls einen Gewinn von 1 0 aufweist, und die Ausgangsleitung 42 des Subtrahierverstärkers 183 mit dem ersten Eingang eines Subtrahierverstärkers 184 der vierten_ Stufe verbunden, die ebenfalls einen Gewinn von 10 aufweist und die Ausgangsleitung 46 besitzt. Ein Gewinn _yon 1 0 bedeutet, daß eine Verstärkung um das 1 Ofache erzielt wird.

Die Ausgangsleitungen 34, 38, 42, 46 der Subtrahierverstärker sind außerdem jeweils mit einer Analogschaltvorrichtung 152, 153, 154 und 155 verbunden. Die Ausgangsleitungen der fünf Analogschaltvorrichtungen 151, 152, 153, 154, 155 liegen an einer gemeinsamen Signalleitung 14, die die Eingangsleitung einer positiven Vergleichseinrichtung 300 darstellt. Von der Signalleitung 14 zweigt eine weitere Signalleitung 14 a ab, die an einer negativen Vergleichseinrichtung 400 angeschlossen ist. Die Analogschaltvorrichtungen 151, 152, 153, 154, 155 werden mit Hilfe von Zeitgeberimpulsen gesteuert, die über die Leitungen 48 von einem Zeitgeber 100 zugeführt werden. Die positive Vergleichseinrichtung 300 enthält neun Schwellenwertschaltungen, die aus Differential verstärker jeweils anderer Bezugsspannung bestehen. Zur Vereinfachung soll angenommen werden, daß der erfindungsgemäße Analog-Digital-Umsetzer zur Erfassung einer maximalen Spannungsänderung von 2 0 Volt ausgelegt ist, d. h., daß das

Analogeingangssignal _an der_ Eingangsklemme 10

eine Spannung von +7,7777 Volt nichts übersteigt und nicht unter eine Spannung von —7,7777 Volt abfällt. Die neun Schwellenwertschaltungen in der Vergleichseinrichtung 300 sind dabei in entsprechen_- der_ Reihenfo]ge_ auf eine Bezugsspannung von 0, 1, 2, 3, 4, 5, 6, 7 bzw. 1 0 Volt eingestellt.

Die negative Vergleichseinrichtung 400 enthält sieben, ebenfalls aus Differentialverstärkern aufgebaute Schwellenwertschaltungen, die in entsprechervder_ Reihenfolge jiuf dne Bezugsspannung von —1, -2, -3, -4, -5, -6 bzw. -7 Volt eingestellt sind. Es versteht sich von selbst, daß in der Praxis jeder bipolare Spannungsbereich mit entsprechenden Schwellenwerteinstellungen erfaßt werden kann.

Wie weiter unten noch gezeigt wird, erzeugen alle Schwellenwertschaltungen der positiven Vergleichseinrichtung 300, welche auf eine im wesentlichen mit dem Signalpegel gleich oder gegenüber dem Signal-

7 8

pegel auf der Leitung 14 kleinere Bezugsspannung falsche Vorzeichenangabe zu korrigieren, die ebeneingestellt sind, ein positives Ausgangssignal. Die- falls von einem anfänglich fehlerhaften Vergleichsjenigen Schwellenwertschaltungen hingegen, die auf Vorgang herrühren kann.

einen Spannungspegel eingestellt sind, der höher als Der Parallelausgang der Codiervorrichtung 700

der Signalpegel auf der Leitung 14 ist, erzeugen kein 5 besteht aus 3 Bits. des Binärcodes für Oktalziffern

Ausgangssignal. und zusätzlich aus den M- und P-Bits, die ent-

AUe Schwellenwertschaltungen der negativen Ver- sprechend auf den fünf Ausgangsleitungen der Lei-

gleichseinrichtung 400, die auf eine Bezugsspannung tungsgruppe 20 auftreten können. In Fig.l sind

eingestellt sind, die im absoluten Betrag höher ist die einzelnen Leitungen der Leitungsgruppe 20 ent-

als der Signalpegel auf der Leitung 14 a, erzeugen _I0 sprechend den darauf auftretenden Bits gekennzeich-

ein positives Ausgangssignal, wohingegen diejenigen net, also 4,2,1, M, P, wobei Signale auf den Leitungen

Schwellenwertschaltungen, die auf eine Bezugsspan- M und P sich gegenseitig ausschließen,

nung eingestellt sind, die im wesentlichen gleich oder Die Signale auf den Leitungen der Leitungsgruppe

kleiner als der auf der Leitung 14 a auftretende 20 werden auf 4 Register 251, 252, 253 und 254 über-

Signalpegel ist, kein Ausgangssignal hervorrufen. i₅ tragen. Jedes Register besteht dabei aus einer fünf-

Die Ausgangssignale der Schwellenwertschaltungen stelligen binären Speichervorrichtung. Diesen Regider Vergleichseinrichtungen 300 und 400, die im stern 251 bis 254 sind außerdem Mittel zugeordnet, Ansprechen auf Analogsignalpegel der Leitungen 14 um die auf der Leitungsgruppe 20 auftretenden Si- und 14 a entstehen, werden über Ausgangsleitungs- gnale unter Steuerung von Zeitgebersignalen, die gruppen 13 bzw. 15 einem im wesentlichen aus 20 über die Leitungsgruppe 23 vom Zeitgeber 100 zu-ODER-Verknüpfungsgliedern bestehenden Mischer geführt werden, in die jeweils entsprechend dem 500 zugeführt, in dem die Signale der beiden Ver- Fortgang des Umsetzvorgangs ausgewählten Regigleichseinrichtungen 300, 400, die sich ja gegenseitig ster 251 bis 254 einzugeben. Eine im Register 251 ausschließen, über zugeordnete ODER-Verknüp- gespeicherte Ziffern-, Vorzeichen- und Uberlaufinfungsglieder jeweils auf eine einzige Leitung der 25 formation sowie in den Registern 252, 253 und 254 Ausgangsleitungsgruppe 16 übertragen werden. Die gespeicherte Ziffern- und Korrekturinformation wer-Signale auf den neun Leitungen der Ausgangsleitungs- den über jeweils zugeordnete Ausgangsleitungsgrupgruppe 16 werden auf einen Zwischenspeicher 600 pen 27, 28, 29 und 30 sowohl auf entsprechende übertragen. Die auf diese Weise zwischengespeicher- Eingänge eines Addiernetzwerks 800 als auch auf ten Signale treten auf den neun Leitungen der Lei- 30 jeweils zugeordnete Digital-Analog-Umsetzer 201, tungsgruppe 18 am Ausgang des Zwischenspeichers 202, 203 und 204 übertragen. 600 jeweils als »1«- oder »O«-Spannungspegel auf Wie weiter unten noch näher ausgeführt, spricht und werden dann einer Codiervorrichtung 700 zu- das Addiernetzwerk 800 auf binär codierte Oktalgeführt. Mit Hilfe der Codiervorrichtung 700 wird ziffern sowie auf Vorzeichen-, überlauf- und Kordas auf der Leitungsgruppe 18 auftretende Signal- 35 rekturbits an, die in den Registern 251, 252, 253, 254 pegelmuster in eine einzige binär codierte Oktalziffer gespeichert sind, so daß korrigierte Vorzeichen- und umgesetzt, die im Falle eines positiven Signals auf binärcodierte Oktalzifferndarstellungen auf das UND-den Leitungen 14 und 14a die Größe desjenigen Schaltnetz 900 übertragen werden. Bezugsspannungspegels darstellt, der an diejenige Die Digital-Analog-Umsetzer 201, 202, 203, 204 positive Schwellenwertschaltung angelegt ist, welche 40 wirken jeweils mit einem Subtrahierverstärker 181, in bezug auf den festgestellten Signalpegel den hoch- 182, 183. 184 in einer weiter unten ebenfalls genauer sten Bezugsspannungspegel besitzt. beschriebenen Weise zusammen, so daß jeweils ein

Im Falle eines während des Zeitintervalls der Ausgangssignal am Verstärkerausgang auftritt, das

ersten Ziffernstellenerzeugung auf den Leitungen 14 um den Faktor 1 0 größer ist als die Differenz zwi-

und 14a auftretenden negativen Signalpegels setzt 45 sehen der Größe des jeweils vom vorhergehenden

die Codiervorrichtung 700 das auf den Leitungen Subtrahierverstärker zugeführten bzw. am Eingang

der Leitungsgruppe 18 auftretende Signalpegelmuster angelegten Signals und der Größe des Spannungs-

in eine einzige binär codierte Oktalziffer um. die pegels. der proportional der binärcodierten Oktal-

dem Siebener-Komplement des wahren Werts der ziffer ist. die durch das jeweils zugeordnete Register

ersten umgesetzten Stellenziffer entspricht, und er- 50 über den Digital-Analog-Umsetzer als entsprechender

zeugt zusätzlich ein »1«-Bit in der »M«-Bitposition, Pegel bereitgestellt wird.

um so die negative Polarität des Eingangssignals Wenn eine binärcodierte Oktalziffer in einem der anzuzeigen. Während des Zeitintervalls der ersten Register 252. 253 oder 254 ohne gleichzeitiges Vor-Ziffernstellenerzeugung ist die Codiervorrichtung700 handensein eines Korrekturbits gespeichert ist. dann weiterhin vorbereitet, ein »P«-Bit zu erzeugen, um 55 ist der den entsprechenden Subtrahierverstärkern anzeigen zu können, daß das Eingangssignal an den 182. 183 oder 184 bereitgestellte Spannungspegel, der Analog-Digital-Umsetzer in seiner Amplitude den ja aus den entsprechend zugeordneten Digital-Analogmaximalen positiven Bereich des Analog-Digital- Umsetzern 202. 203. 204 abgeleitet wird, direkt proUmsetzers übersteigt. Während der Zeitintervalle portional der jeweils gespeicherten, binärcodierten zur Erzeugung von Ziffernstellen. die der ersten 60 Oktalziffer. Begleitet hingegen ein Korrekturbit eine Ziffernstelle folgen, arbeitet die Codiervorrichtung oder mehrere der binärcodierten Oktalziffern, dann 700 nur in einer einzigen Vorzeichenrichtung, wobei ist der den Subtrahierverstärkern 182. 183. 184 jedie erzeugten Λ/- und P-Bits eine Korrekturinforma- weils zugeführte Spannungspegel auf einem von tion darstellen, die dazu dient, den Ausgangs-Digital- zwei vorbestimmten Korrekturpegeln, je nachdem, wert zu korrigieren, der sich aus einem fehlerhaften 65 ob das Korrekturbit ein M-Bit oder ein P-Bit darstellt. Vergleichsvorgang während der Erzeugung der ersten Wie bereits oben erwähnt, hat die Codiervorrich-Ziffernstelle ergibt. Gemäß der Erfindung werden tung700 während des Zeitintervalls der ersten Zifweiterhin die Λ/- und P-Bits dazu verwendet, eine fernstellenerzeueuna eine Arbeitsweise, die von der

in darauffolgenden Umsetzungs-Zeitintervallen verschieden ist. Dies dient dazu, um zur Durchführung der Erfindung den Vergleichsvorgang während der ersten Ziffernstellenerzeugung in bipolarer Weise ausführen zu können. Aus diesem Grunde ist der Digital-Analog-Umsetzer 201 der ersten Umsetzer-Stufe^ für eine_ bipolare Arbeitsweise im Bereich von + 10 bis — 1 0 Volt ausgelegt. Wie vorher bereits ebenfalls erwähnt, stellt das mit Hilfe der Codiervorrichtung 700 während des Zeitintervalls der ersten Ziffernstelle erzeugte M-Bit ein Vorzeichen- an Stelle eines Korrekturbits dar. Das bedeutet, daß ein 0-M-Bit das Vorhandensein eines positiven Signals auf den Leitungen 14 und 14 a darstellt und ein 1-M-Bit ein negatives Signal auf den Leitungen 14 und 14 a darstellt. Bei im Register 251 gespeicherten positiven Ziffern arbeitet der Digital-Analog-Umsetzer 201 in genau derselben Weise wie die Digital-Analog-Umsetzer 202, 203, 204; d. h., der Digital-Analog-Umsetzer 201 hält am Subtrahierverstärker 181 einen positiven Spannungspegel bereit, dessen Größe proportional der im Register 251 gespeicherten binärcodierten Oktalziffer ist, allerdings wenn kein P-Korrekturbit auftritt. Wenn ein P-Korrekturbit auftritt, dann ist der dem_ Subtrahierverstärker 181 zugeführte Pegel gleich +10 Volt.

Ist hingegen die im Register 251 gespeicherte binärcodierte Oktalziffer negativ, d. h. begleitet von einem 1-M-Bit, dann führt der Digital-Analog-Umsetzer 201 dem Subtrahierverstärker 181 einen negativen Spannungspegel zu, dessen Größe gleich dem 1 0er-Komplement der im Register 251 gespeicherten binärcodierten Oktalziffer ist. Die absolute Größe des durch den Digital-Analog-Umsetzer 201 bereitgestellten Spannungspegels im Ansprechen auf ein negatives Eingangssignal ist somit proportional zum Komplement der im Register 251 gespeicherten, binärcodierten Oktalziffer. Anders ausgedrückt, für die Ziffern 7, 6, 5, 4, 3, 2, 1 und 0, die im Register 251 zusammen mit einem 1-M-Bit gespeichert sind, wird der Digital-Analog-Umsetzer 201 jeweils so gesteuert, daß er jeweite eine_Anaiogspannung mit den_Werten -1. -2. -3, -4, -5, -6, -7 bzw. -10 Volt bereitstellt. Indem der Subtrahierverstärker 181 einen negativen Spannungspegel vom ursprünglich eingegebenen, negativen Analogeingangssignal subtrahiert, besteht seine Wirkung darin, daß das Differenzsignal auf der Ausgangsleitung 34 des Subtrahierverstärkers 181 ein positives Vorzeichen erhält, wobei die Größe des Signals komplementär zur Größe des Differenzsignals ist, welches auf der Ausgangsleitung 34 im Ansprechen auf ein analoges positives Eingangssignal gleicher Größe erzeugt würde. Daran anschließend wickelt sich der Umsetzungsvorgang nur in einem einzigen Vorzeichensinne, nämlich im positiven ab.

Am Ende des Fünfziffernstellen-Umsetzungsvorganges werden die an den Ausgängen des Addiernetzwerkes 800 auftretenden Vorzeichen- und binärcodierten Ziffernsignale über das UND-Schaltnetz 900 unter Steuerung eines Impulses vom Taktgeber 100 über die Leitung 25 auf den Ausgang des Analog-Digital-Umsetzers übertragen.

Zur Erläuterung der Wirkungsweise der erfindungsgemäßen Schaltungsanordnung wird zunächst angenommen. daß ein positives Analogsignal anliegt und kein Vergleichsfehler vorhanden ist. Unter Zuhilfenahme der Darstellungen in den F i g. 1 und 3 wird die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung zur Durchführung einer Fünfziffernstellen-Darstellung eines Analogeingangssignals von +0,0246 Volt beschrieben. Für den nachfolgenden Beschreibungsteil wird also angenommen, daß die Schwellenwertschaltungen in den Vergleichern 300 und 400 während jeder Ziffernstellenerzeugungsperiode fehlerlos ansprechen sowie arbeiten.

Zu Beginn des Arbeitsganges wird vom Zeitgeber 100 ein Impuls 71 über die Leitungsgruppe 48 auf die Schaltvorrichtung 151 übertragen, so daß das der Leitung 12 zugeführte Analogeingangssignal über die Leitung 14 und 14 a den Vergleichseinrichtungen 300 und 400 zugeführt wird. Das auf diese Weise den Vergleichseinrichtungen 300 und 400 zugeführte +0,0246-Volt-Analogsignal läßt dann diejenigen Schwellenwertschaltung in der positiven Vergleichseinrichtung 300 ansprechen, die von einem 0-Volt-Bezugsspannungspegel angesteuert wird, während in der negativen Vergleichseinrichtung 400 keine der Schwellenwertschaltungen ansprechen kann. Damit entsteht ein Ausgangssignal auf eine der Leitungen der Leitungsgruppe 16, die vom Mischer 500 ausgeht. Unmittelbar nachdem die Schaltungsvorrichtung 151 geschlossen ist und während des Zeitraums, in dem der Ausgang den eingeschwungenen Zustand einnimmt, gibt der Zeitgeber 100 über die Leitungsgruppen 50 und 23 Impulse A bzw. G ab, so daß der Zwischenspeicher 600 und die Register 251, 252, 253 und 254 zurückgestellt werden, über die Leitungsgruppe 50 wird dann vom Taktgeber 100 ein B-Impuls übertragen, um die Signale vom Mischer 500 über die Leitungsgruppe 16 in den Zwischenspeicher 600 zu übertragen.

Es sei darauf hingewiesen, daß der Torimpuls B erst gegen Ende der Impulsdauer des Impulses TX auftritt. Damit ergibt sich ein ausreichendes Zeitintervall zur Einnahme des eingeschwungenen Zustandes der Signale auf den Leitungen 14 und 14 a, nachdem die Schaltvorrichtung 151 geschlossen ist. Sobald der Zwischenspeicher 600 im Ansprechen auf einen Torimpuls B und auf Signale der Leitungsgruppe 16 geladen ist, gibt die Codiervorrichtung 700 im Ansprechen hierauf Null-Signale auf allen Leitungen der Ausgangsleitungsgruppe 20 ab, um so die positive, binärcodierte Oktalziffer Null darzustellen. Die Vorzeichen- und binärcodierten Oktalziffernsignale auf der Leitungsgruppe 20 werden dann über entsprechende Eingänge auf das Register 251 übertragen, wobei gleichzeitig ein Torimpuls C über der Leitungsgruppe 23 anliegt, um die Registereingabe zu ermöglichen.

Die auf diese Weise im Register 251 gespeicherten Vorzeichen- und Ziffernangabert stellen die Größe der höchsten Ziffernstelle sowie das Vorzeichen des Ausgangs-Digitalwerts dar, während der entsprechende Speicherzustand des Registers den Abschluß der ersten Ziffernstellen-Erzeugungsperiode anzeigt.

Sobald die Ziffernstellensignale auf der Ausgangsleitungsgruppe 27 des Registers 251 zur Verfügung stehen, werden sie an den Eingängen des Digital-Analog-Umsetzers 201 der ersten Umsetzerstufe über die Leitungsgruppe 27 a bereitgestellt. Diese dem Digital-Analog-Umsetzer 201 zugeführten Impulse ändern den hiervon dem Subtrahierverstärker 181 zugeführten Spannungspegel in der Weise ab, daß infolge überlagerung die Verstärkerausgangsspan-

809 588 364

11 12

nung eine Größe besitzt, die um das 1 Ofache größer dessen Größe um das 1 Ofache größer ist als die ist als die Differenz zwisc'hen_der_Größe des Signals Differenz zwischen der Größe_ des Signalpegels auf . auf der Leitung 12, nämlich 0,0246 Volt, und der der Leitung 34, nämlich 0,24 6_ Volt, und der Größe Größe des Spannungspegels, nämlich 0 Volt, der des Spannungspegels, nämlich 0 Volt, der den binärder binärcodierten Ziffer entspricht, die im Register 5 codierten Oktalziffernsignalen des Registers 252 ent-251 gespeichert ist. Das bedeutet aber, daß die Höhe spricht. Die Größe des Signals auf der Ausgangsdes Signalpegels auf der Ausgangsleitung^34 des leitung_38_des Subtrahierverstärkers 182 beträgt dann Subtrahierverstärkers 181 nunmehr +0,24 6 Volt somit 2,4 6 Volt. Wesentlich zum gleichen Zeitbeträgt, punkt stehen Signale auf der Leitungsgruppe 28 am Gleichzeitig werden vom Register 251 aber auch _ί0 Ausgang des Registers 252 zur Verfugung, ist der Au.sgangssignale auf die Leitungsgruppe 27 über- Zeitgeberimpuls Tl beendet und der Impuls 73 eintragen, der Tl-Impuls beendet und ein T2-Impuls, geleitet, um die dritte Ziffernstellenerzeugungsperiode der ebenfalls vom Taktgeber 100 zugeführt wird, beginnen zu lassen.

eingeleitet, so daß das Zeitintervall zur Erzeugung Sind die Einschwingvorgänge der Baugruppen 202,

der zweiten Ziffernstelle beginnt. Einschwingvorgänge, 15 182, 152 und 153 beendet, so daß die ^iröße des hervorgerufen durch die Schaltvorrichtung 152, durch neuen Spannungspegels dem Wert von 2,46 Volt Widerstände im Digital-Analog-Umsetzer 201, durch entspricht, dann wird ein dritter ^4-Torimpuls über Änderung der Eingangsspannung des Subtrahier- die Leitungsgruppe 50 zugeführt, um den Zwischenverstärkers 181, durch öffnen der Schaltvorrichtung speicher 600 zurückzustellen. Der damit auf den 151, treten alle im wesentlichen gleichzeitig auf, so 20 Leitungen 14 und 14 a auftretende Spannungspegel daß unnötige Schaltzeitverzögerungen, die sonst beim läßt nur drei Schwellenwertschaltungen der positiven aufeinanderfolgenden Schalten von Bauelementen VergleichseinrichtungJ300, nämlich diejenigen, deren zwangläufig auftreten, auf ein absolutes Mindestmaß Bezugsspannung auf 0, 1 bzw. 2 Volt eingestellt ist, herabgedrückt sind. ansprechen. Hingegen spricht keine der Schwellen-

Das nunmehr auf den Leitungen 14 und 14a den 25 wertschaltungen in der negativen Vergleichseinrich-Vergleichern 300 und 400 zugeführte Signal in Höhe tung 400 an. Die hiermit hervorgerufene Ausgangsvon 0,246 Volt läßt die Schwellenwertspannung Signalkombination der positiven Vergleichseinrichim positiven Vergleicher 300, der auf eine Bezugs- tung 300 läßt jeweils ein Signal auf drei Ausgangs- . spannung von 0 Volt eingestellt ist, ansprechen. Wie leitungen der Leitungsgruppe 16 vom Mischer 500 in der vorhergehenden Ziffernstellenerzeugungs- 30 entstehen und auf den Zwischenspeicher 600 Überperiode spricht hierbei ebenfalls keine der Schwellen- tragen. Gleichzeitig wird dabei ein dritter .B-Torwertschaltungen im negativen Vergleicher 400 an. impuls über die Leitungsgruppe 50 dem Zwischen-Hierdurch wird wiederum ein Ausgangssignal auf speicher 600 zugeführt, so daß die vom Mischer 500 lediglich einer der Leitungen der Leitungsgruppe 16, übertragenen Signale nunmehr auch auf drei Leidie vom Mischer 500 ausgeht, erzeugt. Während des 35 tungen der Leitungsgruppe 18 auftreten. Die Codier-Zeitraumes, in dem das auf den Leitungen 14 und vorrichtung 700 überträgt daraufhin ein Ausgangs-14 a auftretende Signal den eingeschwungenen Zu- signal auf nur eine der Leitungen seiner Ausgangsstand einnimmt, und die Schwellenwertschaltungen leitungsgruppe 20, nämlich auf die 2-Ausgangsleiin den Vergleichern 300 und 400 in den Ruhezustand tung, so daß für die_ dritte Ziffernstelle hierüber als übergegangen sind, wird ein zweiter ^-Impuls vom 40 Ergebnis der Wert 2 weitergeleitet wird. Dieses Si-Taktgeber 100 über die Leitungsgruppe 50 zur Rück- gnal wird dann in das Register 253 eingegeben, da stellung des Zwischenspeichers 600 übertragen. Ein ja gleichzeitig ein £-Zeitgeberimpuls über die Leizweiter B-Impuls auf der Leitungsgruppe 50 dient tungsgruppe 23 vom Taktgeber 100 zugeführt wird, dann dazu, die Ausgangssignale des Mischers 500 Damit ändern sich aber auch die Eingangsbedinüber die Leitungsgruppe 16 auf den Zwischenspei- 45 gungen am Digital-Analog-Umsetzer 203, der über eher 600 zu übertragen. die Leitungsgruppe 29 a mit den Ausgängen des

'Das sich somit ergebende 1-Signal auf nur einer Registers 253 verbunden ist. über den Ausgang des der vom Zwischenspeicher 600 ausgehenden Leitun- Digital-Analog-Umsetzers 203 wird damit der zweite gen der Leitungsgruppe 18 läßt wiederum die Codier- Eingang des Subtrahierverstärkers 183 angesteuert, vorrichtung 700 0-Signale auf alle Leitungen der 50 so daß auf seiner Ausgangsleitung 42 in gleicher Ausgangsleitungsgruppe 20 übertragen, um die ent- Weise, wie vorher im Zusammenhang mit den Subsprechende positive, binärcodierte Oktalziffer 0 dar- trahierverstärkern 181 und 182 erläutert, ein Signal zustellen. Diese binärcodierte Oktalziffer, die der mit dem Pegel 4,6 Volt entsteht. Gleichzeitig wird zweithöchsten Ziffernstelle zugeordnet ist, wird über der Zeitgeberimpuls T 3 beendet und der Zeitdie Leitungsgruppe 20 u. a. an den Eingängen des 55 geberimpuls T4 eingeleitet, so daß das Zeitintervall Registers 252 bereitgestellt, so daß im Ansprechen zur Erzeugung der vierten Ziffernstelle beginnt, auf einen über die Leitungsgruppe 23 zugeführten Kurz darauf wird der Zwischenspeicher 600 mit

Torimpuls D eine Einspeicherung im Register 252 Hilfe eines vierten yl-Zeitgeberimpulses zurückgestellt stattfinden kann. Das Auftreten von Signalen auf der und auf den Leitungen 14 und 14 a tritt nach Ein-Ausgangsleitungsgruppe 28 des Registers 252 zeigt 60 schwingvorgängen in den Bauelementen und Bauden Abschluß der zweiten Ziffernstellenerzeugung an, gruppen 203, 183, 153 und 154_der neue Spannungsum gleichzeitig den Digital-Analog-Umsetzer 202 pegel mit einem Wert von 4,6 Volt auf. Hierdurch über die Leitungsgruppe 28 a ansprechen zu lassen. werden die fünf Schwellenwertschaltungen in der Die digitalen Eingangssignale am Digital-Analog- positiven Vergleichseinrichtung 30O_2-nämlich die mit Umsetzer 202 ändern entsprechend den dem Sub- 65 den Bezugspotentialen 0, 1, 2, 3, 4 Volt, zum Antrahierverstärker 182 zugeführten Spannungspegel so sprechen gebracht, so daß hiervon Ausgangssignale ab, daß infolge Überlagerung am Ausgang des Sub- abgegeben werden, während an den restlichen Schweltrahierverstärker 182 ein Spannungspegel entsteht, lenwertschaltungen in den Vergleichseinrichtungen

300 und 400 keine Ausgangssignale entstehen. Das bedeutet aber, daß die entsprechend zugeordneten fünf Ausgangsleitungen der Leitungsgruppe 16 vom Mischer 500 Signale auf den Zwischenspeicher 600 übertragen, die bei Vorhandensein des vierten .B-Zeitgeberimpulses vom Taktgeber 100 hierin gespeichert werden. Da diese Signale dann auch auf die Codiervorrichtung 700 übertragen werden, wird auf die der Ziffer 4 zugeordnete Ausgangsleitung der Leitungsgruppe 20 das für die vierte Ziffernstelle bestimmte 4-Signal übertragen. Diese binärcodierte Oktalziffer wird beim Anliegen eines über die Leitungsgruppe 23 übertragenen Zeitgeberimpulses F in das Register 254 eingespeichert, so daß damit auch der Digital-Analog-Umsetzer 204 entsprechende Eingangsbedingungen erhält. Der zweite Eingang des Subtrahierverstärkers 184 erhält dann einen entsprechenden Spannungspegel, so daß in der bereits oben beschriebenen Weise auf seiner Ausgangsleitung 46 ein Spannungspegel mit dem Wert von 6,0 Volt auftritt, der der Schaltvorrichtung 155 zugeführt wird.

Kurz darauf setzt der Zeitgeberimpuls Γ4 aus, während der Zeitgeberimpuls Γ5 eingeleitet wird, so daß das Zeitintervall zur Erzeugung der fünften Ziffernstelle beginnt. Nachdem ein fünfter ,4-Torimpuls den Zwischenspeicher 600 zurückgestellt hat und die Einschwingvorgänge der Bauelemente und Baugruppen 204, 184, 154 und 155 beendet_ sind, erscheint nunmehr ein Spannungspegel von 6,0 Volt auf den Leitungen 14 und 14 a. Beim Zuführen eines fünften JB-Torinipulses wird dann ein entsprechendes auf der Leitungsgruppe 16 auftretendes Signalmuster in den Zwischenspeicher 600 übertragen, so daß sieben der Leitungen der Leitungsgruppe 18 je ein Signal weiterleiten. Die Codiervorrichtung 700 gibt dann jeweils ein Signal auf die 4- und 2-Leitung der Ausgangsleitungsgruppe 20 ab, um so den Wert der letzten Ziffernstelle, nämlich 6, weiterzuleiten. Diese Signale werden über die Leitungsgruppe 21 auf das Addiernetzwerk 800 übertragen. Da nun aber voraussetzungsgemäß alle Vergleichsvorgänge der Vergleichseinrichtungen 300 und 400 korrekt durchgeführt sind,_werden die fünf binärcodierten Oktalziffern 0, 0, 2, 4 und 6, die auf den Leitungsgruppen 27, 28, 29, 30 und 21 auftreten, sowie das Vorzeichenbit auf der M-Leitung der Leitungsgruppe 27 über das Addiernetzwerk 800 ohne jede Änderung übertragen. Kurz vor Auftreten eines anfänglichen /1-Torimpulses und eines G-Torimpulses, die beide zur Rückstellung der jeweils zugeordneten Schaltkreise dienen, gibt der Zeitgeber 100 einen ff-Torimpuls auf die Leitung 25 ab, so daß das UND-Schaltnetz 900 geöffnet wird und die Ziffern- und Vorzeichenimpulse vom Addiernetzwerk 800 auf den. Ausgang des erfindungsgemäßen Analog-Digital-Umsetzers übertragen werden. Anschließend kann eine neue Analogspannung an die Eingangsklemme 10 angelegt und eine weitere Fünfziffernumsetzung, wie oben beschrieben, eingeleitet werden.

Im nun folgenden Beschreibungsteil soll die Wirkungsweise der erfindungsgemäßen Schaltung beschrieben werden, wenn ein negatives Analogsignal bei fehlerfreiem Vergleichsvorgang umgesetzt wird. Hierzu sei angenommen, daß das an die Eingangsklemme J.0_ angelegte Analogsignal einem Wert von —0,02 46 Volt entspricht. Auch hier wiederum wird vorausgesetzt, daß beim Umsetzungsvorgang die Schwellenwertschaltungen in den Vergleichseinrichtungen 300 und 400 fehlerfreie Entscheidungen bei jeder Ziffernstellenerzeugung treffen.

Während des Zeitintervalls des Zeitgeberimpulses T1 überträgt also die Schaltvorrichtung 151 ein Analogeingangssignal von —0,024 6 Volt über die Leitungen 14 und 14 a auf die Vergleichseinrichtungen 300 und 40O₁ Da die Größe des Analogsignals zwischen 0 und —1 Volt liegt, spricht weder in der positiven Vergleichseinrichtung 300 noch in der negativen Vergleichseinrichtung 400 irgendeine der Schwellenwertschaltungen an. Die Ausgangsleitungen der Ausgangsleitungsgruppe 18 des Zwischenspeichers 600 befinden sich also alle auf einem 0-Pegel, nachdem ein erster ß-Zeitgeberimpuls auf den Zwischenspeicher 600 übertragen worden ist. Im Ansprechen auf diese Eingangsbedingungen gibt die Codiervorrichtung 700 jeweils_ein Signal mit einem 1-Pegel auf die Leitungen 4, 2, 1 und M, sowie ein 0-Pegelsignal auf die Ausgangsleitung P seiher Ausgangsleitungsgruppe 20 ab. Das M-Signal kennzeichnet eine negative Polarität des eingegebenen Analogsignals und die_sich entsprechend den Signalen auf den Leitungen 4, 2 und 1 ergebende, binärcodierte Oktalziffer 7 stellt das^ Siebenerkomplement des wahren Wertes, nämlich 0, der ersten Ziffernstelle dar. Dieses Signalmuster am Ausgang der Codiervorrichtung 700 wird beim gleichzeitigen Auftreten eines C-Torimpulses, der über die Leitungsgruppe 23 vom Taktgeber 100 zugeführt wird, in das Register-251 eingespeichert, so daß dann über die Leitungsgruppen 27 und 27 a die Eingangsbedingungen des Digital-Analog-Umsetzers 201 in der Weise abgeändert werden, daß am zweiten Eingang des Subtrahierverstärkers 181 ein — 1-Volt-Pegel auftritt. Der absolute Wert (1) dieses Pegels stellt d_as 1 Oer-Komplement der binärcodierten Oktalziffer 7 dar, die im Register 251 gespeichert ist. Der Ausgang des Subtrahierverstärkers 181 mit der Leitung 34 ^rhält nun ein Analogsignal, dessen Wert um das lOfache größer ist als die Differenz zwischen dem Eingangs-Analogsignal auf der Leitung 12, nämlich —0,024 6 Volt, und dem negativen Spannungspegel, der vom Digital-Analog-Umsetzer 201 an den zweiten Eingang des Subtrahierverstärkers 181 angelegt wird. Dieses Differenz- oder Fehlersignal, das auf diese Weise vom Subtrahierverstärkej; 181 erzeugt wird, hat demnach einen Wert von +7,532 Volt. Es sei_bemerkt, daß der Wert dieses Signalpegels dem_l Oer-Komplement eines Signalpegelwertes von 0,246 Volt entspricht, der sich seinerseits auf der Leitung 34 ergeben würde, wenn ein positives Analog-Eingangssignal gleichen Absolutwerts eingegeben worden wäre.

Während des Zeitintervalls des Zeitgeberimpulses

Γ 2 wird dieses Analogsignal von +7,532 Volt mit Hilfe der Schaltvorrichtung 152 von der Leitung 34 auf die Vergleichseinrichtungen 300 und 400 übertragen, um damit das Zeitintervall zur Erzeugung der zweiten Ziffernstelle einzuleiten. Durch die Wirkung der positiven Vergleichseinridu^ng 300 und der Codiervorrichtung 700 während der Impulsdauer des Zeitgeberimpulses Tl wird in der bereits oben beschriebenen Weise eine binärcodierte Oktalziffer 7 in der zweiten Ziffernsteife erzeugt, die beim gleichzeitigen Anlegen eines Zeitgeberimpulses B im Register 252 gespeichert wird. Der Umsetzungsvorgang wird dann in der bereits oben beschriebenen Weise so lange fortgesetzt, bis auch die dritte, vierte und fünfte Ziffernstejle mit den entsprechenden Werten 5,

3 und 2 erzeugt und in den -Registern 253, 254 und im Zwischenspeicher 600 gespeichert sind. Da vorausgesetzt ist, daß alle Vergleichsvorgänge fehlerfrei durchgeführt werden, werden entsprechende Ausgangssignale über das Addiernetzwerk 800 unverändert übertragen und erscheinen im Ansprechen auf einen Zeitgeberimpuls H an den Ausgängen des UNDj-Schaltnetzes 900 als binärcodierte Oktalziffern 7 7 5 3 2, begleitet von. einem Minus-Vorzeichenbit in Form eines 1-Pegels auf der Ausgangsleitung 66 des Addiernetzwerkes 800. Es sei bemerkt, daß die Ausgangssignale binärcodierte Oktalziffern darstellen, die an den Ausgängen des UND-Schaltnetzes 900 in der Form 111, 111, 101, 011, 010 auftreten. Dieser

nachfolgenden Uberträgungsvorganges mit korrektem Vorzeichen verbunden mit richtigen Ausgangsdigitalwerten an Stelle der ursprünglich auf Grund des Fehlansprechens der Vergleichseinrichtung erzeugten, fehlerhaften Signale einleitet.

Zur Erläuterung des Falles des Nichtansprechens der Vergleichseinrichtungen soll angenommen werden, _daß_ der Pegel des Analogeingangssignals +0,0246 Volt beträgt. Die auf das O-Volt-Bezugspotential eingestellte Schwellenwertschaltung der positiven Vergleichseinrichtung 300 mißdeutet durch Nichtansprechen infolge von statischen Ungenauigkeiten in seinem Schaltkreis diesen Pegel so, als ob er geringer sei als 0 Volt, und spricht damit nicht an.

sich in der erfindungsgemäßen Schaltung eine »Uberlauf«-Bedingung, die einen zweiten Korrektureingang einleitet.

Unter Zuhilfenahme der Darstellungen in Fig. 1 werden die beiden obenerwähnten Fehlerkorrekturvorgänge an Hand von speziellen Beispielen näher beschrieben. Bei einem Fehlerkorrekturvorgang, der durch eine »Nichtausgenützter Bitbereich«-Bedingung

Zahlen wert stellt aber das binäre Zweierkomplement 15 Ein solches Nichtansprechen könnte auch, wie oben des Zahlen wertes 000, 000, 010, 100, 110_dar,jier in schon erwähnt, infolge eines Fehlers in der Schaltbinärer Schreibweise den Pegelwert (00246) des vorrichtung 151 oder in einem diesem vorangehenden Eingangs-Analogsignals wiedergibt. Der erfindungs- Schaltkreis hervorgerufen werden, so daß am Vergemäße Analog-Digital-Umsetzer erzeugt also direkt gleichereingang _ein Spannungspegel angelegt wird, Ausgänge in binärer Schreibweise, wobei Zahlen- 20 der geringer als 0 Volt ist. Wenn nun eine fehlerhafte werte gleichen Absolutwerts aber entgegengesetzten Entscheidung dieser Art getroffen ist, dann ergibt Vorzeichens durch Zahlen dargestellt werden, die
zueinander ein binäres Zweierkomplement darstellen.
Diese Tatsache gestattet es, den erfindungsgemäßen
Analog-Digital-Umsetzer in irgendeinem Datenver- 25
arbeitungssystem einzusetzen, das eine übliche Vorzeichensteuerung besitzt.

Es soll nunmehr die Wirkungsweise der erfindungsgemäßen Anordnung beschrieben werden, wenn eine
anfänglich fehlerhafte Entscheidung beim Vergleichs- 30 ausgelöst _wird,_läßt ein Eingangs-Analogsignalpegel Vorgang vorliegt. Einschränkend sei ausgeführt, daß von —0,024 6 Volt in fehlerhafter Weise die mit hier nur Fehler betrachtet werden sollen, die sich in einem Bezugspotential von 0 Volt versehene Schwelbezug auf das Vorzeichen auswirken. lenwertschaltung der positiven Vergleichseinrichtung Es gibt zwei Arten fehlerhafter Entscheidungen, 300 während des Zeitintervalls zur Erzeugung der die eine Schwellenwertschaltung in einer Vergleichs- 35 ersten Ziffernstelle ansprechen. Das von den Vereinrichtung treffen kann. Sie beruhen auf einem gleichseinrichtungen 300 und 400 daraufhin in der Fehlansprechen der Schwellenwertschaltung, und Leitungsgruppe 18 am Eingang der Codiervorrichzwar einmal beim Nichtansprechen und zum anderen tung 700 bereitgestellte Signalmuster hat das Entbeiiri Falschansprechen der betreffenden Schwellen- stehen je eines O-Signalpegels auf allen Ausgangswertschaltung. Ein Falschansprechen liegt dann vor, 40 leitungen der Signalgruppe 20 der Codiervorrichtung wenn eine Schwellenwertschaltung anspricht, obwohl 700 zur Folge, so als ob das Eingangs-Analogsignal sie nicht ansprechen sollte, und ein Nichtansprechen mit seinem Pegel zwischen 0 und +1 Volt liegt. Wie ergibt sich, wenn trotz Anliegen eines Eingangssignals bereits oben beschrieben, bedeutet ein solches Signalkein Ausgangssignal auftritt. Zur Erläuterung des muster, daß der Digital-Analog-Umsetzer 201 einen Falschansprechens soll angenommen werden, daß 45 Pegel von 0 Volt entsprechend dieser binärcodierten das Analog-Eingangssignal wie im_qbengenannten Oktalziffer bereitstellt. Im Subtrahierverstärker 181 Beispiel einen Pegelwert von — 0,0 2 46VoIt hat. wird dieser Pegel von 0 Volt vom Analog-Eingangs-Dieser Wert unterscheidet sich nur geringfügig von signalpegel abgezogen und die Differenz mit dem einem positiven Wert, und die betreffende Schwellen- Faktor 1 0 multipliziert, so daß auf seiner Ausgangswertschaltung im positiven Vergleicher 300, die auf 50 leitung34 ein Signal mit dem Pegel —0.24 6 Volt ein Bezugspotential von 0 Volt eingestellt ist. miß- entsteht. Wenn ein solcher negativer Signalpegel deutet diesen Wert durch Fehlansprechen, infolge über die Schaltvorrichtung 152 an die Vergleichsvon irgendwelchen statischen Ungenauigkeiten des einrichtungen 300 und 400 während des Zeitintervalls zugeordneten Schaltkreises, derart, daß dieser Wert zur Erzeugung der zweiten Ziffernstelle angelegt wird, gleich oder größer als das 0-Volt-Potential ist, so 55 dann spricht keine der Schwellenwertschaltungen daß ein fehlerhaftes Ausgangssignal abgegeben wird. hierin an. so daß keine Ausgangssignale auf der

Leitungsgruppe 16 auftreten können. Der zweite .B-Zeitgeberimpuls kann deshalb auch nicht die Eingabe irgendeines 1-Pegelsignals in den Zwischengrößer 0 Volt ist. und zwar auf Grund eines Fehlers. 60 speicher 600 steuern, so daß dann auch alle Leitungen der durch die Schaltvorrichtung 151 oder durch der Ausgangsleitungsgruppe 18 auf einem 0-Pegel Schaltkreise, die außerdem an die Eingangsleitung 12 bleiben.

angeschlossen sind, bedingt ist. Ein solches Fehl- Die auf den Eingang der Codiervorrichtung 700

ansprechen eines Vergleichers stellt eine »Nichtaus- auf diese Weise übertragenen 0-Eingänge haben zur genutzter Bitbereich«-Bedingung in der erfindungs- f>5 Folge. daß_ an ihrem Ausgang 0-Signale auf den gemäßen Schaltungsanordnung ein. die einen ersten Leitungen 4. 2. 1 und P und ein 1-Signal auf der Fehlerkorrekturvorgang, der anschließend noch im .\/-Leitung. der Leitungsgruppe 20 auftritt. Wie sich einzelnen beschrieben wird, mit dem Ergebnis eines aus der vorangegangenen Beschreibung ergibt, hätte

In gleicher Weise könnte aber auch die Schwellenwertschaltung insofern fehl ansprechen, wenn das ihr zugeführte Eingangssignal bereits gleich oder

dieses gleiche Signalmuster am Eingang der Codiervorrichtung 700 während des Zeitintervalls zur Erzeugung der ersten Ziffernstelle das Signalmuster 11110 auf den Leitungen 4, 2, 1, M und P der Ausgangsleitungsgruppe 20 zur Folge gehabt, um so anzuzeigen, daß ein richtiger Signaleingang negativen Vorzeichens vorliegt. Da aber jedoch alle Ziffernstellenstufen der erfindungsgemäßen Anordnung außer der ersten in unipolarer Betriebsweise arbeiten, stellt der sich jetzt ergebende negative Signalpegel eine Anzeige eines Ausnahmezustandes dar; und zwar mit der Bedeutung, daß eine fehlerhafte Entscheidung beim Vergleichsvorgang vorgelegen hat, als der Pegel für die erste Ziffernstelle ermittelt worden ist. Beim Auftreten des Zeitgeberimpulses D wird das Signalmuster 00010 in das Register 252 eingegeben, wobei dann die gleichen Signale auf der Leitungsgruppe 28 auftreten, über die Leitungsgruppe 28 a werden diese Signale dem Digital-Analog-Umsetzer 202 zugeführt, der im Ansprechen auf das zuletzt genannte Signalmuster ein entsprechendes Analogsignal an den zweiten Eingang des Subtrahierverstärkers 182 anlegt, dessen Pegel gleich —1 Volt ist, und einem vorbestimmten »Nichtausgenützter Bereich«-Signalpegel entspricht. Dieser negative Korrekturpegel wird vom Pegel des negativen Analogsignals auf Leitung 34 abgezogen und mit dem Faktor 1 0 multipliziert, so daß auf der Ausgangsleitung 38_des_Subtrahierverstärkers 182 ein Signalpegel von + 5,32 Volt entsteht. Die Größe dieses Signalpegels ist aber exakt die gleiche wie die, die sich ergeben haben würde, wenn die mit einem Bezugspotential von 0 Volt versehene Schwellenwertschaltung in der positiven Vergleichseinrichtung 300 keine Fehlentscheidung während des Zeitintervalls zur Erzeugung der ersten Ziffernstelle getroffen hätte. Das Analogsignal ist so korrigiert worden, und die Umsetzung geht dann für die dritte, vierte und fünfte Ziffernstelle in genau der gleichen Weise vor sich, wie es oben für den Fall der fehlerfreien Verarbeitung beschrieben worden ist. _

Die binärcodierte Oktajziffer 0, die jeweils durch eine 0 an den 4-, 2- und 1-Ausgängen des Registers 252 auf der Leitungsgruppe 28 dargestellt wird, unterliegt durch Einwirkung des gleichzeitig auftretenden 1-Korrekturbits auf der M-Leitung bei der übertragung durch das Addiernetzwerk 800 einer sokhen Änderung, daß eine binärcodierte Oktalziffer 7 auf der Ausgangsleitungsgruppe 61 des Addiernetzwerks 800 auftritt. Außerdem hat das Auftreten des M-Korrekturbits zur Folge, daß die binärcqdierte Oktalziffer 0, die durch 0 auf den Leitungen 4, 2 und 1 der Leitungsgruppe 27 vom Register 251 dargestellt wird, bei übertragung durch das Addiernetzwerk 800 ebenfalls geändert wird, so daß der digitale Ausgang auf der Ausgangsleitungsgruppe 60 einer binärcodierten Oktalziffer 7 entspricht. Weiterhin veranlaßt die Wirkung des Korrekturbits, ein ein negatives Vorzeichen anzeigendes 1-Pegelsignal auf die Ausgangsleitung 66 vom Addiernetzwerk 800 an Stelle der fehlerhaften positiven Vorzeichenanzeige, die auf der M-Leitung der Leitungsgruppe 27 des Registers 251 auftritt, zu übertragen. Das Auftreten des M-Korrekturbits im Zeitintervall zur Erzeugung der zweiten Ziffernstelle hat zur Folge, daß sowohl das Vorzeichen als auch die Pegel des Ausgangs-Digitalwerts korrigiert werden.

Zur Erläuterung eines Beispiels für die Wirkungsweise der erfindungsgemäßen Anordnung beim Auftreten eines Fehlers infolge einer »Uberlaufo-Bedingung, d. h., wenn eine der Schwellenwertschaltungen nicht anspricht, sei angenommen, daß das Analogeingangssignal jmf der Eingangsleitung 12 einen Pegel von +0,0246 Volt hat. In diesem Falle ergibt sich dann eine »Überläufe-Bedingung, wenn die an 0-Volt-Bezugspotential gelegte Schwellenwertschaltung in der positiven Vergleichseinrichtung 300 nicht anspricht. Das bedeutet aber, daß keine der Schwellenwertschaltungen der Vergleichseinrichtungen 300 und 400 anspricht und überhaupt kein 1-Pegelsignal auf die Codiervorrichtung 700 während des Zeitintervalls zur Erzeugung der ersten Ziffernstelle übertragen wird. Das Ausgangssignalmuster der Codiervorrichtung 700 ist deshalb 11110, ebenso wie es der Fall gewesen ist beim Auftreten eines Analogeingangssignals, das kleiner als 0 Volt gewesen ist, aber nicht kleiner als — 1 Volt. Der Ausgang der Codiervorrichtung stellt demnach eine binärcodierte Oktalziffer 7 dar, die von einem negativen Vorzeichenbit begleitet ist. Wenn dieses Signalmuster an den Eingängen des Digital-Analog-Umsetzers 201 anliegt, dann besitzt der sich ergebende und an dem zweiten Eingang des Subtrahierverstärkers 181 angelegte Signalpegel wie beschrieben einen Wert von — 1 Volt. Das Differenz- oder Fehlersignal am Ausgang des Subtrahierverstärkers 181 hat dann einen Pegel von + 10,246 Volt. Dieses auf der Leitung 34 auftretende Signal wird während des Zeitintervalls zur Erzeugung der zweiten Ziffernstelle über die Schaltvorrichtung 152 auf die Vergleichseinrichtungen 300 und 400 übertragen, so daß alle neun Schwellenwertschaltungen der positiven Vergleichseinrichtung 300, aber keine der Schwellenwertschaltungen der negativen Vergleichseinrichtung 400 ansprechen. Damit entstehen aber Ausgangssignale auf allen Leitungen der Leitungsgruppe 16, die vom Mischer 500 ausgeht. Dieses Signalmuster hat am Ausgang der Codiervorrichtung 700 ein Signalmuster 11101 auf der Leitungsgruppe 20 zur Folge. Im Ansprechen auf einen zugeführten D-Zeitgeberimpuls vom Taktgeber 100 wird dann dieses Signalmuster im Register 252 gespeichert und über die Leitungsgruppe 28 sowohl auf den Digital-Analog-Umsetzer 202 als auch gleichzeitig auf das Addiernetzwerk 800 übertrageji. Beim Anliegen der 1-Bits an den Eingängen 4, 2, 1 und P des Digital-Analog-Umsetzers 202 setzt dieser in vorgegebener Weise den sich hieraus ergebenden Digitalwert in einen Uberlauf-Korrekturpegel von +1 0 Volt um. Dieser Uberlauf-Korrekturpegel wird dann über Leitung 35 dem zweiten Eingang des Subtrahierverstärkers 182 zugeführt. Der Ausgangspegel des Subtrahierverstärkers 182 entspricht _dann einem Analogsignal mit einem Pegel von 2,46 Volt. Dies ist aber exakt der gleiche Signalpegel, der sich am Ausgang des Subtrahierverstärkers 182 ergeben haben würde, wenn die mit einem Bezugspotential von 0 Volt versehene Schwellenwertschaltung in der Vergleichseinrichtung 300 im Zeitintervall zur Erzeugung der ersten Ziffernstelle korrekt angesprochen hätte. Zusätzlich spricht das Addiernetzwerk 800 auf das im Register 252 gespeicherte P-Korrekturbit so an, daß über die Leitungsgruppe 61 auf das UNDj₁ Schaltnetz 900 die einer binärcodierten Oktalziffer 0 entsprechenden Bits aji Stelle der gespeicherten binärcodierten Oktalziffer 7 übertragen werden. Außerdem veranlaßt dieses Korrekturbit, daß das Addiernetz-

SJO 588 364

19 20

werk 800 neben einer binärcodierten Oktalziffer 0 Anzahl von bistabilen Kippschaltungsstufen, die in der ersten Ziffernstelle über Leitungsgruppe 60 auch an sich bekannter Weise hintereinandergeschaltet ein positives Vorzeichenbit über Leitung 66 auf das sind, so daß lediglich eine der bistabilen Kippstufen UND-Schaltnetz 900 an Stelle der fehlerhaften binär- zu einem gegebenen Zeitpunkt im Ein-Zustand sein codierten Oktalziffer 7 der ersten Ziffernstelle in 5 kann, und daß jeder an den Eingang der Kippschal-Begleitung eines negativen Vorzeichenbits überträgt, tungskette angelegte Impuls die im Ein-Zustand deren entsprechende Bits ja im Register 251 gespei- befindliche bistabile Kippschaltung ausschaltet und chert sind. In den verbleibenden drei Zeitintervallen die unmittelbar folgende in den Ein-Zustand bringt, zur Erzeugung der übrigen Ziffernstellen wird der Die Zeitgeberimpulse Tl bis T5 werden dabei den Umsetzungsvorgang in der oben beschriebenen Weise _r0 entsprechenden »EIN«-Ausgängen der einzelnen bifür einen positiven Signaleingang bei fehlerfreiem stabilen Kippschaltungen entnommen. Vergleichsvorgang fortgesetzt. Der »AUS«-Ausgang der letzten bistabilen Kippln beiden oben beschriebenen Fehlerkorrektur- stufe in der Kette ist mit dem Eingang einer monovorgängen ist vorausgesetzt, daß fehlerhafte Ver- stabilen Kippstufe 104 verbunden, deren Ausgang gleichsentscheidungen während des Zeitintervalls zur 15 die Impulse H liefert, die dazu dienen, dem digitalen Erzeugung der ersten Ziffernstelle getroffen worden Ausgang aus dem UND-Schaltnetz900 (Fig. 1) am sind, und zwar als Ergebnis einer fehlerhaften Arbeits- Ende jedes Umsetzungszyklus zu steuern. Die monoweise der mit einem O-Volt-Bezugspotential ver- stabile Kippschaltung 104 wird nur durch ansehenen Schwellenwertschaltung in der Vergleichs- steigende Impulsflanken umgeschaltet, so daß ein einrichtung 300. Ergebnisse fehlerhafter Entschei- 20 Impuls H lediglich einmal während eines Umdungen können aber auch ebensogut von irgend- Setzungsvorganges erzeugt wird, d. h., wenn die einer anderen Schwellenwertschaltung in den Ver- letzte bistabile Kippschaltung der Kette nach Beengleichseinrichtungen 300 und 400 abgegeben werden. digung des Zeitgeberimpulses T 5 abgeschaltet wird. Wenn aber berücksichtigt wird, daß eine fehlerhafte Die Verzögerungsschaltung 106 ist mit ihrem AusArbeitsweise derjenigen Schwellenwertschaltungen, 25 gang an den Eingang einer zweiten monostabilen die ein anderes Bezugspotential als 0 Volt besitzen, Kippschaltung 108 angeschlossen, deren Ausgang an in keiner Weise das Vorzeichen des Ausgangs-Digital- einem Inverter 110 liegt. Der Ausgang des Inverters werts beeinflussen kann, dann erübrigt sich ein 110 stellt einen negativen ^4-Zeitgeberimpuls bereit, näheres Eingehen hierauf, da ein entsprechendes der jeweils dazu dient, den Zwischenspeicher 600 Korrekturverfahren für fehlerhafte Vergleichsvor- 30 unmittelbar nach Einsatz je eines der Zeitgebergänge an sich, also ohne Berücksichtigung des Vor- impulse Tl bis T 5 zurückzustellen. Die Verzeichens, bereits an anderer Stelle vorgeschlagen ist zögerungsschaltung 106 kann von bekannter Bauart und nicht Gegenstand vorliegender Erfindung sein sein, wobei deren Verzögerungszeit lediglich ein soll. geringes Zeitintervall zwischen den Anstiegsflanken

Die Fehlerkorrektur bei der Schaltungsanordnung 35 des jeweiligen Zeitgeberimpulses Tl bis T5 und gemäß vorliegender Erfindung basiert also auf der des folgenden ^!-Impulses bereitstellen soll. Voraussetzung, daß eine fehlerhafte Vergleichsent- Der Ausgang der Verzögerungsschaltung 112 ist

scheidung während des Zeitintervalls zur Erzeugung mit dem Eingang einer dritten monostabilen Kippder ersten Zeichenstelle getroffen worden ist, die schaltung 114 verbunden, deren Ausgang die B-Imdann das fehlerhafte Auftreten sowohl eines Vor- 40 pulse liefert, die 'zum Laden des Zwischenspeichers zeichenbits als auch des Werts der ersten Ziffernstelle 600 während des jeweils letzten Teils der Zeitgeberin der Abgabe des Signalpegels zur Folge hat, so daß * impulse Tl bis T5 dienen. Die für die Verzögerungsdas vom ersten Subtrahierverstärker erzeugte Dif- schaltung 112 erforderliche Verzögerungszeit ergibt ferenzsignal bzw. Fehlersignal außerhalb des Bereichs sich aus der Lage der Impulse B im Vergleich zu den der Spannungspegel liegt, die möglicherweise unter 45 Anstiegsflanken der jeweils zugeordneten Zeitgeberfehlerfreier Betriebsweise für einen Vergleichsvor- impulse Tl bis T 5.

gang während des nächsten Zeitintervalls zur Erzeu- Die Verzögerungsleitung 116 liegt mit ihrem Aus-

gung der zweiten Ziffernstelle in Frage kommen gang am Eingang einer vierten monostabilen Kippkönnten. Anders ausgedrückt, unter normalen Arbeits- schaltung 118, die die Impulsfolge/ (Fig. 3) bereitbedingungen liegt der Bereich der Spannungspegel, 50 stellt, die jeweils auf den ersten Eingang der UND-die den Vergleichseinrichtungen 300 und 400 während Schaltungen 120, 122, 124 und 126 übertragen wird, des Zeitintervalls zur Erzeugung der_zweiten Ziffern^ Der zweite Eingang dieser UND-Schaltungen ist stelle zugeführt werden, zwischen 0 und +7,77 7 jeweils mit einem »EIN«-Ausgang der ersten vier Volt. Die Entdeckung eines Spannungspegels der bistabilen Kippschaltungen der Kette 102 verbunden, außerhalb dieses Bereiches liegt, kann dann also zur 55 Die durch die UND-Schaltungen 120, 122, 124, 126 Auslösung eines der beiden oben ganz allgemein bereitgestellten Ausgangssignale entsprechen den Imbeschriebenen Fehlerkorrekturvorgänge dienen. pulszügen C, D, E bzw. F, die dazu dienen, die Aus-

Im folgenden sollen nun die Schaltungen der Bau- gangssignale von der Codiervorrichtung 700 in die gruppen im einzelnen beschrieben werden. Zeitgeber Register 251, 252, 253 und 254 einzuspeichern. Die 100 in Fig. 2 ist so ausgelegt, daß die im Impuls- 60 für die Verzögerungsschaltung 116 erforderliche Verdiagrämm nach F i g. 3 gezeigten Impulse abge- zögerungszeit kann ebenfalls der Impulsdarstellung geben werden. Ein Oszillator 101 (F i g. 2) erzeugt in F i g. 3 entnommen werden und entspricht dem die in der ersten Reihe der Impulsdarstellung Abstand von der ansteigenden Flanke eines Oszil-(F i g. 3) dargestellte Impulsfolge. Diese Oszillator- latorimpulses bis zur ansteigenden Flanke des daraufimpulsfolge wird den Eingängen sowohl einer bista- 65 folgenden /-Impulses.

bilen Kippschaltungskette 102 als auch der Ver- Die UND-Schaltung 128 erzeugt einen Ausgangs-

zögerungsschaltungen 106, 112 und 116 zugeführt. impuls bei Koinzidenz eines Tl-Zeitgeberimpulses Die bistabile Kippschaltungskette 102 enthält eine mit einem invertierten ^-Impuls, d.h., ein Aus-

21 22

gangsimpuls kann lediglich zu Beginn eines T 1-Im- gangssignale von der zweiten Verstärkerstufe 187 pulses nach Einleitung eines Umsetzungszyklus ent- auf die Ausgangsleitung 34. Eine Konstantstromstehen. Der Ausgangsimpuls wird über den Inverter quelle 190 dient in der gemeinsamen Emitterzuleitung 130 in einen negativen Impuls umgewandelt und der ersten Verstärkerstufe 186 zur Steigerung der dient als G-Impuls zur Rückstellung der Register 5 Gleichtaktunterdrückungsquote der ersten als Dif- 251 bis 254 zu Beginn jedes Umsetzungszyklus. ferentialverstärker ausgebildeten Verstärkerstufe 186.

Unter Bezugnahme auf die Fig. 4a und 5 soll Fernerhin ist ein Rückkopplungswiderstand 185 zwinun die Schaltvorrichtung 151 (Fig. 1) der Sub- sehen der Ausgangsleitung34 und der Leitung 32 am trahierverstärker 181 und der Digital-Analog-Um- zweiten Eingang, dem Subtrahendeneingang, des Subsetzer 201 der ersten Umsetzerstufe im einzelnen io trahierverstärkers 181 vorgesehen,
beschrieben werden. Es soll darauf hingewiesen wer- Der Digital-Analog-Umsetzer 201, der im einzelnen den, daß die Schaltvorrichtungen 152 bis 155 und ebenfalls in Fig. 4a gezeigt ist, wirkt auf diesen die Subtrahierverstärker 182 bis 184 der folgenden Rückkopplungskreis ein, so daß entsprechend den Umsetzerstufen in ihrem Aufbau mit den entsprechen- an seinen Eingangsklemmen 222 vom Register 251 den, hier zu beschreibenden Baugruppen identisch 15 angelegten Digitalsignalen der Signalpegel_auf der sind, so daß in dieser Beziehung die nachfolgende Leitung 34 so reduziert wird, daß er dem 1 Ofachen Beschreibung genügt. Hingegen weichen die Digital- Betrag der Differenz zwischen dem Signalpegel auf Analog-Umsetzer 202, 203 und 204 der weiteren der Leitung 12 und dem den an den Klemmen 222 Umsetzerstufen in ihrem Aufbau etwas von dem des angelegten Digitalsignalen entsprechenden Span-Digital-Analog-Umsetzers 201 der ersten Umsetzer- 20 nungspegel auf der Leitung 32 entspricht. Wie bereits stufe ab, so daß eine diesbezügliche Erläuterung erwähnt, ist die Arbeitsweise des Digital-Analogerforderlich ist, die im einzelnen im Zusammenhang Umsetzers 201 bipolar, so daß er durch entmit F i g. 4 b erfolgt. sprechende Signale des Registers 251 angesteuert

Die Schaltvorrichtung 151 (Fig. 4a) besteht aus werden kann, um dem Subtrahierverstärker 181

einem Steuertransistor 156, einem Eingangstransfor- 25 Spannungspegel in einem Bereich von +10 bis

mator 162 und einem Paar Signaltransistoren 158 — 1 0 Volt anzubieten.

und 160. Der über die Leitungsgruppe 148 (F i g. 1) Der Digital-Analog-Umsetzer 201 enthält vier

zugeführte Zeitgeberimpuls Tl wird an die Basis Widerstände 208, 209, 210 und 211, deren ent-

des Steuertransistors 156 (F i g. 4 a) angelegt. Die sprechende Werte in_ der genannten Reihenfolge

positive Anstiegsflanke des T 1-Impulses treibt den 30 _m ^ 5K 5R j _d 3 j . _γ

Steuertransistor 156 in die Sättigung, so daß ein ⁶ _ _ _ _4 2

Stromimpuls durch die Primärwicklung des Trans- hältnis 1:2:4:4. Jeweils ein Ende dieser Wider-

formators 162 übertragen wird. Dieser Impuls läßt stände ist in einem gemeinsamen Verbindungspunkt

den Transformator 162 in die Sättigung gelangen, so 212 zusammengeführt. Die anderen Enden der Wider-

daß hierdurch eine Ausgangsspannung über der 35 stände sind jeweils mit einer Ausgangsleitung der

Sekundärwicklung auftritt. Diese Ausgangsspannung Schaltvorrichtungen 215, 224, 226 bzw. 228 verbun-

wird jeweils an die Emitterübergänge der beiden' den. Bezugspotentiale von +E und 0 Volt werden

Signaltransistoren 158 und 160 angelegt, so daß diese den Schaltvorrichtungen über Leitungen 207 bzw.

in diesem Falle ebenfalls in die Sättigung gelangen. 227 zugeführt. Die Steuereingänge der Schaltvor-

Hierdurch wird dann ein relativ niederohmiger Impe- 4° richtungen sind jeweils mit einer Eingangsklemme

danzpfad zur übertragung der Analogsignale von 222 verbunden, _die^ wie bereits erwähnt, Steuer-

der Eingangsleitung 12 auf die Vergleichereingangs- signale über die 4-, 2-, 1- und P-Leitungen der Lei-

leitung 14 über die hintereinandergeschalteten Emit- tungsgruppe 27a (F i g. 1) vom Ausgang des Regi-

terkollektorstrecken der Signaltransistoren 158 und sters 251 empfangen.

160 bereitgestellt. 45 Die Schaltvorrichtungen 215, 224, 226 und 228

Die Bandbreiten- und Ummagnetisierungseigen- (Fig. 4a) sind in ihrem Aufbau identisch, so daß schäften des Transformators 162 sind dabei so ge- hiervon nur die Schaltung der Schaltvorrichtung wählt, daß der in die Sekundärwicklung induzierte 215 im einzelnen beschrieben zu werden braucht. Spannungsimpuls eine relativ gute Wiedergabe des Die Schaltvorrichtung enthält ein Steuertransistor-Eingangsimpulses T1 darstellt. Nach Beendigung des 5° paar 216 und 217 und ein Schalttransistorpaar 218 Impulses T1 werden die Signaltransistoren 158 und und 220. Das an der 4-Eingangsklemme 222 auf- 160 sehr schnell aus der Sättigung zurückgebracht, tretende Signal wird der Basis des Steuertransistors und zwar mit Hilfe eines scharfen Abfallimpulses, der 216 zugeführt. Wenn ein positiver, ein 1-Bit darsich über den den Widerstand 164 enthaltenden stellender Impuls an dieser Eingangsklemme auftritt. Strom auszubreiten vermag. Damit ist aber die 55 dann wird der Steuertransistor 216, der vom NPN-Schaltvorrichtung 151 wieder geöffnet, so daß die Leitfähigkeitstyp ist, leitend, so daß an der Basis des leitende Verbindung zwischen Eingangsleitung 12 Steuertransistors 217 ein negativer Sprungvorgang und Vergleichereingangsleitung 14 unterbrochen ist. wirksam wird. Damit wird der Steuertransistor 217

Der Subtrahierverstärker 181, der in Fig. 4a ausgeschaltet und gleichzeitig ein positiver Spanschematisch und im einzelnen in F i g. 5 gezeigt ist, ⁶° nungssprung an die Basis jedes Schalttransistors 218 besteht aus einem nichtumkehrenden Gleichstrom- und 220 angelegt. Der eine Schalttransistor ist dabei verstärker, dessen Verstärkungsgrad zwischen der vom NPN-Leitfähigkeitstyp, während der andere Leitung 12 am ersten Eingang, dem Minuendenein; vom PNP-Leitfähigkeitstyp ist. Der Transistor 218 gang und der Ausgangsleitung 34 dem Faktor 1 0 wird damit leitend, während der Schalttransistor 220 entspricht. Die beiden darin enthaltenen Verstärker- ⁶5 nichtleitend wird. Gleichzeitig wird damit die Verstufen 186 und 187 üblicher Bauart sind über einen bindung zwischen^s dem Widerstand 208 und der doppelten Emitterfolger 188 miteinander gekoppelt. Bezugspotentialleitung 207 niederohmig, so daß das Ein weiterer Emitterfolger 189 überträgt die Aus- Potential + E über den Widerstand 208 in den

Rückkopplungspfad, des Subtrahierverstärkers 181 eingekoppelt wird. _

Wird demgegenüber ein 0-Pegelsignal der 4-KIemme 222 zugeführt, dann bleibt der Steuertransistor 216 nichtleitend, und die Spannungspegel an den Basen der Schalttransistoren 218 und 220 bleiben niedrig, so daß der Schalttransistor 218 im nichtleitenden Zustand und der Schalttransistor 220 im leitenden Zustand bleibt. Hierdurch wird aber über den Widerstand 208 ein O-Volt-Potential (Erdpotential) von Leitung 227 auf den Rückkopplungspfad des Subtrahierverstärkers 181 übertragen.

Um den Digital-Analog-Umsetzer 201 für eine bipolare Arbeitsweise auszulegen, ist ein weiterer Widerstand 213 vorgesehen, dessen Widerstandswert I^ beträgt, und der einerseits ebenfalls an den

gemeinsamen Verbindungspunkt 212 angeschlossen ist und andererseits an eine weitere Schaltvorrichtung 230, um die Möglichkeit herbeizuführen, daß 1 0 Volt negativer Pegelabweichung bereitgestellt wird, wenn das Vorzeichenbit M im Register 251 in Form einer I gespeichert ist. Die Schaltung der Schaltvorrichtung 230 ist so ausgeführt, daß an den Widerstand 213 ein Bezugspotential von — £ oder Erdpotential entsprechend dem Bitwert des Vorzeichensteuersignals angelegt werden kann, das der M-Eingangsklemme 222 zugeführt wird.

Die Schaltvorrichtung 230 enthält die beiden Schalttransistoren 231 und 232. die durch einen einzigen PNP-Steuertransistor angesteuert werden. Wird ein 1-Pegelsignal der M-Eingangsklemme 222 zugeführt, dann wird der Schalttransistor 231 leitend und der Schalttransistor 232 nichtleitend, da beide Schalttransistoren vom entgegengesetzten Leitfähigkeitslyp sind. Damit entsteht aber ein relativ niederohmiger Leitungspfad zwischen der — E-Potentialquelle zum Widerstand 213. Wird ein 0-Pegelsignal der Λί-Eingangsklemme 222 zugeführt, dann wird der Schalttransistor 232 leitend und der Schalltran-

ι· - Tn V R sistor 231 nichtleitend, so daß Erdpotential am Widerstand 213 auftritt.

Weiterhin ist am gemeinsamen Verbindungspunkt ein Parallelwiderstand angeschlossen, dessen Wert Έ R

·=- beträgt und der andererseits an Erde liegt. Damit

wird der äquivalente Widerstand des Kirchhoffschen Widerstandsnetzwerkes, enthaltend die Widerstände 208, 209, 210, 211, 213 und 214, für die Arbeitsweise der Schaltungsanordnung gemäß nachstehend aufgeführten Prinzipien angepaßt.

Der Verstärkungsfaktor des Subtrahierverstärkers 181 zwischen seinem Eingang 12 und seinem Ausgang 34 läßt sich angeben zu:

5 + ^e

G =

R.

Hierin ist R_e der äquivalente Widerstand der Widerstände 208, 209, 210, 211, 213 und 214. Da nun aber mit oben festgesetzten Widerstandswerten gilt: _

1 4 2 1

l 5 R

4 2

R₁, lR 5R

1 23

1

5R 5R

10

■ 1

5R

entspricht R_c dem Wert y. Wenn nun berücksichtigt wird, daß der Wert des Widerstandes R_m'_s vereinbarungsgemäß dem Wert R entspricht, dann ergibt sich:

"-ir-=¹⁰·

Die Ausgangsspannung V₀ auf der Leitung 34 in Abhängigkeit vom Eingangspegel V_in auf der Leitung 12 läßt sich dann beim Anliegen irgendeines gegebenen Signalmusters am Eingang des Digital-Analog-Umsetzers 201 wie folgt anschreiben:

—-~ 4. —X-

R_2i ! R

■i-En

2.3 IJ '

worin jiie Werte X₂₁₅. X₁^- Xiit·· ^22» und X_2i0 gleich 1 sind, wenn die Steuereingänge zu den entsprechenden Schaltvorrichtungen 215. 224. 226. 228 und 230 1 sind. Sie sind 0. wenn die Steuereingänge zu den entsprechenden Schaltvorrichtungen 0 sind.

Wenn die Eingangsspannung auf der Leitung 12 z. B. gleich +5.5 Volt ist. und unter der Voraussetzung, daß kein Vergleichsfehler vorliegt, entsprechen die den Eingangsklemmen 222 des Digital-Analog-Umsetzers 201 von der Codiervorrichtung 700 zugeführten Digitalsignale der binärcodierten Oktalziffcr 5 und erscheinen dementsprechend als 1-Eingangssignale an den Eingangsklemmen 222 der Schaltvorrichtungen 215 und 226. Der Signalpegel auf der Ausgangsleitung 34 des Subtrahierverstärkers 181 ergibt sich in diesem Falle entsprechend Gleichung (1) zu:

somit die verlangte Ausgangsspannung auf der Leitung 34 zu 5.0 Volt.

Bei einem weiteren Beispiel zur Erläuterung der bipolaren Arbeitsweise des Digital-Analog-Umsetzers 201 sei angenommen._daß der Signalpegel auf der Eingangsleitung 12 —5.5 Volt beträgt. In diesem Falle besitzt das Signalmuster an den Eingangsklemmen 222 des Digital-Analog-Umsetzers 201 die Form 01010. allerdings wiederum unter der Annahme, daß kein Vergleichsfehler vorliegt, so daß sich der Ausgangspegel des Subtrahierverstärkers 181 entsprechend Gleichung (1) ergibt zu:

I₀ =10· 5 . 5 - R

5R 5R

= 5 5 - E .

V₀ = iO-(-5.5)-K

-55- R _i_

50 -50

Ir sr

5 R

10

_ _ ₌ +3.0 Volt

Hierzu sei bemerkt, daß der sich ergebende Ausgangspegel von 3 Volt im Einklang steht mit den

Mit der Bezugsspannung E. die auf einen kon- oben beschriebenen Prinzipien der ^Arbeitsweise, in stallten Wert von 5 0 Volt eingestellt ist. ergibt sich dem dieses Ergebnis nämlich das 1 0er Komplement

desjenigen Differenzsignals darstellt, das sich im Ansprechen auf ein + 5, 5-Volt-Eingangssignal ergeben würde.

Der Digital-Analog-Umsetzer 202 der zweiten Umsetzerstufe ist in Fig. 4b dargestellt, wobei bemerkt wird, daß die Schaltungen der Digital-Analog-Umsetzer 203 und 204 in ihrem Aufbau und in ihrer Wirkungsweise gleich der des Digital-Analog-Umsetzers 202 sind und deshalb nicht besonders dargestellt zu werden brauchen. Wie in der Darstellung nach Fig. 4b gezeigt, enthält der Digital-Analog-Umsetzer 202 fünf Schaltvorrichtungen 240, 241, 242, 243 und 244, die in genau der gleichen Weise aufgebaut sind, wie die fünf Schaltvorrichtungen 215, 224, 226, 228 und 230 im Digital-Analog-Umsetzer 201. Die jeweiligen Ausgangsklemmen dieser Schaltvorrichtungen sind je mit einem Widerstand 234, 235, 236, 237 und 239 verbunden, deren jeweilige andere Enden gemeinsam an die Ausgangsleitung 35 des Digital-Analog-Umsetzers 202 angeschlossen sind. Die Ausgangsleitung 35 ist andererseits, wie oben beschrieben, mit dem Rückkopplungspfad des Subtrahierverstärkers 182 der zweiten Umsetzerstufe verbunden. Die Schaltvorrichtungen werden über die jeweiligen Eingangsklemmen 245 angesteuert, die m jder_ Reihenfolge von links nach rechts die Bits 4, 2, 1, M und P aus dem Register 252 erhalten.

5R

Der Widerstand 234 hat einen Wert von —

der Widerstand 235 einen Wert von -=- und der Wider-

stand 236 einen Wert von 5 R, so daß sie im Verhältnis 1:2:4 stehen. Die über diese Widerstände erzeugten Spannungspegel werden durch die 4-, 2- und 1-Bits an den Eingangsklemmen 245 bestimmt, die in entsprechenden Kombinationen die binärcodierten Oktalziffern 0 bis 7 darstellen können. Die Widerstände 237 und 239 besitzen je einen Widerstandswerl von 5 R und bringen damit den Digital-Analog-Umsetzer 202 in die Lage, jeweils Fehlerkorrektursignalpegel im Ansprechen auf Bits auf den P- und M-Eingangsleitungen 245 bereitzustellen. Es ist weiterhin ein Parallelwiderstand 238 vorgesehen, dessen

Wert ·==■ beträgt und der einerseits an die Ausgangsleitung 35 sowie andererseits an eine Erdpotentialleitung angeschlossen ist. Er dient dazu, den äquivalenten Widerstandswert des Widerstandsnetzwerkes, gebildet aus den Widerständen R₂₃₄., jR₂35- #236' K₂₃₇, A₂₃₈ und R₂₃₉ so festzulegen, daß der Subtrahierverstärker 182 ebenfalls einen festen Verstärkungsfaktor 1 0 zwischen seinem Eingang 34 und seinem Ausgang 38 aufweist.

Der Ausgangspegel V₀ auf der Leitung 38 des Subtrahierverstärkers 182 läßt sich in Abhängigkeit von vorgegebenen Eingangsbedingungen in Form entsprechender Eingangspegel durch folgende Gleichung ausdrücken:

K, = 1 0 V_1x

„ - R [■

•^

240 -

241

■234

242

■235

₊ ^43i

■236

A2

-E)

■237

•239

worin die Werte für AT₂₄₀. A^₄₁, A"₂₄₂, λ"₂₄₃ und A"₂₄₄ jeweils 1 sind, wenn die Steuerbits zu den entsprechenden Schaltvorrichtungen 240, 24L 242, 243 und 244 den Wert 1 besitzen, und jeweils 0 sind, wenn die entsprechenden Steuerbits zu den jeweiligen Schaltvorrichtungen den Wert 0 aufweisen.

Um die Wirkungsweise der Analog-Signal-Korrekturschaltungen gemäß der Erfindung zu erläutern, sei angenommen, daß der Subtrahierverstärker 182 der zweiten Umsetzerstufe über die Leitunji_34 ein Eingangssignal mit einem Pegel von -0.25 5VoIt vom Subtrahierverstärker 181 der ersten Umselzerstufe erhält, wodurch wie oben angegeben, angezeigt wird, daß eine Schwellenwertschaltung während des Zeilintervalls zur Erzeugung der ersten Ziffernstelle falsch angesprochen hat. Dieses negative Analogeingangssignal wird über die Schaltvorrichtung 152 den Vergleichseinrichtungen 300 und 400 zugeführt, so daß dann anschließend die Codiervorrichtung 700 (Fig. 1) einen Korrekturvorgang für eine »Nichtausgenutzter-Bitbereich«-Bedingung einleitet, jndem das M-Signal einen 1-Pegel und die 4-, 2-, 1- und P-Signale je einen 0-Pegel bei der Weiterleitung besitzen. Wird nun diese Signalkombination an die Eingangsklemmen 245 des Digital-Analog-Umsetzers 202 angelegt, dann werden die Widerstände 234, 235. 236 und 237 über ihre jeweils zugeordneten Schaltvorrichtungen 240, 241, 242 und 243 geerdet, während der Widerstand 239 über seine zugeordnete Schaltvorrichtung 244 an das — E-Bezugspotential angeschlossen wird. Der Wert des Signalpegels auf der Ausgangsleitung 38 des Subtrahierverstärkers 182 läßt sich dann mit Hilfe der Gleichung 2 wie folgt berechnen:

V₀ = 10· (-0.2 5 5)- ·κ(-=^-) = -2.5 5 -Rf—Ά = +5,2 3'

Volt.

Der sich so ergebende Ausgangspegel von +5.23 Volt ist demnach um das 1 Ofache größer als die Differenz zwischen dem Analogeingangssignal auf der Leitung 34 und dem »Nichtausgenutzter-Bitbereich«- Korrektursignalpegel von — 1 Volt, welch letzterer in Form des Vorzeichensteuersignals dem Digital-Analog-Umsetzer 202 der zweiten Umsetzerstufe zugeführt worden ist.

Um die Art und Weise darzustellen, in der der Digital-Analog-Umsetzer 202 Analogsignale im Falle einer »überlauf«-Bedingung korrigiert, sei angenommen. - daß der Pegel eines Analogsignals auf der Leitung 34,^ie_am^Ausgang des Subtrahierverstärkers 81 liegt, 10.2 5 5VoIt beträgt, ein Wert, der sich ergeben kann, wenn eine Schwellenwertschaltung während der vorangegangenen Periode zur Erzeugung der ersten Ziffernstelle nicht angesprochen hat. Die von der Codiervorrichtung 700 den Eingangsklemmen 245 des Digital-Analog-Umsetzers 202 zugeführte Eingangssignalkombination besteht dann aus einem O-Pegel_für_das_M-Bit und jeweils aus einem 1-PegeI für die A-, 2-, 1- und P-Bits. Die Größe des Signals auf Ausgangsleitung 38 des Subtrahierverstärkers 182 im Ansprechen auf diese Bitkombination läßt sich

809 588/364

dann mit Hilfe der Gleichung (2) wie folgt berechnen:

= 1 0-10,2 55-R

H ₊ H ₊ H ₊ Il

5R 5R 5R 5R

V 4

= 102,55—j

5R J

2.5 5VoIt

Die Verstärkerausgangsspannung von 2,55 Volt entspricht somit aber dem 1 Ofachen des Wertes der Differenz zwischen dem Analog-Signalpegel auf der Leitung 34 und dem 1 0-Volt-»Uberlauf«-Korrektur-Signalpegel, der mit Hilfe des Digital-Analog-Umsetzers 202 im Ansprechen auf die 11101-Kombination der zugeführten Eingangssignale eingestellt worden ist.

Das Zusammenwirken der Digital-Analog-Umsetzer 203 und 204 mit ihren jeweils α zugeordneten Subtrahierverstärkern 183 und 184 ist genau identisch mit dem, was oben im Zusammenhang mit dem Subtrahierverstärker 182 und dem Digital-Analog-Umsetzer 202 beschrieben worden ist, so daß eine Fehlerkorrektur in der erfindungsgemäßen Anordnung während jedes Zeitintervalle zur Erzeugung einer Ziffernstelle, die der ersten folgt, durchgeführt werden kann. ·

Mit Hilfe der Darstellung in Fig. 6 soll nun die positive Vergleichseinrichtung 300 im einzelnen beschrieben werden. Diese positive Vergleichseinrichtung besteht aus neun Schwellenwertschaltungen in Form von Differentialverstärkern 305, 306, 308, 310, 312, 314, 316, 318 und 319. Die mit dem Eingang der positiven Vergleichseinrichtung 300 verbundene Eingangsleitung 14 ist über die Leitung 304 jeweils mit dem Steuereingang einer Schwellenwertschaltung verbunden.

Jede Schwellenwertschaltung liegt an einem anderen Bezugsspannungspegel, der jeweils von einem Spannungsteilerabgriff abgeleitet wird. Der aus den Widerständen 303 aufgebaute Spannungsteiler liegt zwischen Potentialquelle + V und Erde. Wie in F i g. 6 gezeigt, erhalten die Schwellenwertschaltungen 305, 306, 308, 310, 312, 314, 316, 318 und 319_in_entsp_rechender Reihenfolge die Bezugspotentiale 1 0, 7, 6, 5, 4, 3, 2, 1 und 0 Volt. Jedes auf der Eingangsleitung 14 auftretende Signal, dessen Pegel im wesentlichen gleich oder über einem entsprechenden Bezugspotential einer gegebenen Schwellenwertschaltung liegt, läßt diese unter Abgabe eines positiven Ausgangssignals auf der entsprechend zugeordneten Ausgangsleitung 13 a bis 13 i ansprechen.

Alle Schwellenwertschaltungen sind identisch aufgebaut, so daß im einzelnen nur die Schwellenwertschaltung 305 beschrieben zu werden braucht. Die Schaltungsanordnung entspricht dabei der eines einfachen Differentialverstärkers mit zwei Transistoren 320 und 322, dem sowohl ein Steuertransistor 326 vorgeschaltet als auch ein Ausgangstransistor 324 nachgeschaltet ist. Hat ein Signal_auf der Leitung 304 einen Pegel, der unterhalb 1 0 Volt liegt, dann ist der Transistor 320 in den nichtleitenden Zustand und der Transistor 322 in den leitenden Zustand geschaltet. Damit sind aber die beiden Transistoren 324 und 326 in den nichtleitenden Zustand geschaltet, so daß die Ausgangsleitung 13 a auf ein negatives Potential gehalten wird, das dem an der Klemme angelegten Potential entspricht. Steigt der_Signalpegel auf der Leitung 304 über einen Wert von 1 0 Volt an, dann kehren sich die Schaltzustände der Transistoren 320, 322, 324 und 326 jeweils so, daß ein positives 1-Ausgangssignal auf der Leitung 13 a entsteht. Die übrigen Schwellenwertschaltungen 306, 308,310,312,314,316,318 und 319 arbeiten in gleicher Weise, mit der Ausnahme allerdings, daß sie zu Ausgangssignalen beim Wirksamwerden ihrer jeweils angelegten Bezugsspannungen angeregt werden.

Die negative Vergleichseinrichtung 400 wird an Hand der Darstellung in F i g. 7 im einzelnen beschrieben und enthält die sieben Schwellenwertschaltungen 405, 406, 408, 410, 412, 414 und 416, die ebenfalls als Differentialverstärker ausgebildet sind und im übrigen den gleichen Aufbau besitzen, wie diejenigen in der Schaltungsanordnung nach F i g. 6. Die Eingangssignale werden der negativen Vergleichseinrichtung 400 über die Eingangsleitung 14 a zugeführt, die mit einer Leitung 404 verbunden ist, von der aus jeweils eine Schwellenwertschaltung angesteuert wird. Hierbei ist ebenfalls jede Schwellenwertschaltung an einen unterschiedlichen Bezugspotentialpegel angeschlossen, die von je einem Abgriff eines Spannungsteilers abgeleitet werden, der aus den Widerständen 403 aufgebaut ist, die zwischen der Bezugspotentialquelle — V und Erdpotential in Serie geschaltet sind. Wie gezeigt, erhalten die Schwellenwertschaltungen 405, 406, 408, 410, 412, 414 und 416, in der angegebenen Reihenfolge jeweils ein Bezugspotential von —7, —6, —5, —4, —3, —2 und — 1 Volt. Ein Signalpegel auf der Leitung 14 a, dessen Wert im negativen Bereich größer als das Bezugspotential einer gegebenen Schwellenwertspannung ist, veranlaßt diese, ein positives Ausgangssignal auf ihrer zugeordneten Ausgangsleitung 15 & bis 15 h anzugeben. Wie sich aus dem Vergleich mit den Schaltungseinzelheiten der Schwellenwertschaltung 312 nach F i g. 6 ergibt, wird dieses Ergebnis dadurch erhalten, daß die Eingangsleitungen an dem Differentialverstärker in der Weise vertauscht sind, daß der Transistor 422 der Schwellenwertschaltung 405 an seiner Basis das Vergleichereingangssignal von der Leitung 404 erhält, während der Transistor 420 an seiner Basis das Bezugspotential erhält. Wenn so ein Signalpegel auf der Leitung 404 im wesentlichen gleich oder positiv gegenüber — 7 Volt ist, dann ist der Transistor 420 im nichtleitenden und der Transistor 422 im leitenden Zustand vorgespannt. Dies hat zur Folge, daß die Ausgangsleitung 15 & auf einem O-Ausgangspegel gehalten wird. Ist hingegen der Signalpegel auf der Leitung 404 negativ gegenüber —7 Volt, dann sind die Schaltzustände der Transistoren 420 und 422 umgekehrt, so daß ein positives I-Signal auf der Ausgangsleitung 15b auftreten kann. Die anderen Schwellenwertschaltungen 406, 408, 410, 412, 414 und 416 werden in genau der gleichen Weise betrieben, mit der Ausnahme allerdings, daß sie zu Ausgangssignalen entsprechend ihrem jeweils angelegten Bezugspotential angeregt werden.

Die Ausgangsleitungen der positiven und negativen Vergleichseinrichtung 300 und 400 werden dem Mischer 500 (Fi g_s 8a) zugeführt, indem seinen

29 30 '

sechzehn Eingangsleitungen neun Ausgangsleitungen zugeführt wird. Die somit auf den Ausgangsleitungen 16 a bis 16/ entsprechen. Dies ist dadurch möglich, 18 a bis 18 j des Zwischenspeichers 600 im Speicherdaß die Ausgänge von Schwellenwertschaltungen zustand auftretenden Signale stellen also eine gein der positiven und negativen Vergleichseinrichtung, speicherte Wiedergabe des zuletzt auftretenden Verdie ein Bezugspotential gleichen Absolutwertes, aber 5 gleicherergebnisses dar, wie es über die Mischerentgegengesetzten Vorzeichens aufweisen, sich in ausgangsleitungen 16 a bis 16/ übertragen worden ihrer Signalabgabe gegenseitig ausschließen^ d.h. ist.

wenn z.B. die auf ein Bezugspotential von +1 Volt Die Leitungen 18a bis 18i sind an entsprechende eingestellte Schwellenwertschaltung 318 anspricht, Eingänge der Codiervorrichtung 700 angeschlossen, dann ist es nicht möglich^ daß gleichzeitig die auf 10 um, wie bereits erwähnt, jeweils das letzte Vergleichsein Bezugspotential von — 1 Volt eingestellte Schwel- ergebnis der positiven 300 und negativen Vergleichslenwertschaltung 416 ansprechen kann oder um- einrichtung 400 zu übertragen. Wenn die Polarität gekehrt. So lassen sich also Signale entsprechender des Analog-Eingangssignals der ersten Ziffernstellen-Schwellenwertschaltungen beider Vergleichseinrich- erzeugungsstufe positiv ist, dann codiert die Codiertungen über ODER-Schaltungen zusammenfassen. 15 vorrichtung 700 dieses Signalmuster während des Die ODER-Schaltung 502 ist mit ihren Eingängen Zeitintervalls zur Erzeugung der ersten Ziffernstelle, an die Ausgänge der Schwellenwertschaltung 306 so daß die Ausgangssignale auf der Leitungsgruppe 20 und 405 angeschlossen und gibt ein 1-Ausgangs- eine binärcodierte Oktalziffer darstellen, deren Wert signal auf der Ausgangsleitung 16 b ab, wenn eine dem Bezugsspannungspegel der angesprochenen der beiden Schwellenwertschaltungen ein 1-Ausgangs- 20 Schwellenwertschaltung in der positiven Vergleichssignal liefert. In gleicher Weise erhalten die Eingänge einrichtung 300, nämlich der mit dem_ höchsten der ODER-Schaltungen 503, 504, 505, 506, 507 und Bezugspegel, entspricht. Die so auf den 4-, 2- und 508 Ausgangssignale von den Schwellenwertschal- 1-Leitungen der Leitungsgruppe 20 übertragene Ziffer tungen 308 und 406, 310 und 408, 312 und 410, 314 ist die Wiedergabe eines wahren Wertes der ersten und 412, 316 und 414 sowie 318 und 416. Ausgangs- 25 Ziffernstelle, vorausgesetzt natürlich, daß kein Versignale dieser ODER-Schaltungen erscheinen ent- gleichsfehler vorliegt.

sprechend auf den Ausgangsleitungen 16c_bis 16 h. In dem Falle, in dem das Analogausgangssignal

Die Ausgangssignale der 0-Pegel und 1 0-Pegel- einen Pegel besitzt, der gleich oder größer als 1 0 Volt

Schwellenwertschaltungen 319 und 305 der positiven ist, wird ein 1-Bit-Pegel sowohl auf der ^P-Leitung

Vergleichseinrichtung 300 treten auf den Leitungen 30 der Leitungsgruppe 20, als auch auf den 4-, 2- und

13/ bzw. 13 a auf und werden direkt auf die ent- 1-Leitungen der Leitungsgruppe 20 abgegeben. In

sprechenden Ausgangsleitungen 16 i und 16 a über- diesem Falle zeigt das Bit auf der P-Leitung an, daß

tragen. Ein Ausgangssignal auf der Leitung 13 i der Pegel des Analog-Eingangssignals außerhalb des

wird während des Zeitintervalls zur Erzeugung der maximalen positiven Bereichs des Umsetzers liegt

ersten Ziffernstelle zur Anzeige der Polarität des 35 und daß somit die_binärcodierte Oktalziffer auf den

Analogeingangssignals der Leitung 12 verwendet. Leitungen 4,2 und 1 der Leitungsgruppe 20 nicht dem

Der Zwischenspeicher 600, an dessen Eingängen wahren Ziffernwert entspricht.

die Ausgangsleitungen 16 a bis 16 t angeschlossen Wird ein negatives Analogsignal an die Eingangssind, besteht aus neun bistabilen Kippstufen, die klemme 10 (Fig. 1) des Analog-Digital-Umsetzers jede aus einem UND-Schaltungspaar 608 und 610 40 angelegt, dann arbeitet die Codiervorrichtung 700 mit nachgeschalteter ODER-Schaltung 606 aufgebaut in der Weise, daß während des Zeitintervalls zur ist. Wie sich aus der Impulsdarstellung nach Fi g. 3 Erzeugung der ersten Ziffernstelle ein 1-Pegelsignal ergibt, hat der Impulszug A, der an dje Steuerklemme auf der M-Leitung der Leitungsgruppe 20 entsteht, 602 des Zwischenspeichers 600 angelegt wird, in den indem so angezeigt wird, daß eine negative Eingangsimpulspausen jeweils einen positiven Pegel, während 45 polarität_ anliegt Gleichzeitig werden Signale auf die negativen Impulse zur Rückstellung der Zwischen- die 4-, 2- und 1-Leitungen der Leitungsgruppe 20 speicherstufen dienen. Unmittelbar nach Rückstellung übertragen, die dem Siebener-Komplement der ersten sind die Ausgangspegel beider UND-Schaltungen 608 Ziffer des Ausgangs-Digitalwertes entsprechen. Ist und 610 sowie der ODER-Schaltung jeder Zwischen- so z. B^ der Pegel des Analogeingangssignals geringer speicherstufe in der 0-Pegel-Bedingung. Wird nun 50 als — 1 Volt, aber nicht kleiner als — 2 Volt, dann der Steuerklemme 604 ein positiver ß-Zeitgeber- ergibt sich als Signalkombination auf der Leitungsimpuls zugeführt, dann werden die UND-Schaltungen gruppe 20 die Folge 11010, die einer negativen, 608 jeder Zwischenspeicherstufe, deren zweiter Ein- binärcodierten Oktalziffer 6 entspricht, wobei 6 dem gang jeweils mit einer zugeordneten Ausgangsleitung Siebener-Komplement von 1 entspricht, die ja den des Mischers 500 verbunden ist, zur Umschaltung 55 wahren Wert der ersten Ziffernstelle des Ausgangsvorbereitet. Jede UND-Schaltung 608, die dann Digitalwertes darstellt.

außerdem ein. 1-Pegelsignal vom Mischer 500 erhält, Ein anderer Weg zur Darstellung dieser Beziehung wird hierdurch wirksam, indem ein Ausgangssignal zwischen dem Pegel des Analogeingangssignals und über die zugeordnete ODER-Schaltung 606 sowie dem Digitalwert am Ausgang der Codiervorrichtung über die mit dem Ausgang der ODER-Schaltung 60 700, welcher im Ansprechen auf negative Eingangsverbundene Rückkopplungsleitung 612 auf den zweiten signale in der ersten Umsetzerstufe entsteht, mit Eingang der zugeordneten UND-Schaltung 610 über- Ausnahme von Eingangssignal, die geringer als tragen wird, deren erster Eingang über den normaler- 0 Volt, aber nicht geringer^ als 1 Volt sind, ist der, weise, nämlich während der Impulspausen der/1-Rück- daß die auf den 4-, 2- und 1-Leitungen der Leitungsstellimpulse positiven Pegel an der Steuerklemme 602 65 gruppe 20 erzeugte binärcodierte Oktalziffer eine vorbereitet ist. Damit ist der angenommene Schalt- Ziffer darstellt, die dem Siebener-Komplement des zustand einer bistabilen Kippstufe verriegelt, bis ein Absolutwertes desjenigen Bezugsspannungspegels entnegativer /4-Rückstellimpuls der Steuerklemme 602 spricht, der an die wirksam gewordene Schwellen-

31 32

wertschaltung mit höchstem negativem Bezugspegel werkes 800 ausgeführt, während des Zeitintervalls in der negativen Vergleichseinrichtung 400 ange- zur Erzeugung der zweiten Ziffernstelle,
legt ist. Im Falle des Auftretens eine^ Analogeingangs- Auf Grund der Tatsache, daß der erfindungsgemäße signals, dessen Pegel geringer als 0 Volt, aber nicht Umsetzer nur während des Zeitintervalls zur Ergeringer als 1 Volt ist, werden ja keine Schwellen- 5 zeugung der ersten Ziffernstelle auf einer bipolaren wertschaltungen weder in der positiven Vergleichs- Basis arbeitet und während der Zeitintervalle zur einrichtung 300 noch in der negativen Vergleichs- Erzeugung der zweiten und der darauffolgenden einrichtung 400 angesprochen. Unter dieser Bedingung Ziffernstellen jeweils auf einer unipolaren, nämlich spricht die Codiervorrichtung 700 auf die über einer positiven Basis arbeitet, muß die Arbeitsweise Leitungsgruppe 18 zugeführten O-Eingangssignale _I0 der Codiervorrichtung 700 nach der Erzeugung der durch Abgabe einer binärcodierten Oktalziffer 7 in ersten Ziffernstelle geändert werden. Dies wird da-Form von 1 -Pegeln auf den Leitungen 4,2 und 1 sowie durch herbeigeführt, daß der der Klemme 701 (F i g. 8 a) einer negativen Polaritätsanzeige auf der Leitung M zugeführte T 1-Zeitgeberimpuls zwar während' des der Leitungsgruppe 20 an. Zeitintervalls zur Erzeugung der ersten Ziffernstelle Wie sich aus Fig. 8 a ergibt, enthält die Codier- _i5 anliegt, jedoch während der Zeitintervalle der zweiten vorrichtung 700 mehrere UND-Schaltungen, ODER- und der darauffolgenden Ziffernstellenerzeugung fehlt, Schaltungen und Inverter. Ihre Arbeitsweise im ein- so daß dann die UND-Schaltung 702 nicht vorzelnen läßt sich am besten mit Hilfe der Funktions- bereitet ist und die übertragung sperrt. Die Arbeitstabelle nach F i g. 8b erläutern. Die hier in Gruppe A weise der Codiervorrichtung 700 im Ansprechen (Klammer im Tabellenfeld) zusammengefaßten Ein- 20 auf dementsprechende Eingangsbedingungen wird gangsbedingungen stellen alle möglichen Eingangs- durch in Gruppe B aufgezeigte Möglichkeiten in der bedingungen für die Codiervorrichtung 700 während Funktionstabelle nach Fig. 8 b wiedergegeben,
des Zeitintervalls zur Erzeugung der ersten Ziffern- Wie bereits erwähnt, haben positive Analogsignalstelle dar. Der sich für jede Eingangsbedingung er- pegel, die in Zeitintervallen zur Erzeugung der gebende Digitalwert am Ausgang der Codiervor- 25 zweiten und darauffolgender Ziffernstellen wirksam richtung ist auf der rechten Seite dargestellt, während sind, ein gleiches Ansprechen der Codiervorrichtung die Analogwerte, die entsprechenden Eingangsbedin- 700 zur Folge, als wenn gleiche Analogsignalpegel gungen zugrunde liegen, auf der linken Seite der während des Zeitintervalls zur Erzeugung der ersten Tabelle angegeben sind. Die Funktionstabelle läßt Ziffernstelle angelegt würden.

anschaulich die obenerwähnte Tatsache erkennen, 30 An Hand der Fig. 9 soll nun das Register 251 daß die O-Bezugspegel-Schwellenwertschaltung in der näher beschrieben werden. Da die Register 252, 253 positiven Vergleichseinrichtung 300 die anfängliche und 254 in ihrem Aufbau jeweils mit dem des Registers Bestimmung der Polarität des Analog-Eingangssignals 251 übereinstimmen und lediglich so angeschlossen durchführt. Das ergibt sich daraus, daß das anfängliche sind, daß sie auf verschiedene Zeitgeberimpulse an-Vorzeichensteuersignal auf der M-Ausgangsleitung 35 sprechen, sind besondere Beschreibungen hierfür vom Auftreten eines Signals auf der Eingangsleitung nicht erforderlich. Das Register 251 besteht aus _18/ abhängig ist. die ihrerseits am Ausgang der einer aus zwei UND-Schaltungen und einer ODER-0 - Volt - Bezugspegel - Schwellenwertschaltung liegt. Schaltung gebildeten Verriegelungsschaltung, die iden-Ebenso läßt sich der Funktionstabelle die oben- tisch mit der im Zwischenspeicher 600 beschriebenen erwähnte Beziehung zwischen dem Pegel des Analog- 40 bistabilen Kippstufe ist. Der negative Rückstell-Eingangssignals und_der_binärcodierten Oktalziffer- Zeitgeberimpuls G wird der Klemme 258 über die darstellung auf den A-. 2- und. 1-Leitungen im An- Leitungsgruppe 23 zugeführt und wird jeweils einem sprechen hierauf entnehmen. So ergibt sich z. B.. Eingang der jeweils rechten UND-Schaltung jeder daß für positive Eingangssignale innerhalb des für den Verriegelungsschaltung zugeführt. Dieser G-Zeitgebererfindungsgemäßen_Umsetzer vorgesehenen Bereichs. 45 impuls stellt jede Verriegelungsschaltung in genau nämlich zwischen 0 und 10 VoIt^ die binärcodierte der gleichen Weise zurück, wie es oben im Zusammen-Oktalzifferndarstellung auf den 4-. 2-und 1-Leitungen hang mit der Erläuterung der bistabilen Kippschalder Leitungsgruppe 20 während des Zeitintervalls tungen des Zwischenspeichers 600 beim Zuführen zur ersten Ziffernstellenerzeugung dem wahren Wert des ,4-Zeitgeberimpulses beschrieben worden ist. Die der höchsten Ziffernstelle des Ausgangs-Digitalwertes 50 Bits_ der von der Codiervorrichtung 700 über die entspricht, während bei negativen Eingangssignalen 4-. 2-. 1-. A/- und F-Leitungen der Leitungsgruppe 20 innerhalb des für den erfindungsgemäßen Umsetzer angegebenen binärcodierten Oktalziffer mit Vorvojgesehenen Bereichs, nämlich zwischen 0 und zeichen und Uberlaufanzeige werden je besonders — 1 0 Volt, die erzeugte binäj;codierte_ Oktalziffern- jeweils der linken UND-Schaltung der fünf Verdarstellung auf den Leitungen 4. 2 und 1 der Leitungs- 55 riegelungsschaltungen zugeführt, so daß nach Vorgruppe 20 dem Siebener-Komplement des wahren bereitung des jeweils anderen Eingangs mit Hilfe Werts der ersten Ziffernstelle entspricht. Für Eingangs- eines C-Zeitgeberimpulses auf Leitung 256 diese spannungen, die außerhalb des positiven Erfassungs- Signale in den Verriegelungsschaltungen in genau bereichs des erfindungsgemäßen Umsetzers liegen. der gleichen Weise gespeichert sind, wie es im Zuerzeugt die Codiervorrichtung 700 ein Ausgangs- 60 sammenhang mit dem Zwischenspeicher 600 besignal auf der P-Leitung. um so anzuzeigen, daß schrieben worden ist. Die im Register 251 gespeichereine unzulässige Eingangsbedingung vorliegt. Beim ten binärcodierten Oktalziffersignale erscheinen dann Auftreten eines negativen, außerhalb des zulässigen an den Ausgangsleitungen 4, 2 und 1. das Vorzeichen-Bereichs liegenden Eingangssignals wird eine solche steuersignal auf der Λί-Ausgangsleitung und das Anzeige hingegen nicht während des Zeitintervalls 65 UberlaufsignalaufderP-AusgangsleitungderLeitungszur Erzeugung der ersten Ziffernstelle herbeigeführt. gruppe 27. Diese Signale werden dann einmal auf die sondern, wie weiter unten im Zusammenhang mit Eingänge des Addiernetzwerkes 800. das weiter unten der Erläuterung der Wirkungsweise des Addiernetz- noch beschrieben wird, und zum anderen über die

Leitungsgruppe 27α auf die entsprechenden Eingänge des Digital-Analog-Umsetzers 201 übertragen. Wie jedoch bereits vorher erwähnt, stellen die auf den M- und P-Ausgangsleitungen der Register 252, 253 und 254 auftretenden Signale eher Korrektursignale als Vorzeichensteuer- und Uberlaufsignale dar, jedenfalls wird sich ihrer in der zuerst genannten Eigenschaft bedient.

Der generelle Aufbau des Addiernetzwerkes 800 ist in Fig. 10 dargestellt. Hierin empfangen fünf Addierschaltkreise 801, 802, 803, 804 und 805 in der genannten Reihenfolge Ausgangssignale von den Registern 251, 252, 253, 254 und von der Codiervorrichtung 700. Zusätzlich erhält jeder Addierschaltkreis, außer dem mit der Codiervorrichtung 700 verbundenen Addierschaltkreis 805, ein übertragungs- und Borger-Eingangssignal vom jeweils rechter Hand zugeordneten Addierschaltkreis, also in Richtung von niederer Stellenzahl zu höherer, und jeder Addierschaltkreis mit Ausnahme des Addierschaltkreises 801 erzeugt Übertrags- und Borger-Ausgangssignale, die jeweils auf den linker Hand also in Richtung höherer Stellenzahl zugeordneten Addierschaltkreis übertragen werden. Jeder Addierschaltkreis erzeugt eine aus drei Bits bestehende binärcodierte Oktalziffer auf den entsprechenden Ausgangsleitungsgruppen 60, 61, 62, 63 und 64. Diese Ziffernstellensignale stellen den endgültig korrigierten Ausgangs-Digitalwert des erfindungsgemäßen Analog-Digital-Umsetzers dar und werden den Eingängen des UND-Schaltnetzes 900 zur übertragung auf außen angeschlossene Schaltkreise beim Zuführen eines Torimpulses H zugeführt. Wie bereits erwähnt, erzeugt der Addierschaltkreis 801 keine Übertrags- und Borgersignale; er enthält vielmehr einen zusätzlichen Schaltkreis 80la, der ein Uberlaufsignal auf der Leitung 65 und ein Vorzeichensignal auf der Leitung 66 entsprechend den vorgegebenen Bedingungen erzeugt.

Auch diese Signale werden entsprechenden Eingängen des UND-Schaltnetzes 900 zur übertragung auf außen angeschlossene Schaltkreise zugeführt. Das Signal auf der Leitung 66 gibt die Polarität des Ausgangs-Digitalwerts an und stellt eine 0 dar. wenn das Vorzeichen des Analog-Eingangssignals positiv, und eine 1, wenn das Vorzeichen des Analog-Eingangssignals negativ ist. Eine 0 auf Leitung 65 bedeutet, daß der Ausgangs-Digitalwert gültig ist. und eine 1 auf Leitung 65 zeigt an, daß der Ausgang ungültig ist, da das Analog-Eingangssignal außerhalb des für den erfindungsgemäßen Analog-Digital-Umsetzer ausgelegten Erfassungsbereichs liegt.

Schaltungseinzelheiten des Addierschaltkreises 801 des zusätzlichen Schaltkreises 801« und die zugeordneten UND-Schaltungen des UND-Schaltnetzes 900 sind in Fig. lla dargestellt. Die Eingänge des Addierschaltkreises 801 sind mit den 4-, 2-, 1- und P-Leitungen der Leitungsgruppe 27 vom Register 251 sowie mit den vom Addierschaltkreis 802 ausgehenden Übertrags- und Borger-Eingangsleitungen C802 und #802 verbunden. Die Ausgänge des Addierschaltkreises 801 werden durch die Übertrags- und Borgerleitungen 811 und 812 sowie die drei binärcodierten Oktalziffernleitungen 60 gebildet. Die auf den Leitungen 60 auftretenden Signale, die über entsprechend zugeordnete UND-Schaltungen 901 des UND-Schaltnetzes beim Auftreten eines Torimpulses H nach Beendigung eines Umsetzungszyklus weitergeleitet werden, stellen die binärcodierte Oktalziffer der höchsten Ziffernstelle des Ausgangs-Digitalwerts dar. Die Eingänge des zusätzlichen Schaltkreises 801a liegen einmal an der M-Leitung der Leitungsgruppe 27 vom Register 251 und zum anderen an den Ubertrags- und Borgerleitungen 811 und 812 am Ausgang des Addierschaltkreises 801. Die Ausgänge des zusätzlichen Schaltkreises 801a bestehen aus der Uberlaufsausgangsleitung 65 und der Vorzeichenausgangsleitung 66. Die auf diesen Ausgangsleitungen auftretenden Signale werden ebenfalls wie bereits erwähnt einem Paar von UND-Schaltungen 901 des UND-Schaltnetzes 900 zugeführt und beim Auftreten eines Torimpulses H hierüber weitergeleitet.

Die Bauelemente des Addierschaltkreises 801 und des zusätzlichen Schaltkreises 801a bestehen aus üblichen UND-Schaltungen, ODER-Schaltungen und Invertern. Ihre Wirkungsweise im Rahmen der Schaltungsanordnung nach Fig. lla läßt sich am besten an Hand der Funktionstabelle nach Fig. 11b und 11 c erläutern. Unter Bezugnahme auf die Funktionstabelle nach Fig. 11b stellt die /4-Gruppe der Eingangsbedingungen nur die Ziffern +0 bis +7 dar, die weder von einem P-Bit — bezeichnend für einen Wert außerhalb des Erfassungsbereichs — noch von einem vom Addierschaltnetz 802 übertragenen übertrag- oder Borgerbit begleitet sind. Die diesen Eingangsbedingungen entsprechenden Ausgangswerte stellen eine einfache übertragung der binärcodierten Oktalziffernsignale unter Beibehaltung einer positiven Vorzeichenanzeige dar.

Die B-Gruppe der Eingangsbedingungen stellt die negativen, binärcodierten Oktalziffern 7 bis 0 — entsprechend den wahren negativen, umgesetzten Ziffern 0 bis 7 — dar, die ebenfalls weder von Übertrags- noch Borgersignalen vom Addierschaltkreis 802 begleitet sind. Auch hier wiederum stellen die Ausgangswerte lediglich eine einfache übertragung der binärcodierten Oktalziffernsignale unter Beibehaltung des negativen Vorzeichens dar.

Die C-Gruppe der Eingangsbedingungen stellt die Ziffern +0 bis +7 in Begleitung eines übertragssignals vom Addierschaltkreis 802 dar. Wie sich aus den entsprechenden Ausgangswerten ergibt, hat das Auftreten des Ubertragsbits zur_ Folge, daß der Addierschaltkreis 801 jeweils eine 1 zur binärcodierten Eingangs-Oktalziffer hinzuaddiert. Es läßt sich weiterhin feststellen, daß der übertrag die Erzeugung einer Uberlaufsanzeige zur Folge hat,_wenn die binärcodierte Eingangs-Oktalziffer eine 7 darstellt. Weiterhin läßt sich feststellen, daß der Ubertragseingang nicht das Vorzeichen des Eingangs ändert.

Die D-Gruppe der Eingangsbedingungen stejlt die negativen, binärcodierten Oktalziffern 7 bis 0 dar, die eine entsprechende Umsetzung in wahre Werte der Ziffern — 0 bis — 7 bedeuten. Die in dieser Gruppe aufgeführten Ziffern sind ebenfalls von Ubertragungssignalen des Addierschaltkreises 802 begleitet. Bei Betrachtung der Ausgangswerte zeigt sich, daß das Auftreten des Ubertragssignals des Addierschaltkreises_802 in diesem Falle ebenfalls die Addition einer 1 zur binärcodierten Eingangs-Oktalziffer zur Folge hat, indem so der wahre Ausgangswert jeweils um 1 unter Beibehaltung des positiven Vorzeichens erhöht wird. Es sei darauf hingewiesen, daß beim Auftreten einer binärcodierten Eingangs-Oktalziffer 7 (erste Reihe der Gruppe) das Ubertragssignal die Wirkung hat. daß das sich für den Ausgangswert ergebende

SU9 588 364

Vorzeichen verschieden ist von dem des zugeordneten Eingangswerts. So entsteht also durch Addition_einer 1 zur für den Eingang angegebenen Ziffer — 7, die einem wahren Wert von —0 entspricht, eine Ausgangsziffer in +O-Darstellung.

Die Js-Gruppe der Eingangsbedingungen stellt die Ziffern +0 bis +7 begleitet von einem Borgersignal des Addierschaltkreises 802 dar. Wie sich bei Betrachtung der entsprechenden Ausgänge ergibt, hat

tung zur Feststellung eines Pegels von — 1 0 in der negativen Vergleichseinrichtung 400 vorgesehen ist. Eine solche Schwellenwertschaltung ist auch überflüssig, da die Codiervorrichtung 700 auch nicht in der Lage ist, ein außerhalb des vorgesehenen Erfassungsbereichs liegendes negatives Signal während des Zeitintervalls zur Erzeugung der ersten Ziffernstelle anzuzeigen. Hierbei ist nämlich zu berücksichtigen, daß die M-Leitung am Ausgang dazu

das Borgerbit einen_ binärcodierten Ausgangs wert io dient, während dieses Zeitintervalls ein Vorzeichen zur Folge, der um 1 geringer ist, als der jeweilige an Stelle eines Fehlers anzuzeigen. Im Falle eines

negativen Uberlaufsignals am Eingang ergibt sich also keine Uberlaufanzeige, bis schließlich nach dem Zeitintervall zur Erzeugung der zweiten Ziffernstelle

gangen stellt den endgültigen Zustand des Addierschaltkreises 801 sowie den des zusätzlichen Schaltkreises 801a dar, wenn ein wahres positives, außer-

Eingangswert. Wie sich aus der ersten Reihe dieser Gruppe ergibt, hat eine binärcodierte Eingangs-Oktalziffer mit dem Wert +0 in Begleitung eines

Borgerbits zur Folge, daß der Addierschaltkreis 80J 15 die übertragung eines Borgersignals vom Addieran Stelle dieser Ziffer eine Ziffer mit dem Wert —7, schaltkreis 802 auf den Addierschaltkreis 801 vorder in diesem Falle dem wahren Wert —0 entspricht, genommen wird und damit die Eingangsbedingung überträgt. des Addierschaltkreises 801 die Form annimmt, die

Die F-Gruppe der Eingangsbedingungen stellt die in der letzten Zeile der F-Gruppe der Eingangs-Ziffern —7_ bis —0 zur Anzeige der wahren Werte 20 bedingungen dargestellt ist.

— 0 bis —7 dar, die jeweils von einem vom Addier- Die Η-Gruppe der Eingangsbedingungen gilt schaltkreis 802 übertragenen Borgerbit begleitet sind. schließlich für den Fall, daß ein außerhalb des vor-Wie sich bei Betrachtung der entsprechenden Aus- gesehenen Erfassungsbereichs liegendes Signal wähgänge ergibt, besteht die Wirkung des Borgerbits rend des Zeitintervalls zur Erzeugung der ersten darin, daß der Addierschaltkreis 801. die binärcodierte 25 Ziffernstelle festgestellt wird. Die erste Reihe der Eingangs-Oktalziffer jeweils um 1 unter Beibehal- Eingangsbedingungen mit den entsprechenden Austung des negativen Vorzeichens verringert. Es sei
darauf hingewiesen, daß im vorliegenden Falle am
Ausgang eine negative Uberlaufanzeige entsteht, wenn
ein Borgerbit in Begleitung einer _binärcodierten 30 halb des vorgesehenen Erfassungsbereichs liegendes Eingangs-Oktalziffer mit dem^ert—0, entsprechend Signal der Eingangsklemme 10 zugeführt wird. Die einem wahren Wert von —7, auftritt. Wie vorher ersten fünf Bits dieser Eingangsbedingung resultieren bereits erwähnt, zeigt dieses Uberlaufsausgangssignal aus der anfänglichen Feststellung eines außerhalb an, daß der ursprüngliche Analogeingangssignalpegel des vorgesehenen Erfassungsbereichs liegenden Siden vorgesehenen negativen Erfassungsbereich des 35 gnals. Das Ubertragssignal entsteht, wenn diese erfindungsgemäßen Analog-Digital-Umsetzers über- Außerhalb-Bereichs-Anzeige während des Zeitinterschritten hat, so daß der im Ansprechen hierauf entstehende Digitalausgang nicht gültig sein kann.

Die verbleibenden Möglichkeiten für die Eingangsbedingungen der Schaltkreise 801 und 801a 40 eines Ubertragssignals auf den Addierschaltkreis 801 mit den jeweils entsprechenden Ausgangswerten sind veranlaßt wird, so daß am Ausgang ein Uberlaufbit in der Funktionstafel nach Fig. lic gezeigt. Die
G-Gruppe der Eingangsbedingungen entspricht den
' Fällen, in denen außerhalb des vorgesehenen Erfassungsbereichs liegende Signale während des Zeit- 45 kreises 801 und des zusätzlichen Schaltkreises 801a Intervalls zur Erzeugung der ersten Ziffernstelle fest- dar, wenn während des Zeitintervalls zur Erzeugung gestellt werden. Ein positives, außerhalb des vor- der ersten Ziffernstelle in fehlerhafter Weise die Festgesehenen Erfassungsbereichs liegendes Signal ist in stellung eines positiven Außerhalb-Bereichs-Signals der ersten Zeile der Eingangsbedingungen dargestellt; getroffen worden ist; dieser fehlerhafte anfängliche es hat ja zur Folge, daß ein P-Ausgangssignal während 50 Vergleichsvorgang hat zur Folge, daß ein »Nicht des Zeitintervalls zur Erzeugung der ersten Ziffern- besetzter Bitbereich«-Korrekturvorgang während des stelle von der Codiervorrichtung 700 abgegeben wird, Zeitintervalls zur Erzeugung der zweiten Ziffernstelle so daß unmittelbar im Ansprechen hierauf ein über- eingeleitet wird, so daß ein Borgersignal auf den laufsignal auf der Ausgangsleitung 65 des zusatz- Addierschaltkreis 801 übertragen wird und der Auslichen Schaltkreises 801a erzeugt wird. Das in der 55 gang von der Darstellung einer binärcodierten Oktalzweiten Zeile der Eingangsbedingungen dargestellte ziffer 0 in Begleitung einer Uberlaufsanzeige_in die negative, außerhalb des vorgesehenen Erfassungs- Darstellung einer binärcodierten Oktalziffer 7 ohne bereichs liegende Signal wird hingegen nicht während Uberlaufanzeige abgeändert wird. Die letzte Zeile des Zeitintervalls zur Erzeugung der ersten Ziffern- der genannten Eingangsbedingungen stellt den Endstelle festgestellt, da dann die Codiervorrichtung 700 60 zustand des Addierschaltkreises 801 und des zusätzein_ Eingangssignal codiert, welches geringer ist als liehen Schaltkreises 801 α dar, wenn das ursprüng-— 1 0 Volt, nämlich in der gleichen Weise wie beim liehe Analog-Eingangssignal den maximal zulässigen Auftreten eines Eingangssignals, welches zwar_gerin- negativen Bereich des erfindungsgemäßen Analogger ist als -7 Volt, aber nicht geringer als —10 Volt. Digital-Umsetzers überschreitet. Dieser Fall ist jedoch Hierzu wird auch auf die letzten beiden Eingangs- 65 bereits oben abgehandelt worden, bedingungen in der yl-Gruppe der Funktionstafel Unter Zuhilfenahme der Darstellung nach

nach Fig. 8b verwiesen. Dies ergibt sich einfach Fig. 12a sollen nun der Addierschaltkreis 802 und deshalb, weil keine besondere Schwellenwertschal- die zugeordneten UND-Schaltungen des UND-

valls zur Erzeugung der zweiten Ziffernstelle bestätigt worden ist. Hierdurch wird ein Uberlauf-Korrektür-Vorgang eingeleitet, durch den die Übertragung

und ein Bit zur Darstellung der binärcodierten Oktalziffer 1 entsteht. Die zweite Reihe dieser Eingangsbedingungen stellt den Endzustand des Addierschalt-

Schaltnetzes 900 näher beschrieben werden. Die Addierschaltkreise 803, 804 und 805 sowie die zugeordneten UND-Schaltungen stimmen in ihrem Aufbau mit der in Fig. 12a beschriebenen Schaltungsanordnung überein, so daß sich eine hierauf bezogene Beschreibung erübrigt. Die Eingänge zum Addierschaltkreis 802 sind an die Leitungen der Leitungsgruppe 28 vom Register 252 und an die Übertrags- und Borger-Eingangsleitungen C803 und B 803 des Addierschaltkreises 803 angeschlossen. Die Ausgänge des Addierschaltkreis 802 liegen an Übertrags- und Borgerleitungen C802 und B802 sowie an den drei Leitungen der Ausgangsleitungsgruppe 61 zur übertragung der binärcodierten Oktalziffer. Die auf der Ausgangsleitungsgruppe 61 auftretenden Signale, die durch entsprechende UND-Schaltungen 901 beim gleichzeitigen Anliegen eines Torimpulses// weitergeleitet werden, wenn ein Umsetzungsvorgang abgeschlossen ist, stellen die binärcodierte Oktalziffer der zweiten Ziffernstelle des Ausgangs-Digitalwerts des erfindungsgemäßen Analog-Digital-Umsetzers dar.

Der Addierschaltkreis 802 ist mit Hilfe von üblichen UND-Schaltungen, ODER-Schaltungen und Invertern aufgebaut und läßt sich in seiner Wirkungsweise am besten unter Zuhilfenahme der Funktionstafel nach Fig. 12b erläutern. Die /!-Gruppe der Eingangsbedingungen stellt die Ziffern 0 bis 7 dar, die weder von Korrekturbits noch von Ubertrags- oder Borgerbits vom Addierschaltkreis 803 begleitet sind. Die den Eingangsbedingungen entsprechenden Ausgangswerte stellen lediglich eine einfache übertragung der binärcodierten Oktalziffernsignale dar.

Die B-Gruppe der Eingangsbedingungen stellt die binärcodierten Oktalziffern 0 bis 7 dar, die jeweils von einem Ubertragsbit vom Addierschaltkreis 803 begleitet sind. Wie sich bei Betrachtung der Ausgangswerte ergibt, hat das Auftreten eines Ubertragsbits zur Folge, daß der Addierschaltkreis den Wert 1 zur binärcodierten Eingangs - Oktalziffer hinzuaddiert. Es wird darauf hingewiesen, daß am Ausgang des Addierschajtkreises ein Ubertragssignal entsteht, wenn die binärcodierte Eingangs-Oktalziffer den Wert 7 einnimmt.

Die C-Gruppe der Eingangsbedingungen stellt die Ziffern 0 bis 7 dar, die jeweils von einem Borgersignal vom Addierschaltkreis 803 begleitet sind. Unter dem Einfluß des Borgersignals _subtrahiert jeweils der Addierschaltkreis den Wert 1 von der binärcodierten Eingangs-Oktalziffer. Es wird darauf hingewiesen, daß beim Auftreten von Eingangssignalen entsprechend einer binärcodierten Oktalziffer 0 die Ausgangssignale dann in Form einer binärcodierten Oktalziffer 7 in Begleitung eines Borgerbits auftreten.

Die D-Gruppe der Eingangsbedingungen dient zur Erläuterung der Wirkungsweise der Addierschaltkreise, wenn eine digitale Korrektur im Ansprechen auf »Nichtbesetzter Bereich«- und Überlauf-Bedingungen, wie in der Vergleichseinrichtung festgestellt und von der Codiervorrichtung festgehalten wird, durchgeführt wird. Die erste Eingangsbedingung stellt eine binärcodierte Oktalziffer 0 in Begleitung eines M-Korrekturbits dar. Im Ansprechen auf diese Eingangsbedingung läßt der Addierschaltkreis_ an seinem Ausgang eine binärcodierte Oktalziffer 7 in Begleitung eines Borgersignals auftreten. Zur Uberlaufkorrektur besteht die Eingangsbedingung aus einer binärcodierten Oktalziffer 7 in Begleitung eines P-Korrekturbits. Der Addierschaltkreis korrigiert diese Angabe in eine binärcodierte Oktalziffer 0 in Begleitung eines Ubertragssignals um.
Die £-Gruppe der Eingangsbedingungen zeigt die auftretenden Signale bei »Nichtbesetzter Bereich«- und Überlauf-Korrektur, die entweder von einem Übertrags- oder Borgerbit vom Addierschaltnetz 803 begleitet sind. Die erste Zeile der Eingangsbedingungen ergibt sich bei »Nichtbesetzter Bitbereich«- Korrekturbedingung, wobei zusätzlich ein Ubertragsbit vom Addierschaltkreis 803 zugeführt wird. Die Wirkung dieses Ubertragsbits besteht darin, daß der Addierschaltkreis zum normalen »Nichtbesetzter Bitbereich«-Korrekturausgang eine 1 hinzuaddiert, mit dem Ergebnis, daß die Signale der binärcodierten Oktalziffer 7 in solche der binärcodierten Oktalziffer 0 umgewandelt werden und daß kein Borgerbit auftritt.

Die zweite Reihe der Eingangsbedingungen gilt für eine »Nichbesetzter Bitbereich«-Korrektur unter Auftreten eines Borgerbits vom Addierschaltkreis 803. Der Addierschaltkreis subtrahiert so eine 1 vom normalen »Nichtbesetzter Bitbereich«-Korrektur-Ausgangswert mit dem Ergebnis, daß die Signale der binärcodierten Oktalziffer 7 in solche der binärcodierten Oktalziffer 6 umgewandelt werden. Die dritte Reihe der Eingangsbedingungen gilt für die Uberlaufkorrektur unter Auftreten eines Ubertragsbits. Unter der Wirkung des Ubertragsbits addiert der Addierschaltkreis eine 1 zur normalen Kombination der Uberlauf-Korrektur-Ausgangssignale, so daß Signale der binärcodierten Oktalziffer 1 in Begleitung eines Ubertragsbits entstehen. Die letzte Zeile der Eingangsbedingungen stellt Uberlauf-Korrektursignale in Begleitung eines Borgerbits dar. Durch den Addierschaltkreis wird eine 1 von den normalen Uberlauf-Korrektur-Ausgängen subtrahiert, so daß der Addierschaltkreis die Signale, die eine

binärcodierte Oktalziffer 0 darstellen, in _ Signale umändert, die eine binärcodierte Oktalziffer 7 bedeuten, wobei das Ubertragsbit eliminiert wird.

Im beschriebenen Ausführungsbeispiel ist dem Umsetzungsvorgang ein Oktalsystem zugrunde gelegt.

Die erfindungsgemäße Anordnung kann aber leicht dahingehend abgewandelt werden, daß irgendein beliebiges anderes Zahlensystem angewendet wird. So müssen z. B. zur Anwendung eines Dezimalumsetzungssystems zwei weitere Schwellenwertschaltungen sowohl in der positiven Vergleichseinrichtung 300 als auch in der negativen Vergleichseinrichtung 400 hinzugefügt werden. Desgleichen sind zwei weitere Speicherstufen im Zwischenspeicher 600 vorzusehen, und die Codiervorrichtung 700 muß entsprechend so abgewandelt werden, daß das auf der Leitungsgruppe 11 des Zwischenspeichers 600 auftretende Signalmuster in eine binärcodierte Dezimaldarstellung umgesetzt wird. Eine zusätzliche Ausgangsleitung in der Leitungsgruppe 20 wird fernerhin benötigt, um eine 8-Bit-Position darstellen zu können. Weiterhin muß je eine weitere Speicherstelle in den Registern 251, 252, 253 und 254 vorgesehen werden. Schließlich ist dann auch eine besondere Schaltvorrichtung mit einem entsprechend nachgeschalteten Widerstand für jeden der Digital-Analog-Umsetzer 201, 202, 203 und 204 erforderlich, wobei eine entsprechende Änderung der Parameter der Subtrahierverstärker in der Weise stattfinden müßte, damit die

Subtrahierverstärker, jeweils mit einem Verstärkungsfaktor 10 arbeiten.

Obgleich in der vorliegenden erfindungsgemäßen Anordnung fünf Ziffernstellen zur Darstellung der Analogwerte benutzt werden, soll auch dies nicht als Begrenzung der hiermit zu erfassenden Möglichkeiten aufgefaßt werden, da jede beliebige Anzahl von Ziffernstellen, innerhalb vernünftiger Grenzen in bezug auf die Ausführbarkeit der Schaltung angewendet werden können. Es ist offensichtlich, daß mit der vorliegenden Erfindung eine gegenüber bisher verbesserte bipolare Analog-Digital-Umsetzung durchgeführt werden kann, wenn berücksichtigt wird, daß der an sich erforderliche Aufwand hierfür herabgesetzt wird, indem im wesentlichen ein Unipolar-Umsetzer angewendet wird, dessen Schaltkreise der ersten Umsetzerstufe allein für eine bipolare Arbeitsweise lediglich leicht modifiziert sind.

Es sind weiterhin neuartige Fehlerkorrekturmittel vorgesehen, durch die sowohl das Vorzeichen als auch die Zifferndarstellung am Ausgang des Analog-Digital-Umsetzers korrigiert werden, wenn auf Grund eines anfänglichen fehlerhaften Vergleichsvorgangs die Polarität des Eingangssignals falsch entschieden worden ist. Weiterhin werden Ausgangs-Digital-Werte automatisch in Übereinstimmung mit dem Komplement der Digitaldarstellung der Vorzeichenangabe erzeugt.

Claims

Patentansprüche:

1. Verfahren zum Umsetzen elektrischer Analogwerte positiven und negativen Vorzeichens durch stufen weises Subtrahieren in entsprechende Digitalwerte mit Hilfe von aufeinanderfolgend durch Zeitgeberimpulse gesteuerten, den einzelnen Ziffernstellen des Ausgangs-Digitahvertes zugeordneten, jeweils einen Digital-Analog-Umsetzer enthaltenden Umsetzerstufen, in denen jeweils sowohl der für eine Ziffernstelle des Ausgangs-Digitalwcrtcs ermittelte Wert gespeichert als auch der Analogpegel entsprechend den jeweils verbleibenden, noch nicht umgesetzten Ziffernstellen abgeleitet wird, und mit Hilfe einer Vergleichseinrichtung, die eine der Basis der Zahlendarstellung des Ausgangs-Digitahvertes entsprechende Anzahl von Schwellenwertschaltungen enthält, zum Vergleich des Analog-Eingangssignals sowie der Analogpegel der verbleibenden Ziffernstellen in ihren jeweiligem Pegelwert mit an die Schwellenwertschaltungen angelegten, entsprechend den einzelnen Ziffern der Zahlendarstellung in ihrem Wert jeweils unterschiedlichen Bezugsspannungen, indem dann ein Ausgangssignal von einer Schwellenwertschaltung und damit von der Vergleichseinrichtung auf die Umsetzerstufen zurücküber- tragen wird, wenn der zu vergleichende Analogwert gleich oder höher als die betreffende Bezugsspannung. aber kleiner als die aller anderen Bezugsspannungen ist. dadurch gekennzeichnet, daß im Falle eines negativen Ein- (^ gangssignals im Zeitintervall zur Erzeugung der ersten Ziffernstelle im Ansprechen auf das Vergleichseinrichtungs-Ausgangssignal sowohl ein dem Komplement bezüglich der höchstwertigen Ziffer des verwendeten Zahlensystems der ersten Stelle des Absolutbetrages des Äusgangs-Digitalwerts entsprechender Wert als auch ein Vorzeichensteuerungsbit [M) abgeleitet und gespeichert wird, daß unter der Wirkung des Vorzeichensteuerungsbits (M) auf den Digital-Analog-Umsetzer (201) der ersten Umsetzerstufe an den Subtrahendeneingang (32) eines Subtrahierverstärkers (181) der ersten Umsetzerstufe ein dem Komplement bezüglich der Basis des verwendeten Zahlensystems des oben ermittelten Komplementärwerts betragsmäßig entsprechender negativer Pegel angelegt wird, der zusammen mit dem am Minuendeneingang (12) des Subtrahierverstärkers (181) der ersten Umsetzerstufe anliegenden, negativen Eingangs-Analogsignal einen positiven Analogpegel für die nächsten Umsetzerstufen bereitstellt, welcher' dem Komplementärwert bezüglich der Basis des verwendeten Zahlensystems des Analogpegels der verbleibenden noch nicht umgesetzten Ziffernstellen entspricht, so daß nach dem Umsetzungsvorgang den negativen Analogwerten entsprechende Ausgangs-Digitalwerte als Komplementärwerte bezüglich der Basis des verwendeten Zahlensystems abnehmbar sind.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß im Falle eines negativen, betragsmäßig zwischen 0 und der niedrigstwertigen Ziffer des verwendeten Zahlensystems liegenden Analogsignals unter fehlerhaftem Ansprechen der mit einem Bezugspotential von 0 Volt versehenen Schwellenwertschaltung (319) einer Vergleichseinrichtung (300) für positive Analogwerte während des Zeitintervalls zur Erzeugung der ersten Ziffernstelle der Subtrahierverstärker (181) der ersten Umsetzerstufe ein negatives Analogsignal auf den Minuendeneingang des Subtrahierverstärkers (182) der zweiten Umsetzerstufe weiterleitet, so daß ein Vorzeichensteuerungsbit (M) während des Zeitintervalls zur Erzeugung der zweiten Ziffernstelle zusätzlich abgeleitet wird, sowie an den Subtrahendeneingang des Subtrahierverstärkers (182) der zweiten Umsetzerstufe ein negativer Pegel angelegt wird, der betragsmäßig der geringstwert igen Ziffer entspricht, und daß unter Steuerung durch das Vorzeichensleuerungsbit (M) sowohl die Komplemente bezüglich der höchstwertigen Ziffer der beiden ersten bereits ermittelten und gespeicherten Stellen als digitale Ausgangssignale als auch ein die negative Polarität anzeigendes Signal weilergeleitet werden.

3. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß im Falle eines positiven, zwischen 0 und der niedrigstwertigen Ziffer des verwendeten Zahlensystems liegenden Analogsignals unter Nichtansprechen der mit einem Bezugspotential von 0 Volt versehenen Schwellenwertschaltung (319) einer Vergleichseinrichtung (300) für positive Analogwerte während des Zeitintervalls zur Erzeugung der ersten Ziffernstelle wie im Falle eines negativen Eingangssignals ohne Falschansprechen ein betragsmäßig der geringstwertigen Ziffer entsprechender, negativer Pegel an den Subtrahendeneingang (32) des Subtrahierverstärkers (181) der ersten Umsetzerstufe angelegt wird, so daß sich dann durch den sich daraus beim überschreiten des Bereichs der benutzten Zahlen im verwendeten Zahlensystem ergebenden positiven Ausgangspegel des genannten Subtrahierverstärkers (181) der ersten Ümsetzerstufe über die Vergleichseinrichtung (300) für positive Ana-

logsignale eine Codierung der höchstwertigen Ziffer und zusätzlich ein Korrekturbit auf der Korrektur leitung (P) ergibt, daß die Codierung der höchstwertigen Ziffer sowohl gespeichert als auch nach Digital-Analog-Umsetzung mit einem entsprechenden Pegel, der als Korrekturpegel der Basis des verwendeten Zahlensystems entspricht, dem Subtrahendeneingang des Subtrahierverstärkers (182) der zweiten Umsetzerstufe zugeführt wird und daß durch das Korrekturbit auf der Korrekturleitung (P) eine positive Vorzeichenanzeige sowie eine Korrektur der beiden ersten bereits gespeicherten Ziffernstellen veranlaßt wird.

4. Analog-Digital-Umsetzer zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Vergleichseinrichtung (300) für positive Analogsignale eine zusätzliche Schwellenwertschaltung (305) enthält, deren Bezugsspannung ( + 10 Volt) auf den Wert der Basiszahl (1 0) eingestellt ist und deren Ausgangsleitung (13a) mit dem ersten Eingang (18a) eines logischen Schaltnetzes (Fig. 8a) gekoppelt ist, an dessen zweiten _Eingang (18 /) die Ausgangsleitung (13/) der O-Volt-Bezugsspannungsschwellenwertschaltung (319) der positiven Vergleichseinrichtung (300) gekoppelt ist und dessen drittem Eingang (701) der Zeitgeberimpuls (T1) zur Erzeugung der ersten Ziffernstelle zugeführt wird, indem das logische Schaltnetz so ausgelegt ist. daß beim Auftreten eines Signals am ersten Eingang, wenn entweder gleichzeitig ein Signal am zweiten Eingang und kein Signal am dritten Eingang anliegt, oder beim Nichtauftreten eines Signals am zweiten Eingang beim gleichzeitigen Nichtauftreten eines Signals am dritten Eingang ein Korrekturbit (P) auf der P-Ausgangsleitung (20) des logischen Schaltnetzes erzeugt wird.

5. Analog-Digital-Umsetzer mit für jede Ziffernstelle des Ausgangs-Digitalwerts besonderer Addierschaltung (Fig. 10: 801 bis 805). die sowohl den entsprechenden Registern (251 bis 254) zur Speicherung des Ausgangs-Digitalwerts als auch der der Vergleichseinrichtung (300. 400) nachgeschalteten Codiervorrichtung (700) nachgeschaltet sind und bei denen jeweils von der der nächstniedrigen Ziffernstelle zugeordneten Addierschaltung (ζ. B. 805) sowohl eine Borgerais auch eine Ubertragsleitung an die der nächsthöheren Ziffernstelle zugeordnete Addierschaltung (ζ. B. 804) angeschlossen ist. zur Durchführung des Verfahrens nach Anspruch 1 bis 3 und nach der Anordnung des Anspruchs 4. dadurch gekennzeichnet, daß zusätzlich zu den Ziffernbit-Eingängen Vorzeichensteuerungs- und Korrekturbit-Eingänge an den Addierschaltungen (801 bis 805) vorgesehen sind, daß bei Betrieb der Addierschaltungen (802 bis 805) mit Ausnahme der Addierschaltung (801), die der höchsten Ziffernstelle zugeordnet ist, beim Auftreten eines M-Vorzeichensteuerungsbits ohne gleichzeitiges Anliegen" aller anderen Eingangsbits am entsprechende^ Parallelausgang (60) neben allen Ziffernbits (4, 2, 1) ein Borgerbit (B) auftritt, beim gleichzeitigen Auftreten eines Vorzeichensteuerungsbits (M) mit einem Ubertragsbit (/) kein Bit am Parallelausgang (60) auftritt, beim gleichzeitigen Auftreten eines Vorzeichensteuerungsbits (M) mit einem Borgerbit (B) am Parallelausgang (60) ein Borgerbit (B)_begleitet von den beiden höchsten Ziffernbits (4, 2), beim gleichzeitigen Auftreten eines Korrekturbits (P) mit allen Ziffernbits (4, 2, J) am Parallelausgang (60) ein Ubertragsbit (Ü), beim gleichzeitigen Auftreten eines Korrekturbits (P) mit einem Ubertragsbit (Ü) und allen Ziffernbits (4, 2, 1) am Parallelausgang (60) ein Übertragsbit (Ü) und ein 1-Bit (1) und beim gleichzeitigen Auftreten ^ines Korrekturbits (P) mit allen Ziffernbits (4, 2, 1) mit einem Borgerbit (B) am Parallelausgang (60) die beiden höchsten Ziffernbits (4, 2) auftreten und daß der der höchsten Ziffernstelle zugeordneten Addierschaltung (801) das logische Schaltnetz zur Vorzeichenangabe in Verbindung und zusammenwirkend mit einem zweiten logischen Schaltnetz (801 ä) zur Anzeige eines außerhalb des Erfassungsbereichs des Analog-Digital-Umsetzers liegenden Eingangs-Analogsignals zugeordnet ist.

6. Analog-Digital-Umsetzer nach Anspruch 5, dadurch gekennzeichnet, daß die der höchsten Ziffernstelle zugeordnete Addierschaltung (801) so ausgelegt ist, daß auf der Vorzeichenanzeigeleitung (66) am Ausgang der genannten Addierschaltung (801) auf Grund der Fehlerkorrektur kein Vorzeichensteuerungsbit (M) trotz eingegebenen Vorzeichensteuerungsbits (M]_ auftritt, wenn gleichzeitig alle Ziffernbits (4. 2. 1) und ein Ubertragsbit (V) an ihrem Eingang auftreten, ein Vorzeichensteuerungsbit (M) trotz Nichtanliegen eines Vorzeichensteuerungsbits (M) am Eingang der Addierschaltung (801) auftritt, wenn lediglich ein Borgerbit (B) auf ihren Eingang übertragen wird, daß weiterhin ein »Außerhalb des Erfassungsbereichs« anzeigendes Bit auf eine weitere Ausgangsleitung (65) der Addierschaltung_(801) übertragen wird, wenn alle Ziffernbits (4. 2. 1) gleichzeitig mit einem Ubertragsbit (Ü) an ihrem Eingang auftreten, wenn lediglich ein Borgerbit (B) in Begleitung eines Vorzeichensteuerungsbits (M) aii jhrem Eingang anliegt, wenn alle Ziffernbits (4. 2. 1) in Begleitung eines Korrekturbits (P) und wenn alle Ziffernbits (4. 2, 1) in Begleitung eines Korrekturbits (P) und eines Ubertragsbits (Ü) am Eingang der Addierschaltung (801) auftreten.

Hierzu 5 Blatt Zeichnungen

S09 58S 364 7 68

Bumlesdrjekerei Berlin