DE2324906B2 - Datenverarbeitungsanlage mit wiederholung beim auftreten eines fehlers - Google Patents

Datenverarbeitungsanlage mit wiederholung beim auftreten eines fehlers

Info

Publication number
DE2324906B2
DE2324906B2 DE19732324906 DE2324906A DE2324906B2 DE 2324906 B2 DE2324906 B2 DE 2324906B2 DE 19732324906 DE19732324906 DE 19732324906 DE 2324906 A DE2324906 A DE 2324906A DE 2324906 B2 DE2324906 B2 DE 2324906B2
Authority
DE
Germany
Prior art keywords
clock
data processing
signal
clock pulses
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732324906
Other languages
English (en)
Other versions
DE2324906A1 (de
DE2324906C3 (de
Inventor
Frederik Beekbergen Zandveld (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2324906A1 publication Critical patent/DE2324906A1/de
Publication of DE2324906B2 publication Critical patent/DE2324906B2/de
Application granted granted Critical
Publication of DE2324906C3 publication Critical patent/DE2324906C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1405Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/448Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482Procedural
    • G06F9/4484Executing subprograms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Retry When Errors Occur (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

55
60
Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage gemäß Oberbegriff des Anspruchs 1.
Fehler, die in einer Datenverarbeitungsanlage auftreten können, werden in »harte« und »weiche« Fehler eingeteilt. Wenn bei einer Operation ein Fehler auftritt, läßt man die Anlage wieder anlaufen, wobei »harte« Fehler auf genau die gleiche Weise auftreten; diese müssen dann repariert werden z. B. durch Ersatz eines klcmenles der Anlage. »Weiche« Fehler treten nach gegebenenfalls wiederholtem Wiedeninliiuf nicht mehr auf. Durch Wiederanlauf der Anlüge nach Erkennung eines Fehlers können die »weichen« Fehler gleichsam repariert werden, so daß die Anlage weniger hiiufig ausfüllt. Ein derartiges System ist z. B. aus der US-PS 35 33 065 bekannt. In dieser Patentschrift werden unter anderem Verfahren erwiihnt, durch die beim Wiederanlauf Informationsverluste vermieden werden können. Auf die Wirkungsweise des Fehlerdetektors bezieht sich die vorliegende Erfindung im übrigen nicht.
Weiche Fehler entstehen oft durch unerwünschte gegenseitige Beeinflussung von Teilen der Anlage und können oft durch Änderung der inneren Umstünde der Anlage beseitigt werden. Beispiele dieser Umstünde sind die Temperatur, die Speisespannung und die Flankensteilheit von Signalimpulsen, die übrigens selber wieder von z, B. der Temperatur und der Speisespannung abhängig sein können. Weitere Umstände können äußere Störsignale, eigene gegenseitige Beeinflussungen (Übersprechen) und Kombinationen dieser und weiterer Umstände sein. Wenn die Umstände ungünstig sind, können dadurch Fehler auftreten, daß Toleranzen überschritten werden, die für die Laufzeiten bestimmter elektrischer Signale, die Schaltgeschwindigkeiten von Flipflops u. dgl. gelten
Die Grenze zwischen harten und weichen Fehlern ist daher nicht scharf, und der vorliegenden Erfindung liegt die Aufgabe zugrunde, den Wiederanlauf derart durchzuführen, daß möglichst wenig weiche Fehler sich als harte Fehler äußern.
Diese Aufgabe wird durch die im Anspruch 1 angegebenen Merkmale gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen gekenn?eichnet.
Viele Fehler entstehen dadurch, daß unter bestimmten Umständen nicht genügend Zeit für eine bestimmte Funktion verfügbar ist. Dies trifft insbesondere für weiche Fehler zu. Dadurch, daß zeitweilig die Wiederholungszeit der Taktimpulse verlängert wird, können viele der weichen Fehler vermieden werden. Nach dem Ende des Zwischensipnals arbeilet die Anlage mit voller Geschwindigkeit weiter.
Aus der CA-PS 7 93 465 ist es bekannt, daß bei der Fernübertragung von Daten das Signal-Störverhältnis steigt, wenn die Datenübertragun^sgeschwindigkeit abnimmt. Eine Anwendung für Datenverarbeitungsanlagen, die im Fehlerfall in einen bereits durchlaufenen Zustand zurückgesetzt werden und bei denen dann ein Wiederanlaufvorgang ausgelöst wird, ist darin nicht angegeben. Aus der US-PS 36 23 017 ist ferner bekannt, eine Datenverarbeitungsanlage mit zwei verschiedenen Taktfrequenzen wahlweise zu betreiben. Die Umschaltung der Taktfrequenz wird jedoch nicht durch einen Fehler ausgelöst, sondern bei bestimmten Programmteiien, die eine lange Verarbeitungszeil erfordern.
Vorteilhaft ist ein Verzögerungselement vorgesehen, das das Fehlersignal empfängt und mit einer vorherbestimmten Verzögerung das Wiederanlaufsignal erzeugt, und daß zwischen dem Fehlersignal und dem Wiederanlaufsignal die Taktimpulse gesperrt sind. Die vorherbestimmte Verzögerungszeit kann gleich einer Vielzahi von Taktimpulszyklen gemacht werden; in dem Falle is' die Wahrscheinlichkeit groß, daß eine Anzahl Umstände sich vorteilhaft geändert haben, z. B., daß äußere Störungen oder Einschaltvorgänge beendet sind. An sich ist es aus der US-PS 35 48 177
bekannt, Taktimpulsc auf Grund eines Fehlersignals zu sperren, das angibt, ob während des nächsten Taktimp'ilszyklus ein Fehiur zu erwarten ist. Der Wiederanlauf erfolgt aus dem Zustand, in dem sich der dem Benutzer bekannte Teil der Anlage befand, als das Fehlersigna! auftrat. Dadurch, daß der Fehlerdetektor bereits ein Fehlersignal erzeugt, wenn die Wahrschein» lichkeit eines zukünftigen Fehlers besteht, wird keine Information zerstört. Andererseits muß der Spielraum für das Auftreten des Fehlsrsignals sehr groß bemessen werden, denn es hängt oft von der Information ab, ob ein Fehler auftritt. Fs sei angenommen, daß eine binäre »1« durch einen Impuls und eine »0« durch das Fehlen eines Impulses dargestellt wird. Wenn infolge einer Störung die Impulshöhe erniedrigt wird, ist dies im Falie einer »I« bemrkbar, im Falle einer »0« jedoch nicht. Wenn die Störung aus einem Impuls besteht, kann d'e »0« fälschlich als eine »1« betrachtet werden, aber der einer »1« zugeordnete Impuls wird sodann "erhöht, was unbedenklich ist. In vielen Fällen ist die Anforderung, daß keine Information zerstört werden darf, zu schwer dies ist gewiß der Fall, wenn Bearbeitungen an Informationen durchgeführt wird, die aus einem schnellen (Vordergrund-)Arbeitsspeichjr kleiner Kapazität aufgerufen wird, während die gleiche Information auch in einem langsameren Hauptspeicher, z. B. in einem Magnetringkernspeicher, vorhanden ist. Die gemäß der erwähnten US-PS 35 48 177 entstehende Verzögerung ist dabei bestimmt unzulässig groß. Im übrigen kann man auf das erwähnte Vorgreifen des Fehlersignals verzichten, in diesem Fall muß ein Teil der Verarbeitung der Information wiederholt v/erden. Dies kann dadurch erfolgen, daß die Steuervorrichtung in eine bereits durchlaufene Stellung zurückgestellt wird, z. B. indem sie einen Programmzähler enthält, der ein Stück zurückzählt. Es ist dabei möglich, daß bei der Wiederholung die Umstände (Temperatur, Speisespannung, usw.) sich so wenig geändert haben, daß der gleiche Fehler auftritt, der zuvor das Fehlersignal verursacht hatte. In dem Falle ist die Wahrscheinlichkeit groß, daß der (weiche) Fehler als ein harter Fehler betrachtet wird, wodurch ein Versagen (breakdown) signalisiert wird. Auch dies kostet sehr viel Zeit. Warten vor dem Wiederanlauf ergibt einen günstigen Kompromiß.
Wenn in der Datenverarbeitungsanlage ein schneller Arbeitsspeicher kleiner Kapazität und ein Hauptspeicher vorgesehen sind, kann gemäß einer weiteren Ausbildung der Erfindung auf Grund des erwähnten Fehlersignals die Information des Arbeitsspeichers gelöscht werden. Nach dem Löschen der Information kann die sodann erneut erforderliche gleiche Information aus dem Hauptspeicher aufgerufen werden. Die in einem Arbeitsspeicher gespeicherte Information gelangt in diesem Falle meistens an eine andere Stelle in diesem Speicher. Auf diese Weise läßt sich mit einem Arbeitsspeicher, in dem sich eine geringe Zahl von fehlerhaften Bitstellen befindet, dennoch zufriedenstellend arbeiten,insbesondere, weil üblicherweise nicht die ganze gespeicherte Information wieder verwendet wird, so daß ein einziger Fehler nicht schwer ins Gewicht fällt.
Ein Ausführungsbeispiel der Erfindung wird nachstehend an Hand der Zeichnung näher erläutert. In der Zeichnung zeigt
Fig. 1 Tdktimpulsdiagramme gemäß dem Ausführungsbeispiel bei vier Taktimpulsen je Zyklus,
Fig. 2 Taktimpulsdiagramme bei zwei Taktimpuisen je Zyklus,
Fig. 3 ein Blockschallbild einer Vorrichtung zur Verwirklichung des Diagramms B der Fig. I,
Fig. 4 ein Blockschaltbild siner Datenverarbeitung«' anlage.
Fig. I zeigt Taktimpulsdiagramme bei vier Taktimpulsen je Zyklus, Die vier Taktimpulse eines Zyklus erscheinen stets nacheinander auf den zugeordneten Taktimpulsleitungcn, Dies wird in Fig, !, A 1 bis /14 veranschaulicht, In Fig. I, Λ5, sind die Taktimpulse in einem Diagramm zusammengefaßt, um ein kompakteres Bild zu erhalten. Die Impulse behalten ihre ursprünglichen Bezugsziffern bei, so daß z, B. eine »3« bedeutet, daß es sich um einen der Impulse der Fig. 1, A3, handelt. Fig. IB veranschaulicht einen Wiederanlaufvorgang (in einem Diagramm zusammengefaßt). Am Anfang wird der normale Sachverlauf durch das Fehlersignal beendigt. Das Wiederanlaufsignal kann entweder unmittelbar oder mit einer gewissen Verzögerung erzeugt werden, aber dieser Effekt ist in Fig. IB nicht dargestellt. Ein typischer Wert für die Verzögerung ist z. B. 0,1 bis 0,01 Sekunden. Gemäß Fig. IB wird jeweils ein Impuls durchgelassen, wonach vier Impulse gesperrt werden. Nach fünf Zyklen gemäß Fig. 1, /15, ist nunmehr genau ein einziger zweiter Taktimpulszyklus gebildet. Nach einem oder mehreren derartigen zweiten Zyklen wird das Zwischeiüignal beendet, wonach sämtliche Taktimpulse durchgelassen werden. Nach jedem während des Vorhandenseins des Zwischensignals durchgelassenen Taktimpuls ergibt sich somit ein Intervall, das gleich einem ganzen Zyklus ist und in dem »weiche« Fehler kaum Gelegenheit haben, sich bemerkbar zu machen.
Gemäß Fig. IC sind aus den während des Zwischensignals in Fig. 1 B durchgelassenen Taktimpulsen längere Impulse gebildet, und zwar die Impulse Γ, 2', 3', 4'. Statt des Verfahrens nach Fig. IB können auch andere Kombinationen von Impulsen gesperrt bzw. durchgelassen werden. Das kann in bestimmten Fällen zweckmäßig sein.
Fig. 2 gibt einige Beispiele eines aus zwei Taktimpulsen bestehenden Zyklus. Fig. 2 A entspricht Fig. IA. Fig. 2B entspricht Fig. IB. In Fig. IC ist die Zeit, während der das Zwischensignal vorhanden ist, doppelt so lange wie in Fig. 2B. In Fig. 2D werden jeweils zwei aufeinanderfolgende Zyklen von je zwei Taktimpuisen gesperrt, nachdem ein Taktimpuls durchgelassen ist. Die Zeit, während der das Zwischensignal vorhanden ist, kann verschieden lang sein. Wenn z.B. während einer Multiplikationsoperation ein Fehler aufgetreten ist, kann diese ganze Operation mit den langer dauernden zweiten Taktimpulszykien wiederholt werden, denn wenn eine längere Verzögerung vor dem Auftreten des Wiederanlaufsignals eingebaut ist, bildet diese Verzögerung den größten Zeitverlust. Außerdem fängt der Wiederanlaufvorgang in einem »wiederanlaufiahigen« Punkt an, z. B. beim Beginn der Rechenoperation, in der der Fehler aufgetreten war. Dieser Punkt kann manchmal, z. B. bei einer Divisionsoperation oder einem anderen komplizierten Vorgang, eine Vielzahl von Taktimpulszykien, z. B. bis zu 100 Zyklen, zurückliegen. Auf diese Weise werden häufig viele Zyklen »langsam« durchlaufen.
Fig. 3 zeigt ein Blockschaltbild einer Vorrichtung, die einen Taktgeber CLOCK, eine Verarbeitungsvorrichtung PROC, eine Steuervorrichtung CNT, zwei bistabile Elemente Fund R, ein Verzögerungselement DL. sechs logische UND-Glieder ANDQl, 02, 03,
04, 10 und 13 unC vier logische ODER-Glieder OR 1 ... 4 enthält.
Es gibt vier Arbeitsmodi, die durch die Zustände der bistabilen Elemente F und R gesteuert werden.
Im Normalzustand sind die bistabilen Elemente F und R im »O«-Zustand, so daß die »O«-Ausgänge hoch sind (logischer Wert 1). Infolgedessen empfängt das logische UND-Glied ANDiQ zwei hohe Signale. Das deshalb hohe Ausgangssignal von ANDiO wird über die logischen ODER-Glieder ORi ... 4 an die logisehen UND-Gatter AND0,i ... 0,4 weitergeleitet, die durch zwei hohe Signale auf die Weiterleitung der positiven Taktimpulse des Taktgebers CLOCK vorbereitet werden. Unter dieser Steuerung arbeitet die Verarbeitungsvorrichfung PROC mit voller Geschwindigkeil. Diese Verafbeitungsvorrichtung PROC enthält Mittel zur Erkennung eines Fehlers; solche Mittel sind an sich bekannt und werden hier nicht näher erläutert. Wenn ein Fehler erkannt wird, erscheint ein positiver Impuls am Ausgang FT der Verarbeitungsvorrichtung PROC, wodurch das bistabile Element F in den »1«-Zustand gebracht wird, so daß sein »O«-Ausgang niedrig wird, wodurch die logischen UND-Glieder ANDOi ...04 gesperrt werden. Pas Signal am »!«-Ausgang des bistabilen Elementes F wird vom Verzögerungselement DL verzögert an das bistabile Element R weitergeleitet, wodurch dieses auch in den »!«-Zustand gebracht wird. Das logische UND-Glied AND 13 empfangt nunmehr die hohen Signale von den »!«-Ausgängen der bistabilen Elemente Fund R. Der Taktgeber CLOCK gibt ständig Taktimpulse ab, die vorläufig gesperrt werden. Dies kennzeichnet die vorstehend erwähnte Wartelage von typisch 0,1 bis 0,01 Sekunden, bevor ein »langsamer« Wiederanlauf' erfolgt. Nachdem das bistabile Element R jedoch in den »!«-Zustand gebracht worden ist, erreicht der nächste »4«-Taktimpuls das logische UND-Glied AND 13, wodurch dieses Gatter drei hohe Signale empfängt und somit einen Impuls abgibt, der als Rücksetzimpuls (reset) wirkt. Dadurch wird das bistabile Element /-in den »0«-Zustand zurückgesetzt. Außerdem wird der Rücksetzimpuls der Steuervorrichtung CNTzugeführt, die weiicr die !-, 2- und 3-Takiimpulse empfangt. In diesem Augenblick liegt das Wiederanlaufsigna! (bistabiles Element /-"ist im »0«-Zustand), aber auch noch das Zwischensignal vor (die bistabilen Elemente F und R sind nicht im »!«-Zustand), so daß die Steuervorrichtung CNT über die logischen ODER-Glieder OR 1 ... 4 die logischen UND-Glieder ANDO) ... 04 wechselweise öffnet und sperrt. Hat die Operation die ursprüngliche Fehlersituation ohne Schwierigkeiten durchlaufen, so gibt die Verarbeitungsvorrichtung PROC durch das Signal OK an, daß wieder mit voller Geschwindigkeit gearbeitet werden darf. Dieses Signal OK wird denn auch als Rücksetzsignal für das bistabile Element R benutzt.
Die Steuervorrichtung CNT enthält gemäß Fig. 4 drei bistabile Elemente 70, 7*1, Tl, zwölf logische UND-Glieder ANDZOi, 202, 203, 204, 210, 211, 212. 213, 214, 215, 216, 217 und vier logische ODER-Glieder ORlO, 21, 22, 23. Die Steuervorrichtung CNT kann weiter allerhand weitere Bauteile enthalten, z. B. einen Procrammziihlcr, Steuerregister u. dgl., aber es ist auch möglich, daß sich diese in der Verarbeitungsvorrichtung PROC oder anderswo befinden. Die Steuer- vorrichtung CNT empfängt den Rücksetzimpuls vom logischen UND-Glied AND\3. Dadurch werden über die logischen ODER-Glieder OR20, 21 und 23 die bistabilen Elemente TO, Ti und Tl in den »0«-Zustand gebracht. Infolgedessen empfangt das logische UND-Glied ANDlOl (als einziges der Glieder ANDlOi ... 204) zwei hohe Signale, wodurch das logische UND-Glied ANDOi der Fig. 3 vom Signal am Ausgang 1SL auf die Weiterleitung des nächsten »!«-Taktimpulses vobereitet ist, Der nächste »2«-TaktimpuIs steuert das logische UND-Glied ANDlU an, das weiter die gleichen Signale wie das logische UND-Glied ANDlOi empfängt und deshalb über das logische ODER-Glied ORIl das bistabile Element 7*2 in den »!«-Zustand bringt.
Die jetzt folgenden 3-Taktimpulse und 4-Taktimpulse haben keine weiteren Folgen. Der nächste !-Taktimpuls wird vom logischen UND-Glied ANDlil durchgelassen, denn dieses empfängt Signale "om !-Ausgang des bistabilen Elementes Tl und vom 0-Ausgang des bistabilen Elementes TO. Infolgedessen wird das bistabile Element Ti in den »1«-Zustand gebracnt. Jetzt empfangt das logische UND-Glied ANDlOl als einziges der Verknüpfungsglieder ANDlOi ... 204 zwei hohe Signale, so daß über das logische ODER-Glied ORl das logische UND-Glied ANDOl auf die Weiterleitung des nächsten 2-Taktimpulses vorbereitet wird. Beim folgenden 3-Taktsignal empfängt das logische UND-Glied ANDH6 auch die Signale vom 0-A^gang des bistabilen Elementes TO und vom !-Ausgang des bistabilen Elementes Tl. Sodann wird über das logische ODER-Glied OR13 das bistabile Etement Tl wieder in den »0«-Zusland zurückgesetzt. Beim jetzt folgenden 4-TaktimpuIs geschieht nichts. Beim folgenden !-Taktimpuls empfangt das logische UND-Glied ANDIlO hohe Signale vom 1-Ausgang des bistabilen Elementes Tl und vom 0-Ausgang des bistabilen Elementes Tl, so daß das bistabile Element 7*0 ir> den »!«-Zustand gebracht wird. Beim folgenden 2-Taktimpuls geschieht wieder nichts. Beim folgenden 3-Taktimpuls wird mittels der hohen Signale an den !-Ausgängen der bistabilen Elemente 7*0 und 7*1 und somit über das logische ODER-Glied OR3 der Taktimpuls an die VerarbeitungsvorrichtungPROC(I ig. 3) weitergeleifet. Beim folgenden 4-Taktimpuls geschieht wiederum nichts. Beim folgenden i-TakiimpüJ5 empfängt das logische UND-Glied AND115 drei hohe Signale, nämlich auch von den 1-Ausgängen der bistabilen Elemente TO und Tl. Über das logische ODER-Glied ORIl wir 1 dann das bistabile Element Tl wieder in den »1 «-Zustand gebracht.
Beim darauffolgenden 2-TaktimpuIs empfängt das logische UND-Glied ANDlYb drei hohe Signale, nämlich auch von den !-Ausgängen der bistabilen Elemente 7*0 und Tl. Über das logische ODER-Glied ΟΛ21 wird das bistabile Element 7*1 in den 0-Zustand zurückgesetzt. Beim folgenden 3-Taktimpuls geschieht nichts. Beim folgenden 4-Taktimpuls empfängt das logische. UND-Glied AND103 hohe Signale vom 1-Ausgang des bistabilen Elementes TO und vom 0-Ausgang des bistabilen Elementes Ti, so daß über das logische ODER-Glied OR4 das logische UND-Glied ANDOA auf die Weiterleitung vorbereitet ist. Beim darauffolgenden 1-Taktimpuls empfangt mittels weiterer hoher Signale vom 1-Ausgang des bistabilen Elementes TO und vom 0-Ausgang des bistabilen Elementes 7*1 das logische UND-Glied ANDlYI drei hohe Signale. Sodann wird über das logische ODER-Glied ΟΛ23 das bistabile Element Tl in den »0«-Zustand zurückgesetzt. Beim folgenden 2-Taktimpuls geschieht nichts. Beim darauffolgenden 3-Taktimpuls
609 524/403
empfangt das logische UND-Glied ANDlU drei hohe ODER-Glied ORlO wird das bistabile Element TO in Signale, nämlich auch von den 0-Ausgängen der bi- den »O«-Zustand zurückgesetzt. Beim folgenden stabilen Elemente TX und Tl. Über das logische 4-TaktimpuIs geschieht nichts.
Takt Zustand Funktion
impuls ro π τι
I 000 !-Taktimpuls durchgelassen
2 001 -
3 -
4 -
1 011 -
2 2-Taktimpuls durchgelassen
3 010 -
4 -
1 110 -
2 -
3 3-TaktL.npuls durchgelassen
4 -
1 111 -
2 101 -
3
4 4-Taktimpuls durchgelassen
1 100 -
2 -
3 000 -
4
Di vorstehende Tafel gibt an, bei welchen Takt- Steuervorrichtung CNTm Fig. 3 und in Fig. 4 mit impulsen sich die Zustände der respektiven Elemente dem übrigen Teil der Anlage verbunden sind, sind ändern und bei weichen Taktimpulsen die Verarbei- mit dem gleichen Bezugszeichen bezeichnet,
tungsvorrichtung PROC einen Taktimpuls empfängt. Die Information in nichtdargestellten Vordergrund-Nach fünf normalen Taktimpulszyklen ist ein zweiter 35 speichern kann vom Fehlersignai (FT) oder vom Rück-Taklimpulszyklus erzeugt, während die Steuervorrich- setzsignal gelöscht werden. Es ist an sich bekannt, tung CNT wieder in die Anfangslage gelangt ist. solche Speicher wieder mit Information zu füllen. Es Schließlich gibt die Verarbeitungsvorrichtung PROC ist z. B. möglich, den ersten Takdmpuiszyklus nach ein ΟΑΓ-Signal ab, durch das das bistabile Element R dem Wiederanlauf ausschließlich zu diesem Zweck in den »0«-Zustand zurückgesetzt wird (Fig. 3); so- 4° zu benutzen. Auch das Rücksetzen der Verarbeitungsdann empfängt das logische UND-Glied ANDiO zwei vorrichtung PROCin einen bereits durchlaufenen Zuhohe Signale, wodurch die normalen Zyklen wieder stand kann durch eins dieser Signale gesteuert werden, anfangen können. Dies kann, muß aber nicht, am Ende Es ist auch möglich, daß die Verarbeitangsvorrichtung eines Zyklus erfolger. Die Leitungen, durch die die PROCsich selbst zurücksetzt.
Hierzu 2 Blatt Zeichnungen

Claims (6)

'J Patentansprüche:
1. Dutenycnirbeitungsanluge, die eine Steuervorrichtung, einen Taktgeber und eine durch die vom Taktgeber erzeugten Taktimpulse steuerbare Datenverarbeitungsvorrichlung mit einem Fehlerdetektor enthüll, wobei die Steuervorrichtung beim Auftreten eines Fehlers vom Fehlerdetektor in einen bereits durchlaufenen Zustand zurücksetzbar ist, wonach die Datenverarbcitunßsvorrichtung durch ein Wiederanlaufsignal zum Wiederanlauf gebracht werden, kann, dadurch gekennzeichnet, daß beim Wiederanlaufsignal die Steuervorrichtung (CNT) ein Zwischensignal erzeugt, unter dessen Steuerung der Taktgeber (CLOCK) zur Durchführung eines fehlelsicheren Wiederholungsablaufes während eines bestimmten ZeitraumesTaktimpulse erzeugt, deren Wiederholungszeit größer als die der vor dem Auftreten des Fehlersignals erzeugten Taktimpulse ist.
2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß durch das Zwischensigna! während einer ganzen Zahl von Taktimpulszyklen abwechselnd Taktimpulse gesperrt und durchgelassen werden können, um zweite, aus entsprechenden Taktimpulsen aufgebaute, langer dauernde Taktimpulszyklen zu bilden.
3. Datenverarbeitungsanlage nach Anspruch 2, bei der ein Zyklus aus η Taktimpulsen besteht, dadurch gekennzeichnet, daß während eines (kn + 1 )-fachen der erwähnten Zyklen durch das Zwischensignal abwechselnd ein Taktimpuls durchgelassen und kn Taktimpulse gesprerrt werden können (A:= 1,2...).
4. Datenverarbeitungsanlage nach Anspruch 2 oder 3, dadurch gekennzeichnet,daß aus den durchgelassenen Taktimpulsen längere impulse gebildet werden.
5. Datenverarbeitungsanlage nach einem der An-Sprüche 1 bis 4, dadurch gekennzeichnet, daß ein
iVerzögerungseiement (DL) vorgesehen ist, das das Fehlersignal empfängt und mit einer vorherbestimmten Verzögerung das Wiederanlaufsignal erzeugt, und daß zwischen dem Fehlersigna! und dem Wiederanlaufsignal die Taktimpulse gesperrt sind.
6. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 4, bei der ein Arbeitsspeicher kleiner Kapazität und ein Hauptspeicher gioßer Kapszität vorhanden sind, dadurch gekennzeichnet, daß beim Auftreten des erwähnten Fehlersignals die Information des Arbeitsspeichers gelöscht wird.
DE2324906A 1972-05-27 1973-05-17 Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers Expired DE2324906C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7207216A NL7207216A (de) 1972-05-27 1972-05-27

Publications (3)

Publication Number Publication Date
DE2324906A1 DE2324906A1 (de) 1973-12-06
DE2324906B2 true DE2324906B2 (de) 1976-06-10
DE2324906C3 DE2324906C3 (de) 1980-06-12

Family

ID=19816132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2324906A Expired DE2324906C3 (de) 1972-05-27 1973-05-17 Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers

Country Status (8)

Country Link
US (1) US3868647A (de)
JP (1) JPS531100B2 (de)
BE (1) BE800082A (de)
DE (1) DE2324906C3 (de)
FR (1) FR2189796B1 (de)
GB (1) GB1420997A (de)
IT (1) IT986103B (de)
NL (1) NL7207216A (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818701B2 (ja) * 1975-07-17 1983-04-14 オリンパス光学工業株式会社 テ−プカセツトノ テ−プマキソウチ
US4072852A (en) * 1976-08-23 1978-02-07 Honeywell Inc. Digital computer monitoring and restart circuit
US4172281A (en) * 1977-08-30 1979-10-23 Hewlett-Packard Company Microprogrammable control processor for a minicomputer or the like
US4241418A (en) * 1977-11-23 1980-12-23 Honeywell Information Systems Inc. Clock system having a dynamically selectable clock period
JPS5496220U (de) * 1977-12-20 1979-07-07
US4315685A (en) * 1978-08-24 1982-02-16 Canon Kabushiki Kaisha Image forming apparatus
US4287565A (en) * 1978-09-29 1981-09-01 Robert Bosch Gmbh Monitoring system for program controlled apparatus
JPS5570975A (en) * 1978-11-20 1980-05-28 Otani Denki Kk Winding method of magnetic tape and its unit
US4360915A (en) * 1979-02-07 1982-11-23 The Warner & Swasey Company Error detection means
JPS55158067U (de) * 1979-04-26 1980-11-13
DE3036926C2 (de) * 1980-09-30 1984-07-26 Siemens AG, 1000 Berlin und 8000 München Verfahren und Anordnung zur Steuerung des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
US4958309A (en) * 1989-01-30 1990-09-18 Nrc Corporation Apparatus and method for changing frequencies
US5218704A (en) * 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
JPH05298134A (ja) 1991-12-16 1993-11-12 Internatl Business Mach Corp <Ibm> コンピュータシステムにおける処理誤りの処理機構及び方法
DE4219433A1 (de) * 1992-06-13 1993-12-16 Man Technologie Gmbh Verfahren zur Steuerung eines rechnerunterstützten Prozeßsteuerungssystems
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system
US5903746A (en) * 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3453601A (en) * 1966-10-18 1969-07-01 Philco Ford Corp Two speed arithmetic calculator
US3623017A (en) * 1969-10-22 1971-11-23 Sperry Rand Corp Dual clocking arrangement for a digital computer

Also Published As

Publication number Publication date
BE800082A (fr) 1973-11-26
IT986103B (it) 1975-01-20
NL7207216A (de) 1973-11-29
DE2324906A1 (de) 1973-12-06
DE2324906C3 (de) 1980-06-12
JPS531100B2 (de) 1978-01-14
FR2189796A1 (de) 1974-01-25
FR2189796B1 (de) 1983-07-08
GB1420997A (en) 1976-01-14
US3868647A (en) 1975-02-25
JPS4944642A (de) 1974-04-26

Similar Documents

Publication Publication Date Title
DE2324906C3 (de) Datenverarbeitungsanlage nut Wiederholung beim Auftreten eines Fehlers
DE2731336C2 (de) Taktsystem
DE2220878B2 (de) Schaltungsanordnung zur digitalen Frequenzmessung
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE2357218A1 (de) Vorrichtung zum vorausberechnen der position eines bewegten teiles, beispielsweise in einem motor
DE1125698B (de) Schaltungsanordnung zur Abtastung von Aufzeichnungstraegern, auf denen Zeichen in Form von Bits in mehreren parallelen Spuren aufgezeichnet sind
DE3042105C2 (de)
DE1119567B (de) Geraet zur Speicherung von Informationen
EP0042961B1 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE2000564A1 (de) Einrichtung zum Synchronisieren
DE69131454T2 (de) Datenprozessor zur Impulssignalerzeugung als Antwort auf externes Taktsignal
DE1438958A1 (de) Numerische Positionssteuerung,insbesondere fuer Werkzeugmaschinen
DE2633155B2 (de) Einrichtung zur Erzeugung zeitdefinierter Funktionssteuersignale
DE1094020B (de) Periodisch arbeitende numerische Rechenmaschine
DE1103646B (de) Inkrement-Rechenmaschine
DE3240891C2 (de) Zählschaltung zum Messen von Zeitintervallen
EP0263960B1 (de) Schaltungsanordnung zum Übertragen von Datensignalen
AT208413B (de) Entzerrender Telegraphenübertrager
DE2620059B2 (de) Anordnung zur gleichzeitigen Überwachung von Digital- und Taktsignalen
DE19707512C1 (de) Verfahren und Vorrichtung zum Regenerieren/Substituieren eines Taktpulses auf einen Ausgangspuls
DE1079355B (de) Pruefeinrichtung fuer ferromagnetische und ferroelektrische Speicheranordnungen
AT208414B (de) Magnetisches Mehrfach-Verschiebungsregister
DE975741C (de) Verfahren und Anordnung zur Wiedergabe von durch einzelne Impulse kurzer Dauer dargestellten Informationen unter Betaetigung eines Anzeigeorgans
DE1948835C3 (de) Einrichtung zum Steuern eines Druck- oder Stanzwerkes
DE1574937C (de) . Einrichtung zum Unwirksammachen von Fehlern in Kodegruppen, die durch einen aus einer Informationsquelle gespeisten Schreiber auf einen Informationsträger geschrieben werden

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee