DE2321637A1 - Synchronisator-demodulator fuer telemetriezwecke - Google Patents

Description

Synchronisator-Demodulator für Telerietriezwecke

Die Erfindung, die zum Gebiet der radioelektrischen Techniken ge-' hört und. insbesondere auf die Verbindungen mit Satelliten oder anderen Raumfahrzeugen ausgerichtet ist, betrifft einerseits einen Synchronisator-Demodulator für eine im Zweiphasencode B0 codierte: Nachricht (E 0 S) , die einen Hilfsträger phasenraoduliert, d.h.

einen Synchronisator-Demodulator P S Kj und andererseits eine Anordnung zur Aufhebung der Mehrdeutigkeit einer binär co-

dierten Nachricht, im vorliegenden Falle NRZ, welche Anordnung ! in einem solchen Synchronisator-Bemoäulator benutat wird.

Damit hinsichtlich der Bedeutung der im folgenden benutzten bekanp-S ten Ausdrücke keine Mehrdeutigkeit auftritt und auch die Bedeutung j der anderen in der Beschreibung benutzten Ausdrücke klar ist, sol·'-len nun zunächst die Bezeichnungen und Definitionen für diese ι drücke gebracht werden.

Zuallererst soll festgehalten werden, daß die Fernübertragung P SjK (phase shifi". ke^Lng} ein Verfahren für die Phasenmodulation eines

309146/0900

Hilfsträgers mit einem Signal PCM ist, bei dem der-Hilfsträger, eine Welligkeit aufweist, die die Nachricht trägtj der ^:"Hilfsträger" kann einen "Träger" modulieren oder nicht. Die hier betrachtete Modulation ist diejenige, die einer stochastischen Nachricht mit zwei möglichen Niveaus (+1. und -1) aufgeprägt wird, die durch ein Signal PCM, NRZ oder ein zweiphasiges Signal ^(B 0) codiert isi:. Cvgl. Flg. 1). Außerdem ist die Fernübertragung PSK charakterisiert

durch das Verhältnis η =, f /F, wobei f die Taktfrequenz des Hilf*-

trägers und F die digitale Taktfrequenz ist.

Das PCM-System (Pulse Code Modulation) ist ein Zeitmultiplexsysten, das im allgemeinen verwendet wird, wenn eine große Anzahl von Informationen in der Form von aufeinanderfolgenden Impulsen übertragen werden soll. Jeder Impuls, der eines von zwei möglichen Niveaus "O" oder "1" annehmen kann, wird mit "bit" bezeichnet. Jeder Kanal der Fernübertragung wird binär codiert, um eins oder mehrere Worte aufzubauen. Eine aus einer bestimmten Anzahl von Worten bestehende Gruppe stellt einen Satz oäer Zyklus dar und eine aus mehreren Sätzen bestehende Gruppe bildet einen Block»

Die übertragene Nachricht PCM wird aus eiaer Gruppe von Worten, Sätzen und Blöcken aufgebaut^ die im lasieren der Machrieht durch bestiiiäüte BinärkonfigurationeB wiedesr anfbamfaar sind? t-?©lehe Konfigurationen gut bestimmt worden

[ Auf dies® Weise stellt sich öle Nachriefet E⁵CIf als e±n& Folge von O und I ösr_f die eisisa stoefaas fei sehen Ch&iicüztog aufweist _f und. gemäß

3-äfes£^L;feSGfsis--w±^ä_iI co??- üfeÄÄehs^s-is© aus den -

~³~ 232163?

weiter unten aufgeführten Codes ausgewählt wird. In der folgenden Tabelle bezeichnet T die Periodendauer des Codes, so daß die digitale Taktfrequenz oder die Kadenz F = l/T ist.

- Codes HRZ (no return to zero)

Die gesamte Periode bildet den Informationsträger

a) Code NRZ-L (Level) oder NRZ-C (Chancre)

Eine 1 oder eine 0 werden durch ein hohes Niveau bzw. durch ein niedriges Niveau dargestellt (gemäß einer angenommenen Vereinbarung). Es tritt jedesmal dann ein übergang auf, wenn das bit den Zustand ändert (übergang von 0 nach 1 oder von 1 nach 0).

b) Code NRZ-M (Mark)

Das Auftreten einer 1 wird durch einen positiven oder ! negativen Niveauübergang markiert, wobei die Art des [ Übergangs davon abhängt, ob das vorhergehende Niveau niedrig oder hoch lag? den Nullen ist keine Wirkung zugeordnet .

c) Code NRZ-S (Space)

Das Auftreten einer 0 wird durch einen positiven oder negativen Niveauübergang markiert, wobei die Art des Überganges von dem vorhergehenden Niveau abhängt; die Einsen haben keine Wirkung.
2. Zweiphasige Codes

Die zweiphasigen Codes sind das Ergebnis der Multiplikation der Code NRZ mit der sich in Phase mit dem Signal befindlichen digitalen Taktfrequenz F.

309846/0900

-■ 4

2321631

a) Zweiphasiger, Code L oäex C (B 0~h oder. B J0-C) Die information wird durch einen Öfoergahg im Periodenbereich dargestellt; z.B. einen negativen übergang für eine 1 und einen positiven Übergang;für eine 0.

b).Zweipfaaslger Code S XB 0 - S)

Dieser Code wird ausgehend von dem Code I-IRZ-M aufgebaut. Das Auftreten einer 1 stellt sich durch eine Inversion in der Übergangs richtung verzögert um eine hai-· be Periode dar.

c) Zweiphasiger Code M (B 0 - M)

Dieser Code wird ausgehend von dem Code IJRZ-S aufgebaut;

das Auftreten einer 0 stellt sich als eine Inversion j

in Richtung des überganges^verzögert um eine halbe Periode dar. Wir erinnern uns daran, daß der Code B 0-S ausgehend von dem Code NRZ-M aufgebaut wurde. ■

■ !

Die verschiedenen Codes sind in der Figur 2 dargestellt.

Nachdem die Definitionen nun festgesetzt sind, ist hier Gelegenheit gegeben, noch einmal zu präzisieren,· daß sich die Erfindung auf einen Synchronisator-Demodulator PSK bezieht, der eine ausgesandte Nachricht PSK empfangen soll, die durch einen im Zweiphasencode S modulierten Hilfsträger aufgebaut wird, und der der Realisierung einer kohärenten Demodulation der Nachricht und der Extraktion eines lokalen Uhrsignals und einer in NRZ

I codierten Nachricht (NRZ-C) dient; diese letztere Nachricht kann j dekommutiert werden, in^dem das auch erzeugte lokale Uhrsignal

309846/0900 " ⁵ "

benutzt wird; dies soll alles in Gegenwart des Rauschens stattfin den.

Ein Synchronisator-Demodulator PSK gibt im allgemeinen nach Extraktion der Nachricht und nach ihrerrffibdulation eine Information j ab, die wiederum eine gewisse Mehrdeutigkeit aufweist, d.h. es
ist nicht sicher, daß sich "1" anstelle von "O"Tnnigekehrt befinden. Dies wird durch eine bei der Restitution der lokal wieder
aufgebauten Taktgeberfreguenz auftretenden Unsicherheit und nach
Division durch 2 oder durch eine Potenz von 2 hervorgerufen. Deshalb weist auch eine derartige Synchronisator-Demodulatoranord-

nung im allgemeinen eine Einrichtung auf, die so eingeschaltet '

i ist, daß sie nach Beendigung der Demodulationsoperation zur Wir-j

kung kommt und die in Frage stehende Mehrdeutigkeit aufhebt. :

Ein zu diesem Zwecke häufiger angewendetes Verfahren umfaßt die EJr fassung des zweiphasigen Signals und ausgehend von diesem Signal J die Durchführung einer statistischen Zählung der übergänge vom

■ Halbbit (ä mi-bit) und vom Beginn des bit (en debut de bit).gemäß I

' i

dem Ergebniswert des Zählers (Maximalwert oder Null) wird entschieden, ob die Taktgeberfreguenz F beibehalten oder invertiert
v/erden soll.

' Ein anderes Verfahren besteht aus dem Filtern des Signales NRZ j und aus dem Endriegel^einer monostabilen Kippschaltung ausgehend

^; von diesem gefilterten Signal und angenommenen übergängen, welche Kippschaltung die Divisionseinrichtung oder die Divisionskette in der Phase zurückstellt* . ..

309846/0900 " ⁶ "

Diese Verfahren basieren auf der Erfassung der Übergänge der in das Rauschen eingebetteten Nachricht und sie sind insofern nicht geeignet, als sie eine wesentliche Schwelle besitzen, bei der das Erfassen der Übergänge der Nachricht nicht mehr fehlerfrei er· folgen kann und die Übergänge im Rauschen untergehen.

Die Anweisung, die Taktgeberfrequenz bezüglich der Phase zurückzustellen, erscheint unter diesen Umständen unangebracht und macht aus diesem Grunde die erfaßte Nachricht nicht auswertbar.

Daher hat sich die vorliegende Erfindung auch die Aufgabe gestellij:, eine Anordnung zur Aufhebung der Mehrdeutigkeit zu schaffen, die j

in einem Synchronisator-Demodulator PSK verwendbar ist, welche Anordnung frei von einer Begrenzung der Funktionsschwelle ist und I zu diesem Zwecke Mittel aufweist, die von den bekannten abweichen^

Wie man noch sehen wird, bestehen diese Mittel im- wesentlichen au einer Phasenschleife, die sich auf die Übergänge der in NRZ-M codierten Nachrichtjver riegelt, die in dem Synchronisator-Demodula4 tor PSK aufgebaut wird, ohne die Leistung zu beeinflussen und gleichzeitig in Gegenwart des Rauschens zu arbeiten.

Der Hauptvorteil dieser Lösung ist darin zu sehen, daß die Schwelle der Schleife wesentlich niedriger ist als die Schwelle des Systeme, das auf der Erfassung des Überganges einer im Rauschen liegenden Nachricht basiert (d'un message bruite). Daher besteht keine durch das Rauschen hervorgerufene Beeinträchtigung, abgesehen von der Begrenziin^ der Schwelle der Schleife, die relativ niedrig ist.

309846/0900 " ⁷ "

~⁷' 232183?

Es ist festzuhalten, daß in einer bekannten Synchronisations und Erfassungsanordnung die erfaßte Information nicht mehr answer

bar wird, eher die Acquisition der Taktfrequenz verloren geht. (Erfassung der Taktfrequenz)

Ein weiteres Ziel der Erfindung ist die Schaffung eines Synchroni sator-Demodulators PSK, der mit einer solchen Anordnung zur Auf hebung der Mehrdeutigkeit versehen ist.

Andererseits könnte man auch sagen, daß sich die Erfindung auch ! die Aufgabe gestellt hat, einen Synchronisator-Demodulator PSK zu schaffen, dessen Leistungsvermögen so dicht wie möglich an das optimale Leistungsvermögen herankommt, der einen weiten Arbeitsfrequenzbereich besitzt, dessen Leistungsvermögen wesentlich größer ist als das Leistungsvermögen der bekannten Synchronisator-Demodulatoren PSK und bei dem bekanntebhasenschleifen mit spannunggesteuerten Oszillatoren (VCO) verwendet werden.

j Die Erfindung soll nun anhand der beigefügten Figuren näher beschrieben werden, von denen die Figuren 1 und 2 bereits zitiert

: worden sind.

t
Es zeigte:

Fig. 1 eine schematische Darstellung des Zusammenhanges zwischen j Taktfrequenz F, Binärnachricht* und Hilfsträger, und

* Fig. 2 verschiedene Codes.

• Es zeigt:

ι Fig. 3 eine schematische Darstellung des erfindungsgemäßen

309846/0900 " ⁸ "

chronisator-Demodulators PSK einschließlich der Anordnung

zur Aufhebung der Mehrdeutigkeit, Fig. 4 den Aufbau eines vorzugsweise verwendeten Strichgenerator Fig. 5 das Schaltbild eines auf null zurückstellbaren Integrator

wie erfindungsgemäß verwendet, und Fig. 6 zeigt den Aufbau einer der Phasenschleifen aus dem Synchronisator-Demodulator.

Innerhalb der Schaltkreise des Synchronisators-Demodulators sind drei Ketten I, II und III zu unterscheiden, die durch strichpunk tierte Darstellung in der Fig. 3 gekennzeichnet sind. Diese Ketteh stellen die Grundlage des erfindungsgemäßen Synchronisator-Demodujlators dar^lskimmen in ihrem Aufbau im wesentlichen überein.

Jede Kette weist in der Tat folgende Elemente auf:

- einen Trennverstärker 2_χ, 2_τι, ^₁₁₁ (amplificateur separateur);

- einen Strichgenerator 3_χ, 3^₁, 3 und

"- eine Phasenschleife 4 , 4-rjr 4_χΐΙ (boucle de phase).

Der "Strichgenerator" ist eine Anordnung für die Rückgewinnung der Taktfrequenz einer Nachricht aus stochastischen Binärsignalen die keine Leistung unter dieser Taktfrequenz übertragen, mit Hilf der Multiplikation des Signals mit dem um eine bestimmte Verzögerungszeit verzögerten Signal, wobei die Verzögerungszeit kleiner als die Periodendauer der Taktfrequenz ist.

Solche Strichgeneratoren oder Generatoren, die ein mehr oder weni*-

309846/0 90 0 " ⁹ "

ger äquivalentes Ergebnis bereitstellen, sind bekannt. Es soll hier z.B. auf den Artikel von William C. Lindsey und Marvin Kenneth Simon "Proceeding of the IEEE", Band 58, 9, September 197o, Seiten 1315-1321 verwiesen werden. In diesem Artikel werden Methoden beschrieben, die für die Rückgewinnung der Taktfrequenz eines Sig nals verwendbar sind und es werden dort auch einige Generatoren beschrieben, nämlich die eine uberhöhungsanordnung für ein quadratisches Eingangssignal benutzende Schleife und die Schleife nach Costas.

Nichtsdestoweniger soll hier vorzugsweise ein Prinzip für einen Strichgenerator verwendet werden, wie es im folgenden erläutert wird, da dieses Prinzip eine größere Leistungsfähigkeit aufweist.

Es wurde bereits vorstehend das .Prinzip der Multiplikation erwähnt, das durch eine Verzögerung des Binärsignals um eine Zeitdauer j!\ durch die Multiplikation dieses Signals mit dem gleichen, aber nicht verzögerten Signal gekennzeichnet ist, wobei Δ<^ T ist und T die Frequenz des Digitaltaktes ist.

Das Signal S (t) wird auf ein Verzögerungsglied gegeben, das das

Signal um Δ verzögert und an seinem Ausgang das Signal S (trΔ ) ί

abgibt. Dieses Signal wird auf den einen Eingang einer Multipliziereinrichtung gegeben, auf deren anderen Eingang das Signal (S (t) direkt gegeben wird, und zwar über eine Zweigleitung.

j Es werde z.B. angenommen, daß dasjsignal S (t) die Form von stocha ' stischen Rechtsaalen—der—P-er4ode ΐ-aufweist und-die Verzö-—

3098A6/0900 - io -

- Io -

232163?

gerungszeit Δ = T/2 ist; die tibergangswahrscheinlichkeit ρ liegt zwischen ο "^" ρ = 1. Man kann graphisch leicht feststellen, daß man das Signal S (t) χ S (t- Δ ) i_n s-wei Signale zerlegen kann: S (t) χ S (t- Δ) = X (t) + Y (t).

Diese Aufteilung führt einerseits zu einem Signal X (t), das periodisch ist und den Digitaltakt F aufweist, welcher gesucht wird, und andererseits zu einem stochastischen Signal Y(t). Die im Strich - verfügbare Leistung ist eine Funktion der Verzögerung (mit einem Maximum bei Δ= T/2) und auch eine Funktion der Übergangswahrscheinlichkeit ρ des Signals S(t), wobei die Leistung-

2
proportional zu ρ ist.

Die Verzögerung Δ kann mit Hilfe einer Versögerungsleitung oder eines Filters verwirklicht werden. Einer der Vorteile der Erfindung ist darin zu sehen, daß diese Operation realisiert wird, indem der Digitalcharakter der Nachricht ausgenutzt wird (der - fall erforderlich - durch Elemente vertieft wird, die die Signale verarbeiten, um ihnen eine geeignete Form zu geben) und in^dem als ElJe ment für den Aufbau der Verzögerung ein gesteuertes Schieberegistejr verwendet wird. Das Schieberegister weist in bekannter Weise N Flipflops auf und das Ausgangssignal des Registers ist nach Durchlauf durch das Register um ein Zeitintervall Δ = NT verzögert, wen|n das SchieberegisterVÜer Taktfrequenz F angesteuert wird.

Wenn es aber erforderlich ist? daß die Verzögerung kleiner als T und insbesondere gleich T/2 sein soll, wird als Steuertakt für diT-edite-^aktfreguena-^fort 2 F -gewähitr- Allgemein ist d±e-

309846/0900 - " -.

Verwendung von F multipliziert mit einer bestimmten Potenz von zwei zu wählen.

Beispielsweise v/erde ein Schieberegister mit 4 Flip-flops benutzt, das von dem Signal S(t) gespeist wird.

Wenn man über geeignete Taktvielfache von F multipliziert mit Potenzen von 2 (2F, 4F_f 8F_f usw.)verfügt, sollte zur Erreichung der gewünschten Verzögerung das Register durch eine geeignete Anzahl von Flip-flops in Abhängigkeit von dem Steuertakt aufgebaut werden; das heißt mit anderen Worten, daß bei einem aus pi Flip-flops bestehenden Register 1 eine Steuerfreguenz von 2mF mit m = 2^a zur Verfügung stehen muß oder daß die Divisionskette, die diese Frequenz abgeben soll, selbst wenigstens n-^Flipflops mit η = a + Ij aufweisen muß, wie weiter unten ausgeführt wird. j

Die Anzahl der Flip-flops des Schieberegisters ist eine Funktion des Rauschbandes am Eingang der Anordnung. Je mehr Flip-flops das Register aufweist, desto größer wird die auf den Strich (Zeichen) in Gegenwart des Rauschens zurückübertragen Energier der Eichtakt Crythme d¹ echantillonnage) wächst in demselben Maße.

Es soll hier präzisiert werden, daß die für die Realisierung des j Strxchgenerators verwendete Multipliziereinrxchtung ein Operator

i
für gleichzeitige Multiplikation (vorzugsweise ohne Verzögerung) mit zwei Eingängen und einem Ausgang sein soll. Dies kann eineanaloge Multipliziereinrichtung sein; aber auch hier kann man aus dem

309846/0900

232163?

Digitalcharakter der Bearbeitung Nutzen ziehen, um die Multiplizier einrichtung auf einfache Weise uzu realisieren und damit zu einem weiteren Vorteil zu gelangen. In der Tat findet man, daß im binäre|i Bereich ein logischer Schaltkreis "ausschließliches ODER", der die Funktion A θ B = Summe modulo Tfnrm^sem Falle einer Multiplizier einrichtung entspricht.

Erfindungsgemäß werden daher ein gesteuertes Schieberegister und ein ODER-ODER-Gatter zusammengefaßt.

Dieser Eiaugruppe müssen noch Mittel zur Erzeugung der Frequenz j

2mF zugeordnet werden, welche Frequenz für die Steuerung des Schieberegisters geeignet ist. Diese Anordnung ist in der Fig. 4 dargestellt.

Die in der Fig. 4 gezeigte Anordnung v/eist ein Schieberegister 21 j auf, das als gesteuertes Verzögerungselement wirkt und eine Multipliziereinrichtung vom Typ "ausschließliches ODER". Diese beiden Elemente ermöglichen die Multiplikation des Signals mit sich selbst in geeignet verzögerter Form. Sie werden vom Punkt A aus über einen

! Trennverstärker 23 und einen Begrenzer 24 mit einem oberen oder un teren Grenzpegel derart gespeist, daß am Eingang des Registers 21 echte Rechtecksignale anstehen. Am Ausgang der Multipliziereinrichtung 22 ist eine Phasenschleife 25 angeschlossen, die auf die Frequenz f_ der Anordnung ausgelegt ist (accroche sur la frequence). Diese Phasenschleife weist einen Aufbau im klassischen Sinne auf, jirv-dem die einzelnen Bauelemente eine Schleife bilden, und zwar

I -

iin folgender Reihenfolge: ODER-ODER-Gatter 26, ein verstärkender

309846/0900 - i3 -

Übertrager 27, der ein bezüglich null symmetrisches Signal abgibt, ein Schleifenfilter 28 vom analogen passiven"Typ, ein Differenzial rechenverstarker 29, auf dessen zweiten Eingang eine Bezugsspannung gegeben wird und einen spannungsgesteuerten Oszillator 2o.(VCO).
Wenn eine solche Schleife mit einer einen Strich enthaltenden Nach rieht gespeist wird, verriegelt die Schleife. In diesem Falle soll das Register 21 in geeigneter Weise gesteuert werden und zu diesen Zwecke gehört zur Schleife eine Divisionskette 19, die die Steuerfrequenz 2mf abgibt. Die lokalerzeugten Taktgebersignale mit der

Frequenz f_ stehen z.B. am Punkt B am Ausgang der Divisionskette an

ι und werden auf eine geeignete Stelle gegeben, von wo sie aus zum j

zweiten Eingang des ODER-ODER-Gatters 26 gelangen.

Man sieht, daß die verschiedenen Elemente 1 und 2 und 6-11 der An-!

i Ordnung untrennbar zusammen gehören, wenn es um die Erzeugung des !■

aufzufindenden Striches geht.

Der Generator bietet eine Reihe von Vorteilen, da er robust ist,
indem er mit einer Vielzahl von integrierten Schaltkreisen realisiert v/erden kann, einschließlich des Registers 21; er weist keine Regelung auf und arbeitet bei jeder beliebigen Frequenz ohne neue
Regelung (innerhalb sehr weiter Grenzen, die durch die Trägheit
j der Flip-flops eben sind), was die bekannten Anordnungen nicht erj möglichen. Weiterhin benötigt der Generator kein Eingangsfilter fü|T den Wiederaufbau eines Striches*

Es ist klar, daß bei einer Frequenzänderung die Steuerung des Registers 21, die-slch von- der-Änderung der- Frequenz des Oszillator^

309846/0900 - 14 -

2o ableitet, automatisch der Änderung der Frequenz folgt und sofort den Verzögerungswert des Registers anpaßt, wodurch eine feste Beziehung mit der Schleifenfrequenz aufrecht erhalten wird. Darüber hinaus kann bei einer wesentlichen Änderung der Arbeitsfrequenz auch der Gang (laprise) in der Divisionskette 19 kommutiert werden

Es soll nun genauer auf die Fig. 3 eingegangen werden. Das dritte Element einer jeden Kette I, II bzw. III ist eine Phasenschleife 4 , 4_TT bzw. 4_TII, die vorzugsweise vom üblichen Aufbau ist; die Phasenschleife koppelt sich unter einer Frequenz an, die in Zusammenhang mit den Signalen der Frequenz .f steht, die der Phasenschleife durch den zugeordneten Strichgenerator 3^, 3_TT bzw. zugeführt werden.

Nachdem Vorstehenden ist bereits klar, daß die drei Ketten I, II und III einen ähnlichen Aufbau aufweisen, so daß der Aufbau des Synchronisator-Demodulators PSK in großem Maße vereinfacht ist, trotz der Tatsache, daß die Arbeitsfrequenzen dieser Ketten nicht die selben sind.

In der Tat dient in der ersten Kette I der Generator 3_T zur Erzeugung einer Frequenz (2 f ), die in Beziehung zu der Frequenz f des Hilfsträgers steht; in der Kette II erzeugt der Generator 3 ^ die Frequenz 2F, die doppelt so groß wie die Taktgeberfrequenz ist In der Kette III erzeugt der Generator 3_IIT die Frequenz F des ührtaktes und im folgenden wird der Grund für diese Anordnung gezeigt .

- 15 -

309846/0900

Es soll hier nochmals darauf hingewiesen v/erden, daß die drei Ketten und die drei zugeordnetenjPhasenschleifen in ihrem Aufbau vollief identisch sind (vgl. Fig. 6). Allein der Gewinn der einzelnen
Schleifen ist infolge der verschiedenen Arbeitsfrequenzen verschieden, aber der Kapazitätswert des Schleifenfilters kann für jede der drei Schleifen derselbe sein; in dem Falle, in dem er derselbe ist kann dieser so gewählt werden, daß die Bandbreiten der Schleifen
bei 2F und F (in Prozenten des Taktes der Schleife) größer sind al£ bei 2 f ·, anstatt durch η dividiert zu werden, wird die Breite der j

ο — .j

Schleife nur durch Jn dividiert, wobei η gleich dem j-

Verhältnis f_Q/F ist. j

Eine derartige Anordnung führt zu einer relativen kurzen Acquisitionszeit; es ist somit klar, daß je größer die Bandbreite der
Schleife ist, desto kürzer die Acquisitionszeit wird.

Die Hilfsträgerwelle (oder die Trägerwelle), die die Frequenz f
auf v/eist und im B 0 S - Code moduliert ist, wird auf den Verstärke:: 2_ gegeben. Da zwei übergänge in der Periode auftreten, arbeiten
|der Strichgenerator 3_ und die Phasenschleife 4 bei der Frequenz J2 f . Aus diesem Grunde ist der Ausgang der Phasenschleife 4_T mit

i O I

|einer durch zwei teilenden Divisionseinrichtung 5 verbunden, die

äusgangsseitig mit einem Eingang einer Multipliziereinrichtung 6

verbunden ist, die z.B. vom Analog-Typ sein kann.

jUm die Binärnachricht zu extrahieren, wird die modulierte Welle
nicht nur auf den Generator 3 , sondern auch gleichzeitig auf den
^!zweiten Hingang der Multipliziereinrichtung 6 gegeben. Die Ilulti-

309846/0900 - « -

pliziereinrichtung gibt daraufhin an ihrem Ausgang die Nachricht ajb.

Es wird daran erinnert, daß die Nachricht im Zweiphasencode S codiert ist. Es werden daher Signale im Zweiphasencode S durch den Trennverstärker 2__T auf den Strichgenerator 3 gegeben. Es ist klar, daß die zweiphasige Nachricht von (Rechteck-)impulsen, die eine Dauer von 1 bit aufweisen und den übergängen ο nach 1 oder 1 nach ο der Nachricht ERZ entsprechen, und von Impulsen aufgebaut

wird, die eine Da.uer von 1/2 bit aufweisen und durch die Übergänge¹ im bit-Bereich zur Anzeige ihrer Anwesenheit erzeugt werden. Aus diesem Grunde arbeiten die Eleraente 3 und 4 _T nicht bei der | Frequenz F, sondern bei der Frequenz 2F und es ist daher wieder

erforderlich, am Ausang der Schleife 4__T eine durch zwei teilende j Divisionseinrichtung 7 anzuschließen, um auf einen Eingang einer Kultipliziereinrichtung 8. Signale geben zu können, die die Derpodulation der Nachricht bewirken können. Die auf den Eingang des Trennverstärkers 2 gegebene im Zweiphasencode S codierte Nach-

II
rieht wird auf den anderen Eingang der Multipliziereinrichtung 8 gegeben. Das .am Ausgang der Multipliziereinrichtung 8 anstehende Signal ist ein NRZ.M-Signal (gedämpft).

Tatsächlich versteht sich von selbst, daß bei einer Verarbeitung des Signals B 0.S nach seiner Emission auf der Grundlage der Nachricht NRZ.M die Multiplikation des Signals B 0.S mit dem Digitaltakt F, der sich in Phase mit dem Signal befindet, am Ausgang die Nachricht NRZ.M wieder aufbaut. '

Nun führt aber der Takt 2F, der ausgehend von der zweiten Kette

3098-48/0800 " ¹⁷ "

II nach Division durch 2 zu einer Mehrdeutigkeit in der Phase (d.h. F oder F-) und das Erkennen des Signals NRZ.M macht es aber erforderlich daß der Takt F keine Phasenmehrdeutigkeit aufweist.

Aus diesem Grunde wird erfindungsgemäß die Benutzung einer Anordnung der Aufhebung der Mehrdeutigkeit vorgeschlagen; im Vergleich zu den bekannten Anordnungen zur Aufhebung der Mehrdeutigkeit, die bereits weiter oben erwähnt worden sind und die eine Funktion^ grenzschwelle aufweisen, ist die erfindungsgemäße Anordnung besonders für die Realisierung eines Synchronisator-Demodulators intere s sant, der im Vergleich zu den bekannten Anordnungen einen besserer! Gewinn und eine verringerte Acguisitionszeit aufweist.

Zu diesem Zwecke wird die Aufhebung der Mehrdeutigkeit durch eine dritte Kette sichergestellt, die in ihrem Aufbau mit den beiden vorhergehenden Ketten vergleichbar ist, die sich aber auf das Signal NRZ.M verriegelt.

Es sollte der Tatsache Aufmerksamkeit geschenkt werden, daf^in die-f sem Falle am Ausgang der Schleife 4 eine Division der Frequenz durch 2 nicht erforderlich ist, da man ja bereits die Taktfrequenz F erhält.

j Da an dem Eingang des Synchronisator-Demodulators kein Impulssig- ! nal anliegt, sind die Frequenzen der Ketten II und III nämlich ι 2F und F der erwarteten Frequenz sehr nahe. Andererseits besitzen diese Ketten eine Bandbreite, die wesentlich größer ist als die-

: jenige der Kette I. Bei Anlegen des Signals_an.den.Eingang des

309846/0900 - ie -

Synchronisator-Demodulators verriegelt sich daher die Kette I mittels ihrer Schleife 4_χ und gleichzeitig verriegeln sich die Schlei fen 4__T und 4_riI der Ketten II bzw. III momentan. Andererseits führt eine Entriegelung über einige Zyklen der Schleife 4 für den Hilfsträger nicht zu einer Entriegelung der anderen Schlei fen.

Die Leistungen, insbesondere hinsichtlich der Wahrscheinlichkeit für das Auftreten von Fehlern, die mit einem erfindungsgemäßen Synchronisator-Demodulator erreichbar sind, sind mit denen eines Synchronisator-Demodulators vergleichbar, der als "optimal" bezeichnet werden kann; die Acquisitionszeit ist in extremem Ausmaß verkleinert worden und bleibt konstant, wie groß auch immer die Frequenz des Hilfsträgers oder des Digitaltaktes ist. Sie ist 4-Io mal so kurz wie die eines "optimal" bezeichneten Synchronisato: Demodulators, so daß seine Funktionsschwelle um 2 bis 3 dB verbes· sert ist, was in Gegenwart von Rauschen von Vorteil ist.

Diese Eigenschaften sind verständlicherweise insbesondere für eine Verbindung der Anordnung mit einem Raumfahrzeug von Vorteil, wobei die große Verbesserung der Leistungsfähigkeit und die Sicherheit der Übertragung von größterWichtigkeit sind.

Darüber hinaus ist der Synchronisator-Demodulator in praxi Vorzugs weise für ein Arbeiten mit einer Nachricht PSK (Code B 0 S) ausgelegt, bei der Hilfsträger mit einer Frequenz von 8192 Hz oder Io24 Hz und Taktfrequenzen von 64 oder 8 bit/sec verwendet werden

309846/09öb -ig-

232163?

Um schließlich die Bandbreite des Rauschens am Eingang zu reduzieren, kann für jeden Hilfsträger ein Bandpaßfilter 9 bzw. Io vorgesehen sein. Ein Schalter 11a, lib stellt ein Umschalten der entsprechenden Kreise für jeden Hilfsträger sicher, und ein anderer Schalter 12a, 12b, 12c stellt die Umschaltung der dem Digitalrythmus folgenden Schaltkreise sicher. Somit ist der Schalter 11a, lit der Kette I und der Schalter 12a, 12b, 12 c den Ketten II und III zugeordnet, wie es in der Fig. 3 dargestellt ist.

Die Taktfrequenz F in Phase mit dem Signal steht am Ausgang des Elementes 12b des Schalters 12a, 12b, 12c nach der Schleife III ar Was das Erkennen des bit anbetrifft, so wird dieses in einer an sich bekannten Weise mit Hilfe eines Integrators 14 bewirkt, der mit Hilfe der Impulse im Taktgeberrythmus auf null zurückgestellt wird. Diese Impulse werden von einer monostabilen Kippschaltung 13 abgegeben. Auf den Integrator 14 folgt ein Entscheidungskreis 15, der mit Hilfe eines Trägers aufgebaut wird, und auf den Entscheidungskreis folgt ein Eichkreis 16 (echantillonneur), der durch eine Kippschaltung aufgebaut wird, die in gleicher Xfeise durch die von der monostabilen Kippschaltung 13 gelieferten Impulse betätigt wird. Daran schließt sich ein Codewandler 17 für den NRZ.C-Code an, der die üblicherweise für eine Nachricht benutzte Form darstellt.

Der Integrator 14 mit o-Stellung hat z.B. den in der Fig. 5 gezeigten Aufbau. Er weist eineSerieiiSchaltung aus einem Widerstand 3o und einem Kondensator 31 auf. Auf den Eingang dieserSerienschal tung werden die auf_^zu—integrierenden Signale gegeben. Die die

309846/0900 - 20 -

Taktgeberfrequenz F aufweisenden Signale für die 0—Rückstellung werden über eine Diode 32 auf die Basis eines Transistors 33 gegeben, zu dessen Emitter-Kollektor-Strecke der Kondensator 31 parallel geschaltet ist. Die Ausgangssignale weisen die bei S dargestellte Form auf. Es ist von Vorteil, wenn diese Signale durcfch einen Begrenzer oder Trigger 15 laufen, bevor sie den Eichkreis 16 ansteuern.

Es ist ersichtlich, daß bisher nach dem Schema der Fig. 3 jede der Ketten I, II und III im wesentlichen durch die Zusammenfassung· eines Strichgenerators 3_T, 3 _T bzw. 3__TT und einer Phasenschlafe

4 , 4.£_ bzw. ⁴ _irI zu einer Reihenschaltung aufgebaut worden ist, wobei der Strichgenerator und die Phasenschleife bei derselben

arbeiten- '

Frequenz f /'"die tür die drei Ketten gleich der Frequenz 2 f ,

—" O

2F bzw. F ist. In der in der Fig. 6 gezeigten und bei der Frequenz

ι f arbeitenden Schaltung finden sich die Elemente der Fig. 4 wie- j der, die dieselben Bezugszeichen tragen. Das Augenmerk ist daher nur auf die Unterschiede bezüglich dieser Figur zu richten.

Das Schieberegister 21 und die Multipliziereinrichtungv%bm Typ "auschließliches ODER" sind zu einem "Strichgenerator" zusammengefaßt.

Die Divisionskette 19 ist in zwei Teile 19a und 19b aufgeteilt. Der Teil 19a wird von einer Reihe von Flip-flops aufgebaut, deren j Anzahl in Zusammenhang mit der Eichfrequenz des Registers 21 so bestimmt ist, daß die Anzahl der Flip-flops des Teiles 19a a + 1 beträgt, wenn das Register m Flip-flops mit m = 2^a aufweist. V'enn i

309846/0900 ~ 21 -

ζ.E. aas Schieberegister 21 3 Flip-flops aufweist, besteht das Teil 19a. der Kette aus 4 Flip-flops, die zu einer Division durch 16

Weiterhin ist der Teil 19a. derart ausgelegt, daß er an einem zu ! diesem Zwecke bereitgestellten Ausgang die Taktgeberfrequenz f j verschoben uiu +TZ /2 (oder um + 90°) wieder aufbaut, d.h. in Phase } mit den zu demodulierenden Signal.

Der Teil 19b der Kette wird von einer Reihe von Flip-flops aufgebaut, deren Anzahl in Beziehung zu der Frequenz der Schleife stehip; diese Reihe ermöglicht es, daß zwischen den beiden benutzten Aus-j gangen ein Divisionsverhältnis von 8 besteht, das durch Betäti gung des Schalters 11b, 12a^ 12b ausgeschieden v/erden kann.

Das in der Fig. 6 gezeigte Schema kann in den drei Ketten I, ΪΙ und III mit der dem Einzelfall entsprechenden Anpassung benutzt werden. Wenn das Schema gemäß Fig. 6 für die obere Schleife in Fig. 3, (f = 2f) verwendet werden soll,füliH»t/die Betätigung des Schalters 11b zum übergang der Frequenz des Hilfstragers von Io24 Hz auf 8192 Hz und die Dividiereinrichtung 5 ist an die Multipliziereinrichtung 6 angeschlossen.

Wenn das Schema auf die Zwischenkette II (f == 2 F) angewendet werden soll, ermöglicht die Betätigung des Schalters 12a einen übergang von dem Rythmus 8 bit/sec auf den Rythmus 64 bit/sec und die . Dividiereinrichtung 7 ist mit der Multipliziereinrichtung 8 ver-

' bunden. .

309846/0900 - 22 -

Wenn das Schema auf die 3. Kette III (f = F) angewendet werden soll, führt die Betätigung des mit dem Schalter 12a gekoppelten Schalters 12b zur selben !Commutation des Rythmus'; es sollte ver· merkt werden, daß die von den Elementen 6 oder 8 und 5 oder 7 ausgehenden Verbindungen in durchgezogener Linie dargestellt sind unc die zu dem Integrator 14 führenden Verbindungen dann durch strichpunktiert dargestellte Verbindungen ersetzt sind.

Bei einem Demodulator, der entsprechend diesen Prinzipien reali- | siert ist, ist die Breite der Schleife 4_ nicht kleiner als 2/100O des Rythmus' dieser Schleife; die Nachstellfläche (plage de poursuite) ist größer als +1,3% des Taktes des Hilfsträgers, so daß die Acguisitionsfläche größer als + 7,3/looo des Taktes des; Hilfsträgers ist. Die Acguisitionszeit beträgt ohne Verschiebung :

der Frequenz 7 see. und im Maximalfall 15 see. für f = 8192 Hz

-O ,

und F = 8 bit/sec. und für ein Verhältnis E/No = 12 dB, wobei E die Energie pro Informationsbit und No die Rauschdichte ist. Die Stabilität des Systems ist so beschaffen, daß nach 4o Min.' Betrieb unter Spannung die Änderung von Spitze zu Spitze des Hilfsträgertaktes kleiner als 10~ innerhalb von 11 Stunden ist, wobei der Eingang mit einer Quelle breitbandigen Rauschens ohne Informations; signal, verbunden ist. Die praktischen Leistungsdaten des erfindungsgemäßen Synchronisator-Demodulators sind die folgenden: -*

Bei £ = Io24 Hz und F = 64 bit/sec. oder bei f = 8192 Hz und F - 64 bit/sec.

erfolgt die Acquisition des Taktes automatisch für E/No = + 6 dB, die Aufrechterhaltung der Synchronisation ohne bit-Verschiebung

309846/0900 - ²³ -

(glissement de bit) ist sichergestellt bis E/No = + 3 dB und die Anordnung arbeitet zufriedenstellend bis E/üio = 0 dB.

Für f = Io24 Hz und F = 8 bit/sec. arbeitet die Anordnung zufriedenstellend bis E/No = + 4 dB.

Die Aufrechterhaltung der Synchronisation ohne bit-Verschiebungu ist sichergestellt bis E/Wo = + 6 dB.

Für f = 8192 Hz und F = 8 bit/sec. arbeitet die Anordnung praktisch beim Verhältnis E/NoVaer Größenordnung von +11 dB. Die Aufτ rechterhaltung der Synchronisation ist sichergestellt bis zu eine Wert von + 13 dB für das Verhältnis E/No.

Man hat festgestellt, daß die praktisch erreichbaren Fehlerwahrscheinlichkeitskurven für den Code B 0 S und'reine Rechteckwelle weniger als 2 dB von der theoretischen Kurve für die PSK Demodulation entfernt liegen.

Es ist klar,daß die beschriebene Ausführungsform nur ein Beispiel darstellt, und daß verschiedene Änderungen vorgenommen werden können, ohne^Sür Grundidee der Erfindung abzuweichen, insbesondere können äquivalente Techniken benutzt werden.

309846/0900

Claims (1)

Centre national et1 Etudes Spatiales 129, rue de 1'Universite : 75, Paris, France 27. April 1973 Anwaltsakte M-263 Patentansprüche

1. Synchronesator-Demodulator für eine im Zweiphasen-Code S codierte Nachricht, die durch einen Hilfsträger phasenmoduliert ist, dadurch gekennzeichnet, daß er Mittel (I^für die Extraktion der in NRZ.M codierte Nachricht aus den modulierten Signalen, einen Strichgenerator ('3-^₁) von dem Typ aufweist, bei dem das Signal mit demselben, aber verzögerten Signal multipliziert wird, um den Strich der Taktfrequenz (F) der Nachricht zu regenerieren, obwohl keine Leistung unter dieser Taktfrequenz übertragen wird, wobei der Generator (3_TTT) durch die in NRZ.M codierte Nachricht gespeist wird, und eine Phasenschleife(4 ) aufweist, die bei einer der Taktfrequenz (F) gleichen Frequenz j arbeitet und Verbindungsmittel für den Empfang der von dem ' Strichgenerator (-3-T₁-) unter der Taktfrequenz (F) abgegebenen Signale aufweist.

2. Synchronisator-Demodulator nach Anspruch 1, dadurch gekennzeichjnet, daß die Mittel für die Extraktion zwei aufeinander folgende Stufen CI, II) von im wesentlichen gleichem Aufbau sind, von denen die erste eine geschlossene Kette mit - aufeinanderfolgen^

30984670900 " ² "

und in Reihe geschaltet - einem Strichgenerator (3 ), der eine gegenüber der Frequenz (f ) des HiIfsträgers verdoppelte Frequenz (2 f ) erzeugt, einer bei der verdoppelten Frequenz (2 f_Q) arbeitende^Phasenschleife (4_) und einen? durch zwei teilenden Frequenzteiler (5) aufweist und von denen die zweite einen Strioh-

generator (3_TI) der eine gegenüber der Taktfrequenz (F) verdoppelte Frequenz (2 F) erzeugt und eine bei der verdoppelten Frequenz arbeitende Phasenschleife (4_TT) aufweist.

3. Synchronesator-Demodulator nach Anspruch 2, dadurch gekennzeichnet, daß er für ein Arbeiten bei mehreren verschiedenen Hilfstrf.-gerfrequenzen (8192 Hz, 1Ö24 Hz) ausgelegt ist und zu diesem | Zwecke an seinem Eingang entsprechend geeignete Bandfilter(9, Io)

ι und ein Schaltelement (lla) vorgesehen sind, und daß in der Pha+- senschleife der Kette (ijder ersten Stufe ein zugleich mit dem ; ersten Schaltelement (Ha) betätigbares zweites Schaltelement (Hb) eingeschaltet ist.

|4. Synchronisator nach Anspruch 2, dadurch gekennzeichnet, daß er !

' i

zu jeder relativen Phasenschleife (4^₁; 4_ ) ein Schaltelement! (12a bzw. 12b) für den Digitalrythmus aufweist, das mit den ent-

j sprechenden Schaltkreisen der Phasenschleife verbunden ist, und daß die beiden Schaltelemente 12, 12b, die mit der Phasenschlei ire (4^₁) der Kette(iljder zweiten Stufe bzw. mit der Phasenschleifu (4_Ii:j.) der Anordnung zur Aufhebung der Mehrdeutigkeit verbunden sind, gleichzeitig betätigbar sind.

5. Synchronisator-Demodulator nach Anspruch 2, dadurch gekennzeich

309846/0900 - 3 -

net, daß der Ausgang der Phasenschleife (4_TTT) der Anordnung

zur Aufhebung der Mehrdeutigkeit mit einem bit-Detektor (l4 und einem Code-Wandler 17 verbunden ist, die in Reihe geschaltet sind und von denen der Code-Wandler die Nachricht NRZ-C abgibt.

6. Synchronisator-Demodulator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Strichgenerator (3 ; 3„; 3^₁₁) von dem Typ ist, bei dem das Signal mit demselben, aber verzögerten Signal multipliziert wird, und daß die Verzögerung durch ein Schieberegister (21) in Zusammenwirken mit einer geeigneten Phasenschleife¹ 25.'bewirkt wird, die das Register 21 unter Zwischenschaltung einer Divisionskette 19 steuert.

7. Synchronisator-Demodulator nach Anspruch 6, dadurch gekennzeichfnet, daß die Multiplikation des Signals in dem Strichgenerator (3_χ; 3jjj 3-J₁) durch eine Analog-Multipliziereinrichtung erfolgt.

8. Synchronisator-Demodulator nach Anspruch 6, dadurch gekennzeich net, daß die Multiplikation des Signals in dem Strichgenerator (3_I# 3_IT; 3 ) durch eine Multipliziereinrichtung vom Digital-Binär-Typ erfolgt.

9. Synchronisator-Demodulator nach Anspruch 6, dadurch gekennzeich[-net, daß die Multiplikation in dem Strichgenerator (3_; 3„; durch ein ODER-ODER-Gatter erfolgt.

[o. Synchronisator-Demodulator nach Anspruch 6, dadurch gekenn-

6/090(T" - ⁴ -

net, daß in dem Strichgenerator das Schieberegister/21. durch m-Flip-flops mit m = 2^a aufgebaut ist und daß die Anzahl der Flip-flops in der Divisionskette (19> wenigstens gleich η mit

-r

η = a + 1 ist.

1. Synchronisator-Demodulator nach Anspruch 6_r dadurch gekennzeicfc net, daß in dem Strichgenerator ein von der Phasenschleife abge gebenes Signal das Schieberegister 21 steuert.

309846/0900

Leerseite