DE2321637B2 - Demodulator fuer in s-zweiphasenumtastung uebertragene nachrichten - Google Patents

Description

Die Erfindung betrifft einen Demodulator für eine durch 5-Zweiphasenumtastung übertragene, von einem Hilfsträger getragene Nachricht, wobei die Nachricht und der Hilfsträger bezüglich ihrer Phase kohärent sind und die Nachricht und der Hilfsträger zusammen ein kontinuierliches Spektrum aufweisen, welcher eine Stufe zur Hilfsträgerableitung eine Stufe zur Bit-Takt-Ableitung aufweist, welche eine bei der Bit-Takt-Frequenz arbeitende Phasenregelschleife mit einem spannungsgesteuerten Oszillator aufweist.

Ein derartiger Demodulator ist in der Zeitschrift »Electronic Engineering«, Jahrgang 1968, Oktoberheft, S. 566 bis 570 beschrieben. Zum besseren Verständnis der Arbeitsweise des bekannten Modulators und der Erfindung sollen nachstehend zunächst einige Grundbegriffe der Übertragung von Nachrichten dargelegt werden.

Unter der Übertragung einer Nachricht in Phasenumtastung (im folgenden wird auch kurz von PSK-Nachrichtenübertragung — Englisch: phase shift keying — gesprochen) wird die Phasenmodulation eines Hilfsträger durch ein digitales Nachrichtensignal verstanden. Ein solches Nachrichtensignal ist durch eine Aufeinanderfolge von Impulsen unterschiedlicher Höhe gegeben und wird oft auch als PCM-kodiertes Nachrichtensignal bezeichnet (PCM für Englisch: pulse code modulation). Der Hilfsträger ist ein die Nachricht tragendes periodisches Signal und kann seinerseits zur Modulierung eines Trägers verwendet werden oder auch nicht. Im folgenden geht es um Nachrichten, die durch eine willkürliche Aufeinanderfolge von Impulsen dargestellt ist, wobei die Impulse einen von zwei möglichen Pegeln (+ 1 und — 1) aufweisen. Diese Nachrichten werden unter Verwendung des sogenannten PCM-Codes, des NRZ-Codes oder des 50-Codes codiert. Der B0-Code wird auch Zweiphasenumtastung genannt. Eine für die PSAf-Nachrichtenübertragung wichtige Größe ist das Verhältnis η — f_r/F, wobei /_n die Frequenz des Hilfsträger und F die Frequenz ist, mit der die digitalen Impulse der Nachricht aufeinonderfolgen. Die Frequenz F wird daher auch Bittaktfrequenz genannt.

Bei PCM-Nachrichtenübertragungseinrichtungen handelt es sich um Zeitmultiplexsystem^ Solche werden in der Regel dann verwendet, wenn eine große Anzahl von Informationen in Form aufeinanderfolgender Impulse übertragen werden soll. Jeder der Impulse kann eines von zwei möglichen Niveaus »0«, »1« annehmen und wird Bit genannt. Jeder der Nachrichtcnübcrtragungskanäle wird binär cod^;ert, um ein Wort oder mehrere Wörter darstellen zu können. Fine

IUS einer bestimmten Anzahl von Wörtern bestehende ^ichengruppe wird Satz genannt, während unter einem Block eine durch mehrere Sätze gebildete Zeichengruppe zu verstehen ist. Die PCJW-codierten Kachrichten werden somit in Wöriirn, Sätzen und Glocken übertragen, die in der Nachricht selbst durch bestimmte Binärzeichen getrennt sind, so daß die einzelnen Wörter, Sätze und Blöcke wieder aufgefunden werden können. Eine PCM-codierte Nachricht ist somit eine willkürliche Folge von Bits mit dem Wert 0 oder 1. Diese Nachrichten in digitaler Darstellung werden üblicherweise noch einmal umcodiert, um die Bits besser unterscheiden zu können.

1. NÄZ-Codes (no return to 0)

a) Der NRZ ■ L-(Level-)Code, der NRZ ■ C-(Change-)Code

Eine 1 wird durch einen hohen Pegel und eine

0 wird durch einen niedrigen Pegel dargestellt (gemäß Vereinbarung).

Jedesmal, wenn unterschiedliche Bits aufeinanderfolgen, tritt eine Änderung des codierten Signals auf (Übertragung von 0 nach 1 oder von

1 nach 0).

b) Der NRZ ■ W-(Mark-)Code

Das Auftreten einer 1 wird durch eine positive Pegeländerung oder eine negative Pegeländerung dargestellt, wobei die Art der Pegeländerung davon abhängt, ob der Pegel zuvor klein oder groß war; die Nullen bewirken keine Pegeländerung.

c) Der NRZ · S-(Space-)Code

Das Auftreten einer 0 wird durch eine positive oder eine negative Pegeländerung dargestellt, wobei die Art der Pegeländerung davon abhängt, ob zuvor ein hoher oder niederer Pegel vorlag; die Einsen führen zu keiner Pegeländerung.

2. Die Zweiphasenumtastung (B0-Codes)

Eine in Zweiphasenumtastung dargestellte Nachricht wird durch Multiplikation einer in einem NRZ-Code dargestellten Nachricht mit einem Signal erhalten, das gleiche Frequenz F gleichen Phasenlage wie das vom Bittaktgenerator abgegebene Signal aufweist.

a) L- oder C-Zweiphasenumtaslung (BQ- oder BfS ■ C-Code)

Ein Bit wird durch eine Pegeländerung innerhalb eines Bittaktes dargestellt; z. B. wird eine 1 durch eine negative und eine 0 durcn eire positive Pegeländerung dargestellt.

b) 5-Zweiphasenumtastung (B0 · 5-Code)

In S-Zweiphasenumtastung dargestellte Nachrichten werden ausgehend von im NRZ · M-Code dargestellten Nachrichten erhalten. Das Auftreten einer 1 wird um den halben Bittakt zeitlich verzögerte Pegeländerung dargestellt.

c) M-Zweiphasenumtastung (B0-M-Code)

In Λί-Zweiphasenumtastung dargestellte Nachrichten werden ausgehend von im NRZ · 5-Code dargestellten Nachrichten erhalten.
Das Auftreten einer 0 wird durch eine um eine halbe Bittaktperiode zeitlich verzögerte Pegeländerung dargestellt.

F i g. 2 zeigt in Zeile α eine Nachricht, die in den darunterliegenden Zeilen b bis g in den oben beschriebenen Codierungen dargestellt ist.

Zur empfängerseitigen Wiedergewinnimg einer in 5-Zweiphasenumtastung dargestellten Nachricht müssen umgekehrt die Frequenz des Hilfsträger und die Bittaktfrequenz bekannt sein. Diese Frequenzen können zwar der Empfängerseite von der Senderseite mitgeteilt werden, was in Anbetracht der erforderlichen Genauigkeit jedoch Schwierigkeiten bereitet, da in der Praxis keine vollständige Frequenzstabilisierung erfolgen kann. In der Regel wird daher das codierte Nachrichtensignal selbst zur senderseitigen Wieder-

gewinnung der Hilfsträgerfrequenz und der Bittaktfrequenz verwendet. So weist auch der eingangs beschriebene bekannte Demodulator eine Bittaktableitungsstufe auf, welche die Null-Durchgänge des empfangenen Nachrichtensignals auswertet. Dabei wird die Phasenlage des von der Phasenregelschleife empfängerseitig erzeugten Bittaktsignals bezüglich der Null-Durchgänge des empfangenen Nachrichtensignals zum Nachfahren des spannungsgesteuerten Oszillators verwendet. Der bekannte Demodulator

ao kann jedoch nicht in der vom NRZ · M-Code abgeleiteten 5-Zweiphasenumtastung dargestellte Nachrichvensignale verarbeiten, da NRZ · M-codierte Nachrichten keine Null-Durchgänge aufweisen. Zudem eignet sich der bekannte Demodulator auch nur

as für Nachrichtensignale mit großem Signal-Rauscbverhältnis, da zur Ableitung der Bittaktfrequenz das Nachrichtensignal in der Umgebung seiner Null-Durchgänge verwendet wird, d, h. gerade da, wo das Signal-Rauschverhältnis ungünstig ist.

Demgegenüber ist die der Erfindung zugrundeliegende Aufgabe, einen Demodulator zu schaffen, welcher auch mit starkem Rauschen in 5-Zweiphasenumtastung übertragene Nachrichten richtig demoduliert. Erfindungsgemäß ist diese Aufgabe dadurch gelöst, daß die Stufe zur Bit-Takt-Ableitung, auf deren Eingänge die vom Hilfsträger wieder abgenommene, codierte Nachricht gegeben wird, eine Verzögerungsschaltung zur Vrzögerung des auf sie gegebenen Eingangssignals und einen Multiplikator zum Multipli-

zieren des Eingangssignals mit dem verzögerten Eingangssignal aufweist und daß die Phasenregelschleife durch das Ausgangssignal des Multiplikators gesteuert wird.

Damit werden ganze Abschnitte des übertragenen Nachrichtensignals zur empfängerseitigen Wiedergewinnung der Bittaktfrequenz verwendet und nicht nur die Null-Durchgänge der Nachricht. Infolgedessen kann das Rauschen auch besser ausgemittelt werden. Damit hat der erfindungsgemäße Demodulator eine

wesentlich verbesserte Empfindlichkeit, welche im wesentlichen der Ansprechschwelle der Phasenregelschleife entspricht, während die Empfindlichkeit des bekannten Demodulators durch die viel kleinere Ansprechschwelle des Nulldurchgangsdetektors gegeben

ist. Der erfindungsgemäße Demodulator arbeitet ganz nahe beim theoretisch möglichen Optimum und kann mit einem breiten Spektrum von Arbeitsfrequenzen betrieben werden, das größer ist als bei herkömmlichen Demodulatoren. Dabei weist der erfindungsgemäße Demodulator einen einfachen Aufbau auf, wobei an sich bekannte Schaltkreise zum Multiplizieren und eine an sich ebenfalls bekannte Phasenregelschleife mit einem spannungsgesteuerten Oszillator Verwendung finden.

Es sind dem Fachmann zwar weitere Demodulatoren für in Mehrphasenumtastung übertragene Nachrichten bekannt, die in der Zeitschrift »Frequenz«, Band 25, (1971), Heft 11, S. 334 bis 340 sowie

S. 340 bis 351 beschrieben sind. Bei diesen Demodulatoren ist es jedoch erforderlich, daß vor Übertragung der eigentlichen Nachricht die Bittaktfrequenz dem Empfänger vom Sender überstellt wird, was in Form eines keine Nachricht tragenden, der Nachricht vorangehenden Synchronisiersignals erfolgt. Dabei ist bei den in der Zeitschrift »Frequenz« beschriebenen Demodulatoren für ein möglichst schnelles Einschwingen einer die empfängerseitig wiedergewonnene Bittaktfrequenz bereitstellenden Phasenregelschleife auf das Synchronisiersignal Rechnung getragen. Diese Demodulatoren eignen sich daher für weniger verrauschte und mit großer Übertragungsfrequenz übertragene Nachrichten, nicht jedoch zur Demodulation stark verrauschter Nachrichten, wie der erfindungsgemäße Demodulator. Typische Anwendungen des erfindungsgemäßen Demodulators sind durch ein Verhältnis von Hilfträgerfrequenz zu Bittaktfrequenz von > 100 und durch eine Übertragungsgeschwindigkeit von etwa 8 bit/sek gekennzeichnet.

Zweckmäßige Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Bei der Weiterbildung der Erfindung gemäß den Ansprüchen 2 und 3 kann der gesamte Demodulator aus drei im wesentlichen gleich aufgebauten Stufen aufgebaut werden, wobei nur die Frequenz, bei der die Phasenregelschleife arbeitet, unterschiedlich eingestellt zu werden braucht.

Bei der Weiterbildung der Erfindung gemäß dem Anspruch 4 können die Stufen des Demodulators weitgehend aus digitalen Bauelementen aufgebaut werden, die ihrerseits praktisch rauschfrei arbeiten und fertig im Handel erhältlich sind. Im Prinzip können die Bittaktableitungsstufe und die Hilfsträgertaktableitungsstufe des Demodulators bei jeder Frequenz arbeiten, bei der das Spektrum der empfangenen Nachricht eine Linie aufweist. Die intensivsten Linien des Spektrums einer in S-Zweiphasenumtastung dargestellten Nachricht sind bei der Bittaktfrequenz und der Hilfsträgerfrequenz selbst bzw. bei der doppelten Bittaktfrequenz und der doppelten Hilfsträgerfrequenz zu erwarten. Gemäß Anspruch 8 arbeitet daher die Phasenregelschleife bevorzugt bei dem doppelten der wiederzugewinnenden Frequenz. Die wiederzugewinnende Frequenz selbst wird durch entsprechendes Heruntcrteilen der Frequenz der Phasenregelschleife erhalten.

Ein Problem beim Demodulieren von in Zweiphasenumtastung dargestellten Nachrichten ist ferner die richtige Phasenlage des empfängerseitig wiedergewonnenen Bittaktsignals bezüglich des senderseitigen Bittaktsignals, da die Phasenregelschleife der Bittaktableitungsstufe gleichermaßen gut auf die in der Mitte der Bittaktperioden liegenden Pegeländerungen wie auch die an den Enden einer Bittaktperiode auftretenden Pegeländerungen verriegelt. Bei dem demodulierten Signal erhält man daher möglicherweise an Stelle aller Einsen eine Null und umgekehrt. Zur Beseitigung dieser Unsicherheit weisen auch die bekannten Demodulatoren Synchronisierstufen zur Wiedergewinnung der Phasenlage des demodulierten Signals auf. Bei dem erfindungsgemäßen Demodulator kann eine solche Synchronisierstufe, wie schon ausgeführt, bevorzugt im wesentlichen denselben Aufbau wie die Bittaktableitungsstufe aufweisen.

Im folgenden wird die Erfindung an Hand einiger Ausführungsbeispiele und unter Bezugnahme auf die Zeichnung näher erläutert. In dieser zeigt

F i g. 1 den zeitlichen Verlauf eines Bittaktsignals der Bittaktfrequenz F, einer binären Nachricht, eines Hilfsträgersignals der Hilfsträgerfrequenz /₀ und des entsprechend ASK-codierten Nachrichtensignals,
F i g. 2 die Umsetzung einer vorgegebenen Nachricht in eine Anzahl unterschiedlich codierter Nachrichtensignale,

Fig. 3 ein Blockschaltbild eines erfindungsgemäßen Demodulators mit einer Hilfsträgertaktableitungsstufe I, mit einer Bittaktableitungsstufe II und einer Synchronisierstufe zur Wiedergewinnung der Phasenlage III,

F i g. 4 Einzelheiten einer erfindungsgemäßen Hilfsträgertaktableitungsstufe oder Bittaktableitungsstufe, F i g. 5 das Schaltbild eines auf Null zurückstellbaren Integrators und

F i g. 6 Einzelheiten einer anderen Ausführungsform der Hilfsträgertaktableitungsstufe oder Bittaktableitungsstufe, wobei insbesondere die Phasenregelschleife gleichermaßen für alle Stufen des Demodulators verwendbar ist.

In F i g. 3 sind drei im wesentlichen gleiche Untereinheiten des Demodulators I, II und III dargestellt. Diese Untereinheiten weisen jeweils auf:
as

einen Eingangsverstärker 2„ 2_n, 2_m;

einen Frequenzableitungskreis 3,, 3_M, 3„, und

eine Phasenregelschleife 4j, 4_U, 4_m.

Der Frequenzableitungskreis dient zur Rückgewinnung einer Frequenz aus einem Nachrichtensignal, das durch eine Aufeinanderfolge willkürlicher Binärsignale gebildet ist, wobei das Naohrichtensignal bei der wiederzugewinnenden Frequenz praktisch keine

Leistung überträgt. Derartige Frequenzableitungskreise sind z. B. in dem Artikel von W. C. Lindsey und M. K. Simon in der Zeitschrift »Proceedings of the IEEE«, Band 58, Heft 9, S. 1315 bis 1321 beschrieben. Dieser Frequenzableitungskreis arbeitet

ebenso wie der in der obengenannten Druckschrift »Electronic Engineering« beschriebene Hilfsträgertaktableitungskreis derart, daß das Eingangssignal quadriert wird, auf ein Bandfilter gegeben" wird, daß durch ein Bandfilter die erste Oberschwingung des

quadrierten Signals ausgefiltert wird und durch das qupdierte Signal eine Phasenregelschleife angesteuert wird.

Der nachstehend zu beschreibende erfindungsgemäße Frequenzableitungskreis ist jedoch besser für schwache und verrauschte Signale geeignet. Bei ihm wird das Eingangssignal mit dem um eine bestimmte Zeit verzögerten Eingangssignal multipliziert, wobei die Verzögerungszeit kleiner als die der wiederzugewinnenden Frequenz zugeordnete Periode T = 1/F ist. Bezeichnet man die Verzögerungszeit mit A so gilt daher 0 < Δ < T.

Das Eingangssignal 5 (/) wird somit auf einen Verzögerungskreis gegeben, der das Eingangssignal um A verzögert und an seinem Ausgang ein Signal S(t — A)

abgibt. Dieses verzögerte Signal wird auf den einen Eingang einer Multiplizierschaltung gegeben, auf deren anderen Eingang direkt über eine Zweieleitune das Eingangssignal 5 (r) gegeben wird.

Hat das Eingangssignal S(t) die Form von

stochastischcn Rechtecksignalen (d. h. von Rcchtccksignalen mit einer Übergangswahrscheinlichkeit ρ mit irgendeinem Wert zwischen 0 und 1), so kann man z. B. graphisch leicht feststellen, daß das Si-

gnal S (t) ■ S (t — A) in zwei Signale zerlegt werden kann:

S{t)-S(t- J) = X(t) + Y(t).

Diese Aufteilung führi einerseits zu einem periodischen Signal ,Y (f) mit der gesuchten Frequenz F unu andererseits zu einem stochastischen Signal Y (/). Das am Ausgang des Frequenzableitungskreises erbp'«""c Signal h;in«n von der Verzögerungszeit J ab und hat bei J = 772 ein Maximum; das Ausgangssignal des Frequenzableitungskreises ist ferner proportional zu p-, d. h., es hängt von der Übergangswahrscheinlichkeit ρ ab, mit der innerhalb einer periode T eine Pegeländerung des Eingangssignals zu erwarten ist.

Die Verzögerung des Einngangssignals um eine Zeit Δ kann unter Verwendung einer Verzögerungsleitung oder eines Filters bewerkstelligt werden. Erfindungsgemäß wird bei der Verzögerung des Eingangssignals von dem digitalen Charakter der vom Demodulator empfangenen Nachricht Gebrauch gemacht, und als Verzögerungskreis wird ein Schieberegister verwendet. Das Schieberegister weist in an sich bekannter Weise m bistabile Kippschaltungen auf und verzögert das Eingangssignal bei Ansteuerung mit einer Taktfrequenz F um eine Zeit J = in· T. Es versteht sich, daß das Eingangssignal — falls erforderlich — zusätzlich durch Impulsformerkreise zunächst aufbereitet werden kann.

Soll die Verzögerungszeit Δ kleiner als Γ und insbesondere gleich 7 2 sein, so wird zum Ansteuern des Schieberegisters eine Taktfrequenz von 2 · F gewählt. Allgemein wird die Taktfrequenz zur Ansteuerung des Schieberegisters zu F mal einer ganzzahiigen Potenz von 2 gewählt. Das Schieberegister kann z. B. vier bistabile Kippschaltungen aufweisen, auf die das Signal 5 (t) gegeben wird.

Verfügt man über Harmonische der Taktfrequenz F, die einem Produkt der Grundfrequenz F mit einer geradzahligen Potenz von 2 (2 F, 4 F, 8 F, usw.) entsprechen, so wird das Schieberegister vortcilhaflerweise durch eine Anzahl bistabiler Kippschaltungen aufgebaut, die gemäß der verwendeten Taktfrequenz zum Ansteuern des Schieberegisters gewählt ist. Anders gesagt: Bei einem aus ;?i bistabilen Kippschaltungen aufgebauten Schieberegister soll eine Taktfrequenz zum Ansteuern von 2 m F mit m — 2" verwendet werden und der Frequenzteiler, der dann die Frequenz F selbst abgeben soll, muß wenigstens η bistabile Kippschaltungen mit η = a-r 1 aufweisen, wie unten noch weiter dargelegt wird.

Die für den Aufbau des Schieberegisters gewählte Anzahl von bistabilen Kippschaltungen hängt davon ab, wie stark das auf den Eingang des Frequcnzableitungskreises gegebene Signal verrauscht ist. Je mehr bistabile Kippschaltungen das Schieberegister aufweist, desto größer wird das bei Gegenwart des Rauschens am Ausgang des Frequenzableitungskreises bereitgestellte Signal; die Taktfrequenz zum Ansteuern des Schieberegisters wächst ebenfalls an.

Die in dem Frequenzableitungskreis verwendete Multiplizierschaltung mit zwei Eingängen und einem Ausgang muß eine Multiplikation der jeweils gleichzeitig an den Eingängen anliegenden Signale bewerkstelligen und sollte vorzugsweise keine Eigenverzögerung aufweisen. Dies kann eine analog arbeitende Multiplizierschaltung sein; man kann jedoch auch hier von dem digitalen Charakter der zu verarbeitenden Signale vorteilhaft Gebrauch machen und die: Multiplizierschaltung auf einfache Weise aufbauen, liin Antivalenzschaltkreis (»exklusives Oder«- Glied), der die Funktion A Φ B — Summe von A und B modulo 2 nachbildet, kann in diesem Falle als einfache Multiplizierschaliung binärer Signale verwendet weiden. Erfindungsgemäß weist somit der Frequenzableilungskreis ein Schieberegister und ein exklusives Oder-Glied auf. Dieser Baugruppe muß

ίο nun noch eine Schaltung zur Erzeugung der Taktfrequenz 2 m F zugeordnet werden, mit der das Schieberegister angesteuert wird. Erfindungsgemäß wird die Taktfrequenz mit einer Phasenregelschleife erzeugt.

In F i g. 4 sind Einzelheiten eines Frequenzableitungskreises und einer Phasenregelschleife dargestellt, welche zusammen eine Frequenzableitungsstufe darstellen. Ein Schieberegister 21 ist zur Verzögerung des Eingangssignals vorgesehen. Dem

ίο Schieberegister 21 ist ein Trennverstärker 23 und ein Signalbegrenzer 24 mit einem oberen und unteren Grenzpegel vorgeschaltet, so daß am Eingang des Schieberegisters 21 echte Rechtecksignale anstehen. Der Eingang des Schieberegisters 21 und sein Ausgang sind jeweils mit einem der Eingänge einer Multiphzierschaltung 22 verbunden, die durch ein exklusives Oder-Glied gebildet ist. Am Ausgang der Multiplizierschaltung 22 steht das Eingangssignal multipliziert mit dem verzögerten Eingangssignal bereit. Der Ausgang der Multiplizierschaltung 22 ist mit dem Eingang einer Phasenregelschleife 25 verbunden, die auf die wiederzugewinnende Frequenz / ausgelegt ist. Die Phasenregelschleife weist eine durch ein exklusives Oder-Glied 26 gebildete Multiplizierschaltung, einen darauffolgenden Zwischenverstärker 27, der ein zum Nullpegel voll svmmetrisches Signal abgibt, ein passives analoges Schleifenfilter 28, einen Differenzoperationsverstärker 29 und einen spannungsgesteueiten Oszillator 20 (VCO = voltage controlled oscillator) auf. Ein zweiter Eingang des Differenzoperationsverstärkers 29 ist mit einer Referenzspannung beaufschlagt. Erhält die Phasenregelschleife von dem durch Schieberegister 21 und Multiplizierschaltung 22 gebildeten Frequenzableitungskreis ein Signal, so verriegelt sie. Hierzu muß das Schieberegister 21 in geeigneter Weise angesteuert werden. Hierzu ist in der Phasenregelschleife eine Frequenzteilerkette 19 vorgesehen, die die Taktfrequenz 2m J zum Ansteuern des Schieberegisters 21 und zugleich die wiedergewonnene Frequenz / bereitstellt. Diese cmpfängerseitig erzeugten Taktsignale mit der Frequenz / können z. B. an einem Punkt B abgegriffer werden, damit sie an geeigneter anderer Stelle weiter verwendet werden können. Die Taktsignale mit de Frequenz / werden zugleich auf einen zweiten Ein gang des exklusiven Oder-Gliedes 26 gegeben, des sen erster Eingang — wie oben beschrieben — mi dem Ausgang der Multiplizierschaltung 22 verbun den ist.

Eine derartige Frequenzableitungsstufe weist ein Vielzahl von Vorteilen auf: Sie ist robust, da si praktisch ganz aus integrierten Schaltkreisen aufgc baut werden kann, darunter auch das Schieberegiste 21; sie erfordert keinerlei Justierung und kann ohr Anpassung bei irgendeiner beliebigen Frequenz ai bciten (innerhalb sehr weiter Grenzen, die durch d^; Trägheit der bistabilen Kippschaltungen bedinj sind), was bei bekannten Frequenzableitungsstufc

nicht möglich ist; schließlich ist zur Wiedergewinnung einer Frequenz kein Eingangsfilter erforderlich. Es ist klar, daß bei einer Frequenzänderung des Eingangssignals die Ansteuerung des Schieberegisters 2l, die sicti aus der Änderung der Frequenz des spannungsgesteuerten Oszillators 20 ergibt, automatisch nachzieht und die Verzögerungszeit des Schieberegisters unverzüglich anpaßt, wobei ein festes Verhältnis zur Arbeitsfrequenz der Phasenregelschleife eingehalten wird. Wählt man jedoch eine stark verschiedene Arbeitsfrequenz, so kann man auch einen anderen Abgriff an der Frequenzteilerkette 19 wählen.

In F i g. 3 ist der Gesamtaufbau eines Demodulators dargestellt. Die Phasenregelschleifen 4,, 4„, 4_1U verriegeln auf einer Frequenz, die ein ganzzahliges Vielfaches der wiederzugewinnenden Frequenz /, d. h. der Frequenz der von den Frequenzableitungskreisen 3„ 3_a, 3_in bereitgestellten Signale ist.

Wie schon oben dargelegt, können die beiden Frequenzableilungsstufen I und II sowie die Stufe III zur Synchronisierung der Phasenlage einen ganz ähnlichen Aufbau aufweisen, so daß die Herstellung des Demodulators stark vereinfacht wird, obwohl die Arbeitsfrequenzen der drei Stufen nicht dieselben sind.

In der Hilfsträgertaktableitungsstufe I hat der Frequenzableitungskreis 3[ die Aufgabe, eine der Frequenz /₀ des Hilfsträger zugeordnete Frequenz (2/₀) herzustellen. In der Bittaktableitungsstufe II liefert der Frequenzableitungskreis 3,, die Frequenz 2 F, d. h. die doppelte Frequenz des Bittaktsignals. In der Synchronisierstufe III liefert der Frequenzableitungskreis 3_H1 die Frequenz F des Bittaktsignals. Der Grund für diese Konzeption wird weiter unten noch dargelegt.

In F i g. 6 ist eine weitere Ausführungsform für die drei Stufen I, II, III des Demodulators dargestellt, bei der die drei Phasenregelschleifen absolut gleichen Aufbau aufweisen. Nur die Verstärkung dieser Phasenregelschleifen wird gemäß ihrer Arbeitsfrequenz abgewandelt, die Größe des im Schleifenfilter enthaltenen Kondensators kann aber für alle drei Phasenregelschleifen gleich groß gewählt werden. In diesem Falle können die Bandbreiten der bei 2 F und F arbeitenden Phasenregelschleifen ausgedrückt in Piozenten der Arbeitsfrequenz der Phasenregelschleife größer gewählt werden als bei der bei 2 /₀ arbeitenden Regelschleife. Bezeichnet man mit π das Verhältnis /₀/F, so erhält man die Bandbreite der Phasenregelschleife durch Division der Arbeitsfrequenz durch γη anstatt durch Division durch n.

Damit wird eine relativ kurze Aquisitionszeit erhalten, da bekanntlich die Aquisitionszeit umso kürzer ist, je größer die Bandbreite der Phasenregelschleife ist.

Nachfolgend wird die Arbeitsweise des in F i g. 3 dargestellten Demodulators beschrieben. Die in S-Zweiphasenumtastung übertragene Nachricht wird auf den Eingangsverstärker 2, gegeben. Da das verstärkte, auf dem Frequenzableitungskreis 3, gegebene Nachrichtensignal und das an dessen Ausgang an die Phasenregelschleife 4, weitergegebene Signal die doppelte Frequenz des Hilfsträgers aufweisen, arbeiten der Frequenzablcitungskrcis 3, und die Phasenregelschleife 4, bei der Frequenz 2/₀. Der Ausgang der Phasenregelschleife 4, ist daher auch über einen Frequenzteiler 5 mit einem Teilverhäitnis 2 mit einem Eingang einer Multiplizierschaltung 6 verbunden.

Zur Wiedergewinnung der Nachricht wird das Nachrichtensignal nicht nur auf den Frequenzableitungskreis 3,, sondern zugleich auch auf den anderen Eingang der Multiplizierschaltung 6 gegeben. Diese multipliziert das Nachrichtensignal mit dem vom Frequenzteiler 5 bereitgestellten Demodulationssignal mit der Frequenz des Hilfsträgers und gibt an ihrem ίο Ausgang die im B0-S-Code dargestellte Nachricht ab. Diese wird auf den Eingangsverstärker 2_U und dann auf den Frequenzableitungskreis 3_n gegeben. Wie aus F i g. 2, Zeile / ersichtlich ist, ist ein Signal wie das auf den Frequenzableitungskreis 3_U gegebene, eine Aufeinanderfolge von Rechteckimpulsen, deren Länge der Periode des Bittaktsignals oder der halben Periode des Bittaktsignals entspricht, wobei den Übergängen von 0 nach 1 oder von 1 nach 0 die im NRZ-Coaz dargestellte Nachricht entspricht. Daao her arbeiten der Frequenzableitungskreis 3_H und die Phasenregelschleife 4„ nicht bei der Bittaktfrequenz F selbst, sondern bei der doppelten Bittaktfrequenz 2 F. Es ist daher wieder erforderlich, das Ausgangssignal der Phasenregelschleife 4_U durch einen Frequenzteiler 7 mit einem Teilverhältnis 2 herabzuteilen. Das vom Frequenzteiler 7 bereitgestellte Signal wird auf einen Eingang einer Multiplizierschaltung 8 gegeben, deren anderer Eingang direkt die im B0-S-Code dargestellte Nachricht erhält. Am Atisgang der Multiplizierschaltung 8 wird somit die Nachricht nunmehr im NRZ ■ M-Code erhalten.

Nachdem die im BVIS-Code dargestellte Nachricht senderseitig durch Multiplikation der im NRZ ■ M-Code dargestellten Nachricht mit dem hierzu in Phase befindlichen Bittaktsignal erhalten wurde, versteht sich von selbst, daß auf die oben beschriebene Weise am Ausgang der Multiplizierschaltung 8 wieder die im NRZ · M-Code dargestellte Nachricht erhalten wird. Das vom Frequenzteiler 7 bereilgestellte Demodulationssignal ist aber bezüglich seiner Phasenlage nicht eindeutig, da es durch Herabteilen der Frequenz 2 F erhalten wurde, mit der die Phasenregelschleife 4., arbeitet. Zur richtigen Interpretation des am Ausgang der Multiplizierschaltung 8 anstehenden Signals muß jedoch auch die Phasenlage eindeutig bekannt sein.

Hierzu wird das von der Multiplizierschaltung 8 abgegebene Signal auf die Synchronisierstufe III gegeben, durch welche die Mehrdeutigkeit dieses Signals ausgeräumt wird. Die Synchronisierstufe IH hat im wesentlichen denselben Aufbau wie die Hilfsträgertaktableitungsstufe I und die Bittaktableitungsstufe II, verriegelt jedoch auf die im NRZ ■ M-Code dargestellte Nachricht. Eine Herabteilung der an Ausgang der Phasenregelschleife 4,„ bereitgestellter Frequenz um einen Faktor 2 ist nicht erforderlich da im Spektrum der im NRZ ■ M-Coäe dargestellter Nachricht, wie aus F i g. 2, Zeile c ersichtlich, di< Bittaktfrequenz F direkt enthalten ist und die Pha senregelschlcife 4„, auf der Frequenz F verriegelt.

Liegen am Eingang des Demodulators keine Nach richtenimpulse an, so liegen die Frequenzen der Bit taktableitungsstufe II und der Synchronisierstufe Π (2 F bzw. F) sehr nahe bei der zu erwartenden Frc quenz. Andererseits weisen die Bittaktableitungsstufi und die Synchronisierstufe eine wesentlich größen Bandbreite auf, als die Hilfsträgertaktableitungs stufe I. Wird auf den Eingang des Demodulators cii

Nachrichtensignal gegeben, so verriegelt die Hilfsträgcrtaktableitungsstufe über ihre Phasenregelschleife 4,; gleichzeitig verriegeln die Phasenregelschleifen 4_Ü und 4,„ der Bittaktableitungsstufe II bzw. der Synchronisierstufe III momentan. Im übri· c gen führt eine Entriegelung der Phasenregelschleife 4_t über einige Perioden des Hilfsträger nicht zu einer Entriegelung der anderen Phasenregelschleife!! 4_M und 4_H|.

Mit einem erfindungsgemäßen Demodulator läßt sich insbesondere hinsichtlich der Wahrscheinlichkeit des Auftretens von Fehlern ein Arbeiten erreichen, das mit dem eines »optimalen« Demodulators vergleichbar ist; die Aquisitionszeit ist extrem kurz und bleibt ungeachtet der Frequenz des Hilfsträger und ungeachtet der Bittaktfrequenz immer konstant. Sie ist 4- bis lOmal kleiner als die des »optimalen« Demodulators, während die Empfindlichkeit des Demodulators um 2 bis 3 dB verbessert ist, was bei verrauschten Nachrichten von Vorteil ist.

Diese Eigenschaften sind offensichtlich insbesondere bei der Nachrichtenübertragung von und zu ballistischen Flugkörpern von Vorteil, wobei die Erhöhung der Reichweite und die Sicherheit der Nachrichtenübertragung von sehr großer Bedeutung sind.

Bei einem praktischen Ausführungsbeispiel ist ein Demodulator für in S-Zweiphasenumtastun!> übertragene Nachrichten so ausgelegt, daß er bei Hilfsträgerfrequenzen von 8192 hertz oder 1024 Hertz und Bittaktfrequenzen von 64 oder 8 bit/sek arbeiten kann. Um die Bandbreite des Rauschens am Eingang zu reduzieren, kann für jede Hilfsträgerfrequenz dem Eingangsverstärker I₁ ein Bandpaßfilter 9 bzw. 10 vorgeschaltet sein. Ein Schalter Πα, lift ist zur Umschaltung zwischen den Hilfsträgerfrequenzen vorgesehen, während ein Schalter 12 c, 12 ft, 12 c zur Umschaltung der Bittaktfrequenz vorgesehen ist. Der Schalter 11a, Hh ist somit den Bandfiltern 9 und 10 sowie der Hilfsträgertaktableitungsstufe / zugeordnet, während der Schalter 12a, 12 b, 12 c der Bittaktableitungsstufe II und der Synchronisierstufe III zugeordnete Schaltkontakte aufweist, wie aus F i g. 3 ersichtlich ist.

Das empfängerseitig wiedergewonnene Taktsignal, das in Phase und Frequenz F mit dem empfängerseitigen Taktsignal übereinstimmt, steht am Ausgang des Schaltkontaktcs 12b hinter der Synchronisierstufe III zur Verfügung. Die Erkennung der Bits der Nachricht erfolgt in bekannter Weise unter Verwendung eines Integrators 14, der durch Impulse mit der Frequenz der Taktsignale auf 0 zurückgestellt wird. Diese Impulse werden von einer monostabiien Kippschaltung 13 abgegeben. Auf den Integrator 14 folgt ein Entscheidungskreis 15, der eine Triggerschaltung aufweist; und auf den Entscheidungskreis 15 folgt ein Eichkreis 16, der eine ebenfalls durch die von der monostabilen Kippschaltung 13 gelieferten Impulse angesteuerte Kippschaltung aufweist. Daran schließt sich ein Codewandler 17 zur Umwandlung in den NRZ · C-Code dar, der üblicherweise zur Darstellung von Nachrichten benützt wird.

Dsr auf 0 rückstellbare Integrator 14 hat z. B. den in F i g. 5 dargestellten Aufbau. Zum Integrieren ist eine Scrienschaltung aus einem Widerstand 30 und einem Kondensator 31 vorgesehen. Das zu integrierende Signal wird auf den Eingang dieser Serienschaltung gegeben. Die Impulse mit der Bittaktfrequenz F, die die Rückstellung des Integrators bewerkstelligen, werden über eine Diode 32 auf die Basis eines Transistors 33 gegeben, dessen Emitter-Kollektor-Strecke parallel zum Kondensator 31 geschaltet ist. Das vom Integrator abgegebene Signal weist die bei S dargestellte Form auf. Es ist von Vorteil, wenn diese Signale durch einen Signalbegrenzer oder eine Triggerschaltung 15 laufen, bevor sie den Eichkreis 16 ansteuern.

Wie aus F i g. 3 ersichtlich ist, ist jede der Stufen I, II und III des Demodulators im wesentlichen die Reihenschaltung eines Frequenzableitungskreises 3,, 3_n bzw. 3ju und einer Phasenregelschleife 4,, 4_U bzw. 4_UI. Dabei arbeiten der Frequenzableitungskreis und die Phasenregelschleife bei derselben Frequenz /, die für die drei Stufen gleich 2 /₀, 2 F bzw. Fist.

Bei der in F i g. 6 dargestellten Ausführungsforni für die Demodulatorstufen I, II und III sind die Teile, die schon unter Bezugnahme auf F i g. 4 beschrieben worden sind, mit den gleichen Bezugszeichen versehen. Das Schieberegister 21 und die Multiplizierschaltung 22 sind zu einem einzigen Block, dem Frequenzableitungskreis zusammengefaßt worden. Dagegen ist die Frequenzteilerkette 19 in zwei Abschnitte 19 a und 19 b aufgeteilt. Der Abschnitt 19 a der Frequenztcilerkette weist soviele bistabile Kippschaltungen auf, wie dies im Hinblick auf die Taktfrequenz zur Ansteuerung des Schieberegisters 21 erforderlich ist; d. h., der Abschnitt 19a weits «+Ι bistabile Kippschaltungen auf, wenn das Schieberegister m bistabile Kippschaltungen aufweist, wobei m — 2" ist.

Weist z. B. das Schieberegister 21 acht bistabile Kippschaltungen auf, so hat der Abschnitt 19 a der Frequcnzteilerkette vier bistabile Kippschaltungen, d.h., der Abschnitt 19a teilt um einen Faktor 16 herunter.

Der Abschnitt 19 a der Frequenzteilerkettc ist ferner so ausgelegt, daß an einem gesonderten Ausgang die um +π/2 oder +90° phasenverschobenen Taktsignale mit der Frequenz / bereitgestellt werden, die phasenrichtig zu dem zu demodulierenden Signal liegen.

Der Abschnitt 19 ft der Frcquenzteilerkette weist eine Anzahl von bislabilen Kippschaltungen auf, die gemäß der Arbeitsfrequenz der Phasenregelschleife gewählt ist; der Abschnitt 19 ft hat ferner zwei Ausgänge, an denen unterschiedlich stark herabgcteilte Signale bereitgestellt werden. Bei den oben angegebenen wahlweise verwendbaren Hilfsträgerfrequenzen und Bittaktfrequenzen unterscheidet sich die Frequenz der beiden an den Ausgängen des Abschnittes 19 ft bereitgestellten Signale um einen Faktor 8, se daß durch Betätigung des Schalters lift bzw. 12a. 12 ft die gewünschte Hilfsträgerfrequenz bzw. die gewünschte Bittaktfrequenz eingestellt werden kann.

Die in F i g. 6 dargestellte Schaltung kann mit einei dem Einzelfall angemessenen Anpassung gleichermaßen in den drei Demodulatorstufen I, II und IH verwendet werden. Soll die in F i g. 6 dargestellte Schaltung für die Hilfsträgertaktableitung venvendei werden, so ist / = 2 /₀. Die Betätigung des Schalters lift erlaubt dann die Umstellung der Hilfsträgerfrequenz von 1024 Hertz auf 8192 Hertz, und der Frequenzteiler 5 ist an die Multiplizierschaltung 6 angeschlossen.

Soll die in Fig. 6 dargestellte Schaltung als Bittaktableitungsstufe II verwendet werden, so isi

/ = 2 F; eine Betätigung des Schalters 12 a ermöglicht dann eine Umschaltung der Bittaktfrequenz und damit auch der Nachrichtenübertragungsrale von 8 bit/sek auf 64 bit/sek. In diesem Fall ist dann auch der Frequenzteiler 7 mit der Multiplizierschaltung 8 : verbunden.

Wird die in F i g. 6 dargestellte Schaltung als Synchronisierstufe IH verwendet, so ist / = F. Eine Betätigung des mit dem Schalter 12 a gekoppelten Schalters 12b führt dann zu keiner Umschaltung von einem Ausgang des Abschnittes 19 b der Frequenzteilerkette auf einen anderen, die Frequenz bleibt unverändert / = F. Anstelle der ausgezogenen Verbindungen zu den Multiplizierschaltungen 6 oder 8 und zu den Frequenzteilern 5 oder 7 sind nunmehr die gestrichelt dargestellten Verbindungen vorgesehen, die zur Kippschaltung 13 und zum Integrator 14 führen.

Bei einem praktisch ausgeführten erfindungsgemäßen Demodulator ist die Bandbreite der Phasenregelschleife 4, nicht kleiner als Viooo der Arbeitsfrequenz dieser Phasenregelschleife; der Bereich, in dem die Frequenz nachgefahren werden kann, ist größer als ±1,3% der Hilfsträgerfrequenz, während der Aquisitionsbereich besser als +'-Viooo der Hilfsträgerfrequenz ist. Ohne Frequenzverschiebung beträgt die Aquisitionszeit 7 Sekunden und maximal 15 Sekunden, wobei /₀ = 8192 Hertz, F = 8 bit/sek und das Signalrauschverhältnis EW₀ =12 dB ist (E = pro Informationsbit übertragene Energie, N₀ = Rauschleistung). Der Demodulator ist so gut stabil, daß 40 Minuten nach dem Einschalten die maximale Änderung der Hilfsträgerfrequenz innerhalb von 11 Stunden kleiner als 10~³ ist, wobei der Einganc mit einem breitbandigen Rauschgenerator verbunden ist und kein Nachrichtensignal erhält.

Bei diesem praktisch ausgeführten Demodulator werden die folgenden Leistungskenngrößen erhalte:-,:

Bei /₀ = 1024 Hertz und F = 64 bit/sek oder /₀ = 8192 Hertz und F = 64 bit/sek erfolgt ein Auffinden der Frequenz automatisch für EW₀ = + 6 dB, die Aufrechterhaltung der Synchronisation ohne Bit-Verschiebung ist sichergestellt, bis EW₀ = - 3 dB, und die Anordnung arbeitet zufriedenstellend, bis E/N. = 0 dB.

Für /₀ = 1024 Hertz und F = 8 bit/sek arbeitet der Demodulator zufriedenstellend, bis EZN₀ = + 4 dB. Die Aufrechterhaltung der Synchronisierung ohne Bit-Verschiebung ist bis EfN₀ = -f 6 dB sichergestellt.

Für J₀ == 8192 Hertz und F = 8 bit/sek arbeitet der Demodulator praktisch bei einem Verhältnis EIN₆ in der Größenordnung von +11 dB. Die Aufrechterhaltung der Synchronisation ist bis zu einem Wert EW₀ = +13 dB sichergestellt.

Die Kurven, die die Wahrscheinlichkeit für das Auftreten von Fehlern bei der Demodulierung von in 5-Zweiphasenumtastung übertragenen Nachrichten und beim Demodulieren von Rechtecksignalen darstellen, liegen bei dem erfindungsgemäßen Demodulator weniger als 2 dB von der Kurve für einen idealen PSK-Demodulatot entfernt.

Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Demodulator für eine durch S-Zweiphaseriumtastung übertragene, von einem Hilfsträger getragene Nachricht, wobei die Nachricht und der Hilfsträger bezüglich ihrer Phase kohärent sind und die Nachricht und der Hilfsträger zusammen ein kontinuierliches Spektrum aufweisen, welcher eine Stufe zur Hilfsträgerableitung und eine Stufe zur Bit-Takt-Ableitung aufweist, welche eine bei der Bit-Takt-Frequenz arbeitende Phasenregelschleife mit einem spannungsgesteuerten Oszillator aufweist, dadurch gekennzeichnet, daß die Stufe zur Bit-Takt-Ableitung (II), auf deren Eingänge die vom Hilfsträger wieder abgenommene, codierte Nachricht gegeben wird, eine Verzögerungsschaltung (21) zur Verzögerung dts auf sie gegebenen Eingangssignals und einen Multiplikator (22) zum Multiplizieren des Eingangssignals mit dem verzögerten Eingangssignal aufweist und daß die Phasenregelschleife (19, 20, 26 bis 29) durch das Ausgangssignal des Multiplikators (22) gesteuert wird.

2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, daß die an sich bekannte Stufe zur Hilfsträgerableitung denselben Aufbau aufweist wie die Bit-Takt-Ableitungsstufe, jedoch bei der Frequenz des Hilfsträger; arbeitet.

3. Demodulator nach Anspruch 1 oder 2, wobei eine Synchronisierstufe zur Wiedergewinnung der Phasenlage des demodulierten Signals vorgesehen ist, dadurch gekennzeichnet, daß die Synchronisierstufe (III) denselben Aufbau wie die Bit-Takt-Ableitungsstufe (II) aufweist und bei der Bit-Takt-Frequenz verriegelt.

4. Demodulator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Verzögerungsschaltung durch ein Schieberegister (21) gebildet ist, daß der spannungsgesteuerte Oszillator (20) der Phasenregelschleife bei einer Oszillatorfrequenz vom m — 2"-fachen der wiederzugewinnenden Frequenz schwingt, daß die Schiebetaktimpulse für das Schieberegister (21) vom Ausgang des spannungsgesteuerten Oszillators (20) abgenommen werden und daß ein Multiplikator (26) der Phasenregelschleife an einem Eingang das durch einen Frequenzteiler (19) um den Faktor η = 2" ⁺¹ heruntergeteilte Ausgangssignal des spannungsgesteuerten Oszillators (20) erhält, während ein zweiter Eingang dieses Multiplikators (26) das Ausgangssignal des Eingangssignal und 5" verzögertes Eingangssignal multiplizierenden Multiplikators (22) erhält und das gegebenenfalls noch zu verstärkende und zu nitrierende, zur Steuerung des spannungsgesteuerten Oszillators (20) verwendete Steuersignal erzeugt.

5. Demodulator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der zur Multiplikation des Eingangssignales mit dem verzögerten Eingangssignal verwendete Multiplikator ein analog arbeitender Multiplikator (22) ist.

6. Demodulator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Multiplikator zur Mulplikation des Eingangssignals mit dem verzögerten Eingangssignal ein binärer Digitalmultiplikator (22) ist.

7. Demodulator nach Anspruch 6, dadurch gekennzeichnet, daß der digitale Multiplikator (22) ODER-ODER-Glieder aufweist.

8. Demodulator nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Phasenregelschleife auf dem Doppelten der wiederzugewinnenden Frequenz verriegelt und daß das Ausgangssignal der Phasenregelschleife über eine Divisionsschaltung (7) mit dem Teilverhältnis 2 auf einen Eingang eines Demodulationskreises (8) gegeben wird, dessen zweiter Eingang ebenfalls das auf die Verzögerungsschaltung (21) gegebene Signal erhält und an dessen Ausgang das gemäß der wiedergewonnenen Frequenz demodulierte, NRZ ■ M-codierte Nachrichtensignal bereitgestellt wird.