DE2319757C3 - Phasendetektor - Google Patents
PhasendetektorInfo
- Publication number
- DE2319757C3 DE2319757C3 DE19732319757 DE2319757A DE2319757C3 DE 2319757 C3 DE2319757 C3 DE 2319757C3 DE 19732319757 DE19732319757 DE 19732319757 DE 2319757 A DE2319757 A DE 2319757A DE 2319757 C3 DE2319757 C3 DE 2319757C3
- Authority
- DE
- Germany
- Prior art keywords
- signal
- reference signal
- output
- logic circuit
- phase detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 34
- 238000010586 diagram Methods 0.000 description 3
- 101700078894 GNAL Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Description
Die Erfindung bezieht sich auf einen Phasi;ndetektor
zum Ermitteln der Phasendifferenz zwischen einem binären
Bezugssignal und einem binären MeO>S!gnal, bestehend aus einer bistabilen Kippschaltung, deren erstem
bzw. zweitem Eingang das Bezugssignstl bzw. das Meßsignal zugeführt wird und aus einer ersten bzw.
zweiten Logikschaltung, deren Eingängen da«, Bezugs- «ο
signal, das Meßsignal und das Ausgangssignal der bistabilen Kippschaltung zugeführt werden unc die erste
bzw. zweite Impulse erzeugt, deren Breite ve η der Phasendifferenz
abhängt.
Phasendetektoren werden häufig in Phase iregelkreisen
eingesetzt. In einem Phasenregelkreis wird eine Schwingung erzeugt, deren Frequenz und Phase so geregelt
werden, daß die Frequenz gleich der Frequenz eines Bezugssignals ist und daß zwischen der Schwingung
und dem Bezugssignal eine vorgegebene Phasendifferenz vorhanden ist. Ein Phasenregelkrcis enthält
üblicherweise neben dem Phasendetektor einen Regler,
einen spannungsgesteuerten Oszillator und einen Frequenzteiler. Der spannungsgesteuerte Oszillator gibt
eine Schwingung mit veränderbarer Frequenz an den Frequenzteiler ab, der die Frequenz der Schwingung
um einen vorgegebenen Faktor verkleben. Die Schwingung am Ausgang des Frequenzteilers wird
einem Eingang des Phasendetektors als Me.Üsignal zugeführt. Einem weiteren Eingang des Phasendetektors <*>
wird das Bezugssignal zugeführt. Der Phasendetektor ermittelt die Phasendifferenz zwischen dem Meßsignal
und dem Bezugssignal und gibt an den Regler Impulse ab, deren Breite von der Phasendifferenz zwischen den
beiden Signalen abhängt. Der Regler formt die Impulse ft5
in Steuersignale für den Oszillator um und verändert die Frequenz der vom Oszillator abgegebener! Schwingung
so, daß jeder Abweichung von der vorgegebenen Phasendifferenz zwischen dem Meßsignal und dem Bezugssignal entgegengewirkt wird.
Aus der DT-PS 11 79 634 ist ein Phasendetektor bekannt, der erste bzw. zweite Impulse abgibt, wenn eine
phasenmäßige Vor- bzw. Nacheilung zwischen zwei Eingangssignalen vorhanden ist. Die Breite der Impulse
ist proportional der Phasendifferenz zwischen den Eingangssignalen. Dieser Phasendetektor enthält eine bistabile Kippschaltung, die mit jeder Vorderflanke des
ersten Eingangssignals gesetzt und mit jeder Rückflanke des zweiten Eingangssignals zurückgesetzt wird.
Weiterhin enthält sie eine erste bzw. zweite Logikschaltung, der das nicht invertierte bzw. das invertierte
Ausgangssignal der bistabilen Kippschaltung und die Eingangssignale zugeführt werden. Die erste Logikschaltung gibt die ersten Impulse ab, wenn das nicht
invertierte Ausgangssignal der bistabilen Kippschaltung und das erste Eingangssignal den Binärwert 1 und
das zweite Eingangssignal den Binärwert 0 haben. Die zweite Logikschaltung gibt die zweiten Impulse ab,
wenn das invertierte Ausgangssignal und das zweite Eingangssignal den Binärwert 1 und das erste Eingangssignal
den Binärwert 0 hat.
Dieser bekannte Phasendetektor gibt jedoch auch dann erste oder zweite Impulse ab, wenn eines der Eingangssignale
nicht vorhanden ist. Er ist damit für eine Anwendung in Phasenregelkreisen, bei denen die Impulse
der Eingangssignale nicht in regelmäßigen Abständen auftreten, nicht geeignet. Weiterhin enthält er
mit Kondensatoren versehene Zeitglieder zum Erzeugen von Impulsen aus den Flanken der Eingangssignale.
Diese Zeitglieder eignen sich nicht für eine Herstellung des Phasendetektors als integrierte Halbleiterschaltkreise.
Der Erfindung liegt die Aufgabe zugrunde, einen Phasendetektor anzugeben, der an seinen Ausgängen
Impulse abgibt, deren Breite in einem Bereich von ±st proportional d;r Phasendifferenz zwischen dem Meßsignal
und dem Bezugssignal ist und der keine Impulse abgibt, wenn das Meßsignal und/oder das Bezugssignal
nicht \orhanden sind.
Die Aufgabe wird gemäß der Erfindung gelöst durch eine als UND-Schaltung ausgebildete erste bzw. zweite
Logikschaltung, die das Ausgangssignal, das Bezugssignal und das invertierte Meßsignal bzw. das Ausgangssignal,
das Meßsignal und das invertierte Bezugssignal verknüpft und durch eine bistabile Kippschaltung, bestehend
aus einem Flip-Flop, an dessen Ausgang das Ausgangssignal abgegeben wird und dessen Setz- bzw.
Rücksetzeingang mit dem Ausgang einer als UND-Schaltung ausgebildeten dritten bzw. vierten Logikschaltung
verbunden ist, die das Bezugssignal und das Meßsignal bzw. das invertierte Bezugssignal und das
invertierte Meßsignal verknüpft.
Der Phasendetektor gemäß der Erfindung hat die Vorteile, daß er in Phasenregelkreisen eingesetzt werden
kann, bei denen die Impulse des Bezugssignals oder des Meßsignals nicht in regelmäßigen Abständen auftreten,
da er beim Fehlen von Impulsen keine Phasendifferenz anzeigt. Weiterhin hat er den Vorteil, daß er
mit geringem Aufwand ausschließlich aus handelsüblichen integrierten Digitalbausteinen aufgebaut werden
kann. Da er keine Zeitglieder enthält, kann er außerdem in einem weiten Frequenzbereich der Eingangssignale
eingesetzt werden.
Im folgenden wird an Hand eines Aust'ührungsbeispiels
die Funktion des Phasendetektors beschrieben, wobei in mehreren Figuren dargestellte gleiche Teile
mil gleichen Bezugszeichen versehen sind. Es zeigt
F i g. 1 ein Prinzipschaltbild des Phasendetektors,
F i g. 2 mehrere Zeitdiagramme an verschiedenen Punkten des Phasendetektors,
Fig.4 ein ausgeführtes Beispiel des Phasendetektors.
Das in F i g. 1 dargestellte Prinzipschaltbüd des Phasendetektors zeigt eine bistabile Kippschaltung K, eine
erste Logikschaltung G1 und eine zweite Logikschaltung G 2. Die bistabile Kippschaltung K enthält ein
Flip-Flop FF, eine drifte Logikschaltung G 3 und eine vierte Logikschaltung GA. Der Phasendetektor besitzt
zwei Eingänge B und M und zwei Ausgänge V und N. Dem ersten Eingang B wird ein Bezugssignal b und
dem zweiten Eingang M wird ein Meßsignal m zugeführt. An den Ausgängen V und N werden Folgen von
Impulsen abgegeben, die die Phasendifferenz zwischen dem Meßsignal m und dem Bezugssignal b anzeigen.
Am Ausgang V werden jedoch nur Impulse abgegeben. wenn das Meßsignal mdem Bezugssignal b voreilt und
am Ausgang N werden nur Impulse abgegeben, wenn das Meßsignal m dem Bezugssignal b nacheilt. Die
Funktion des Phasendetektors wird zusammen mit den in der F 1 g. 2 dargestellten Zeitdiagrammen beschrieben.
Die F i g. 2 zeigt einige Signale, die beim Betrieb des Phasendetektors nach F i g. 1 anfallen. In Abszissenrichtung
sind die Einheiten der Zeit r, in Ordinatennchtung sind die Amplituden der Signale dargestellt. Da
die Signale ausschließlich Binärsignale sind, können sie nur die Binärwerte 0 und 1 annehmen. Das in F i g. 2
dargestellte Bezugssignal b l'egt am Eingang B des
Phasendetektors an. Es besteht aus einer Folge von Rechteckimpulsen, deren Breite gleich der halben Periodendauer
ist und es wurde für die Darstellung angenommen, daß die Impulsabstände konstant sind und
daß zwischen den Zeitpunkten 13 und /4 ein Impuls
fehlt. Das ebenfalls in F i g. 2 dargestellte Meßsignal m liegt am Eingang M des Phasendetektors an. Es besteht
ebenfalls aus einer Folge von Rechteckimpulsen, deren Breite gleich der halben Periodendauer ist. Für die Darstellung
wurde angenommen, daß sich die Impulsabstände des Meßsignals m verändern. Die Phasendifferenz
zwischen de^n Meßsignal m und dem Bezugssignal
b wurde so gewählt, daß zwischen den Zeitpunkten / 1 und f2 das Meßsignal m dem Bezugssignal b voreilt
and daß zwischen den Zeitpunkten ( 2 und ί 5 das Meßsignal mdem Bezugssignal bnacheilt.
Das Bezugssignal bund das Meßsignal m werden der
ersten Logikschaltung G 1, der zweiten Logikschaltung G2 und der bistabilen Kippschaltung K zugeführt. In
der bistabilen Kippschaltung K verknüpft die dritte Logikschaltung G 3 das Bezugssignal b und das Meßsignal
πι so, daß an ihrem Ausgang immer dann und nur dann
der Binärwert 1 erscheint, wenn das Bezugssignal £>und
das Meßsignal m gleichzeitig den Binärwert 1 annehmen. Die Logikschaltung G 4 der bistabilen Kippschaltung
K verknüpft das Bezugssignal b und das Meßsignal m so, daß an ihrem Ausgang immer dann und nur <
>o dann der Binärwert 1 liegt, wenn das Bezugssignal b und das Meßsignal m gleichzeitig den Binärwert 0 annehmen.
Die Signale am Ausgang der dritten bzw. vierten Logikschaltung G 3 bzw. G 4 werden einem Setzeingang
S bzw. einem Rücksetzeingang R des Flip- '>?
Flops FFzugeführt. Sie sind in F i g. 2 als Signale s bzw.
r dargestellt. Das Flip-Flop FF wird gesetzt bzw. rückgesetzt, wenn an seinem Setz- bzw. Rücksetzeingang 5
bzw. R der Binärwert 1 anliegt. Am Ausgang Q des Flip-Flops FF wird ein Rechtecksignal q abgegeben,
wie es in F i g. 2 ebenfalls dargestellt ist Das Rechtecksigral q deckt sich teilweise mit dem Bezugssignal b
und teilweise mit dem Meßsignal m, je nachdem, welches der beiden Signale eine naeheilende Phase besitzt.
Weiter erkennt man in Fig.2, daß das Flip-Flop FF
zurückgesetzt bleibt, wenn, wie zwischen den Zeitpunk
ten 13 und f 4 in F i g. 2 dargestellt, kein Bezugssignal b
vorhanden ist Das Rechtecksignal q wird der ersten Logikschaltung G1 und der zweiten Logikschaltung
G 2 zugeführt. Am Ausgang der ersten Logikschaltung G 1 werden Impulse ν abgegeben, wenn, wie in F i g. 2
zwischen den Zeitpunkten 11 und f 2 dargestellt, das
Rechtecksignal q und das Bezugssignal öden Binärwert
1 und das Meßsignal m den Binärwert 0 annehmen. Das Signal am Ausgang der ersten Logikschaltung G 1 wird
dem Ausgang V zugeführt. Am Ausgang der zweiten Logikschaltung G 2 werden Impulse π abgegeben,
wenn, wie in F i g. 2 zwischen den Zeitpunkten 12 und
/5 dargestellt, das Rechtecksignal q und das Meßsignal m den Binärwert 1 und das Bezugssignal b den Binärwert 0 annehmen. Das Signal am Ausgang der zweiten
Logiksch?Uung G 2 wird dem Ausgang N zugeführt. Die Breite der an den Ausgängen V bzw. N abgegebenen
Impulse gibt an, wie stark die Voreilung bzw.
Nacheilung des Meßsignals m gegenüber dem Bezugssignal b ist. Da sich das Rechtecksignal q am Ausgang
Q des Flip-Flops FF teilweise mit dem Meßsignal /77 oder dem Bezugssignal b deckt, je nachdem, welches
Signal eine nacheilende Phase besitzt, können die Impulse ν bzw. η auch so aufgefaßt werden, daß sie angeben,
wie groß die Voreilung des Meßsignals m bzw. des Bezugssignals b gegenüber dem Rechtecksignal q ist.
Das Rechtecksignal q bewirkt außerdem, daß, wie in F i g. 2 zwischen den Zeitpunkten / 3 und 14 dargestellt,
an den Ausgängen V und N keine Impulse abgegeben werden, wenn kein Bezugssignal vorhanden ist.
In F i g. 3 ist eine Kennlinie des Phasendetektors dargestellt.
In Abszissenrichtung ist die Phasendifferenz Δ φ zwischen dem Meßsignal m und dem Bezugssignal
b aufgetragen. In Ovdinatenrichtung sind ausgehend
von der Nullinie nach oben bzw. unten die Breite tv bzw. in der Impulse aufgetragen, die beim Voreilen
bzw. Nacheilen des Meßsignals m gegenüber dem Bezugssignal b an den Ausgängen V bzw. N abgegeben
werden. Die Kennlinie kann auch so aufgefaßt werden, daß in Ordinaiennchtung die zu jeder Phasendifferenz
gehörende Differenz /wischen den Breiten der Impulse an den Ausgängen Vund N dargestellt sind. Die Kennlinie
zeigt einen sägezahnförmigen Verlauf, der sich mit der Periode 2 .τ wiederholt. Weiterhin zeigt sie, daß der
Phascndetektor in einem Bereich zwischen -.τ und
-Kt jeder Periode einen linearen Verlauf besitzt.
Das in F i g. 4 dargestellte ausgeführte Beispiel zeigt, wie der Phasendetektor aufgebaut werden kann, wenn
er in ein digitales System eingesetzt werden soll, das vorwiegend integrierte Bausteine mit NAND-Gliedern
enthält. Der Phasendetekior kann aus vier NAND-Gliedern
NG 1 bis NG 4, aus zwei Invertern /1 und /2 und einem Flip-Flop FF mit invertierenden Setz- und
Rücksetzeingängen aufgebaut werden. Der Logikschaltung G 1 in F i g. I entsprechen das NAND-Glied NG 1
und der nachgeschaltete Inverter /1 in Fig.4 und der
Logikschaltung G2 entsprechen das NAND-Glied NG 2 und der nachgeschaltete Inverter 12. Der bistabilen
Kippschaltung K in F i g. 1 entsprechen die beiden NAND-Glieder NG3 und NG4 und das Flip-Flop FF,
das einen invertierenden Setzeingang S und einen invertierenden
Rüeksetzeingang R besitzt. Zwei weitere Inverter /3 und /4 invertieren das MeBsignal m und
das Bei. .gssignal b, falls die beiden Signale nicht in invertierter
Form zur Verfügung stehen.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Phasendetektor zum Ermitteln der Phasendifferenz zwischen einem binären Bezugssignal und einem binären Meßsignal, bestehend aus einer bistabilen Kippschaltung, deren erstem bzw. zweitem Eingang das Bezugssignal bzw. das Meßsignal zugeführt wird und aus einer ersten bzw. zweiten Logikschaltung, deren Eingängen das Bezugssignal, das Meßsignal und das Ausgangssignal der bistabilen Kippschaltung zugeführt werden und die erste bzw. zweite Impulse erzeugt, deren Breite von der Phasendifferenz abhängt gekennzeichnet durch eine als UND-Schaltuiig ausgebildete erste is bzw. zweite Logikschaltung (G 1 bzw. G 2\ die das Ausgangssignal (q), das Bezugssignal (b) und das invertierte Meßsignal (m) bzw. das Ausgangssignal (q), das Meßsignal (m) und das invertierte Bezugssignal (b) verknüpft und durch eine bistab Ie Kipp- schaltung (K), bestehend aus einem Flip Flop (FF), an dessen Ausgang das Ausgangssignal (q) abgegeben wird und dessen Setz- bzw. Rücksetzeingang (S bzw. R) mit dem Ausgang einer als UND-Schaltung ausgebildeten dritten bzw. vierten Logikschaltung (G 3 bzw. G 4) verbunden ist, die das Btzugssignal (b) und das Meßsignal (m) bzw. das invertierte Bezugssignal (b) und das invertierte Meßsignal (m) verknüpft.30
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732319757 DE2319757C3 (de) | 1973-04-18 | Phasendetektor | |
NL7405030A NL7405030A (de) | 1973-04-18 | 1974-04-11 | |
FR7412745A FR2226667B3 (de) | 1973-04-18 | 1974-04-11 | |
IT2135174A IT1009833B (it) | 1973-04-18 | 1974-04-12 | Rivelatore di fase |
GB1684574A GB1461515A (en) | 1973-04-18 | 1974-04-17 | Phase detectors |
BE143369A BE813907A (fr) | 1973-04-18 | 1974-04-18 | Detecteur de phase |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19732319757 DE2319757C3 (de) | 1973-04-18 | Phasendetektor |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2319757A1 DE2319757A1 (de) | 1974-10-31 |
DE2319757B2 DE2319757B2 (de) | 1976-02-19 |
DE2319757C3 true DE2319757C3 (de) | 1976-09-30 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2925583C2 (de) | Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen | |
DE3690492C2 (de) | Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator | |
DE69021566T2 (de) | Zweizustands-phasendetektor mit der fähigkeit zur frequenzsteuerung. | |
DE4231175C1 (de) | Anordnung zur Taktrückgewinnung | |
DE2642397B2 (de) | Analog-Frequenzwandler | |
EP0085161A2 (de) | Digitale elektrische Längen- oder Winkelmesseinrichtung | |
DE2512738C2 (de) | Frequenzregler | |
DE2707130A1 (de) | Phasendetektor | |
DE2319757C3 (de) | Phasendetektor | |
DE2558360C2 (de) | Analog-Digitalwandler | |
DE2406774C3 (de) | Elektronischer Frequenzzähler | |
DE2526672A1 (de) | Lagemessystem | |
DE2139039A1 (de) | Bandpaßfilterschaltung | |
DE2613930C3 (de) | Digitaler Phasenregelkreis | |
DE2939021C2 (de) | Verfahren zum digitalen Vervielfachen einer Signal-Frequenz | |
DE2319757B2 (de) | Phasendetektor | |
DE2413604A1 (de) | Phasenverriegelte regelschleife | |
DE2423257C3 (de) | Phasendetektor | |
DE3520301A1 (de) | Phasenvergleichsverfahren | |
DE1260523B (de) | Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung | |
DE1258463B (de) | Digitalzaehleranordnung, die mehrere Zaehlstufen enthaelt, deren Eingaengen Eingangsimpulse von einer gemeinsamen Eingangsleitung ueber Torschaltungen zugefuehrt werden | |
DE2414285C3 (de) | Phasendetektor | |
DE3444401C2 (de) | Digitale Phasensynchronisiereinrichtung für Signale derselben Frequenz | |
DE1929492C3 (de) | Phase nsynchronisierschaltung | |
DE2413603A1 (de) | Verfahren und schaltung zum erkennen von frequenzen |