DE2939021C2 - Verfahren zum digitalen Vervielfachen einer Signal-Frequenz - Google Patents
Verfahren zum digitalen Vervielfachen einer Signal-FrequenzInfo
- Publication number
- DE2939021C2 DE2939021C2 DE2939021A DE2939021A DE2939021C2 DE 2939021 C2 DE2939021 C2 DE 2939021C2 DE 2939021 A DE2939021 A DE 2939021A DE 2939021 A DE2939021 A DE 2939021A DE 2939021 C2 DE2939021 C2 DE 2939021C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- frequency
- output
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Die Erfindung betrifft ein Verfahren /.um Vervielfachen
der Frequenz eines Signales nach dem Oberbegriff des Patentanspruches 1.
F.in solches Verfahren ist aus der US-PS 39 93 957 bekannt. Dort wird das Eingangssignal zuerst durch einen
l'requen/dividierer geschickt und anschließend mittels
einer Verzögerungsleitung verzögert. Das Aiisgangstaktsignal
muß großer sein als das Eingangssignal, was eine Instabilität des Fi equenz.vcrvielfachers zufolge
hat, wenn die Frequenz ties Eingangssignal auf die
Frequenz eines gewünschten Ausgangstaktsignales zunimmt.
Aus der US-PS 37 43 946 ist ein Verfahren zum Erzeugen wahlweise phasenverschobener Ausgangssigna-Ie
aus einem Eingangssigna! bekannt, bei dem die Phasenverschiebung unabhängig von der Frequenz des Eingangssignales
sein soll. Dabei werden ein Bezugssignal, das in der Amplitude und der Frequenz von dem Eingangssignal
abhängt, und ein Vergleichssignal miteinander verglichen, das sich in vorbestimmter Weise für eine
von der Frequenz des Eingangssignales abhängige Zeitdauer verändert Das Ausgangssignal wird abhängig
von dem Vergieichsergebnis erzeugt.
Der vorliegenden Erfindung liegt die Aufgabe zugründe,
das gattungsgemäße Verfahren derart weiterzubilden, daß sowohl das Auflösungsvermögen als auch
der Frequenzbereich verbessert werden und zugleich gewährleistet ist, daß beim Überschreiten der maximal
zulässigen Frequenz keine Störung auftreten kann.
Erfindungsgemäß wird diese Aufgabe durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen
Merkmale gelöst.
Die Erfindung wird nachfolgend anhand der Zeichnung im ein>.elnen beschrieben. Es zeigt
F i g. 1 ein Logikdiagramm einer bevorzugten Schaltung zur Ausführung des erfindungsgemäßen Verfahrens;
F i g. 2 eine schematische Darstellung der Verzögerungsschaltungen
nach der F i g. 1 und
F i g. 3 ein Zeitdiagramm der Logikschaltung gemäß Fig. 1.
Gemäß Fig. 1 wird ein Eingangssignal 8, welches einen
breiten Frequenzbereich aufweist, einem Puffer 10 zugeführt, dessen Ausgangssignal eine Reihe oder eine
J5 Kette von Verzögerungselementen 12, 14, 16,18, 20, 22
und 24 vom D-Typ speist. Der Aufbau der Verzögerungselcmcnte 12 bis 24 ist in der Fig. 2 schematisch
dargestellt. Gemäß der Darstellung in der F i g. 2 hat ein Inverter 83 vorzugsweise einen geringeren Verstärkungslaktor
als ein Inverter 8O._Sobald der Eingang L
hochgelegt ist und der Eingang L tiefgelegt ist, erscheint der Pegel des Eingangs D am Ausgang Q in invertierter
Form. We:.n der Status der Eingangssignale L und L umgekehrt oder invertiert ist, wird der Status des Eingangs
D zu der Zeit des Übergangs am Ausgang Q invertiert beibehalten. Die Eingänge L und L werden
durch ein Taktsignal an der Eingangsklemme 26 getrieben, welche seine Frequenz Faufweist. Der Inverter 28
wird dazu verwendet, ein Taktsignal zu erzeugen, wel-
V) chcs außer Phase ist. Bei den Stufen der Verzögerungsclemente
12 bis 24 wird abwechselnd der Dateneingang D bei alternierenden Phasen des Taktsignals 26 aktiviert.
Die daraus resultierenden Wellenformen für die Verzögerungskette 12 bis 24 sind in der Fig. 3 dargestellt.
Die mit einem Strich oder Apostroph versehenen Bezugszahlen im linken Teil der F i g. 3 entsprechen den
nicht mit einem Strich oder Apostroph versehenen Bezugs/ahlen
in der Fig. 1, d.h. die Bezugszahl 30' im linken Teil der Fig. ) zeigt an, daß die Wellenform im
bo rechten Teil neben dieser Bezugszahl derjenigen Wellenform
entspricht, welche am Schaltungspunkt 30 in der F i g. 1 zu erwarten ist. Ein exklusives NOR-Glied 54
wird von den Punkten 32 und 34 der Vcr/ögcrungskelte
gespeist, d. h. jeweils von dein Ausgang Q des D-Flip-
b=, Flops 14 bzw. 16. Ein exklusives NOR-Glied 56 v. ird von
den Schallungspunktcn 36 bzw. 38 gespeist, d. h. leweils
von dein Ausgang C* des D-Flip-F:!ops 18 bzw. 20. Ein
exklusives NOR-Glied 58 wird von den Schaltungs-
punkten 40 und 42 gespeist, d. h. jeweils von dem Ausgang Q des D-Flip-Flops 22 bzw. 24. Der Ausgang 44
des exklusiven NOR-Gliedes 54 ist über einen Puffer 62 mii dem Eingang L des D-Flip-flops 60 verbunden. Der
Ausgang 44 des exklusiven NOR-Gliedes 54 ist auch mit dem Eingang L des D-Flip-Flops 60 und mit einem der
Eingänge des NOR-Gliedes 70 verbunder.. Das NOR-Glied
64 wird von den Ausgängen 46 und 48 des exklusiven NOR-Gliedes 56 bzw. 58 gespeist Der Ausgang 46
des exklusiven NOR-Gliedes 56 ist auch mit einem der Eingänge des NAND-Gliedes 66 verbunden. Der Ausgang
des NOR-Gliedes 64 ist auch mit dem Eingang D des D-Flip-Flops 60 verbunden. Der Ausgang Q des
D-Flip-Flops 60 wird über eine Verbindung 50 mit einem weiteren Eingang des NAND-Gliedes 66 verbunden.
Der Ausgang des NAND-Gliedes 66 ist mit einem Inverter 68 verbunden. Der Ausgang des Inverters 68 ist
mit einem anderen der Eingänge des NOR-Gliedes 70 verbunden. Der Ausgang des NOR-Gliedes 58 ist mit
einem weiteren Eingang des NOR-Gliedes 70 verbunden. Das Ausgangssignal des NOR-Gliedes 70 wird
durch den Inverter 72 invertiert, und dieses invertierte Signal erscheint an der Signalausgangsklemme 52. Damit
ist die Schaltung nach der F i g. 1 vollständig beschrieben.
Die Arbeitsweise der Schaltung nach der F i g. 1 läßt sich am besten in Verbindung mit der F i g. 3 erläutern.
Es ist zu bemerken, daß die Wellenformen der F i g. 3 die Arbeitsweise der Schaltung nach der Fi g. 1 über einen
Frequenzbereich veranschaulichen, der jeweils im oberen Bereich der Figur angegeben ist. Die Signaifrequenz
8' entspricht sechs Zyklen des Taktsignals 26', und dieser Bereich ist in der Fig.3 durch eine geschweifte
Klammer markiert und mit 1/6/ beschriftet. In dem ebenfalls mit einer Klammer bezeichneten Bereich, der
mit 1/5/ beschriftet ist, tritt ein vollständiger Zyklus des Signals 8' auf, während fünf Zyklen des Taktsignals 26'
in diesen Bereich fallen. Ähnliche Beziehungen sind in den jeweils mit einer Klammer bezeichneten Bereichen
1/4/und l/2/"und schließlich /in der F i g. 3 dargestellt.
Obwohl die F i g. 3 eine Übereinstimmung zwischen der Vorderflanke des Signals 8' und des Taktsignals 26'
zeigt, und zwar über den größten Teil der Wellenform, ist dies nicht immer der Fall. Die erste D-Verriegelung
12 wird dazu verwendet, dem Eingangssignal 8' in der Weise Rechnung zu tragen, daß es in einem der beiden
Binärzustände ist. Beispielsweise sind in dem durch die Klammer bezeichneten Bereich, der mit /"bezeichnet ist,
die zwei Signale außer Phase. Dieser Zustand kann an einer beliebigen Stelle auftreten, weil die Phasenbeziehung
zwischen dem Taktsignal und dem Eingangssignal nicht synchronisiert ist. Die in der F i g. 3 mit 30', 32',34',
36', 38', 40' und 42' bezeichneten Signale stellen jeweils die Signale an den Punkten 30,32,34,36,38,40 und 42
im Schaltungsdiagramm der F i g. 1 dar. Dies sind d'e Ausgangssignale von den Verriegelungen 12,14,16,18,
20, 22 und 24. Das exklusive NOR-Glied 54 vergleicht die Signale 32' und 34', und da? Ausgangssignal 42' stellt
eine Koinzidenz zwischen den Eingangssignaien 32' und 34' dar. Wenn die Signale 32' und 34' identisch sind, d. h.,
beide Signale sind entweder hochgelegt oder tiefgelegt, dann ist das Signal 44' gemäß der Darstellung hochgelegt.
Wenn die Signale 32' und 34' unterschiedlich sind, d. h., das eine ist hochgelegt und das andere ist ticfgelegt,
dann i-;t das Signal 44' tiefgelegt. In ähnlicher Weise
stellt das Signal 46'. welches am Ausgang 46 des exklusiven NOR-Gliedes 56 erzeugt wird, die Koinzidenz der
FJneanessienale 36' und 38' für das exklusive NOR-Glied
56 dar. Wenn die Signale 36' und 38' beide entweder hochgelegt oder tiefgclegt sind, ist das Ausgangssignal
46' hochgelegt. Wenn die Signale 36' und 38' unterschiedlich sind, d. h., das eine ist hochgelegt und das
andere ist ticfgelegt, dann ist das Signal 46' tiefgelegt. Das Signnl 48' stellt das Signal am Ausgang 48 des exklusiven
NOR-Gliedes 58 dar (siehe Fig. 1). Wenn die Eingangssignale 40' und 42' des exklusiven NOR-Gliedes
58 beide zugleich entweder hochgelegt oder tiefge-
lü legt sind, ist das Signal 48' am Ausgnag 48 nochgclegt.
Wenn die Signale 40' und 42' unterschiedlich sind. d. h. wenn das eine Signal hochgelegt ist und das andere
Signal tiefgelegt ist, ist das Ausgangssignal 48' des exklusiven NOR-Gliedes 58 gemäß der Darstellung liefgelegt.
Die F i g. 2 zeigt schematisch eines der Verzögerungselemenl·?
12,16,18,20 oder 24. Die Eigenschaften eines
solchen Elementes sind folgende:
Wenn der Eingang L hochgelegt ist, dann ist der Ausgang Q gleich D. Wenn der Eingang L tiefgelegt ist, dann ist der Ausgang ζ)gleich dem letzten D zu derjenigen Zeit, zu welcher der Übergang von L von einem hochgelegten zu einem tiefgelegten Signal erfolgt. Somit gilt: (JfolgtD, so lange L hochgelegt ist, und Q wird auf den Pegel D verzögert, wenn L vom hochgelegten in den tiefgelegten Zustand übergeht.
Wenn der Eingang L hochgelegt ist, dann ist der Ausgang Q gleich D. Wenn der Eingang L tiefgelegt ist, dann ist der Ausgang ζ)gleich dem letzten D zu derjenigen Zeit, zu welcher der Übergang von L von einem hochgelegten zu einem tiefgelegten Signal erfolgt. Somit gilt: (JfolgtD, so lange L hochgelegt ist, und Q wird auf den Pegel D verzögert, wenn L vom hochgelegten in den tiefgelegten Zustand übergeht.
Aus der F i g. 3 ist auch ersichtlich, daß das Ausgangssignal 52' hochgelegt ist, wenn das Signal 44' oder das
Signal 48' hochgelegt ist, so lange die Eingangssignalfrequenz 1/6/oder weniger beträgt. Dadurch wird ein Ausgangssignal
52' mit vier Ausgangsimpulsen für jeden vollen Zyklus des Eingangssignals 8' geliefert, wie aus
der Fig.3 ersichtlich ist, und zwar in dem als Zyklus 1
markierten Bereich. Diese Ausgangsimpulse erscheinen, wenn die exklusiven NOR-Glieder 54 und 58 (Fig. 1)
eine Koinzidenz zwischen den Signalen 32', 34' und 40', 42'jeweils ermitteln.
Wenn die Eingangsfrequenz 8' auf 1/5/ansteigt (siehe
Fi g. 3, Zyklus 2), wird der erste Ausgangsimpuls durch
die Koinzidenz der Signale 32' und 34' erzeugt, wie im Falle von 1/6/! Der zweite Ausgangsinipuls wird durch
das exklusive NOR-Glied 54 erzeugt (F i g. 1) und ist mit dem entsprechenden Impuls des Signals 44' koinzident,
wie es bei dem Bereich im Zyklus 1 der Fall war (1/6/J.
Der zweite Ausgangsimpuls ist auch mit dem Signal 48' konzident. Der dritte Ausgangsinipuls im Zyklus 2 wird
durch das exklusive NOR-Glied 56 erzeugt und ist mit dem entsprechenden Impuls des Signals 46' koinzident.
Dieser dritte Impuls wird eingefügt, weil das Ausgangssignal des D-Flip-Flops 60 hochgelegt ist. Der vierte
Ausgangsimpuls im Zyklus 2 wird wiederum durch das exklusive NOR-Glied 58 erzeugt und ist mit dem entsprechenden
Impuls des Signals 48' koinzident.
Wenn die Frequenz des Eingangssignals 3' auf 1/4/ und l/2/"anstcigt, ist ersichtlich, daß das Ausgangssignal
52' schließlich in die Sättigung gerät und durch die Taktfrequenz 26' wie es im rechten Teil von 52' im Bereich
der Zyklen 3 und 4 veranschaulicht ist. Wenn die Taktfrequenz so gewählt wird, daß sie die
bo erwartete maximale Eingangsfrequenz um einen Faktor
von wenigstens vier zu eins überschreitet, treten die Ausgangssignalimpulse vier mal für jeden vollen Eingangssignalzyklus
auf. Wenn die Eingangsfrequenz das Verhältnis eins /u vier der Taktsignalfrequenz über-
b5 steigt, geraien die Ausgangsimpulse mit der Folgefrequenz
des Taktsignals in die Sättigung. Dies bedeutet, daß die Frequenz der Ausgangsimpulse auf den vierfachen
Wert der Linganssfrequenz ansteigt, jedoch durch
die Taktimpulsfrequen/ begrenzt wird. Dies bedeutet somit, daß in der Beziehung zwischen der Frequenz der
Eingangssignale und der Ausgangssignale keine vollständige Irregularität auftreten kann, sondern, dall die
Ausgangsimpulse mit der vierlachen Frequenz des Ein- r>
gangssignals zunehmen, bis sie bei einer konstanten Frequenz in die Sättigung kommen, welche gleich der
Taktimpulsfrequen/. ist.
Wenn die Erfindung in einem System verwendet wird, welches dazu dient, ein Signal zu ermitteln, welches einer
Fahrzeuggeschwindigkeit proportional ist, beginnt die Ausgangsfrequenz mit einer Begrenzung oder einer
Sättigung, wenn das Eingangssignal eine Frequenz ereicht, welche einem Viertel der Taktfrequenz entspricht,
wie es im Bereich der Zyklen 3 und 4 in der ΐί
Fig. 3 veranschaulicht ist. Zwischen V4 und V2 eier Bezugstaktfrequenz
tritt im System eine Sättigung auf, und das Ausgangssignal bleibt konstant auf dieser Frequenz:
Wenn die Frequenz des Eingangssignal 'Λ der Bezugsfrequenz
für das Taktsignal überschreitet, kann das Ausgangssigriai schließlich instabil werden. Dieser Zustand
läßt sich jedoch einfach dadurch vermeiden, daß ein Taktsignal geliefert wird, welches wenigstens die doppelte
Frequenz der höchsten erwartbaren Frequenz des Eingangssignals aufweist, und eine vollständige Linearitat
zwischen dem Ausgangssignal und dem Eingangssignal kann dadurch erreicht werden, daß die Taktfrequenz
derart gewählt wird, daß sie wenigstens den vierfachen Wert der höchsten erwartbaren Frequenz des
Eingangssignals entspricht. jo
Das Pulstastverhältnis des Eingangssignals ist nur in der Weise begrenzt, daß der hohe oder der niedrige
Anteil des Eingangssignals keine geringere Dauer haben kann: als die Periode eines Bezugstaktzyklus. Die
Eingangssignalfrcquenz, bei welcher das Ausgangssi- v> gnal bzw. die Frequenz des Ausgangssignals in die Sättigung
gerät, ist größer als die entsprechende Eingangsfrequenz, und zwar bei einer nicht kompensierten Version
eines Vervierfachers, bei einem Flankcnabtastsystem. Bei einem nicht kompensierten System kann das
Ausgangssignal vollständig zusammenbrechen, d. h. es kann auf null abfallen. Bei einem Geschwindigkeitssteuersystem
in einem Fahrzeug ist es wesentlich, ein Versagen des Ausgangssignals zu verhindern oder eine Frequenzumkehr
innerhalb des erwartbaren Betriebsbe- 4r>
reichs, weil dies zu einem unter Umständen sogar gefährlichen Betrieb des Fahrzeuges führen kann. Gemäß
der Erfindung ist es möglich, die Bezugstaktfrequenz ausreichend hoch zu wählen, so daß ein Versagen des
Vervielfachers nur außerhalb des normalen Betriebsbereichs des Systems auftreten kann. Der Bereich des Systems
wird dadurch ausgedehnt, daß eine Signaikoinzidenz ermittelt wird, welche ein Versagen des Ausgangssignals
in einem herkömmlichen System verursachen würde, bei welchem eine Flankenabtastung verwendet
wird. Eine solche Ermittlung eines möglichen Fehlers oder eines möglichen Ver.sagens löst das Einfügen eines
zusätzlichen Impulses oder zusätzlicher Impulse aus, um das gewünschte feste Verhältnis zwischen den Ausgangsimpulsen
für jeden Eingangsimpulszyklus über t>0 den gewünschten Betriebsbereich aufrechtzuerhalten,
so daß dadurch durch eine Ausdehnung des Bereichs eine Störung vermieden werden kann.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verfahren zum Vervielfachen der Frequenz eines Signales,
bei dem ein ankommendes Signal erfaßt wird,
bei dem das ankommende Signal verzögert wird, um eine Vielzahl verzögerter Signale zu erzeugen, und bei dem eine Koinzidenz zwischen wenigstens zwei der verzögerten Signale erfaßt wird, dadurch gekennzeichnet,
bei dem das ankommende Signal verzögert wird, um eine Vielzahl verzögerter Signale zu erzeugen, und bei dem eine Koinzidenz zwischen wenigstens zwei der verzögerten Signale erfaßt wird, dadurch gekennzeichnet,
daß das ankommende Signal in einer Vielzahl von reihengeschalteten, taktgesteuerten Verzögerungselementen verzögert wird, um die Vielzahl der verzögerten
Signale zu erzeugen,
daß eine Vielzahl von Impulsen erzeugt wird, wenn die Koinzidenz zwischen bestimmten verzögerten Signalen fesigestellt wird,
daß eine Vielzahl von Impulsen erzeugt wird, wenn die Koinzidenz zwischen bestimmten verzögerten Signalen fesigestellt wird,
daß ein eine vorbestimmte Beziehung der Vielzahl der Impulse anzeigendes Zwischensignal erzeugt
wird,
daß abhängig von der Erfassung der festgestellten Koinzidenz und dem Zwischensignal ein Ausgangssignal
erzeugt wird, in der Weise,
daß das Ausgangssignal eine Frequenz hat, die kleiner, höchstens gleich der Taktfrequenz ist.
daß das Ausgangssignal eine Frequenz hat, die kleiner, höchstens gleich der Taktfrequenz ist.
2. Verfahren zur Verbesserung des Auflösungsvermögens und des Bereichs eines Frequenzzähler,
dem ein Eingangssignal zugeführt wird, wobei das Eingangssignal in seiner Frequenz über einen bestimmten
Frequenzbereich verändert werden kann, dadurch gekennzeichnet, daß ein Bezugstaktsignal
erzeugt wird, welches eine Frequenz aufweist, die höher ist als die höchste Frequenz innerhalb des
Bereichs der Frequenzen des Eingangssignals, daß das Eingangssignal in ein Binärsignal mit zwei möglichen
Zuständen umgeformt wird, daß das umgeformte Eingangssignal mit Hilfe einer Mehrzahl von
Verzögerungseinrichtungen (12, 14, J6, 18, 20, 22,
24) verzögert wird, daß eine Koinzidenz der Binärzustände einer Mehrzahl von Paaren von Ausgangssignalen
der Verzögerungseinrichtungen und des Taktimpulses ermittelt wird und daß eine Mehrzahl
von Impulsen erzeugt wird, und zwar in Reaktion auf die Koinzidenzabtastung.
3. Verfahren nach Anspruch 1. dadurch gekennzeichnet,
daß der Abtastschritt in Reaktion auf vier der Verzögerungseinrichtungen erfolgt und daß jede
der Verzögerungscinrichtungen eine serielle Verzögerung liefert, die gleich einer Taktfrcqucn/.pcriode
ist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß die Verzögerungseinrichtungen Verriegelungseinrichtungcn
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/946,474 US4224574A (en) | 1978-09-28 | 1978-09-28 | Digital frequency quadrupler |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2939021A1 DE2939021A1 (de) | 1980-04-10 |
DE2939021C2 true DE2939021C2 (de) | 1984-06-20 |
Family
ID=25484518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2939021A Expired DE2939021C2 (de) | 1978-09-28 | 1979-09-26 | Verfahren zum digitalen Vervielfachen einer Signal-Frequenz |
Country Status (6)
Country | Link |
---|---|
US (1) | US4224574A (de) |
JP (1) | JPS5545294A (de) |
DE (1) | DE2939021C2 (de) |
FR (1) | FR2437742A1 (de) |
GB (1) | GB2030745B (de) |
MY (1) | MY8600718A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5753729U (de) * | 1980-09-10 | 1982-03-29 | ||
US4394769A (en) * | 1981-06-15 | 1983-07-19 | Hughes Aircraft Company | Dual modulus counter having non-inverting feedback |
JPS58152336U (ja) * | 1982-03-31 | 1983-10-12 | 日東工器株式会社 | 鉄筋のスリ−ブ固着装置 |
US4845437A (en) * | 1985-07-09 | 1989-07-04 | Minolta Camera Kabushiki Kaisha | Synchronous clock frequency conversion circuit |
DE3643947C2 (de) * | 1986-12-22 | 1995-11-02 | Vdo Schindling | Schaltungsanordnung zum Abgleich der Frequenz eines Oszillators |
DE3822428A1 (de) * | 1988-06-30 | 1990-01-04 | Siemens Ag | Schaltungsanordnung zur erzeugung eines referenztaktes |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3743946A (en) * | 1971-06-11 | 1973-07-03 | Halliburton Co | Variable frequency multiplier and phase shifter |
US3832640A (en) * | 1972-12-11 | 1974-08-27 | Ford Motor Co | Time division interpolator |
US3835396A (en) * | 1973-09-12 | 1974-09-10 | G Demos | Device for changing frequency of constant amplitude square waves |
US3935539A (en) * | 1974-04-08 | 1976-01-27 | The United States Of America As Represented By The Secretary Of The Navy | A-C signal multiplying circuit by a ratio of whole numbers the numerator of which is greater than one and greater than the denominator |
US4025866A (en) * | 1975-11-10 | 1977-05-24 | Nasa | Open loop digital frequency multiplier |
US4017719A (en) * | 1975-12-18 | 1977-04-12 | Rca Corporation | Binary rate multiplier with means for spacing output signals |
US3993957A (en) * | 1976-03-08 | 1976-11-23 | International Business Machines Corporation | Clock converter circuit |
US4072904A (en) * | 1976-09-23 | 1978-02-07 | The United States Of America As Represented By The Secretary Of The Navy | Presettable rate multiplier |
-
1978
- 1978-09-28 US US05/946,474 patent/US4224574A/en not_active Expired - Lifetime
-
1979
- 1979-07-31 GB GB7926570A patent/GB2030745B/en not_active Expired
- 1979-09-13 JP JP11782879A patent/JPS5545294A/ja active Pending
- 1979-09-26 DE DE2939021A patent/DE2939021C2/de not_active Expired
- 1979-09-26 FR FR7923974A patent/FR2437742A1/fr active Granted
-
1986
- 1986-12-30 MY MY718/86A patent/MY8600718A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
MY8600718A (en) | 1986-12-31 |
FR2437742B1 (de) | 1984-02-10 |
DE2939021A1 (de) | 1980-04-10 |
GB2030745B (en) | 1983-09-07 |
JPS5545294A (en) | 1980-03-29 |
FR2437742A1 (fr) | 1980-04-25 |
GB2030745A (en) | 1980-04-10 |
US4224574A (en) | 1980-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2541163C2 (de) | Anordnung zur Bestimmung der Phasendifferenz | |
DE3690492C2 (de) | Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator | |
DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
DE2414850C3 (de) | Verfahren und Vorrichtung zur Pulscodemodulation strommodulierter Halbleiterlaser | |
DE2939021C2 (de) | Verfahren zum digitalen Vervielfachen einer Signal-Frequenz | |
DE1226635B (de) | Verfahren und Schaltungsanordnung zur Fest-stellung fehlerhafter Impulsregenerierverstaerker | |
DE2514529A1 (de) | Digitales dekodiersystem | |
DE3834865A1 (de) | Verfahren und schaltung zur ableitung von h- und v-frequenten synchronimpulsen | |
DE3152878C2 (de) | Schaltungsanordnung mit wenigstens zwei Festratenverzögerungskreisen | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
EP0873588A1 (de) | Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals | |
DE2108320A1 (de) | Einrichtung zur Frequenz- und Phasenregelung | |
DE3523787A1 (de) | Digitaler phasen/frequenz-detektor | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
EP0046317B1 (de) | Verfahren und Einrichtung zur Kurzschluss-Richtungsdetektion | |
DE4431791C2 (de) | Signalauswahlvorrichtung | |
DE3843261A1 (de) | Schaltungsanordnung zur steuerung der phase eines taktsignals | |
DE2702581C2 (de) | Verfahren und Schaltungsanordnungen zur Frequenzerkennung | |
DE2423818A1 (de) | Schaltungsanordnung zur umwandlung einer zahl in einen prozentsatz einer vorgegebenen zahl | |
DE1292183B (de) | Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale | |
DE1449427B2 (de) | Schaltungsanordnung zur auswertung von phasenmoduliert aufgezeichneten daten | |
EP0450418B1 (de) | Einrichtung zum Übertragen eines pulsbreitenmodulierten elektrischen Eingangssignals | |
DE1260523B (de) | Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung | |
DE19843980B4 (de) | Schaltungsanordnung zur Unterdrückung von einem digitalen Signal überlagerten Störimpulsen | |
DE3020530C2 (de) | Verfahren und Schaltungsanordnung zum Erkennen von Übertragungsfehlern bei einer seriellen, bi-phase-modulierten Datenübertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |