DE2309080B2

DE2309080B2 - Binaeruntersetzerstufe

Info

Publication number: DE2309080B2
Application number: DE19732309080
Authority: DE
Inventors: Yasoji Kawasaki Suzuki (Japan)
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1972-02-25
Filing date: 1973-02-23
Publication date: 1976-04-22
Also published as: JPS5511022B2; GB1413044A; SU652921A3; DE2309080C3; DE2309080A1; CA977425A; IT977458B; AU5236473A; JPS4889672A; CH565483A5

Description

Die Erfindung betrifft eine Binäruntersetzerstufe, die auf Eingangs-Taktimpulssignale anspricht, und Ausgangs-Taktimpulssignale mit der halben Frequenz der Eingangs-Taktimpulssignale erzeugt, mit Isolierschicht- Feldeffekttransistoren, mit einem ersten, einem zweiten und einem dritten Inverter, von denen jeder ein Paar invertierende Transistoren unterschiedlichen Kanaltyps aufweist, deren Gates mit dem Eingang verbunden sind und deren Source-Drain-Wege in Reihe zwischen erste und zweite Energieversorgungsklemmen geschaltet sind, wobei ein Punkt des Schaltkreises zwischen den in Reihe geschalteten Source-Drain-Wegen der invertierenden Transistoren mit dem Ausgang verbunden ist und wobei der Ausgang des ersten Inverters mit dem Eingang des zweiten Inverters, der Ausgang des zweiter Inverters mit dem Eingang des dritten Inverters unc der Ausgang des dritten Inverters mit dem Eingang des eisten Inverters verbunden ist.

Binärzählerstnfen werden insbesondere für elektronische Rechner verwandt, deren Schaltkreise wei testgehendst in integrierter Form ausgebildet sind Daher werden als Bauelemente vorzugsweise Isolier

schicht-Feldcffekttransistoren verwandt, die leicht zu integrieren sind.

Der herkömmliche Binärzählcr, der aus Flip-Flip-Schaltungen aufgebaut ist, ist jedoch infolge der großen Anzahl der enthaltenen Bauelemente für eine Ausbildung in integrierter Form ungeeignet.

Demgegenüber weist die eingangs genannte, aus Invertern aus komplementären Feldeffekttransistoren bestehende und aus der US-PS 35 60 998 bekannte Binärzählcrstufe nur eine kleine Anzahl von Bauelementen auf. Bei dieser Binärzählerstufe wirken die Isolierschicht-Feldeffekttransistoren als Leitungsgatter, die wechselweise durch den Transistoren gelieferte Taktimpulse angesteuert werden. Obwohl eine BinärzählersUife dieser Art nur eine kleine Anzahl von Elementen enthält und somit leichter als die aus Flip-Flop-Schallungcn aufgebauten Binärzähler in integrierter Form hergestellt werden kann, bereitet der Entwurf des Integrationsmusters insbesondere bei einem aus mehreren derartigen Stufen aufgebauten Binärzähler aus den folgenden Gründen beträchtliche Schwierigkeiten. Die den Eingang und den Ausgang bildenden Elektroden der Transistoren der Inverter sind nicht vom gleichen Typ, wie die Elektroden, die als Eingang und Ausgang der als Leitungsgatter wirkenden Feldeffekttransistoren verwandt werden. Während die Gate-Elektroden der die Inverter bildenden Transistoren als Eingang und ihre Drain-Elektroden als Ausgang dienen, werden bei den als Lcitungsgatler wirkenden Feldeffekttransistoren die Source-Elektroden als Eingang und die Drain-Elektroden als Ausgang verwandt.

Aus der US-PS 34 93 785 ist ebenfalls eine Binärzählcrstufe bekannt, die aus Invertern mit Feldeffekttransistoren unterschiedlichen Kanaltyps und vorgeschalteten Leitungsgattern aus Feldeffekttransistoren vom gleichen Leitungstyp aufgebaut ist. Bei dieser Binärzählerstufe wird der Eingang der Leitungsgattcr und Inverter durch die Gate-Elektrode der entsprechenden Transistoren gebildet. Eine derart ausgebildete Binärzählerstufe hat jedoch den Nachteil, daß die Leitungsgatter einer in Sperrichtung gepolten Vorspannung unterworfen sind, so daß ihre Ausgangssignale einen geringen Pegel aufweisen. Das hat zur Folge, daß zur Kompensation des Pegelabfalls der Ausgangssignale eine höhere Versorgungsspannung erforderlich ist, die von den Batterien batteriebetriebener elektronischer Rechner oder auch batteriebetriebener elektronischer Uhren, in denen derartige Zähler ebenfalls Verwendung finden, nicht geliefert werden kann.

Die der Erfindung zugrunde liegende Aufgabe liegt daher darin, eine Binäruntersetzterstufe der eingangs genannten Art derart weiterzubilden, daß das Integralionsmuster bei der Ausbildung einer derartigen Binärzählcrstufe und insbesondere eines Binärzählers aus mehreren derartigen Binärzählerstufen einfacher wird. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß wenigstens zwei der Inverter Taktimpulsinvertcr sind, von denen jeder als ein Inverter bezüglich der komplementären Eingangs-Taktimpulse betreibbar ist und ein Paar Schalttransistoren unterschiedlichen Kanaltyps aufweist, daß die Source-Drain-Wege der invertierenden Transistoren und der Schalttransislorcn desselben Kanaltyps in Reihe zwischen den zugehörigen Ausgang und die zugehörigen Energicversorgungsklrmmen geschallet sind, und daß den Gates der Schalttransistoren komplementäre Eingangs-Taktimpulse zugeführt werden, so daß die Taktimpulsinvcrtcr abwechselnd wie ein Inverter arbeiten, wobei das Eingangssignal und das Ausgangssignal jedes der Inverter eine Frequenz aufweist, die gleich der halben Frequenz der komplementären Eingangs-Taktimpulssignale ist.

Eine in dieser Weise ausgebildete Binäruntersetzerstufe besteht somit lediglich aus Invertern, da statt der üblichen Leitungsgatter Taktimpulsinverter ίο verwandt, werden. Neben der Vereinfachung des Entwurfs eines Integralionsmusters hat eine derartige Schaltung den Vorteil, daß die Verlustleistung gegenüber einem Leitungsgatter enthaltenden Schaltkreis wesentlich geringer ist, was sich bei batteriebetriebenen Geräten günstig auf die Lebensdauer der Batterien auswirkt.

Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung an Hand der Zeichnung näher erläutert.

F i g. 1 A zeigt das Schaltbild einer Ausführungsform einer erfindungsgemäßen Binäruntersetzerstufe; F i g. 1 B zeigt den logischen Plan des in F i g. 1A dargestellten Zählers;

F i g. 1 C zeigt in einer Tabelle die bei der Arbeit des in F i g. 1A dargestellten Zählers durch eine positive Logik verwandten Spannungen;

Fig. 2 zeigt die Wellenform von Signalen, die die Arbeit des in F i g. 1A dargestellten Zählers erläutern;

F i g. 3 ist eine Modifikation eines Taktimpulsinverters, der bei dem in F i g. 1A dargestellten Zähler verwandt wird;

F i g. 4 A zeigt das Schaltbild eines statischen Binärzählers, der von dem in Fig. IA dargestellten dynamischen Binärzähler abgeleitet ist;

Fig.4B zeigt den logischen Plan des Sn Fig. 9 A dargestellten Zählers;

Fig. 4C zeigt den logischen Plan einer Modifikation eines statischen Binärzählers;

Fig. 5A zeigt einen statischen Binärzähler mit einer direkten Vorstellklemme, der eine Modifikation des in F i g. 4 A dargestellten statischen Binärzählers ist;

F i g. 5 B zeigt den logischen Plan des in F i g. 5 A dargestellten statischen Binärzählers;

Fig. 6A und 7A sind Schaltbilder von statischen Binärzählern mit einer direkten Rückstellklemme;

F i g. 6 B und 7 B sind die logischen Pläne der in den F i g. 6 A und 7 A dargestellten statischen Binärzähler;

F i g. 8 A zeigt ein Schaltbild eines statischen Binärzählers mit einer direkten Vorstellklemme;

Fig. 8B ist ein schematisches Schaltbild des in Fig. 8 A dargestellten statischen Binärzählers;
Fig. 9A zeigt ein mehrstufiges Zählersystem, das dadurch erhalten wird, daß eine Anzahl von erfindungsgemäßen Binärzählern in Kaskade geschaltet wird;

Fig. 9 B zeigt ein mehrstufiges statisches Zählersystem, das dadurch erhalten wird, daß eine Anzah der in Fig. 4A dargestellten statischen Binärzähle] in Kaskade geschaltet wird.

Fig. IA zeigt das Schaltbild und Fig. IB der logischen Plan einer Ausführungsform eines erfin dungsgemäßen dynamischen Binärzählers. Wie es ii F i g. 1 B dargestellt ist, sind ein erster, ein zweite und ein dritter Inverter 1, 2 und 3 in Kaskade ge schaltet. Die Ausgangsklcmmc des dritten Inverter

ist mit der Eingangsklemme des ersten Inverters verbunden. Der erste und der zweite Inverter I und 2 sind Taktimpulsinverter, die im Wechsel auf den Empfang von zueinander komplementären Taktimpulssignalen Ql und Q"l arbeiten. Wie es in Fig. IA dargestellt ist, weist jeder der drei Inverter 1 bis 3 komplementäre Feldeffekt-Transistoren auf. Der dritte Inverter 3 hat einen P-Kanal-IGFET 31 und einen N-Kanal-IGFET 32. Die Drain-Elektroden dieser IGFETs 31 und 32 sind zur Verwendung als Ausgangsklemmen miteinander verbunden, und die Gate-Elektroden sind miteinander verbunden, um als Eingangsklemme zu wirken. Die Source-Elektrode des IGFET 31 ist mit einem Punkt verbunden, an dem eine Spannung V_0n anliegt, und die Source-Elektrode des IGFET 32 ist mit einem Punkt verbunden, an dem eine Spannung K_ss anliegt, wodurch eine Serienschaltung der Leitungswege, die zwischen Source und Drain der beiden IGFETs gebildet sind, zwischen eine Energiequelle hervorgerufen wird.

Der erste Inverter 1 enthält IGFETs 11 und 12. die in derselben Beziehung zueinander stehen, wie die IGFETs 31 und 32 des dritten Inverters, einen IGFET 13, der dasselbe Leitvermögen wie der IGFET 11 aufweist, und die Source-Elektrode des IGFET 11 mit dem K^j-Energieversorgungspunkt über den Leitur.gsweg des IGFET 13 verbindet, und einen IGFET 14, der dasselbe Leitvermögen wie der IGFET 12 aufweist und die Source-Elektrode des IGFET 12 mit dem K_ss-Energieversorgungspunkt über den Leitungsweg des IGFET 14 verbindet. Der zweite Inverter enthält IGFETs 21, 22, 23 und 24, deren Leitungswege in Reihe in derselben Beziehung zueinander zwischen eine Energiequelle geschaltet sind, wie sie die Leitungswege der IGFETs 11, 12, 13 und 14 des ersten Inverters I zueinander aufweisen. Die IGFETs 13, 14, 23 und 24 werden zum Schalten verwandt. Die Gate-Elektroden der IGFETs 13 und 14 werden mit zueinander komplementären Taktimpulssignalen Ql und £71 versorgt, um die IGFETs 13 und 14 gleichzeitig leitend oder nichtleitend zu machen. Wenn die Leitungswege der IGFETs 13 und 14 leitend gemacht werden, arbeiten die zugehörigen IGFETs 11 und 12 offensichtlich als Inverter, wie es die IGFETs 31 und 32 des dritten Inverters 3 tun. Die Gate-Elektroden der IGFETs 23 und 24 des zweiten Inverters 2 werden mit zueinander komplementären Taktimpulssignalen Q"l und Ql jeweils versorgt, wodurch eine wechselweise Betätigung des ersten und des zweiten Taktimpulsinverters 1 und 2 ermöglicht wird.

Kondensatoren Ca und Cb, die in Fig. IA in unterbrochenen Linien dargestellt sind, repräsentieren jeweils Eingangskondensatoren des zweiten und dritten Inverters 2 und 3, die dazu dienen, die Ausgangssignale vom ersten und zweiten Inverter I und 2 zu speichern.

In Fig. IA sind die Substrate der jeweiligen IGFETs durch Pfeile bezeichnet. Die P-Kanal-IGFETs sind durch nach außen gerichtete Pfeile gekennzeichnet, während die N-Kanal-IGFETs mit nach innen gerichteten Pfeilen dargestellt sind. Die Substrate der P-Kanal-lGFETs sind mit dem V_0n-Energieversorgungspunkt und die der N-Kanal-IGFETs mit dem K_ss-Energieversorgungspunkt verbunden.

Im folgenden wird an Hand von Fig. 2 die Arbeitsweise des in Fig. 1 dargestellten Binärzählcrs beschrieben, wobei die positive Logik verwandt wird, bei der eine Spannung von + K V (Vpn) mit der logischen Ziffer »1« und eine Spannung von 0 V (V_ss) durch die logische Ziffer »0« bezeichnet wird.

1. Arbeitsweise im Zeitabschnitt rl und ti

Während des Zeitabschnitts rl ergibt sich Ql — »0«

ίο und ζ? 1 = »1«. Daher werden die IGlKTs 13 und 14 des ersten Taktimpulsinverters 1 simultan betätigt, wohingegen die IGFETs 23 und 24 des zweiten Taktimpulsinverters 2 gleichzeitig nichtleitend gemacht. Die Folge ist, daß nur der erste Taktimpulsinverter 1 arbeitet. Angenommen, daß das Ausgangssignal QI vom dritten Inverter 3 die logische Ziffer »1« darstellt, wird der IGFET 12 betätigt, um den ersten Taklimpulsinverter 1 zur Erzeugung eines Ausgangssignals α zuveranlassen, dessen Bedeutung die logische Ziffer »0« ist.

Während des Zeitabschnittes ti wird Ql -= »1« und 01 — »0« gehalten. Dementsprechend werden die IGFETs 13 und 14 des ersten Taktimpulsinverters 1 simultan nichtleitend gemacht, wohingegen die IGFETs23 und 24 des zweiten Taktimpulsinverters 2 gemeinsam betätigt werden. Die Folge ist, daß nur der zweite Taktimpulsinverter 2 arbeitet. Während dieses Zeitabschnittes wird ein Ausgangssignal α vom ersten Taktimpulsinverter 1 (das nun die Bedeutung der logischen Ziffer »0« hat) durch den Kondensator Ca gespeichert, der in Fig. IA in unterbrochenen Linien dargcstelt ist. Da ein Eingangssignal zum zweiten Taktimpulsinverter 2 die logische Ziffer »0« darstellt, wird der IGFET 21 leitend gemacht, um ein Ausgangssignal h zu erzeugen, dessen Bedeutung die logische Ziffer »1« ist. Das Ausgangssignal b mit dem Wert »1« betätigt den IGFET 32 des dritten Inverters 3, der seinerseits ein Ausgangssignal Q 2 mit dem Wert »0« abgibt. Das Ausgangssignal Q 2 wirkt nichl auf den ersten Taktimpulsinvertcr 1 ein, der zu diesem Zeitpunkt keinerlei Ausgangssignaie erzeugt.

II. Arbeitsweise während
der Zeitabschnitte f 3 und i4
45

Während des Zeitabschnittes 13 ist Ql = »0« unc ~Q\ = ->1«. Daher arbeitet der erste Taktimpulsinverter 1, wohingegen der zweite Taktimpulsinverter 2 nicht betätigt ist. Während dieser Zeit wird ein Aus gangssignal b (»1«) vom zweiten Inverter 2 durch der Eingangskondensator Cb des dritten Inverters 3 ge speichert, der in unterbrochenen Linien in Fig. IA dargestellt ist. Ein Ausgangssignal Q2 (»0«) von dritten Inverter betätigt den IGFETIl des erster Taktimpulsinverters, um ein Ausgangssignal α (»1« zu erzeugen.

Während des Zeilabschnitts f 4 wird der erste Takt

impulsinverter 1 nichtleitend gemacht, um sein Aus gangssignal a (»1«) durch den Kondensator Ca ge speichert zu haben. Der nun arbeitende zweite Inver ter 2 gibt ein Ausgangssigna! b (»0«) ab.

Die oben beschriebene Arbeitsweise wird in de Folge während der Zeitabschnitte tS. r6, ti.. . wie dcrhült, und jeder Inverter erzeugt ein Ausaancs signal, das eine Frc<ii:cnz hai, die gleich der Häifti derjenigen der komplementären Taktimpulssignal Q und Ql ist.

Der dritte Inverter3 in Fig. IA kann aus einen

609 517/37

Taktimpulsinvertcr bestehen, der gemeinsam mit dem zweiten Taktimpulsinvertcr 2 betätigt werden kann. Weiterhin kann der dritte Inverter 3 zwischen den ersten und den zweiten Taktimpulsinvertcr 1 und 2 geschaltet sein.

Wenn für den Betrieb der jeweiligen Inverter eine Spannung dei positiven Logik verwandt wird, können die Spannungen V₁₁₁₁ und V_ss, wie in Fig. IC gezeigt, Weriekombinationen aufweisen, wie OK, -EV und IEF, -EV zusätzlich zu der bereits genannten Kombination von +EV, 0 V. Andererseits können die Spannungen V_l)D und V_Sij auch durch Taktimpulssignale β 1 und β 1 jeweils ersetzt werden. In diesem Fall werden die Spannungen V_m und V_ss des ersten Taktimpulsinverters durch die Taktimpulssignale 21 und Ql jeweils ersetzt, während die Spannungen V_n,, und V_ss des zweiten Taktimpulsinverters 2 durch Taktimpulssignale Q 1 und Ql jewe.ls ersetzt werden. Die Betriebsspannungen des dritten Inverters 3 werden ebenso wie die des zweiten Inverters2 durch Taktimpulssignale ersetzt.

Die Anordnung eines Taktimpulsinverters, beisp.elswc.se des ersten Takt.mpulsinverters 1, ist nicht auf die in F1 g. IA gezeigte Anordnung beschrankt, sondern kann, wie in F1 g.3 dargestellt, verändert werden. Was den ersten Taktimpulsinverter Im Fig. IA anbetrifft, so werden die Gate-Elektroden

Gate-Elektroden der IGFETs 11 und 12 mit Taktimpulssignalen Ql und Ql jeweils versorgt

• Ή A T^g Γ" ■" ρ T^ ^Binar^^hler· ^dcr eine Modifikation des m F, g I A dargestellten d>na-

mischen Binarzah ers ist. Be. diesem statischen Binärzanlerist ein dritter Inverter 3 zwischen einen ersten und einen zweiten Takt.mpuls.nvcrter 1 und 2 geschaltct. Ein Ausgang des dritten Inverters 3 w rd an einen Punkt α rückgekoppelt, um die Dämpfung der am Punkt a' befindlichen elektrischen Energie dlrch eine Stabilisations- oder Rückkopplungsschaltung zu kompensieren, die einen vierten Taktimpu sinverter 4 enthält, der auf de, Empfang vonTaktimpulssi.nalen QX und -QX simultan mit dem zweiten Taktimpulsinverter 2 arbeitet. Mit der Ausgangsseite ft' des zweiten Taktimpulsinverters 2 sind ein fünfter Inverter und ein sechster Taktimpulsinverter 6 verbunden de simultan mit dem erstcnTaktimpulsinverter 1 auf den Empfang von Taktimpulssiirnalen Q1 und (71 arbeiten/ um einen Ausgang vom fünften Inverter 5 zum Punkt V rückzukoppeln.

Im folgenden wird an Hand der Fi ε. 4 A und 4B die Arbeitsweise des statischen Binärzählers beschrie ben. Während des Zeitabschnittes, in dem die Taktimpulssignale öl und ~Ql die Werte »1« und »0« jeweils repräsentieren, bleibt der erste Taklimpulsinverter 1 außer Betrieb und wird der vierte Taktimpulsinverter 4 in Betrieb gesetzt. Angenommen, daß die am Punkt a' gespeicherte Information die Bedeutung der logischen Ziffer »1« hat, wird der dritte Inverter^ dann ein Ausgangssignal der Bedeutung »0« erzeugen, und wird folglich der vierte Taktimpulsinverter 4 ein AusüanessijHial der Bedeutung »1« abgeben Da das Ausgaifessignal der Bedeutung »1« vcfm vierten Taktimpulsinverter zusätzlich zu dem Punkt α gcleitet wird, wird die dort gespeicherte Information vor einer Dämpfunc bewahrt.

Während des Zeitabschnittes, in dem die Taktimpulssignale Ql und (71 die Bedeutung ,0« und »1«

jeweils haben, bleibt der zweite Taktirnpulsinverter 2 Ξη die

^r *> ^{ben Qie}

außer Betrieb, während der sechste Inverter 6 in Betrieb gesetzt wird. Angenommen, daß die am Punkt b' gespeicherte Information die Bedeutung der logischen Ziffer »1« hat, wird dann der fünfte Invert;r5 ein Ausgangssignal des Wertes »0« erzeugen und folglich der sechste Taktimpulsinvertcr 6 ein Ausgangssignal des Wertes »1« abgeben. Da das Ausgangssienal des Wertes»!« vom sechsten Inverter 6 dem Punkt V zusätzlich geliefert wird, wird die dort

gespeicherte Information vor einer Dämpfung bewahrt.

Der oben beschriebene statische Binärzähler kann auf die in F i g. 4 C dargestellte Weise ausgehend von dem in Fig. IA dargestellten dynamischen Binär-

zähler modifiziert werden. Bei dieser Modifikation ist eine Serienschaltung aus einem vierten Inverter7 und und einem achten Taktimpulsinverter 8 die zusammen mit dem zweiten Taktimpulsinvertcr 2 arbeiten, parallel zu einem Leitungswee zwischen dem ersten

und dem zweiten Taktimpulsinverter 1 und 2 geschallet. Zwischen dem dritten Inverter 3 und dem zweiten Taktimpulsinverter 2 ist ein sechsterTaktimpiilsinverter 9 geschaltet, der simultan mit dem ersten Taktimpulsinverter 1 arbeitet. Die Arbeitsweise dieses mo-

*₅ difizierten statischen Binärzählers ist leicht dem in Fig. 4A dargestellten statischen Binärzähler zu entnehmen

^F *^g- ^{5 A zei}S^{l dai} Schaltbild eines statischen Binärzählers mit einer direkten Vorstellklemme, der

_eine Modifikation des in Fi₅. 4 A dargestellten sta^tis^en Binärzählers darstellt bei der (wie in F i ς. 5B gezeigt) der dritte und der fünfte Inverter aus jeweils einer ersten und einer zweiten N AND-SchaltU 40 und 50 bestehen. Die erste NAND-Schaltung 40 enl-

hält einen P-Kanal-IGFET 41 und einen N-Kanal-IGFFT 42 rW_P„ η , πιΓι ^x,^ullu ., . _c

klemme «L ~ , ^GaJ^e:^Elektr,^{oden mit} der AusgangsiSoi ί ^M'?^P *

und Hip <;X„r α W^uuJ'wi

E_nerß eveXo,, ^ZWe'^tei\^{IGFET 4}* ^mit ^äc™ ¹^ vSd^

„al IGFFT Tä jΓ τ^alT^{IGFET 43 u} Le'tuneslL riV κ" ^Leilunß^sweS^{e in}

" ,S L ρ^obenS^enanme" ^{zwciten IGFET} _n ⁴ A^ ^E"^erB-equelle geschaltet sind. Die

⁰^ ⁴³ ^ " ^f"

i_r ^g n^§ ^ T" ^'^{erwandt und si}»^d ebenfalls mi: IGFEtJ ϊϊ^ί ^- ^οΐ3επδ^{εη3ηη1εη}, ^ers'^er IGFETs 43 « H di" -^ ^ ^Gate-^{Elektroden d},T

klemme· verbi d **

Die 7wpit_P wlvn c u 1 -_Λ , -,

Sl A « ,L ^i 5"^S-^Ch^^{Ung 5}° ^Cnlhalt einander wie di ™{r£? ΪΓλ^™?

SAND-SchaltunJSf^i¹,'⁴²'⁴³,^u"^d Wenn die Ä vf' η?f' ^Smd· ·

der Bedeu unt S\\ ™ ^tdlkI.^emme T

43 und SK η ^ ^wrd'^werden

die erste 1h Ϊ ^blc'^bcn· ^{Das Er}g^{ebnis lsL d}"

S " ™^tl* NAND-Schaltung 40 und 5( " H ^{$ Aus}e^an8^ssiS™ls des Wertes »1/

nde Wn^Wodu;^cV'^{erhindcrt wird}' tf ^ 7J_n!'!? ^{als Ganzes als cin ZahIcr} "' ^"T^ ^/ ^di° ^direkte Vorstcllklcmm«

T^{d S3 nichtleitcnd}' ^ und 54 leitend cemacht werden

11 12

Dementsprechend werden die erste und die zweite erste und eine zweite Taktimpuls-NAND-Schaltung

NAND-Schaltung40 und 50 dazu gebracht, daß sie 80 und 90 jeweils (wie in Fig. 7B dargestellt) er-

als Inverter durch die IGFETs 41 und 42 und die setzt wurden. Die erste Taktimpuls-NAND-Schaltung

IGFETs 51 und 52 jeweils wirken, wodurch der bc- 80 enthält, wie in Fig. 7 A dargestellt, zusätzlich zu

treffenden Vorrichtung eine Funktion als Zähler er- 5 den IGFETs, die den ersten Taklimpulsinverter 1

möglicht wird. von Fig. 4 A bilden, einen P-Kanal-IGFET 81 und

Fig. 6A zeigt das Schaltbild eines statischen Bi- einen N-KaHaI-IGt⁷ET 82. Die zweite Taktimpulsnärzählers mit einer direkten Rücksicllklemmc, der NAND-Schallung 90 enthält ähnlich einen P-Kanaleine Modifikation des in Fig. 4A dargestellten sta- IGFET 91 und einen N-Kanal-IGFET 92. Dem statischen Binärzählers darstellt, bei der der dritte und io tischen Binärzähler von Fig. 7A entsprechend werder fünfte Inverter, wie in Fig. 6B dargestellt, aus den dann, wenn die direkte Rückstellklemme mit einer ersten und einer zweiten NOR-Schaltung60und einem Signal des Wertes »0« versorgt wird, die erste 70 jeweils besteht. Dk erste NOR-Schaltung 60 ent- und die zweite Taktimpuls-NAND-Schaltung 80 und hält einen P-Kanal-1GFET 61 und einen N-Kanal- 90 gezwungen, ein Ausgangssignal des Wertes »1« IGFET 62, deren Gate-Elektroden mit der Ausgangs- 15 zu erzeugen, und folglich werden der dritte und der klemme des ersten Taktimpulsinverters 1 verbunden fünfte Inverter 3 und 5 gewaltsam rückgestellt, um sind, und deren Leitungswege in Serie miteinander ein Ausgangssignal des Wertes »0« zu erzeugen,
geschaltet sind. Die erste NOR-Schaltung 60 enthält Fig. 8 A zeigt das Schaltbild eines statischen Biweiterhin einen P-Kanal-IGFET 63, der die Source- närzählers mit direkter Vorstellklemme, der eine Elektrode des IGFET 61 mit der +EK-Klemme 20 Modifikation des in Fig. 4A dargestellten statischen über den Leitungsweg des P-Kanal-IGFET 63 ver- Binärzählers ist, bei der (wie in Fig. 8B gezeigt) bindet, und einen N-Kanal-IGFET 64, dessen Lei- ein vierter und ein sechster Taktimpulsinvertcr 4 tungsweg parallel zu dem Leitungsweg des IGFET62 und 6 aus einer ersten und einer zweiten Taktimpulsgeschaltet ist. Die Source-EIektrode des IGFET 62 NAND-Schaltung 100 und 110 besteht. Die Arbeitsist mit einer Erdungsklemme verbunden, und die 25 weise der in Fig. 8A dargestellten Ausführungs-Drain-Elektroden der IGFETs 61 und 62 sind ge- form kann leicht von der der vorhergehenden Ausmeinsam mit der Eingangsklemme des zweiten Takt- führungsformen abgeleitet werden,
impulsinverters 2 verbunden. Die Gate-Elektroden Eine Kaskadenschaltung einer Anzahl der obender IGFETs 63 und 64 sind mit der direkten Rück- erwähnten dynamischen oder statischen Binärzähler stellklemme verbunden. 30 ermöglicht die Ausbildung eines mehrstufigen dyna-

Die zweite NOR-Schaltung 70 enthält IGFETs 71, mischen oder statischen Zählers. Wie in Fig. 9 A 72, 73 und 74, die in der gleichen gegenseitigen Be- dargestellt, werden die komplementären Ausgangsziehung wie die IGFETs 61, 62, 63 und 64 der ersten signale Ql und ~Q1 von der ersten Binärzählerstufe NOR-Schaltung 60 geschaltet sind. der zweiten Binärzählerstufc geliefert und die kom-

Wenn die direkte Rückstellklemme mit einem Si- 35 plcmentärcn Ausgangssignale Q 3 und ζ?3 von dci

gnal des Wertes »1« versorgt wird, bleiben die zweiten Binärzählerstufe zur dritten Binärstufe ge-

IGFETs 63 und 73 nichtleitend, während die IGFETs leitet. Die obengenannte Folge der Ausgangssignal-

64 und 74 leitend gemacht werden. Dementsprechend Versorgung wird auf die nachfolgenden Zähler ange-

werden die erste und die zweite NOR-Schaltung 60 wandt, so daß von einem Binärzähler, der die n-te

und 70 zur Erzeugung eines Ausgangssignals des 4° Stufe einnimmt, ein Ausgangssignal ß„_M oder ~Q _t.

Wertes »0« gezwungen, wodurch vermieden wird, daß abgegeben wird, dessen Frequenz gleich den'

die betreffende Vorrichtung als ein Zähler arbeitet. '/!"fachen der Taktimpulssignale Ql und ~Q\ ist

Wenn umgekehrt der direkten Rückstellklemme die anfangs dem ersten Binärzähler geliefert wurden

ein Signal des Wertes »0« geliefert wird, werden die Fig. 9B zeigt eine mehrstufige Anordnung der ir

IGFETs 63 und 73 leitend gemacht, wohingegen die 45 Fig. 4 A dargestellten statischen Binärzähler, wöbe

IGFETs 64 und 74 nichtleitend bleiben. Das Ergeb- die erste Binärzählerstufe zueinander komplemen

nis ist, daß die erste und die zweite NOR-Schaltung täre Ausgangssignale QI und Q~2 auf den Empfang

60 und 70 als Inverter durch die IGFETs 61 und 62 von zueinander komplementären Taktimpulssignaler

und die IGFETs 71 und 72 jeweils arbeiten, was der Ql und (71 erzeugt. Die zueinander kompleinentä

betreffenden Vorrichtung eine Funktion als Zähler 50 ren Ausgänge Ql und ζ? 2 werden den Taktimpuls

ermöglicht. invertern geliefert, die sich in der zweiten Binärzäh

Fig. 7A zeigt das Schaltbild eines statischen lerstufe befinden, die wiederum zueinander komple

Binärzählers mit direkter Rückstellklemme, der eine mentäre Ausgangssignale QS und (73 erzeugt. Be

Modifikation des in Fig. 4A dargestellten statischen Ankunft diesel Ausgangssignale Q3 und (73 gibt di(

Binärzählers ist, bei der der erste und der zweite 55 dritte Binärzählerstufe zueinander komplementär«

Taktimpulsinverter 1 und 2 von F i g. 4 A durch eine Ausgangssignalc Q 4 und ~Q4 ab-

Hierzu 8 Blatt Zeichnungen

Claims

Patentansprüche:

1. Binäruntersetzerstufe, die auf Eingangs-Taktimpulssignale anspricht und Ausgangs-Takt-Impulssignale mit der halben Frequenz der Eingangs-Taktimpulssignale erzeugt, mit Isolierschicht-Feldeffekttransistoren, mit einem ersten, einem zweiten und einem dritten Inverter, von denen jeder ein Paar invertierende Transistoren unterschiedlichen Kanaltyps aufweist, deren Gates mit dem Eingang verbunden sind und deren Source-Drain-Wege in Reihe zwischen erste und zweite Energieversorgungsklemmen geschaltet sind, wobei ein Punkt des Schaltkreises zwischen den in Reihe geschalteten Sourcen-Drain-Wegen der invertierenden Transistoren mit dem Ausgang verbunden ist und wobei der Ausgang des ersten Inverters mit dem Eingang des zweiten Inverters, der Ausgang des zweiten Inverters mit ao dem Eingang des dritten Inverters und der Ausgang des dritten Inverters mit dem Eingang des ersten Inverters verbunden ist, dadurch gekennzeichnet, daß wenigstens zwei der Inverter (1, 2) Taktimpulsinverter sind, von denen as jeder als ein Inverter bezüglich der komplementären Eingangs-Taktimpulssignale betreibbar ist und ein Paar Schalttransistoren (13, 14; 23, 24) unterschiedlichen Kanaltyps aufweist, daß die Source-Drain-Wege der invertierenden Transistoren und der Schalttransistoren desselben Kanaltyps in Reihe zwischen den zugehörigen Ausgang und die zugehörigen Energieversorgungsquellen (^vdd, Vss) geschaltet sind und daß den Gates der Schalttransistoren (13, 14; 23, 24) komplementäre Eingangs-Taktimpulssignale (Q₁, U₁) zugeführt werden, so daß die Taktimpu.'sinverter (1, 2) abwechselnd wie ein Inverter arbeiten, wobei das Eingangssignal und das Ausgangssignal jedes der Inverter (1, 2, 3) eine Frequenz aufweist, die gleich der halben Frequenz der komplementären Eingangs-Taktimpulssignale ist.

2. Binäruntersetzerstufe nach Anspruch 1, dadurch gekennzeichnet, daß dieses Paar von invertierenden Transistoren (21, 22; 11, 12) jedes Taktimpulsinverters zwischen diesem Paar von Schalttransistoren (23, 24; 13, 14) angeordnet ist (Fig. IA).

3. Binäruntersetzerstufe nach Anspruch 1, dadurch gekennzeichnet, daß dieses Paar von Schalttransistoren (11,12) jedes Taktimpulsinverters zwischen diesem Paar von invertierenden Transistoren (13,14) angeordnet ist (F i g. 3).

4. Binäruntersetzerstufe nach Anspruch 1, dadurch gekennzeichnet, daß die an die erste und die zweite Energieversorgungsklemme angelegte Betriebsspannung einen festen Wert hat.

5. Binäruntersetzerstufc nach Anspruch 1, dadurch gekennzeichnet, daß die an die erste und die zweite Energieversorgungsklemme angelegte Betriebsspannung einen Wert hat, der sich im selben Verhältnis ändert, das die Taktimpulssignale zueinander zeigen, die dem Gate dieser Schalttransistoren zugeführt werden.

6. Binäruntersetzerstufe nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der dritte Inverter Taktimpulsinverter sind, und weiterhin ein vierter Taktimpulsinverter (4), der so geschaltet ist, daß ein Ausgang des zweiten Inverters (3) an die Eingangsseite dieses zweiten Inverters rückgekoppelt ist und der simultan mit dem dritten Taktimpulsinverter (2) auf die komplementären Taktimpulssignale (Q₁, U₁) anspricht, ein fünfter Inverter (5), der mit der Ausgangsseite des dritten Taktimpulsinverters (2) verbunden ist, und ein sechster Taktimpulsinverter (6) vorgesehen sind, der so geschaltet ist, daß ein Ausgang des fünften Inverters (5) an die Eingangsseite dieses fünften Inverters rückgekoppelt ist und der simultan mit dem ersten Taktimpulsinverter (1) auf die komplementären Taktimpulssignale (Q₁, Ui) anspricht (Fig. 4 A).

7. Binäruntersetzerstufe nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der zweite Inverter Taktimpulsinverter sind und daß weiterhin ein vierter Inverter (7), dessen Eingang mit dem Ausgang dieses ersten Taktimpuisinverters (1) verbunden ist, ein fünfter Taktimpulsinverter (8), dessen Eingang mit dem Ausgang dieses vierten Inverters (7) und dessen Ausgang mit dem Ausgang dieses ersten Taktimpulsinverters (1) verbunden ist, und der simultan mit diesem zweiten Taktimpulsinverter (2) auf die komplementären Taktimpulssignale anspricht, und ein sechster Taktimpulsinverter (9) vorgesehen sind, der zwischen die Ausgänge dieses dritten Inverters (3) und dieses zweiten Taktimpulsinverters (2) geschaltet ist und simultan mit diesem ersten Taktimpulsinverter (1) auf die komplementären Taktimpulssignale anspricht (F i g. 4 C).

8. Binäruntersetzerstufe nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der dritte Inverter (I, 2) Taktimpulsinverter sind, daß der zweite Inverter aus einem ersten NAND-Gatter (40) mit einem ersten und einem zweiten Eingang und einem einzigen Ausgang besteht, wobei dieser erste Eingang mit dem Ausgang des ersten Taktimpulsinverters (1) und dieser einzige Ausgang mit dem Eingang dieses dritten Taktimpulsinverters (2) verbunden ist, und daß weiterhin ein vierter Taktimpulsinverter (4), der so geschaltet ist, daß ein Ausgang des. ersten NAND-Gatters (40) an dessen ersten Eingang rückgekoppelt ist und simultan mit dem dritten Taktimpulsinverter (2) auf die komplementären Taktimpulse anspricht, ein zweites NAND-Gatter (50) mit einem einzigen Ausgang und einem ersten und einem zweiten Eingang, wobei dieser erste Eingang mit dem Ausgang des dritten Taktimpulsinverters (2) verbunden ist, und ein fünfter Taktimpulsinverter (6) vorgesehen sind, der so geschaltet ist, daß ein Ausgang des zweiten NAND-Gatters (50) an den ersten Eingang dieses zweiten NAND-Gatters rückgekoppelt ist, und der simultan mit dem ersten Taktimpulsinverter (1) auf die komplementären Taktimpulssignale anspricht, wobei dieser zweite Eingang dieses ersten NAND-Gatters (40) und dieses zweiten NAND-Gatters (50) verbunden sind, so daß sie ein Steuersignal empfangen können (Fig. 5A und 5B).

9. Binäruntersetzerstufe nach Anspruch 1. dadurch gekennzeichnet, daß der erste und der dritte Inverter (1, 2) Taktimpulsinverter sind, der zweite Inverter aus einem ersten NOR-Gatter (60) mit einem ersten und einem zweiten Eingang

und einem einzigen Ausgang besteht, wobei dieser erste Eingang mit dem Ausgang des ersten Taktimpulsinverters (1) und der einzige Ausgang mit dem Eingang des dritten Taktimpulsinverters (2) verbunden ist, daß weiterhin ein vierter Taktimpulsinverter (4) vorgesehen ist, der so geschaltet ist, daß sein Ausgang vom ersten NOR-Gatter (60) an den ersten Eingang dieses ersten NOR-Gatters rückgekoppelt ist, und der simultan mit dem dritten Taktimpulsinverter (2) auf kornplementäre Taktimpulssignale anspricht, daß weiterhin ein zweites NOR-Gatter (70) mit einem ersten und einem zweiten Eingang und einem einzigen Ausgang, der mit der Ausgangsseite des dritten Taktimpulsinverters (2) verbunden ist, vorgesehen ist, wobei dieser erste Eingang mit dem Ausgang des dritten Taktimpulsinverters (2) verbunden ist, und daß ein fünfter Taktimpulsinverter (6) vorgesehen ist, der so gestaltet ist, daß sein Ausgang vom zweiten NOR-Gatter (70) an den ersten Eingang diese zweiten NOR-Gatters rückgekoppelt ist, und der simultan mit dem ersten Taktimpulsinverter (1) entsprechend den komplementären Taktimpulssignalen arbeitet, wobei der zweite Eingang des ersten NOR-Gatters »5 (60) und der des zweiten NOR-Gatlers (70) verbunden sind, so daß sie ein Steuersignal empfangen können (F i g. 6 A und 6 B).

10. Binäruntersetzerstufe nach Anspruch 1, dadurch gekennzeichnet, daß der erste und de dritte Inverter Taktimpuls-NAND-Gatter (80,90) sind, von denen jedes einen Taktimpulsinverter aufweist, der entsprechend den komplementären Taktimpulssignalen betrieben wird, daß jede dieser ersten und dritten Taktimpuls-NAND-Gatter (80, 90) einen ersten und einen zweiten Eingang und einen einzigen Ausgang aufweist, wobei der einzige Ausgang des ersten Taktimpuls-NAND-Gatters (80) mit dem Eingang des zweiten Inverters (3) verbunden ist, dessen Ausgang mit dem ersten Eingang des dritten Taktimpuls-NAND-Gatters (90) und der Ausgang des dritten Taktimpuls-NAND-Gatters (90) mit dem ersten Eingang dieses ersten Taktimpuls-NAND-Gatters verbunden sind, und daß weiterhin ein vierter Taktimpulsinverter (6) vorgesehen ist, der so geschaltet ist, daß ein Ausgang des zweiten Inverters (3) an den Eingang dieses zweiten Inverters rückgekoppelt ist, und der simultan mit dem Taktimpulsinverterteil in diesem Taktimpuls-NAND-Gatter (90) auf die komplementären Taktimpulssignale anspricht, daß ein fünfter Inverter (S) vorgesehen ist, der mit der Ausgangsseite des dritten Taktimpuls-NAND-Gatters (90) verbunden ist, und daß ein sechster Taktimpulsinverter (6) vorgesehen ist, der so geschaltet ist, daß sein Ausgang vom fünften Inverter (5) an den Eingang dieses fünften Inverters rückgekoppelt ist, und der simultan mit dem Taktimpulsinvcrterteil in diesem ersten Taktimpuls-NAND-Gatter (80) auf die komplementären Taklimpulsc anspricht, wobei der zweite Eingang dieses ersten Taktimpuls-NAND-Gatters und dieses dritten Taktimpuls-NAND-Gatters verbunden sind, so daß sie ein Steuersignal empfangen können (F i g. 7 A und 7B).

11. Binäruntersetzerstufe nach Anspruch 1, dadurch Bekennzeichnet, daß dieser erste und der dritte Inverter (I, 2) Taktimpulsinverter sind, daß weiterhin ein erstes Taktimpuls-NAND-Gatter (100) mit einem Tal'.iimpulsinverter und mit einem ersten und einem zweiten Eingang und einem einzigen Ausgang vorgesehen ist, wobei dieser einzige Ausgang mit dem Eingang des zweiten Inverters (3) und der erste Eingang mit dem Ausgang dieses zweiten Inverters verbunden sind, und wobei das Taktimpulsinverterieil dieses ersten Taktimpuls-NAND-Gatters simultan mit dem dritten Taktimpulsinverter (2) auf die komplementären Taktimpulse anspricht, daß ein fünfter Inverter (5) mit einem Ausgang und einem Eingang vorgesehen ist, wobei der Eingang dieses fünften Inverters mit dem Ausgang dieses dritten Taktimpulsinverters (2) verbunden ist, und daß ein zweites NAND-Gatter (110) mit einem Taktimpulsinverter vorgesehen ist, das einen ersten und einen zweiten Eingang und einen einzigen Ausgang aufweist, wobei dieser einzige Ausgang mit dem Eingang des fünften Inverters (5) und dieser erste Eingang mit dem Ausgang dieses fünften Inverters verbunden sind, und wobei das Taktimpulsinverteil dieses zweiten Taktimpuls-NAND-Gatters simultan mit diesem ersten Taktimpulsinverter (1) auf die komplementären Taktsignale anspricht, und der zweite Eingang dieses ersten Taktimpuls-NAND-Gatters (100) und dieses zweiten Taktimpuls-NAND-Gatters (110) verbunden sind, so daß sie ein Steuersignal empfangen können (Fig. 8 und 8B).

12. Mehrstufiger Zähler, bei dem jede Stufe eine Binäruntersetzerstufe nach Anspruch 1, 6, 7, 8, 9 oder 10 enthält, dadurch gekennzeichnet, daß eine Folgerstufe mit einer unmittelbar vorhergehenden Stufe verbunden ist, so daß Taktimpulsinverter dieser Folgerstufe die komplementären Ausgangssignale dieser vorhergehenden Stufe erhalten können.