DE2301315C3 - Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz - Google Patents

Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz

Info

Publication number
DE2301315C3
DE2301315C3 DE19732301315 DE2301315A DE2301315C3 DE 2301315 C3 DE2301315 C3 DE 2301315C3 DE 19732301315 DE19732301315 DE 19732301315 DE 2301315 A DE2301315 A DE 2301315A DE 2301315 C3 DE2301315 C3 DE 2301315C3
Authority
DE
Germany
Prior art keywords
phase
frequency
signal
oscillator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19732301315
Other languages
English (en)
Other versions
DE2301315B2 (de
DE2301315A1 (de
Inventor
Andre Courbevoie Seignol (Frankreich)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR7200790A external-priority patent/FR2167259B1/fr
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2301315A1 publication Critical patent/DE2301315A1/de
Publication of DE2301315B2 publication Critical patent/DE2301315B2/de
Application granted granted Critical
Publication of DE2301315C3 publication Critical patent/DE2301315C3/de
Expired legal-status Critical Current

Links

Description

3 * 4
es sich, daß der Wert TJN der gemäß diesem Ver- einer Synchronisieranordnung nach der Erfindung
fahren durchgeführten Korrektur dann so groß ist, und
daß das im Empfänger erzeugte Signal der Fre- Fig. 2 ein Diagramm zur Erläuterung der Wirquenz F2 keine ausreichende Stabilität und Beständig- kungsweise der Anordnung von F i g. 1.
kcit gegen Fehler, die beispielsweise von kurzzeitigen 5 Die Ausführungsfonn von Fig. 1 ist als Beispie1 Störungen verursacht werden, mehr aufweist für den Fall eines Empfängers für Binärinfonnatio- ^Eine^ andere bekannteJLosung begeht darin, die nen dargestellt, deren Dauer T2 gleich der Periode rnascukuiieiUur .,j,« rn^X. tuSuX fki jcdcu durch- der t requeue tt ist, tuid deren Phase φ sich in ungerührten Phasenvergleich vorzunehmen, sondern je- regelmäßiger Weise ändern kann. Der Empfänger weite nur einmal für N1 Vergleiche, die eine Phasen- io enthält einen Oszillator 41 der Frequenz F, dessen verschiebung in gleicher Richtung in bezug auf die Phase gleichfalls Schwankungen unterworfen ist, und empfangenen Bits anzeigen, wobei die Korrektur bei- einen Frequenzteiler 42, der Rechtecksignale der Frespielsweise auf Grund der Angabe von zwei an die quenz F0 = F/N liefere. Dem Frequenzteiler 42 ist Phasenvergleichsschaltung angeschlossenen Zählern im allgemeinen eine nicht dargestellte Anordnung erfolgt, die bis zu N1 zählen, und zwar der eine für 15 zugeordnet, welche die Frequenz F2 durch den Fakdie Phasenvoreilung und der andere für die Phasen- tor 2 teilt und die Zeilbasis des Empfängers bildet, nacheilung. Wenn jedoch die Frequenz F2 sehr groß Die Synchronisieranordnung besteht einerseits aus gewählt wird, nämlich in der Größenordnung von einer Phasenvergleichs schaltung für den Vergleich Megabaud, was bedeutet, daß N einen sehr kleinen der Phase φ der (an einem Eingang 43) empfangenen Wert hat, wobei die Frequenz F der Schwingungen 20 Binärinformationen mit der Phase ^2 der von dem des Quarzkristalls aus den zuvor angesehenen Grün- Frequenzteiler 42 gelieferten Signale, wobei diese den im wesentlichen gleichbleibt, wird der Wert der PhasenvergleichsschaJtung eine sogenannte Ver-Phasenkorrektur TJN dem Relativwert nach zu groß, gleichsinformation über die Richtung (Voreilung oder um noch eine ausreichende Stabilität und eine rieh- Nacheilung) der Phase .p2 gegenüber der Phase φ Metige Gewinnung der Informationen zu gewährleisten, as feit, und andererseits aus einer Konekturschaltung und zwar unabhängig von einer möglichen Vergröße- für die Phase <p2.
rung des für N1 gewählten Wertes. Die Vergleichsschaltung besteht hauptsächlich
Aufgabe der Erfindung ist die Schaffung einer aus einem Phasenkomparator 50 für den Vergleich
Synchronisieranordnung der eingangs angegebenen der Phase <f2 der vom Frequenzteiler 42 gelieferten
Art, die auch bei hoher Frequenz der zu synchroni- 30 Signale mit der Phase q. der am Eingang 43 empfan-
sierenden Signale eine gute Stabilität ergibt und daher genen Signale, zwei mit dem Phasenkomparator 50
insbesondere für Datenübertragungssysteme mit gro- verbundenen Zählern Sl, 52, zwei Decodierern 53
ßer übertragungsgeschwindigkeit geeignet ist. und 54 für die Decodierung des Inhalts der Zähler 51
Nach der Erfindung wird diese Aufgabe dadurch bzw. 52 und zwei bistabilen Kippschaltungen 55 und
gelöst, daß die Wählschaltung so ausgebildet ist, daß 35 56, die an die Decodierer 53 bzw. 54 angeschlossen
SlC »omnUM, ^uivii im ν-1 i^illgungl. nut. UCUl gg
des Frequenzteilers verbindet, und daß die Phasen- Der Phasenkomparator 50 liefert je nach der Rich-
vergleichsschaltung jeweils nach einer festen Anzahl tung der Phasenverschiebung zwischen den Phasen <p2
von vom Phasenkomparator abgegebenen, der glei- und ψ ein Signal entweder zu aem Zähler 51 oder zu
chen Richtung der Phasendifferenz entsprechenden 40 dem Zähler 52. Der Inhalt des betreffenden Zählers
Vergleichsinformationen auf die Wählschaltung der- wird um eine Einheit erhöht, bis ein Grenzwert er-
art einwirkt, daß diese je nach der Richtung der Pha- reicht wird, bei welchem der entsprechende De-
sendifferenz den mit dem Frequenzteiler verbundenen codierer die daran angeschlossene Kippschaltung in
Eingang durch den in aufsteigender bzw. absteigender den Zustand 1 bringt.
Richtung nächstfolgenden Eingang in zyklischer 45 ' Bei einer abgeänderten Ausführung ist es möglich,
Folge vertauscht. die Zähler 51 und 52 durch einen Vorwärts-Rück-
Die mit der Erfindung erzielte Wirkung beruht wärts-Zähler zu ersetzen, an den ein Decodierer für darauf, daß einerseits die Phasenkorrektur nicht bei zwei Grenzwerte angeschlossen ist, die jeweils einer jeder festgestellten Phasenverschiebung (d. h. bei je- der Kippschaltungen 55 und 56 zugeordnet sind,
dem phasenverschobenen Bit) erfolgt, sondern jeweils 5° Bei dem dargestellten Ausführungsbeispiel ist der einmal nach einer festgelegten Anzahl von in der Zähler 51 der Voreilung und der Zähler 52 der Nachgleichen Richtung (Voreilung oder Nacheilung) lie- eilung der Phase <p2 in bezug auf die Phase φ der genden Phasenverschiebungen, und daß andererseits empfangenen Signale zugeordnet, und der Grenzdie Phasenkorrektur schrittweise veränderlich ist, wert JV1 des Inhalts der Zähler ist zur Vereinfachung wodurch das örtliche Signal entsprechend der Phase 55 der Beschreibung auf den Wert 3 festgelegt (wobei in des Bezugssignals fortschreitend vorgeschoben oder der Praxis dieser Grenzwert jedoch sehr viel höher verzögert wiird. Dadurch wird einerseits vermieden, ist), was in der Zeichnung durch zwei Verbindungen daß die Phasenkorrekturen zu schnei! erfolgen und ausgedrückt ist, welche die Zähler 51 und 52 mit von sporadischen Erscheinungen beeinflußt werden, dem zugeordneten Decodierer 53 bzw. 54 verbinden, und andererseits kann dennoch der Korrekturschritt 60 Der Zustand 1 der Kippschaltung 55 entspricht also relativ klein gehalten werden. Dies erjpbt eine sehr drei Vergleichsinformationen, die anzeigen, daß das gute Stabilität und gewährleistet eine richtige Ge- Signal der Phase φ2 in bezug auf das Signal der Phase winnung der im Bezugssignal enthaltenen Informa- \ ereilt, während der Zustand 1 der Kippschaltung tionen, insbesondere von digitalen Daten, die mit 56 dann dem umgekehrten Zustand entspricht. Im großer Geschwindigkeit übertragen werden. 65 übrigen sind die bei dieser Anordnung angewendeten
Die Erfändung wird an Hand der Zeichnung bei- logischen Informationen 0 und 1 durch zwei Poten-
spielshalber beschrieben. Darin zeigt . tiale F0 bzw. V1 dargestellt, wobei V0 das Bezugs-
F i g. 1 ein Schema eines Ausführungsbeispiels potential der Anordnung bilden kann.
O 1 O
Die Ausgänge der Kippschaltungen 55 und 56 sind einerseits mit den Steuereingängen eines Verschieberegisters 2 der Korrekturschaltung und andererseits mit den beiden Eingängen eines Oder-Gliedes 57 verbunden; der Ausgang des Oder-Gliedes 57 ist mit dem einen Eingang eines UND-Gliedes 58 verbunden, dessen anderer Eingang an eine Korrekturzulassungsschaltung 27 angeschlossen ist, die ihrerseits mit dem Frequenzteiler 42 so verbunden ist, daß sie einen Impuls liefert, der die Entsperrung des Und-Gliedes 58 in dem zur Durchführung der Phasenkorrektur gewählten genauen Zeitpunkt ermöglicht. Die Korrekturzulassungsschaltung 27 steuert andererseits die Rückstellung der Kippschaltungen 55 und 56 mit Hilfe des gleichen, zeitlich geringfügig verschobenen Impulses. Der Ausgang des Und-Gliedes 58 ist ebenfalls mit einem Steuereingang des Verschieberegisters 2 verbunden.
Die so aufgebaute logische Schaltung ermöglicht es, dem Verschieberegister 2 dann, wenn eine Korrek- ao tür von der Schaltung 27 zugelassen wird, eine von dem Und-Glied 58 abgegebene Information zuzuführen, die anzeigt, daß eine Korrektur durchgeführt werden soll, sowie eine (entweder von der Kippschaltung 55 oder von der Kippschaltung 56 abgegebene) Information, welche die Richtung der an der Phase φ2 vorzunehmenden Änderung anzeigt.
Die Korrekturschaltung besteht im wesentlichen aus einer an den Generator 41 angeschlossenen Verzfigerungischakang I1 die ρ η — i Ausgänge aufweist und es ermöglicht, die Phase des Eingangssignals um einen zwischen χ und px liegenden Wert in Schritten χ zu ändern, für die gilt: (p + l)x = 1//, sowie eine zusätzliche Verbindung, die direkt an den Eingang der Verzögerungsleitung angeschlossen ist und die Rolle eines (p + l)ten Ausgangs spielt; aus dem Verschieberegister 2 mit π Stufen, dessen Ausgang mit dem Eingang verbunden ist, und das ein einziges von 0 verschiedenes Glied enthält, dessen Lage unter der Steuerung durch die von der Vergleichsschaltung gelieferten Informationen in der einen oder anderen Richtung verschoben wird; und aus einer logischen Schaltung, die es ermöglicht, das Signal der Frequenz F an einem der ρ Ausgänge der Verzögerungsleitung 1 oder am Ausgang des Oszillators 41 abzunehmen, je nach der Lage des im Verschieberegister 2 enthaltenen, von 0 verschiedenen Bits, und das auf diese Weise phasenverschobene Signal zu dem Frequenzteiler 42 zu übertragen.
Das Verschieberegister 2 kann praktisch mit Hilfe von 2 η Koinzidenzgliedern, beispielsweise Und-Gliedern, gebildet werden, weiche die Übertragung der Informationen zwischen η bistabilen Kippschaltungen steuern, von denen jede einen Signaleingang aufweist, der die logische Information empfängt und einen Steeang, der ein Taktsignal empfängt, wdc&es das nben «fieser Information zuläßt, wobei dieses Taktsignal durch die von dem Und-GBsd £S eene Information gebildet ist Der Ausgang e&er Kippschaltung ist einerseits mit dem Eingang der fönenden Kippschaltung und andererseäl aß dem Eingang tier vorhergehenden Kippschal tang verbanden (da das Vetsctueberegister in sich selbst geschiosseä fet, bOden die IeMe and die erste
aufeinanderfolgende Stnfen), wobei diese ober UndMÖBeder erfolgen, die an eines der Voreffimgs- oder
gg g
iiacfieffinigsagnale empfangen, die in der zuvor angegebenen Weise von den Kippschaltungen 55 bzw. geliefert werden.
Bei dem in der Zeichnung dargestellten Ausführungsbeispiei ist der Wert von ρ auf 4 festgelegt; das Verschieberegister 2 enthält somit fünf Stufen 21, 22, 23, 24, 25, die mit fünf zusätzlichen Koinzidenzgliedern, beispielsweise Und-Gliedern 31, 32, 33, 34 bzw. 35 verbunden sind, wobei der zweite Eingang des ersten Gliedes 31 direkt an den Ausgang des Oszillators 41 und die zweiten Eingänge der vier übrigen Glieder an die Ausgänge der Verzögerungsleitung 1 angeschlossen sind. Die Ausgänge der Und-Glieder sind mit den Eingängen eines Oder-Gliedes verbunden, das das vom Oszillator 41 gelieferte und am Ausgang eines der Und-Glieder 31, 32, 33, 34, 35 vorhandene Signal zu dem Frequenzteiler 42 mit der Phase überträgt, die der Phasenverschiebung entspricht, die ihm von der Korrekturschaltung erteilt wird.
Das Diagramm von F i g. 2 erläutert die Wirkungsweise des Ausführungsbeispiels von Fig. 1. Dieses Diagramm zeigt
die Kurve 410 des vom Oszillator 41 abgegebenen Signals der Frequenz F,
die Kurven 210, 220, 230, 240, 250, welche die Zustände der bistabilen Kippschaltungen 21, 22, 23, 24 bzw. 25 des Verschieberegisters 2 darstellen,
die Kurve 411 des durch die Korrekturschaltung korrigierten Signals der Frequenz F am Ausgang des Oder-Gliedes 36,
die Kurve 420 des vom Frequenzteiler 42 abgegebenen Signals der Frequenz F2, die Kurven 421 und 430 der Bits, deren Dauer, wie erinnerlich, gleich der Periode J2 des Signals der Frequenz F2 (Kurve 420) ist, und die einerseits von der zuvor erwähnten Zeitbasis auf Grund der Frequenz F mit korrigierter Phase geliefert und andererseits vom Empfänger am Eingang 43 mit der Phase φ empfangen werden, wobei zur Vereinfachung des Diagramms als Beispiel die Ziffernwerte in diesen Kurven 421 und 430 abwechselnd 0 und 1 sind, die Kurven 510 und 520, die sich auf den Inhalt der Zähler 51 bzw. 52 beziehen und die Zeitpunkte anzeigen, in denen der Inhalt eines Zählers um eine Einheit erhöht wird, wobei jeweils der numerische Inhalt des Zählers angegeben ist, die Kurven 550 und 560 des Zustands der Kippschaltungen 55 bzw. 56,
die Kurve 270, welche die Zeitpunkte angibt, in denen die Korrekturzulassungssignale von der Schaltung 27 abgegeben werden, die Kurve 260, welche die Zeitpunkte angibt, in denen in Abhängigkeit von den Zuständen der Kippschaltungen 55 und 56 sowie den Korrekturzulassungssignalen eine Verschiebung des Inhalts des Verschieberegisters 2 in der durch die Kurven 210, 220, 230, 240, ISO daigestellted. Weise vorgenommen wird.
In diesem Diagramm ist zur Vereinfachung und klareren Darstellung angenommen, daß die Phasen φ$ and φ ursprünglich verschieden and änsehBeßesä konstant sind, abgesehen von den Korrekturen, «ß£ an der Phase ^2 durchgeführt «erden, doch bMfct Bataruch das Prinzip der Wirkungsweise in dem ja^* tischen FaD, daS die Phasen φζ end φ Auswandefutt'·
3
20 Ul
gen des Oszillators 41 bzw. äußeren Störungen unterworfen sind, unverändert. Das vom Frequenzteiler 42 abgegebene Signal 420 eilt ursprünglich gegenüber dem empfangenen Signal nach. Die ansteigenden Übergänge (Übergänge von 0 nach 1) der empfangenen Bits werden mit den ansteigenden Flanken des Signals 420 verglichen, und der Inhalt des Zählers 51 wird in den Zeitpunkten 1, 5 und 9 um eine Einheit erhöht. Im Zeitpunkt 10 geht die Kippschaltung 56 in den Zustand 1 (Kurve 560), und bei dem nächsten Korrekturzulassungssignal (Kurve 270) wird der Inhalt des Verschieberegisters geändert (Kurven 220
und 230), was die Korrektur der Phase φ2 des dur die Kurve 411 dargestellten Signals zur Folge hat.
Als Beispiel sind zwei Korrekturen der Nat eilung der Phase φ2 (Kurve 421) gegenüber c Phase φ des empfangenen Signals (Kurve 430) in d Zeitpunkten 10 und 21 sowie eine Voreilungskorn tür im Zeitpunkt 33 dargestellt, wobei die Vorgär analog zu der zuvor beschriebenen Weise ablauf ι Die am Signal der Kurve 411 durchgeführten Korn
ίο türen sind der Deutlichkeit wegen verhältnismäl groß dargestellt, sie sind aber aus den zuvor erli terten Gründen in Wirklichkeit sehr viel kleiner.
Hierzu 2 Blatt Zeichnungen
<Ο9631Λ

Claims (2)

  1. eher Frequenz, wobei das örtliche Signal mit Hill
    Patentansprüche: eines Oszillators der Frequenz F = N ■ Fs und d«
    Periode T und eines Frequenzteilers mit dem Teilei
    I. Synchronisieranordnung zur Synchronisa- faktor N = FIF, erzeugt wird, mit einer zwische
    tion eines örtlichen Signals der Frequenz F. mit 5 dem Oszillator und dem Frequenzteiler eingeschalte
    einem Bezugssignal gleicher Frequenz, wobei das ten Phasenkorrekturschaltung, die einerseits eine Vei
    örtliche Signal mit Hufe eines Oszillators der Fre- zögerungsanordnung enthält, deren Eingang an dei
    quenz / = N · t\ und der Periode T und eines Ausgang des Oszillators angeschlossen ist und die ai
    Frequenzteilers mit dem Teilerfaktor N = FIFt ρ Ausgängen (p = ganze ZahJ>l) das Ausgangs
    erzeugt wird, mit einer zwischen dem Oszillator m signal des Oszillators mit Verzögerungen x,2x. ..p,
    und dem Frequenzteiler eingeschalteten Phasen- mit χ = T/(p + 1) abgibt, und andererseits eine Wähl
    korrekturschaltung, die einerseits eine Verzöge- schaltung enthält, die (p + 1) Eingänge hat, die mi
    rungsanordnung enthält, deren Eingang an den dem Ausgang des Oszillators bzw. jeweils mit einen
    Ausgang des Oszillators angeschlossen ist und der ρ Ausgänge der Verzögerungsanordnung verbun-
    die an ρ Ausgängen (p = ganze Zahl>l) das 15 den sind, und mit einer Phasenvergleichsschaltung
    Ausgangssignal des Oszillators mit Verzögerun- die einen Phasenkomparator enthält, der eine die
    gen χ, 2 χ ... px mit χ = Tl{p + 1) abgibt, und Richtung (Voreilung oder Nacheilung) der Phasen-
    andererseits eine Wählschaltung enthält, die differenz zwischen dem örtlichen Signal und dem Be-
    (p + 1) Eingänge hat, die mit dem Ausgang des zugssignal angegebene Phaseninfonnation liefert und
    Oszillators bzw. jeweils mit einem der ρ Aus- ao die Phasenkorrekturschaltung steuert.
    gängo der Verzögerungsanordnung verbunden Synchronisieranordnungen dieser Art, die insbeson-
    sind, und mit einer Phasenvergleichsschaltung, dere aus der US-PS 30 24417 bekannt sind, dienen
    die einen Phasenkomparator enthält, der eine die in erster Linie bei der Datenübertragung zur Syn-
    Richtung (Voreilung oder Nacheilung) der Pha- chronisierung der Bezugsfrequenzen eines Daten-
    sendifferenz zwischen dem örtlichen Signal und »5 senders und eines Datenempfängers.
    dem Bezugssignal angegebene Phaseninfonnation Bei der Übertragung von digitalen Informationen
    liefert und die Phasenkorrekturschaltung steuert. zu einem Empfänger ist es für die Verarbeitung der
    dadurch gekennzeichnet, daß die Wähl- Informationen notwendig, daß ihr Wert und demzu-
    schaltung (2; 31 ... 35: 36) so ausgebildet ist, folge ihre Lage genau bestimmt ist. Wegen der rela-
    daß sie wahlweise einen ihrer Eingänge mit dem so tiven Auswanderung der einerseits den Sender und
    Eingang des Frequenzteilers (42) verbindet, und andererseits den Empfänger steuernden Oszillatoren daß die Phasenvergleichsschaltung (50 ... 58) in Verbindung mit den Verzerrungen, welche die Injeweils nach einer festen Anzahl von vom Phasen- formationen auf dem Übertragungsweg erleiden, ist komparator (50) abgegebenen, der gleichen Rieh- es erforderlich, die Bezugsfrequenz des Empfängers tung der Phasendifferenz entsprechenden Ver- 35 mit der Frequenz der empfangenen Informationen zu gieichsintormationen auf die Wählschaltung derart synchronisieren.
    einwirkt, daß diese je nach der Richtung der Diese Synchronisation erfolgt im allgemeinen digi-
    Phasendifferenz den mit dem Frequenzteiler (42) tal mit Hilfe einer Korrekturschaltung, die zwischen verbundenen Eingang durch den in aufsteigender einen die Bezugsfrequenz F des Empfängers liefern-
    bzw. absteigender Richtung nächstfolgenden Ein· 40 den Oszillator und einen Frequenzteiler eingefügt ist,
    gang in zyklischer Folge vertauscht. der eine Frequenz F2 liefert, deren Periode T2 gleich
  2. 2. Synchronisieranordnung nach Anspruch 1, der Dauer eines Bits ist, wobei gilt F2 = FIN; diese
    dadurch gekennzeichnet, daß die Wählschaltung Korrekturschaltung wirkt auf die Phase <p2 des im
    ein Verschieberegister (2) mit (p + 1) Stufen Empfänger erzeugten Rechtecksignals der Frequenz
    (21 ... 25) aufweist, das eine einzige von Null 45 F2 durch schrittweise Vergrößerung oder Verringe-
    verschiedene Information enthält und dessen Aus- rung gemäß einer Information ein, die von einer gang mit seinem Eingang verbunden ist, daß der Vergleichsschaltung geliefert wird, welche die Vor-
    Fortschalteeingang des Verschieberegisters (2) eilung oder Nacheilung der Phase <p2 in bezug auf
    mit einem Ausgang der Phasenvergleichsschaltung die Phase φ der vom Empfänger empfangenen Bits
    (50 ... 58) verbunden ist, an dem diese jeweils 50 feststellt, wobei die schrittweise Vergrößerung oder
    Bach einer festen Anzahl von der gleichen Rieh- Verringerung einen zuvor festgelegten Wert T2IN
    tung der Phasendifferenz entsprechenden Ver- hat. Zu diesem Zweck enthalten bekannte Synchro-
    gleichsinformationen einen Fortschaltimpuls ab- nisieranordnungen Korrekturschaltungen, mit denen
    gibt, und daß das Verschieberegister (2) zwei die Frequenz des dem Frequenzteiler zugeführten
    Steuereingänge für die Richtung der Verschiebung 55 Signals verändert werden kann.
    hat, die mit Ausgängen der Phasenvergleichs- Bei der aus der US-PS 30 24 417 bekannten Syn-
    Schaltung (50 ... 58) verbunden sind, an denen chronisieranordnung wird die Korrektur dadurch er-
    ♦on der Richtung der Phasendifferenz abhängige halten, daß die Anzahl der im Verlauf der betreffen-
    tteuersignale abgegeben werden. den Periode T2 zum Frequenzteiler übertragenen Im-
    60 pulse geändert wird, wobei sich jeder zusätzliche Impuls in einer Phasenverschiebung des Signals der
    Frequenz F2 um den Wert TJN äußert.
    Für den Fall, daß einerseits die Frequenz des im
    Empfänger verwendeten Oszillators durch einen
    6s Quarzkristall gesteuert wird, der aus technologischen
    ie Erfindung bezieht sich auf eine Synchronisier- Stabilitätsgründen Einschränkungen hinsichtlich der ■dnung zur Synchronisation eines örtlichen Si- Wahl der Frequenz F bedingt, und andererseits die s der Frequenz F2 mit einem Bezugssignal glei- Frequenz F2 (F/N) sehr horh gewählt wird, erweist
DE19732301315 1972-01-11 1973-01-11 Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz Expired DE2301315C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7200790 1972-01-11
FR7200790A FR2167259B1 (de) 1972-01-11 1972-01-11

Publications (3)

Publication Number Publication Date
DE2301315A1 DE2301315A1 (de) 1973-07-12
DE2301315B2 DE2301315B2 (de) 1975-12-18
DE2301315C3 true DE2301315C3 (de) 1976-07-29

Family

ID=

Similar Documents

Publication Publication Date Title
EP0435384B1 (de) Schaltungsanordnung zur Bitratenanpassung
DE3888927T2 (de) Taktwiedergewinnungsanordnung.
EP0102598B1 (de) Vorrichtung zur Phasensynchronisierung
DE69434280T2 (de) Taktgenerator und Phasenkomparator zur Verwendung in einem derartigen Taktgenerator
DE2548265C3 (de) Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE2061032A1 (de) Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung
EP0435383A2 (de) Schaltungsanordnung zur Bitratenanpassung
DE2855185C2 (de) Synchronisierschaltung für eine digitale Einrichtung
DE2301315C3 (de) Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz
DE2556486C3 (de) Abstimmschaltung für Hochfrequenzempfangsgeräte
DE2658908B2 (de) Elektronische Uhr
DE2301315B2 (de) Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz
DE3839875C2 (de)
DE102014109471A1 (de) Takt-Wiederherstellung mit Frequenzsynchronisation
DE2354072B2 (de) Schaltungsanordnung zur Regelung der Phasenlage eines Taktsignals
DE2462087C3 (de) Verfahren und Schaltungsanordnung zur Erzeugung einer synchronen Taktimpulsfolge
DE2630845C2 (de) Schaltung zur schrittweisen Erhöhung bzw. Erniedrigung des Inhalts eines Schieberegisters
DE3643947C2 (de) Schaltungsanordnung zum Abgleich der Frequenz eines Oszillators
DE3818089C2 (de)
DE3142167A1 (de) &#34;teilerschaltung mit einstellbarem teilerverhaeltnis&#34;
DE3743730C2 (de) Verfahren zur Synchronisierung eines Codewortes mit einem empfangenen spektral gespreizten Signal
DE3146956A1 (de) Automatische abstimmfrequenzsteuerung fuer einen empfaenger
DE2254038C3 (de) System für synchrone Datenübertragung über einen synchronen digitalen Ubertragungskanal