DE2301315B2 - Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz - Google Patents
Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher FrequenzInfo
- Publication number
- DE2301315B2 DE2301315B2 DE2301315A DE2301315A DE2301315B2 DE 2301315 B2 DE2301315 B2 DE 2301315B2 DE 2301315 A DE2301315 A DE 2301315A DE 2301315 A DE2301315 A DE 2301315A DE 2301315 B2 DE2301315 B2 DE 2301315B2
- Authority
- DE
- Germany
- Prior art keywords
- phase
- frequency
- signal
- oscillator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 claims description 33
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims description 6
- 230000001174 ascending effect Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 238000002679 ablation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000011156 evaluation Methods 0.000 claims 1
- 238000005755 formation reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Shift Register Type Memory (AREA)
Description
23 Ol
es sich, daß der Wert T2IN der gemäß diesem Verfahren
durchgeführten Korrektur dann so groß ist, daß das im Empfänger erzeugte Signal der Frequenz
F2 keine ausreichende Stabilität und Beständigkeit gegen Fehler, die beispielsweise von kurzzeitigen
Störungen verursacht werden, mehr aufweist.
Eine andere bekannte Lösung besteht darin, die Phasenkorrektur T2IN nicht mehr für jeden durchgeführten
Phasenvergleich vorzunehmen, sondern jeweils nur einmal für N1 Vergleiche, die eine Phasenverschiebung
in gleicher Richtung in bezug auf die empfangenen Bits anzeigen, wobei die Korrektur beispielsweise
auf Grund der Angabe von zwei an die Phasenvergleichsschaltung angeschlossenen Zählern
erfolgt, die bis zu N1 zählen, und zwar der eine für
die Phasenvoreilung und der andere für die Phasennacheilung. Wenn jedoch die Frequenz F2 sehr groß
gewählt wird, nämlich in der Größenordnung von Megabaud, was bedeutet, daß N einen sehr kleinen
Wert hat, wobei die Frequenz F der Schwingungen des Quarzkristalls aus den zuvor angegebenen Gründen
im wesentlichen gleichbleibt, wird der Wert der Phasenkorrektur T2IN dem Relativwert nach zu groß,
um noch eine ausreichende Stabilität und eine richtige Gewinnung der Informationen zu gewährleisten,
und zwar unabhängig von einer möglichen Vergrößerung des für N1 gewählten Wertes.
Aufgabe der Erfindung ist die Schaffung einer
Synchronisieranordnung der eingangs angegebenen Art, die auch bei hoher Frequenz der zu synchronisierenden
Signale eine gute Stabilität ergibt und daher insbesondere für Datenübertragungssysteme mit großer
Übertragungsgeschwindigkeit geeignet ist.
Nach der Erfindung wird diese Aufgabe dadurch gelöst, daß die Wählschaltung so ausgebildet ist, daß
sie wahlweise einen ihrer Eingänge mit dem Eingang des Frequenzteilers verbindet, und daß die Phasenvergleichsschaltung
jeweils nach einer festen Anzahl von vom Phasenkomparator abgegebenen, der gleichen
Richtung der Phasendifferenz entsprechenden Vergleichsinformationen auf die Wählschaltung derart
einwirkt, daß diese je nach der Richtung der Phasendifferenz den mit dem Frequenzteiler verbundenen
Eingang durch den in aufsteigender bzw. absteigender Richtung nächstfolgenden Eingang in zyklischer
Folge vertauscht.
Die mit der Erfindung erzielte Wirkung beruht darauf, daß einerseits die Phasenkorrektur nicht bei
jeder festgestellten Phasenverschiebung (d. h. bei jedem phasenverschobenen Bit) erfolgt, sondern jeweils
einmal nach einer festgelegten Anzahl von in der gleichen Richtung (Voreilung oder Nacheilung) liegenden
Phasenverschiebungen, und daß andererseits die Phasenkorrektur schrittweise veränderlich ist,
wodurch das örtliche Signal entsprechend der Phase des Bezugssignals fortschreitend vorgeschoben oder
verzögert wird. Dadurch wird einerseits vermieden, daß die Phasenkorrekturen zu schnell erfolgen und
von sporadischen Erscheinungen beeinflußt werden, und andererseits kann dennoch der Korrekturschritt
relativ klein gehalten werden. Dies ergibt eine sehr gute Stabilität und gewährleistet eine richtige Gewinnung
der im Bezugssignal enthaltenen Informationen, insbesondere von digitalen Daten, die mit
großer Geschwindigkeit übertragen werden.
Die Erfindung wird an Hand der Zeichnung beispielshalber beschrieben. Darin zeigt
Fiel ein Schema eines Ausführungsbeispiels
einer Synchronisieranordnung nach der Erfindung und
F i g. 2 ein Diagramm zur Erläuterung der Wirkungsweise der Anordnung von F i g. 1.
Die Ausführungsform von F i g. 1 ist als Beispiel für den Fall eines Empfängers für Binärinformationen
dargestellt, deren Dauer T2 gleich der Periode der Frequenz F2 ist, und deren Phase φ sich in unregelmäßiger
Weise ändern kann. Der Empfänger enthält einen Oszillator 41 der Frequenz F, dessen
Phase gleichfalls Schwankungen unterworfen ist, und einen Frequenzteiler 42, der Rechtecksignale der Frequenz
F2 = F/N liefert. Dem Frequenzteiler 42 ist im allgemeinen eine nicht dargestellte Anordnung
zugeordnet, welche die Frequenz F2 durch den Faktor 2 teilt und die Zeitbasis des Empfängers bildet.
Die Synchronisieranordnung besteht einerseits aus einer Phasenvergleichsschaltung für den Vergleich
der Phase φ der (an einem Eingang 43) empfangenen Binärinformationen mit der Phase φ, der von dem
Frequenzteiler 42 gelieferten Signale, wobei diese Phasenvergleichsschaltung eine sogenannte Vergleichsinformation
über die Richtung (Voreilung oder Nacheilung) der Phase φ2 gegenüber der Phase φ liefert,
und andererseits aus einer Korrekturschaltung für die Phase φ2.
Die Vergleichsschaltung besteht hauptsächlich aus einem Phasenkomparator 50 für den Vergleich
der Phase <p2 der vom Frequenzteiler 42 gelieferten
Signale mit der Phase φ der am Eingang 43 empfangenen Signale, zwei mit dem Phasenkomparator 50
verbundenen Zählern 51, 52, zwei Decodierern 53 und 54 für die Decodierung des Inhalts der Zähler 51
bzw. 52 und zwei bistabilen Kippschaltungen 55 und 56, die an die Decodierer 53 bzw. 54 angeschlossen
sind.
Der Phasenkomparator 50 liefert je nach der Richtung der Phasenverschiebung zwischen den Phasen ψ>2
und φ ein Signal entweder zu dem Zähler 51 oder zu dem Zähler 52. Der Inhalt des betreffenden Zählers
wird um eine Einheit erhöht, bis ein Grenzwert erreicht wird, bei welchem der entsprechende Decodierer
die daran angeschlossene Kippschaltung in den Zustand 1 bringt.
Bei einer abgeänderten Ausführung ist es möglich, die Zähler 51 und 52 durch einen Vorwärts-Rückwärts-Zähler
zu ersetzen, an den ein Decodierer für zwei Grenzwerte angeschlossen ist, die jeweils einer
der Kippschaltungen 55 und 56 zugeordnet sind.
Bei dem dargestellten Ausführungsbeispiel ist der Zähler 51 der Voreilung und der Zähler 52 der Nacheilung
der Phase <p2 in bezug auf die Phase φ der
empfangenen Signale zugeordnet, und der Grenzwert N1 des Inhalts der Zähler ist zur Vereinfachung
der Beschreibung auf den Wert 3 festgelegt (wobei in der Praxis dieser Grenzwert jedoch sehr viel höher
ist), was in der Zeichnung durch zwei Verbindungen ausgedrückt ist, welche die Zähler 51 und 52 mit
dem zugeordneten Decodierer 53 bzw. 54 verbinden. Der Zustand 1 der Kippschaltung 55 entspricht also
drei Vergleichsinformationen, die anzeigen, daß das Signal der Phase <p2 in bezug auf das Signal der Phase
voreilt, während der Zustand 1 der Kippschaltung 56 dann dem umgekehrten Zustand entspricht. Im
übrigen sind die bei dieser Anordnung angewendeten logischen Informationen 0 und 1 durch zwei Potentiale
V0 bzw. V1 dargestellt, wobei V0 das Bezugspotential der Anordnung bilden kann.
23 Ol 315
Die Ausgänge der Kippschaltungen 55 und 56 sind einerseits mit den Steuereingängen eines Verschieberegisters
2 der Korrekturschaltung und andererseits mit den beiden Eingängen eines Oder-Gliedes
57 verbunden; der Ausgang des Oder-Gliedes 57 ist mit dem einen Eingang eines UND-Gliedes 58
verbunden, dessen anderer Eingang an eine Korrekturzulassungsschaltung 27 angeschlossen ist, die
ihrerseits mit dem Frequenzteiler 42 so verbunden ist, daß sie einen Impuls liefert, der die EntSperrung
des Und-Gliedes 58 in dem zur Durchführung der Phasenkorrektur gewählten genauen Zeitpunkt ermöglicht.
Die Korrekturzulassungsschaltung 27 steuert andererseits die Rückstellung der Kippschaltungen
55 und 56 mit Hilfe des gleichen, zeitlich geringfügig verschobenen Impulses. Der Ausgang des Und-Gliedes
58 ist ebenfalls mit einem Steuereingang des Verschieberegisters
2 verbunden.
Die so aufgebaute logische Schaltung ermöglicht es, dem Verschieberegister 2 dann, wenn eine Korrektur
von der Schaltung 27 zugelassen wird, eine von dem Und-Glied 58 abgegebene Information zuzuführen,
die anzeigt, daß eine Korrektur durchgeführt werden soll, sowie eine (entweder von der Kippschaltung
55 oder von der Kippschaltung 56 abgegebene) Information, welche die Richtung der an der Phase φ2
vorzunehmenden Änderung anzeigt.
Die Korrekturschaltung besteht im wesentlichen aus einer an den Generator 41 angeschlossenen Verzögerungsschaltung
1, die ρ = η — 1 Ausgänge aufweist und es ermöglicht, die Phase des Eingangssignals um einen zwischen χ und px liegenden Wert
in Schritten χ zu ändern, für die gilt: (p + l)x = 1//, sowie eine zusätzliche Verbindung, die direkt an den
Eingang der Verzögerungsleitung angeschlossen ist und die Rolle eines (p + l)ten Ausgangs spielt; aus
dem Verschieberegistcr 2 mit η Stufen, dessen Ausgang mit dem Eingang verbunden ist, und das ein einziges
von 0 verschiedenes Glied enthält, dessen Lage unter der Steuerung durch die von der Vergleichsschaltung
gelieferten Informationen in der einen oder anderen Richtung verschoben wird; und aus einer
logischen Schaltung, die es ermöglicht, das Signal der Frequenz F an einem der ρ Ausgänge der Verzögerungsleitung
1 oder am Ausgang des Oszillators 41 abzunehmen, je nach der Lage des im Verschieberegister
2 enthaltenen, von 0 verschiedenen Bits, und das auf diese Weise phasenverschobene Signal
zu dem Frequenzteiler 42 zu übertragen.
Das Verschieberegister 2 kann praktisch mit Hilfe von 2 π Koinzidenzgliedern, beispielsweise Und-Gliedern,
gebildet werden, welche die Übertragung der Informationen zwischen π bistabilen Kippschaltungen,
steuern, von denen jede einen Signaleingang aufweist, der die logische Information empfängt und
einen Steuereingang, der ein Taktsignal empfängt, welches das Einschreiben dieser Information zuläßt,
wobei dieses Taktsignal durch die von dem Und-Glied 58 abgegebene Information gebildet ist. Der
Ausgang einer Kippschaltung ist einerseits mit dem Eingang der folgenden Kippschaltung und andererseits
mit dem Eingang der vorhergehenden Kippschaltung verbunden (da das Verschieberegister in sich
selbst geschlossen ist, bilden die letzte und die erste Stufe zwei aufeinanderfolgende Stufen), wobei diese
Verbindungen über Und-Glieder erfolgen, die an ihrem zweiten Eingang eines der Voreilungs- oder
Nacheilungssignale empfangen, die in der zuvor angegebenen Weise von den Kippschaltungen 55 bzw.
geliefert werden.
Bei dem in der Zeichnung dargestellten Ausführungsbeispiel ist der Wert von ρ auf 4 festgelegt; das
Verschieberegister 2 enthält somit fünf Stufen 21, 22, 23, 24, 25, die mit fünf zusätzlichen Koinzidenzgliedern,
beispielsweise Und-Gliedern 31, 32, 33, 34 bzw. 35 verbunden sind, wobei der zweite Eingang
des ersten Gliedes 31 direkt an den Ausgang des
ίο Oszillators 41 und die zweiten Eingänge der vier
übrigen Glieder an die Ausgänge der Verzögerungsleitung 1 angeschlossen sind. Die Ausgänge der Und-Glieder
sind mit den Eingängen eines Oder-Gliedes verbunden, das das vom Oszillator 41 gelieferte
und am Ausgang eines der Und-Glieder 31, 32, 33, 34, 35 vorhandene Signal zu dem Frequenzteiler 42
mit der Phase überträgt, die der Phasenverschiebung entspricht, die ihm von der Korrekturschaltung erteilt
wird.
ao Das Diagramm von F i g. 2 erläutert die Wirkungsweise des Ausführungsbeispiels von Fig. 1. Dieses
Diagramm zeigt
die Kurve 410 des vom Oszillator 41 abgegebenen Signals der Frequenz F,
die Kurven 210, 220, 230, 240, 250, welche die Zustände der bistabilen Kippschaltungen 21, 22,
23, 24 bzw. 25 des Verschieberegisters 2 darstellen,
die Kurve 411 des durch die Korrekturschaltung
die Kurve 411 des durch die Korrekturschaltung
korrigierten Signals der Frequenz F am Ausgang
des Oder-Gliedes 36,
die Kurve 420 des vom Frequenzteiler 42 abgegebenen Signals der Frequenz F2,
die Kurven 421 und 430 der Bits, deren Dauer, wie erinnerlich, gleich der Periode J2 des Signals der Frequenz F2 (Kurve 420) ist, und die einerseits von der zuvor erwähnten Zeitbasis auf Grund der Frequenz F mit korrigierter Phase geliefert und andererseits vorn Empfänger am Eingang 43 mit der Phase φ empfangen werden, wobei zur Vereinfachung des Diagramms als Beispiel die Ziffernwerte in diesen Kurven 421 und 430 abwechselnd 0 und 1 sind,
die Kurven 510 und 520, die sich auf den Inhalt der Zähler 51 bzw. 52 beziehen und die Zeitpunkte anzeigen, in denen der Inhalt eines Zählers um eine Einheit erhöht wird, wobei jeweils der numerische Inhalt des Zählers angegeben ist die Kurven 550 und 560 des Zustands der Kipp schaltungen 55 bzw. 56,
die Kurven 421 und 430 der Bits, deren Dauer, wie erinnerlich, gleich der Periode J2 des Signals der Frequenz F2 (Kurve 420) ist, und die einerseits von der zuvor erwähnten Zeitbasis auf Grund der Frequenz F mit korrigierter Phase geliefert und andererseits vorn Empfänger am Eingang 43 mit der Phase φ empfangen werden, wobei zur Vereinfachung des Diagramms als Beispiel die Ziffernwerte in diesen Kurven 421 und 430 abwechselnd 0 und 1 sind,
die Kurven 510 und 520, die sich auf den Inhalt der Zähler 51 bzw. 52 beziehen und die Zeitpunkte anzeigen, in denen der Inhalt eines Zählers um eine Einheit erhöht wird, wobei jeweils der numerische Inhalt des Zählers angegeben ist die Kurven 550 und 560 des Zustands der Kipp schaltungen 55 bzw. 56,
die Kurve 270, welche die Zeitpunkte angibt, ii
denen die Korrekturzulassungssignale von de Schaltung 27 abgegeben werden,
die Kurve 260, welche die Zeitpunkte angibt, ii denen in Abhängigkeit von den Zuständen de Kippschaltungen 55 und 56 sowie den Korrek turzulassungssignalen eine Verschiebung des In halts des Verschieberegisters 2 in der durch di Kurven 210, 220, 230, 240, 250 dargestellte] Weise vorgenommen wird.
die Kurve 260, welche die Zeitpunkte angibt, ii denen in Abhängigkeit von den Zuständen de Kippschaltungen 55 und 56 sowie den Korrek turzulassungssignalen eine Verschiebung des In halts des Verschieberegisters 2 in der durch di Kurven 210, 220, 230, 240, 250 dargestellte] Weise vorgenommen wird.
In diesem Diagramm ist zur Vereinfachung un klareren Darstellung angenommen, daß die Phasen q
und φ ursprünglich verschieden und anschließen konstant sind, abgesehen von den Korrekturen, di
an der Phase ^2 durchgeführt werden, doch bleil
natürlich das Prinzip der Wirkungsweise in dem pral tischen Fall, daß die Phasen φ« und φ Auswanderui
23 Ol 315
gen des Oszillators 41 bzw. äußeren Störungen unterworfen sind, unverändert. Das vom Frequenzteiler
42 abgegebene Signal 420 eilt ursprünglich gegenüber dem empfangenen Signal nach. Die ansteigenden
Übergänge (Übergänge von 0 nach 1) der empfangenen Bits werden mit den ansteigenden Flanken des
Signals 420 verglichen, und der Inhalt des Zählers 51 wird in den Zeitpunkten 1, 5 und 9 um eine Einheit
erhöht. Im Zeitpunkt 10 geht die Kippschaltung 56 in den Zustand 1 (Kurve 560), und bei dem nächsten
Korrekturzulassungssignal (Kurve 270) wird der Inhalt des Verschieberegisters geändert (Kurven 220
und 230), was die Korrektur der Phase <p2 des durch
die Kurve 411 dargestellten Signals zur Folge hat.
Als Beispiel sind zwei Korrekturen der Nacheilung der Phase ^2 (Kurve 421) gegenüber dei
Phase φ des empfangenen Signals (Kurve 430) in den
Zeitpunkten 10 und 21 sowie eine Voreilungskorrektur im Zeitpunkt 33 dargestellt, wobei die Vorgänge
analog zu der zuvor beschriebenen Weise ablaufen Die am Signal der Kurve 411 durchgeführten Korrektüren
sind der Deutlichkeit wegen verhältnismäßig groß dargestellt, sie sind aber aus den zuvor erläuterten
Gründen in Wirklichkeit sehr viel kleiner.
Hierzu 2 Blatt Zeichnungen
Claims (2)
1. Synchronisieranordnung zur Synchronisa- faktor N = FZF2 erzeugt wird, mit einer zwischei
tion eines örtlichen Signals der Frequenz F2 mit 5 dem Oszillator und dem Frequenzteiler eingeschalte
einem Bezugssignal gleicher Frequenz, wobei das ten Phasenkorrekturschaltung, die einerseits eine Ver
örtliche Signal mit Hilfe eines Oszillators der Fre- zögerungsanordnung enthält, deren Eingang an dei
quenz F = N ■ Fs und der Periode T und eines Ausgang des Oszillators angeschlossen ist und die ai
Frequenzteilers mit dem Teilerfaktor N = FZF2 ρ Ausgängen (p = ganze Zahl>l) das Ausgangs
erzeugt wird, mit einer zwischen dem Oszillator io signal des Oszillators mit Verzögerungen x,2x ...p}
und dem Frequenzteiler eingeschalteteu Phasen- mit χ = T/(p + 1) abgibt, und andererseits eine Wähl
korrekturschaltung, die einerseits eine Verzöge- schaltung enthält, die (p + 1) Eingänge hat, die mi
rungsanordnung enthält, deren Eingang an den dem Ausgang des Oszillators bzw. jeweils mit eineir
Ausgang des Oszillators angeschlossen ist und der ρ Ausgänge der Verzögerungsanordnung verbun-
die an ρ Ausgängen (p = ganze Zahl > 1) das 15 den sind, und mit einer Phasenvergleichsschaltung
Ausgangssignal des Oszillators mit Verzögerun- die einen Phasenkomparator enthält, der eine die
genx, 2x ... px mit χ = Tl(p + 1) abgibt, und Richtung (Voreilung oder Nacheilung) der Phasen-
andererseits eine Wählschaltung enthält, die differenz zwischen dem örtlichen Signal und dem Be-
(p + 1) Eingänge hai, die mit dem Ausgang des zugssignal angegebene Phaseninformation liefert und
Oszillators bzw. jeweils mit einem der ρ Aus- ao die Phasenkorrekturschaltung steuert.
gänge der Verzögerungsanordnung verbunden Synchronisieranordnungen dieser Art, die insbeson-
sind, und mit einer Phasenvergleichsschaltung, dere aus der US-PS 30 24 417 bekannt sind, dienen
die einen Phasenkomparator enthält, der eine die in erster Linie bei der Datenübertragung zur Syn-
Richtung (Voreilung oder Nacheilung) der Pha- chronisierung der Elezugsfrequenzen eines Daten-
sendifferenz zwischen dem örtlichen Signal und as senders und eines Datenempfängers.
dem Bezugssignal angegebene Phaseninformation Bei der Übertragung von digitalen Informationen
liefert und die Phasenkorrekturschaltung steuert, zu einem Empfänger ist es für die Verarbeitung der
dadurch gekennzeichnet, daß die Wähl- Informationen notwendig, daß ihr Wert und demzu-
schaltung (2; 31 ... 35; 36) so ausgebildet ist, folge ihre Lage genau bestimmt ist. Wegen der rela-
daß sie wahlweise einen ihrer Eingänge mit dem 30 tiven Auswanderung der einerseits den Sender und
Eingang des Frequenzteilers (42) verbindet, und andererseits den Empfänger steuernden Oszillatoren
daß die Phasenvergleichsschaltung (50 ... 58) in Verbindung mit den Verzerrungen, welche die In-
jeweils nach einer festen Anzahl von vom Phasen- formationen auf dem Übertragungsweg erleiden, ist
komparator (50) abgegebenen, der gleichen Rieh- es erforderlich, die Bezugsfrequenz des Empfängers
tung der Phasendifferenz entsprechenden Ver- 35 mit der Frequenz der empfangenen Informationen zu
gleichsinformationen auf die Wählschaltung derart synchronisieren.
einwirkt, daß diese je nach der Richtung der Diese Synchronisation erfolgt im allgemeinen digi-
Phasendifferenz den mit dem Frequenzteiler (42) tal mit Hilfe einer Korrekturschaltung, die zwischen
verbundenen Eingang durch den in aufsteigender einen die Bezugsfrequenz F des Empfängers liefern-
bzw. absteigender Richtung nächstfolgenden Ein· 40 den Oszillator und einen Frequenzteiler eingefügt ist,
gang in zyklischer Folge vertauscht. der eine Frequenz F2 liefert, deren Periode T2 gleich
2. Synchronisieranordnung nach Anspruch 1, der Dauer eines Bits ist, wobei gilt F2 = FIN; diese
dadurch gekennzeichnet, daß die Wählschaltung Korrekturschaltung wirkt auf die Phase φ2 des im
ein Verschieberegister (2) mit (p + 1) Stufen Empfänger erzeugten Rechtecksignals der Frequenz
(21 ... 25) aufweist, das eine einzige von Null 45 F2 durch schrittweise Vergrößerung oder Verringeverschiedene
Information enthält und dessen Aus- rung gemäß einer Information ein, die von einer
gang mit seinem Eingang verbunden ist, daß der Vergleichsschaltung geliefert wird, welche die Vor-Fortschalteeingang
des Verschieberegisters (2) eilung oder Nacheilung der Phase φ2 in bezug auf
mit einem Ausgang der Phasenvergleichsschaltung die Phase φ der vom Empfänger empfangenen Bits
(50 ... 58) verbunden ist, an dem diese jeweils 50 feststellt, wobei die schrittweise Vergrößerung oder
nach einer festen Anzahl von der gleichen Rieh- Verringerung einen zuvor festgelegten Wert T2ZN
tung der Phasendifferenz entsprechenden Ver- hat. Zu diesem Zweck enthalten bekannte Synchrogleichsinformationen
einen Fortschaltimpuls ab- nisieranordnungen Korrekturschaltungen, mit denen gibt, und daß das Verschieberegister (2) zwei die Frequenz des dem Frequenzteiler zugeführten
Steuereingänge für die Richtung der Verschiebung 55 Signals verändert werden kann,
hat, die mit Ausgängen der Phasenvergleichs- Bei der aus der US-PS 30 24417 bekannten Syn-
»chaltung (50 ... 58) verbunden sind, an denen chronisieranordnung wird die Korrektur dadurch ervon
der Richtung der Phasendifferenz abhängige halten, daß die Anzahl der im Verlauf der betreifen-Steuersignale
abgegeben werden. den Periode T2 zum Frequenzteiler übertragenen Im-
60 pulse geändert wird, wobei sich jeder zusätzliche Impuls
in einer Phasenverschiebung des Signals der
Frequenz F2 um den Wert T2ZN äußert.
Für den Fall, daß einerseits die Frequenz des im
Empfänger verwendeten Oszillators durch einen
65 Quarzkristall gesteuert wird, der aus technologischen
ie Erfindung bezieht sich auf eine Synchronisier- Stabilitätsgründen Einschränkungen hinsichtlich der
rdnung zur Synchronisation eines örtlichen Si- Wahl der Frequenz F bedingt, und andererseits die
s der Frequenz F2 mit einem Bezugssignal glei- Frequenz F2 (FZN) sehr hoch gewählt wird, erweist
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7200790A FR2167259B1 (de) | 1972-01-11 | 1972-01-11 | |
FR7200790 | 1972-01-11 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2301315A1 DE2301315A1 (de) | 1973-07-12 |
DE2301315B2 true DE2301315B2 (de) | 1975-12-18 |
DE2301315C3 DE2301315C3 (de) | 1976-07-29 |
Family
ID=
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703625A1 (de) * | 1976-02-06 | 1977-08-11 | Gen Electric | Digitale relaisanlage |
EP0028734A1 (de) * | 1979-11-09 | 1981-05-20 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Vorrichtung in einer Signal- bzw. Datenübertragungsanlage zur Einstellung einer Entzerrerschaltung |
DE3012075A1 (de) * | 1979-11-20 | 1981-10-08 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur bitsynchronisation |
EP0392653A2 (de) * | 1989-03-30 | 1990-10-17 | Plessey Semiconductors Limited | Asynchrone Datenschnittstelle für hohe Geschwindigkeit |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703625A1 (de) * | 1976-02-06 | 1977-08-11 | Gen Electric | Digitale relaisanlage |
EP0028734A1 (de) * | 1979-11-09 | 1981-05-20 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Vorrichtung in einer Signal- bzw. Datenübertragungsanlage zur Einstellung einer Entzerrerschaltung |
EP0102598A1 (de) * | 1979-11-09 | 1984-03-14 | Siemens Nixdorf Informationssysteme Aktiengesellschaft | Vorrichtung zur Phasensynchronisierung |
DE3012075A1 (de) * | 1979-11-20 | 1981-10-08 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur bitsynchronisation |
EP0392653A2 (de) * | 1989-03-30 | 1990-10-17 | Plessey Semiconductors Limited | Asynchrone Datenschnittstelle für hohe Geschwindigkeit |
EP0392653A3 (de) * | 1989-03-30 | 1993-06-09 | Plessey Semiconductors Limited | Asynchrone Datenschnittstelle für hohe Geschwindigkeit |
Also Published As
Publication number | Publication date |
---|---|
NL162521C (nl) | 1980-05-16 |
FR2167259A1 (de) | 1973-08-24 |
DE2301315A1 (de) | 1973-07-12 |
FR2167259B1 (de) | 1976-06-11 |
NL7300289A (de) | 1973-07-13 |
GB1366472A (en) | 1974-09-11 |
IT980399B (it) | 1974-09-30 |
NL162521B (nl) | 1979-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3888927T2 (de) | Taktwiedergewinnungsanordnung. | |
EP0435384B1 (de) | Schaltungsanordnung zur Bitratenanpassung | |
DE2912268C2 (de) | Dekoder-Schaltungsanordnung zur Dekodierung eines digitalen Informationssignals | |
DE3208240C2 (de) | Serien-Parallel-Umsetzer | |
DE2719531B2 (de) | Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen | |
DE3431419C1 (de) | Schaltungsanordnung zum Synchronisieren des empfangsseitig erzeugten Taktsignals mit bei digitaler Informationsuebertragung empfangenen Taktsignale in Fernmeldeanlagen | |
DE2855185C2 (de) | Synchronisierschaltung für eine digitale Einrichtung | |
DE3779780T2 (de) | Dekoder. | |
DE1537127C3 (de) | Anordnung zur Rastersynchronisiening bei der Übertragung digitaler Signale | |
DE3044037C2 (de) | Ratenänderungschaltung | |
DE68919211T2 (de) | Empfänger für seriellen Daten. | |
EP0515376B1 (de) | Verfahren und anordnung zur taktrückgewinnung | |
DE2301315B2 (de) | Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz | |
DE2301315C3 (de) | Synchronisieranordnung zur Synchronisation eines örtlichen Signals mit einem Bezugssignal gleicher Frequenz | |
DE3839875C2 (de) | ||
DE3327114A1 (de) | Pulsgenerator zur erzeugung von abtastimpulsen | |
DE1512156B2 (de) | Verfahren und vorrichtung zur demodulation von traegerwellen, die durch zwei binaer kodierte signale phasenmoduliert sind | |
DE2354072C3 (de) | Schaltungsanordnung zur Regelang der Phasenlage eines Taktsignals | |
DE2462087C3 (de) | Verfahren und Schaltungsanordnung zur Erzeugung einer synchronen Taktimpulsfolge | |
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
DE3743730C2 (de) | Verfahren zur Synchronisierung eines Codewortes mit einem empfangenen spektral gespreizten Signal | |
DE3130482A1 (de) | Verfahren zur rueckgewinnung des bei einem datenuebertragunssystem empfangsseitig benoetigten taktes und vorrichtung zur durchfuehrung des verfahrens | |
DE3643947C2 (de) | Schaltungsanordnung zum Abgleich der Frequenz eines Oszillators | |
DE1290952B (de) | Verfahren und Einrichtung zur Taktsynchronisierung in Fernschreibuebertragungs-Anlagen | |
DE2254038C3 (de) | System für synchrone Datenübertragung über einen synchronen digitalen Ubertragungskanal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |