DE2257201A1 - Verfahren zum herstellen eines elektrischen zwischenverbindungs-leiterzugmusters - Google Patents
Verfahren zum herstellen eines elektrischen zwischenverbindungs-leiterzugmustersInfo
- Publication number
- DE2257201A1 DE2257201A1 DE2257201A DE2257201A DE2257201A1 DE 2257201 A1 DE2257201 A1 DE 2257201A1 DE 2257201 A DE2257201 A DE 2257201A DE 2257201 A DE2257201 A DE 2257201A DE 2257201 A1 DE2257201 A1 DE 2257201A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- layer
- conductor
- pattern
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims description 62
- 239000004020 conductor Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052725 zinc Inorganic materials 0.000 claims description 10
- 239000011701 zinc Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 238000005019 vapor deposition process Methods 0.000 claims 1
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB55959/71A GB1299837A (en) | 1971-12-02 | 1971-12-02 | Method of producing electrical interconnection patterns |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2257201A1 true DE2257201A1 (de) | 1973-06-14 |
Family
ID=10475337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2257201A Pending DE2257201A1 (de) | 1971-12-02 | 1972-11-22 | Verfahren zum herstellen eines elektrischen zwischenverbindungs-leiterzugmusters |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE2257201A1 (enrdf_load_stackoverflow) |
| FR (1) | FR2162038B1 (enrdf_load_stackoverflow) |
| GB (1) | GB1299837A (enrdf_load_stackoverflow) |
| ZA (1) | ZA727342B (enrdf_load_stackoverflow) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2088595A5 (enrdf_load_stackoverflow) * | 1970-04-17 | 1972-01-07 | Cii | |
| US3700508A (en) * | 1970-06-25 | 1972-10-24 | Gen Instrument Corp | Fabrication of integrated microcircuit devices |
-
1971
- 1971-12-02 GB GB55959/71A patent/GB1299837A/en not_active Expired
-
1972
- 1972-10-16 ZA ZA727342A patent/ZA727342B/xx unknown
- 1972-11-22 DE DE2257201A patent/DE2257201A1/de active Pending
- 1972-11-29 FR FR7242337A patent/FR2162038B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| ZA727342B (en) | 1973-06-27 |
| GB1299837A (en) | 1972-12-13 |
| FR2162038B1 (enrdf_load_stackoverflow) | 1976-04-23 |
| FR2162038A1 (enrdf_load_stackoverflow) | 1973-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0002185B1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
| DE69111890T2 (de) | Verfahren zur Herstellung einer Mehrschichtleiterplatte. | |
| DE69222586T2 (de) | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung | |
| DE69133409T2 (de) | Verfahren zur Herstellung von Mehrschichtstrukturen | |
| DE2017613B2 (de) | Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen | |
| DE2729030A1 (de) | Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen | |
| DE2346565A1 (de) | Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen | |
| DE3856439T2 (de) | Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht | |
| DE2746778A1 (de) | Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen | |
| DE2734176A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE68918983T2 (de) | Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung. | |
| DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
| DE2740757C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
| DE3123213A1 (de) | Hybridschaltung mit integrierten kondensatoren und widerstaenden und verfahren zu ihrer herstellung | |
| DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
| DE3782389T2 (de) | "lift-off" verfahren zur herstellung von leiterbahnen auf einem substrat. | |
| DE3689971T2 (de) | Herstellung einer halbleiteranordnung. | |
| DE2629996A1 (de) | Verfahren zur passivierung und planarisierung eines metallisierungsmusters | |
| EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
| DE3688627T2 (de) | Verfahren zum herstellen eines musters in einer metallschicht. | |
| DE3034980A1 (de) | Verfahren zur herstellung von verbundkoerpern | |
| DE3784902T2 (de) | Verfahren zur herstellung von verbindungslinien und von kreuzungspunkten verschiedener metallisierungsebenen auf einer integrierten schaltung. | |
| DE2132099C3 (de) | Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen | |
| DE4437963C2 (de) | Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung |